JP2020129682A - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP2020129682A JP2020129682A JP2020077621A JP2020077621A JP2020129682A JP 2020129682 A JP2020129682 A JP 2020129682A JP 2020077621 A JP2020077621 A JP 2020077621A JP 2020077621 A JP2020077621 A JP 2020077621A JP 2020129682 A JP2020129682 A JP 2020129682A
- Authority
- JP
- Japan
- Prior art keywords
- gate
- insulating layer
- layer
- gate trench
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 127
- 239000010410 layer Substances 0.000 claims abstract description 205
- 239000000203 mixture Substances 0.000 claims abstract description 34
- 210000000746 body region Anatomy 0.000 claims abstract description 28
- 239000011229 interlayer Substances 0.000 claims abstract description 8
- 238000000034 method Methods 0.000 claims description 15
- 239000012535 impurity Substances 0.000 claims description 13
- 229910052751 metal Inorganic materials 0.000 claims description 12
- 239000002184 metal Substances 0.000 claims description 12
- 239000002344 surface layer Substances 0.000 claims 3
- 239000013081 microcrystal Substances 0.000 claims 1
- 150000004767 nitrides Chemical class 0.000 claims 1
- 229910017109 AlON Inorganic materials 0.000 description 69
- 229910004298 SiO 2 Inorganic materials 0.000 description 69
- 229910010271 silicon carbide Inorganic materials 0.000 description 58
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 54
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 24
- 239000000758 substrate Substances 0.000 description 23
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 16
- 229920005591 polysilicon Polymers 0.000 description 16
- 229910052757 nitrogen Inorganic materials 0.000 description 12
- 229910052782 aluminium Inorganic materials 0.000 description 8
- 238000002425 crystallisation Methods 0.000 description 8
- 230000008025 crystallization Effects 0.000 description 8
- 239000013078 crystal Substances 0.000 description 7
- 208000002564 X-linked cardiac valvular dysplasia Diseases 0.000 description 6
- 230000015572 biosynthetic process Effects 0.000 description 6
- 238000005240 physical vapour deposition Methods 0.000 description 6
- 230000000694 effects Effects 0.000 description 5
- 230000005684 electric field Effects 0.000 description 5
- 238000010893 electron trap Methods 0.000 description 5
- 230000000630 rising effect Effects 0.000 description 5
- 238000004088 simulation Methods 0.000 description 5
- 239000002356 single layer Substances 0.000 description 5
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 4
- 238000005229 chemical vapour deposition Methods 0.000 description 4
- 230000006866 deterioration Effects 0.000 description 4
- 229910052737 gold Inorganic materials 0.000 description 4
- 238000002347 injection Methods 0.000 description 4
- 239000007924 injection Substances 0.000 description 4
- 229910052759 nickel Inorganic materials 0.000 description 4
- 229910052709 silver Inorganic materials 0.000 description 4
- 229910052719 titanium Inorganic materials 0.000 description 4
- 238000012795 verification Methods 0.000 description 4
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 3
- 238000004140 cleaning Methods 0.000 description 3
- 229910052802 copper Inorganic materials 0.000 description 3
- 230000003247 decreasing effect Effects 0.000 description 3
- 230000007547 defect Effects 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- 229910052750 molybdenum Inorganic materials 0.000 description 3
- 229910052697 platinum Inorganic materials 0.000 description 3
- 239000000126 substance Substances 0.000 description 3
- 229910052721 tungsten Inorganic materials 0.000 description 3
- 238000009825 accumulation Methods 0.000 description 2
- 238000000231 atomic layer deposition Methods 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 229910003460 diamond Inorganic materials 0.000 description 2
- 239000010432 diamond Substances 0.000 description 2
- 238000002474 experimental method Methods 0.000 description 2
- 230000005669 field effect Effects 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- 229910002601 GaN Inorganic materials 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 229910003465 moissanite Inorganic materials 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 230000001629 suppression Effects 0.000 description 1
- 230000008719 thickening Effects 0.000 description 1
Images
Landscapes
- Electrodes Of Semiconductors (AREA)
Abstract
【解決手段】半導体層２と、前記半導体層側からこの順に積層された第１絶縁層１０および前記第１絶縁層と組成の異なる第２絶縁層１１を含む積層構造を有し、ゲートトレンチ４の側面および底面、ならびに、前記半導体層の表面に沿って形成されたゲート絶縁層９と、前記ゲート絶縁層を介して前記ゲートトレンチ内に埋め込まれていて前記ゲートトレンチの開口縁部の上方へ膨出せず、前記ゲートトレンチの内面を形成するソース領域６、ボディ領域７およびドレイン領域８に対して、前記ゲート絶縁層を挟んでその側面および底面が対向するゲート電極１３と、前記ゲート電極の上面および前記ゲートトレンチの開口縁部の前記半導体層の表面を被覆する前記ゲート絶縁層の上方を覆い、前記第１絶縁層および第２絶縁層の端面と面一になるように端面が形成された層間絶縁膜１７とを含む。【選択図】図１
Description
本発明は、半導体装置に関する。
ＳｉＣ（炭化シリコン：シリコンカーバイト）は、Ｓｉ（シリコン）よりも絶縁破壊耐性および熱伝導率などに優れている。そのため、ＳｉＣは、たとえば、ハイブリッド自動車のインバータなどの用途に好適な半導体として注目されている。ＳｉＣを用いたＭＩＳＦＥＴ（Metal Insulator Semiconductor Field Effect Transistor）は、ハイブリッド自動車のインバータなどに好適な高耐圧デバイスとして期待されている。
ＳｉＣを用いたＭＩＳＦＥＴの一例として、特許文献１は、ｎ型のＳｉＣ基板と、当該ＳｉＣ基板上に形成されたｎ型ドリフト層と、ドリフト層に形成されたｐ型ウェル領域と、ｐ型ウェル領域に形成されたｎ型ソース領域と、ドリフト層の表面に形成されたゲート絶縁膜と、ゲート絶縁膜上に形成されたゲート電極とを含むＳｉＣ半導体装置を開示している。
本発明の一実施形態は、複数の絶縁層を含む積層構造を有し、ゲートトレンチの開口端側エッジ部を被覆する部分およびゲートトレンチの底面側エッジ部を被覆する部分が凸湾曲状に形成された構造を有するゲート絶縁層を備えた半導体装置を提供する。
本発明の一実施形態は、ＳｉＣからなり、側面および底面を有するゲートトレンチが形成された半導体層と、前記半導体層側からこの順に積層された第１絶縁層および前記第１絶縁層と組成の異なる第２絶縁層を含む積層構造を有し、前記ゲートトレンチの側面および底面、ならびに、前記半導体層の表面に沿って形成されたゲート絶縁層と、前記ゲート絶縁層を介して前記ゲートトレンチ内に埋め込まれていて前記ゲートトレンチの開口縁部の上方へ膨出せず、前記ゲートトレンチの内面を形成するソース領域、ボディ領域およびドレイン領域に対して、前記ゲート絶縁層を挟んでその側面および底面が対向するゲート電極と、前記ゲート電極の上面および前記ゲートトレンチの開口縁部の前記半導体層の表面を被覆する前記ゲート絶縁層の上方を覆い、前記第１絶縁層および第２絶縁層の端面と面一になるように端面が形成された層間絶縁膜とを含み、前記ゲート絶縁層の前記第２絶縁層において前記ゲートトレンチの側面および前記半導体層の表面を接続する前記ゲートトレンチの開口端側エッジ部を被覆する部分は、前記ゲートトレンチの内方に向かう凸湾曲状に形成されており、前記ゲート絶縁層の前記第２絶縁層において前記ゲートトレンチの側面および底面を接続する前記ゲートトレンチの底面側エッジ部を被覆する部分は、前記ゲートトレンチの外方に向かう凸湾曲状に形成されている、半導体装置を提供する。
本発明の一実施形態は、ＧａＮからなり、側面および底面を有するゲートトレンチが表面から形成された半導体層と、前記半導体層側からこの順に積層された第１絶縁層および前記第１絶縁層と組成の異なる第２絶縁層を含む積層構造を有し、前記ゲートトレンチの側面および底面、ならびに、前記半導体層の表面に沿って形成されたゲート絶縁層と、前記ゲート絶縁層を介してゲートトレンチに埋め込まれていて前記ゲートトレンチの開口縁部の上方へ膨出せず、前記ゲートトレンチの内面を形成するソース領域、ボディ領域およびドレイン領域に対して、前記ゲート絶縁層を挟んでその側面および底面が対向するゲート電極と、前記ゲート電極の上面および前記ゲートトレンチの開口縁部の前記半導体層の表面を被覆する前記ゲート絶縁層の上方を覆い、前記第１絶縁層および第２絶縁層の端面と面一になるように端面が形成された層間絶縁膜とを含み、前記ゲート絶縁層の前記第２絶縁層において前記ゲートトレンチの側面および前記半導体層の表面を接続する前記ゲートトレンチの開口端側エッジ部を被覆する部分は、前記ゲートトレンチの内方に向かう凸湾曲状に形成されており、前記ゲート絶縁層の前記第２絶縁層において前記ゲートトレンチの側面および底面を接続する前記ゲートトレンチの底面側エッジ部を被覆する部分は、前記ゲートトレンチの外方に向かう凸湾曲状に形成されている、半導体装置を提供する。
以下では、本発明の実施の形態を、添付図面を参照して詳細に説明する。
図１は、本発明の第１の実施形態に係る半導体装置の断面図である。
半導体装置１は、ｎ＋型（たとえば、濃度が１×１０１９〜５×１０１９ｃｍ−３）のＳｉＣ基板２と、ＳｉＣ基板２上に形成されたｎ−型（たとえば、濃度が１×１０１５〜１×１０１６ｃｍ−３）のＳｉＣエピタキシャル層３とを含む。ＳｉＣ基板２およびＳｉＣエピタキシャル層３が、本発明の「半導体層」の一例である。ＳｉＣ基板２およびＳｉＣエピタキシャル層３は、半導体装置１のドレインとして機能する。ｎ型不純物としては、リン（Ｐ）、ヒ素（Ａｓ）などが含まれている。以下、ｎ型ＳｉＣには同様のｎ型不純物が含まれている。
図１は、本発明の第１の実施形態に係る半導体装置の断面図である。
半導体装置１は、ｎ＋型（たとえば、濃度が１×１０１９〜５×１０１９ｃｍ−３）のＳｉＣ基板２と、ＳｉＣ基板２上に形成されたｎ−型（たとえば、濃度が１×１０１５〜１×１０１６ｃｍ−３）のＳｉＣエピタキシャル層３とを含む。ＳｉＣ基板２およびＳｉＣエピタキシャル層３が、本発明の「半導体層」の一例である。ＳｉＣ基板２およびＳｉＣエピタキシャル層３は、半導体装置１のドレインとして機能する。ｎ型不純物としては、リン（Ｐ）、ヒ素（Ａｓ）などが含まれている。以下、ｎ型ＳｉＣには同様のｎ型不純物が含まれている。
ＳｉＣエピタキシャル層３には、その表面からＳｉＣ基板２へ向かって掘り下がった、ゲートトレンチ４が形成されている。ゲートトレンチ４は、たとえば、格子状、ストライプ状に形成されている。これにより、ＳｉＣエピタキシャル層３には、ゲートトレンチ４により区画された単位セル５が複数形成されている。
ＳｉＣエピタキシャル層３においてゲートトレンチ４の周囲には、ｎ＋型のソース領域６およびｐ型（たとえば、濃度が１×１０１７〜５×１０１７ｃｍ−３）のボディ領域７が、ＳｉＣエピタキシャル層３の表面に近い側からこの順に形成されている。ボディ領域７には、ｐ型不純物として、たとえば、ボロン（Ｂ）、アルミニウム（Ａｌ）などが含まれている。以下、ｐ型ＳｉＣには同様のｐ型不純物が含まれている。
ＳｉＣエピタキシャル層３においてゲートトレンチ４の周囲には、ｎ＋型のソース領域６およびｐ型（たとえば、濃度が１×１０１７〜５×１０１７ｃｍ−３）のボディ領域７が、ＳｉＣエピタキシャル層３の表面に近い側からこの順に形成されている。ボディ領域７には、ｐ型不純物として、たとえば、ボロン（Ｂ）、アルミニウム（Ａｌ）などが含まれている。以下、ｐ型ＳｉＣには同様のｐ型不純物が含まれている。
ソース領域６は、ＳｉＣエピタキシャル層３の表面に露出するとともに、ゲートトレンチ４の側面の上部（一部）を形成するように、各単位セル５の表面部に形成されている。一方、ボディ領域７は、ソース領域６に対してＳｉＣ基板２側（ＳｉＣエピタキシャル層３の裏面側）にソース領域６に接するように、かつ、ゲートトレンチ４の側面の下部（一部）を形成するように形成されている。
ＳｉＣエピタキシャル層３における、ボディ領域７に対してＳｉＣ基板２側の領域は、エピタキシャル成長後のままの状態が維持された、ｎ−型のドレイン領域８となっている。ドレイン領域８は、ボディ領域７に対してＳｉＣ基板２側にボディ領域７に接しており、ゲートトレンチ４の底面を形成している。
ゲートトレンチ４の内面には、その全域を覆うように、ゲート絶縁膜９が形成されている。ゲート絶縁膜９は、ゲートトレンチ４の内面側から順に積層された下地ＳｉＯ２膜１０、ＡｌＯＮ膜１１および上側ＳｉＯ２膜１２を含む。この実施形態では、ゲートトレンチ４の内面全域に接するように下地ＳｉＯ２膜１０が形成され、その上に、下地ＳｉＯ２膜１０と同じ形状のＡｌＯＮ膜１１および上側ＳｉＯ２膜１２が、それぞれ直下の膜の全域を覆うように順に積層されている。なお、これらの膜の３層構造は、この実施形態のようにゲートトレンチ４の内面全域に亘って形成されていてもよいし、ゲートトレンチ４の内面におけるチャネル部分（ゲートトレンチ４の側面においてボディ領域７が露出する部分）に選択的に形成されていてもよい。この場合、ゲート絶縁膜９の他の部分は、ＳｉＯ２からなる単層膜であってもよい。また、ゲート絶縁膜９は、ＡｌＯＮ膜１１の単層膜であってもよいし、上側ＳｉＯ２膜１２が省略された２層構造の膜（下地ＳｉＯ２膜１０／ＡｌＯＮ膜１１）であってもよい。また、ゲート絶縁膜９は、この実施形態では、ゲートトレンチ４の開口端側エッジ部を覆うように形成されていてもよい。ゲートトレンチ４の開口端側エッジ部は、ＳｉＣエピタキシャル層３の表面とゲートトレンチ４の側面との挟角を形成している。したがって、ソース領域６におけるＳｉＣエピタキシャル層３の表面およびゲートトレンチ４の側面の各近傍部分はゲート絶縁膜９に覆われることとなる。
ゲートトレンチ４の内面には、その全域を覆うように、ゲート絶縁膜９が形成されている。ゲート絶縁膜９は、ゲートトレンチ４の内面側から順に積層された下地ＳｉＯ２膜１０、ＡｌＯＮ膜１１および上側ＳｉＯ２膜１２を含む。この実施形態では、ゲートトレンチ４の内面全域に接するように下地ＳｉＯ２膜１０が形成され、その上に、下地ＳｉＯ２膜１０と同じ形状のＡｌＯＮ膜１１および上側ＳｉＯ２膜１２が、それぞれ直下の膜の全域を覆うように順に積層されている。なお、これらの膜の３層構造は、この実施形態のようにゲートトレンチ４の内面全域に亘って形成されていてもよいし、ゲートトレンチ４の内面におけるチャネル部分（ゲートトレンチ４の側面においてボディ領域７が露出する部分）に選択的に形成されていてもよい。この場合、ゲート絶縁膜９の他の部分は、ＳｉＯ２からなる単層膜であってもよい。また、ゲート絶縁膜９は、ＡｌＯＮ膜１１の単層膜であってもよいし、上側ＳｉＯ２膜１２が省略された２層構造の膜（下地ＳｉＯ２膜１０／ＡｌＯＮ膜１１）であってもよい。また、ゲート絶縁膜９は、この実施形態では、ゲートトレンチ４の開口端側エッジ部を覆うように形成されていてもよい。ゲートトレンチ４の開口端側エッジ部は、ＳｉＣエピタキシャル層３の表面とゲートトレンチ４の側面との挟角を形成している。したがって、ソース領域６におけるＳｉＣエピタキシャル層３の表面およびゲートトレンチ４の側面の各近傍部分はゲート絶縁膜９に覆われることとなる。
ゲート絶縁膜９の厚さは、たとえば、５５ｎｍ〜１５０ｎｍである。各膜の厚さの好ましい範囲は、下地ＳｉＯ２膜１０が５ｎｍ以上（より好ましくは、５ｎｍ〜２０ｎｍ）であり、ＡｌＯＮ膜１１が５０ｎｍ以上（より好ましくは、５０ｎｍ〜１００ｎｍ）であり、上側ＳｉＯ２膜１２が０ｎｍ以上（より好ましくは、０ｎｍ〜３０ｎｍ）である。
下地ＳｉＯ２膜１０は、この実施形態では、たとえばＳｉＣエピタキシャル層３を熱酸化によって形成されている。ＳｉＣエピタキシャル層３（特に、チャネル部分）に接する膜を熱酸化膜とすることによって、ＣＶＤ膜等の堆積膜に比べて優れたトランジスタ特性を発現することができる。
下地ＳｉＯ２膜１０は、この実施形態では、たとえばＳｉＣエピタキシャル層３を熱酸化によって形成されている。ＳｉＣエピタキシャル層３（特に、チャネル部分）に接する膜を熱酸化膜とすることによって、ＣＶＤ膜等の堆積膜に比べて優れたトランジスタ特性を発現することができる。
ＡｌＯＮ膜１１は、膜中に窒素（Ｎ）原子が分散した膜であって、たとえば窒素組成が５％〜４０％（好ましくは、１５％〜３５％）の膜である。当該窒素組成は、ＡｌＯＮ膜１１の深さ方向いずれの位置においても上記範囲に収まっている。すなわち、ＡｌＯＮ膜１１の窒素組成は深さ方向にほぼ一定であり、好ましくは、深さ方向の平均値に対して±５％〜±２０％以内に収まっている。なお、ＡｌＯＮ膜１１の他の原子（Ａｌ、Ｏ）についても、それらの組成が深さ方向にほぼ一定であることが好ましい。窒素組成が上記範囲であれば、半導体装置１のフラットバンド電圧ＶＦＢをより良好に抑制できると共に、ゲートリーク電流を低減することができる。また、ＡｌＯＮ膜１１は、アモルファスまたは微結晶であることが好ましい。ＡｌＯＮ膜１１がそのような構造であれば、ゲート絶縁膜９中の結晶粒界を減らすことができるので、ゲートリーク電流を低減することができる。
上側ＳｉＯ２膜１２は、主に酸化シリコンからなるが、ＡｌＯＮ膜１１との界面部（界面近傍）にＡｌおよび／またはＮを含有していてもよい。この構成により、ゲート絶縁膜９への電子注入を抑制することができる。
このようなゲート絶縁膜９は、たとえば、ＳｉＣエピタキシャル層３にゲートトレンチ４を形成した後、下地ＳｉＯ２膜１０、ＡｌＯＮ膜１１および上側ＳｉＯ２膜１２を順に積層することによって形成することができる。下地ＳｉＯ２膜１０は、たとえば熱酸化法（たとえば、１１００℃〜１３００℃）によって形成することができる。また、ＡｌＯＮ膜１１は、たとえばＡＬＤ（Atomic Layer Deposition：原子層堆積）法、ＣＶＤ法、ＰＶＤ（Physical Vapor Deposition：物理気相成長）法等によって各原子を堆積させることによって形成することができる。また、上側ＳｉＯ２膜１２は、たとえばＣＶＤ法によって形成することができる。
このようなゲート絶縁膜９は、たとえば、ＳｉＣエピタキシャル層３にゲートトレンチ４を形成した後、下地ＳｉＯ２膜１０、ＡｌＯＮ膜１１および上側ＳｉＯ２膜１２を順に積層することによって形成することができる。下地ＳｉＯ２膜１０は、たとえば熱酸化法（たとえば、１１００℃〜１３００℃）によって形成することができる。また、ＡｌＯＮ膜１１は、たとえばＡＬＤ（Atomic Layer Deposition：原子層堆積）法、ＣＶＤ法、ＰＶＤ（Physical Vapor Deposition：物理気相成長）法等によって各原子を堆積させることによって形成することができる。また、上側ＳｉＯ２膜１２は、たとえばＣＶＤ法によって形成することができる。
なお、ＡｌＯＮ膜１１の形成後、たとえば７００℃〜１０００℃でＰＤＡ（Post Deposition Annealing：ポストデポジションアニーリング）を行ってもよい。これにより、フラットバンド電圧ＶＦＢのシフトをより良好に抑制することができる。
ゲートトレンチ４においてゲート絶縁膜９の内側には、ゲート電極１３が埋め込まれている。こうして、ゲートトレンチ４の内面を形成するソース領域６、ボディ領域７およびドレイン領域８に対して、ゲート絶縁膜９を挟んでゲート電極１３が対向するトレンチゲート型のＭＩＳ構造が構成されている。
ゲートトレンチ４においてゲート絶縁膜９の内側には、ゲート電極１３が埋め込まれている。こうして、ゲートトレンチ４の内面を形成するソース領域６、ボディ領域７およびドレイン領域８に対して、ゲート絶縁膜９を挟んでゲート電極１３が対向するトレンチゲート型のＭＩＳ構造が構成されている。
ゲート電極１３は、Ｍｏ、Ｗ、Ｃｕ、Ｎｉ、Ａｌ、Ｔｉ、Ａｇ、ＡｕおよびＰｔからなる群から選択される少なくとも１種を含有する金属からなることが好ましいが、ポリシリコン（たとえば不純物がドーピングされたポリシリコン）からなっていてもよい。
各単位セル５の中央部には、ＳｉＣエピタキシャル層３の表面からＳｉＣ基板２へ向かって掘り下がった、ソーストレンチ１４が形成されている。ソーストレンチ１４は、ＳｉＣエピタキシャル層３の表面からソース領域６およびボディ領域７を貫通してドレイン領域８に達している。この実施形態では、ソーストレンチ１４は、ゲートトレンチ４と同じ深さで形成されている。
各単位セル５の中央部には、ＳｉＣエピタキシャル層３の表面からＳｉＣ基板２へ向かって掘り下がった、ソーストレンチ１４が形成されている。ソーストレンチ１４は、ＳｉＣエピタキシャル層３の表面からソース領域６およびボディ領域７を貫通してドレイン領域８に達している。この実施形態では、ソーストレンチ１４は、ゲートトレンチ４と同じ深さで形成されている。
ＳｉＣエピタキシャル層３においてソーストレンチ１４の周囲には、ｐ型領域１５が形成されている。ｐ型領域１５は、ボディ領域７の下方領域において、ボディ領域７に連なるように（繋がるように）ソーストレンチ１４の内面に露出している。つまり、ｐ型領域１５は、当該下方領域においてドレイン領域８とソーストレンチ１４の内面との間に介在している。これにより、ソーストレンチ１４の底面および底側エッジ部にはｐ型領域１５が露出している。
また、ｐ型領域１５にはソーストレンチ１４の底面において、ｐ＋型のボディコンタクト領域１６が形成されている。この実施形態では、ボディコンタクト領域１６は、ソーストレンチ１４の側面から内側に間隔を隔てた中央部に配置されている。
ＳｉＣエピタキシャル層３上には、ゲート電極１３を覆うように層間絶縁膜１７が形成されている。層間絶縁膜１７には、ソーストレンチ１４よりも大径のコンタクトホール１８が形成されている。これにより、コンタクトホール１８内には、各単位セル５のソーストレンチ１４の全体（すなわち、ソーストレンチ１４の内面全域）およびソース領域６の一部が露出している。
ＳｉＣエピタキシャル層３上には、ゲート電極１３を覆うように層間絶縁膜１７が形成されている。層間絶縁膜１７には、ソーストレンチ１４よりも大径のコンタクトホール１８が形成されている。これにより、コンタクトホール１８内には、各単位セル５のソーストレンチ１４の全体（すなわち、ソーストレンチ１４の内面全域）およびソース領域６の一部が露出している。
層間絶縁膜１７上には、ソース電極１９が形成されている。ソース電極１９は、各コンタクトホール１８を介して、すべての単位セル５のソーストレンチ１４に一括して入り込んでいる。ソース電極１９は、ソーストレンチ１４の底側から順にボディコンタクト領域１６、ｐ型領域１５、ボディ領域７およびソース領域６に接触している。すなわち、ソース電極１９は、すべての単位セル５に対して共通の配線となっている。ソース電極１９は、この実施形態では、ＳｉＣエピタキシャル層３との接触側から順にＴｉ／ＴｉＮ層と、Ａｌ層とが積層された構造を有している。
ＳｉＣ基板２の裏面には、その全域を覆うようにドレイン電極２０が形成されている。ドレイン電極２０は、すべての単位セル５に対して共通の電極となっている。ドレイン電極２０としては、たとえば、ＳｉＣ基板２側から順にＴｉ、Ｎｉ、ＡｕおよびＡｇが積層された積層構造（Ｔｉ／Ｎｉ／Ａｕ／Ａｇ）を適用することができる。
この半導体装置１によれば、ゲート絶縁膜９が５％〜４０％の窒素組成を有するＡｌＯＮ膜１１を含むので、ゲート絶縁膜９中への電子トラップを低減することができる。これによりフラットバンド電圧ＶＦＢのシフトを抑制することができるので、閾値電圧Ｖｔｈのシフトを抑制することができる。
この半導体装置１によれば、ゲート絶縁膜９が５％〜４０％の窒素組成を有するＡｌＯＮ膜１１を含むので、ゲート絶縁膜９中への電子トラップを低減することができる。これによりフラットバンド電圧ＶＦＢのシフトを抑制することができるので、閾値電圧Ｖｔｈのシフトを抑制することができる。
また、ＡｌＯＮ膜１１を適宜厚くすることによって、ゲート絶縁膜にＳｉＯ２の単層膜を用いる場合に比べて、同じゲート容量を維持しながらゲート絶縁膜９を全体として厚くすることができる。そのため、高い電圧でゲートを駆動させてもゲート絶縁膜９の劣化を抑制することができる。その結果、デバイスの信頼性の低下を抑制することができる。
また、ＡｌＯＮ膜１１の下方に下地ＳｉＯ２膜１０を介在させ、さらにその膜厚を５ｎｍ以上とすることによって、ゲートリーク電流の立ち上がり電界を高くすることができる。その結果、ゲートの通常駆動時におけるリーク電流の発生を抑制することができる。
また、ＡｌＯＮ膜１１の下方に下地ＳｉＯ２膜１０を介在させ、さらにその膜厚を５ｎｍ以上とすることによって、ゲートリーク電流の立ち上がり電界を高くすることができる。その結果、ゲートの通常駆動時におけるリーク電流の発生を抑制することができる。
さらに、ＡｌＯＮ膜１１上に上側ＳｉＯ２膜１２を積層し、ＡｌＯＮ膜１１を上側から覆うことによって、たとえばゲート電極１３の形成時に、エッチングや洗浄に用いる薬剤からＡｌＯＮ膜１１を保護することができる。その結果、ＡｌＯＮ膜１１がダメージを受けることを抑制することができる。
また、ゲート電極１３が金属ゲートであれば、ポリシリコンゲートに比べて低温で成膜することができる。そのため、当該成膜時の温度環境を低めに抑えることができる。たとえば、金属の成膜が２００℃程度で行われるのに対し、ポリシリコンの成膜では温度環境が１０００℃に達する。これにより、先に形成されたＡｌＯＮ膜１１が結晶化温度に達し難くなるので、ＡｌＯＮ膜１１の結晶化を抑えることができる。その結果、結晶粒界の増加によるゲートリーク電流の増加を抑制することができる。また、ポリシリコンゲートに比べてゲート抵抗を低減することができるので、より高速なスイッチング動作を実現でき、スイッチング損失を低減することができる。
また、ゲート電極１３が金属ゲートであれば、ポリシリコンゲートに比べて低温で成膜することができる。そのため、当該成膜時の温度環境を低めに抑えることができる。たとえば、金属の成膜が２００℃程度で行われるのに対し、ポリシリコンの成膜では温度環境が１０００℃に達する。これにより、先に形成されたＡｌＯＮ膜１１が結晶化温度に達し難くなるので、ＡｌＯＮ膜１１の結晶化を抑えることができる。その結果、結晶粒界の増加によるゲートリーク電流の増加を抑制することができる。また、ポリシリコンゲートに比べてゲート抵抗を低減することができるので、より高速なスイッチング動作を実現でき、スイッチング損失を低減することができる。
図２は、本発明の第２の実施形態に係る半導体装置の断面図である。図２において、前述の図１に示された各部と対応する部分には同一の参照符号を付して示す。
前述の第１の実施形態では、ＭＩＳ構造は、ゲートトレンチ４の内面を形成するソース領域６、ボディ領域７およびドレイン領域８に対して、ゲート絶縁膜９を挟んでゲート電極１３が対向するトレンチゲート型で構成されている。
前述の第１の実施形態では、ＭＩＳ構造は、ゲートトレンチ４の内面を形成するソース領域６、ボディ領域７およびドレイン領域８に対して、ゲート絶縁膜９を挟んでゲート電極１３が対向するトレンチゲート型で構成されている。
これに対し、この第２実施形態に係る半導体装置４１のＭＩＳ構造は、プレーナゲート型で構成されている。
プレーナゲート型のＭＩＳ構造は、ＳｉＣエピタキシャル層３の表面部に選択的に形成されたｐ型のボディ領域４２と、当該ボディ領域４２に選択的に形成されたｎ＋型のソース領域４３と、ＳｉＣエピタキシャル層３の表面に形成されたゲート絶縁膜４４と、ゲート絶縁膜４４を挟んで、ＳｉＣエピタキシャル層３の表面に露出するボディ領域４２に対向するゲート電極４５と、ＳｉＣエピタキシャル層３の表面からソース領域４３を貫通し、最深部がボディ領域４２に達するｐ＋型のボディコンタクト領域４６とを含む。
プレーナゲート型のＭＩＳ構造は、ＳｉＣエピタキシャル層３の表面部に選択的に形成されたｐ型のボディ領域４２と、当該ボディ領域４２に選択的に形成されたｎ＋型のソース領域４３と、ＳｉＣエピタキシャル層３の表面に形成されたゲート絶縁膜４４と、ゲート絶縁膜４４を挟んで、ＳｉＣエピタキシャル層３の表面に露出するボディ領域４２に対向するゲート電極４５と、ＳｉＣエピタキシャル層３の表面からソース領域４３を貫通し、最深部がボディ領域４２に達するｐ＋型のボディコンタクト領域４６とを含む。
この半導体装置４１のゲート絶縁膜４４も、第１実施形態のゲート絶縁膜９と同様に、ＳｉＣエピタキシャル層３の表面側から順に積層された下地ＳｉＯ２膜４７、ＡｌＯＮ膜４８および上側ＳｉＯ２膜４９を含んでおり、第１実施形態の半導体装置１と同様の作用効果を発現することができる。
以上、本発明の実施形態を説明したが、本発明は、他の形態で実施することもできる。
以上、本発明の実施形態を説明したが、本発明は、他の形態で実施することもできる。
たとえば、半導体装置１，４１において、各半導体部分の導電型を反転した構成が採用されてもよい。たとえば、半導体装置１において、ｐ型の部分がｎ型であり、ｎ型の部分がｐ型であってもよい。
また、前述の実施形態では、本発明の半導体装置の一例としてＳｉＣ層を有する半導体装置１を取り上げたが、前述の実施形態に記載の構造は、ＧａＮ、ダイヤモンドからなる層を有する半導体装置に適用することもできる。
また、前述の実施形態では、本発明の半導体装置の一例としてＳｉＣ層を有する半導体装置１を取り上げたが、前述の実施形態に記載の構造は、ＧａＮ、ダイヤモンドからなる層を有する半導体装置に適用することもできる。
また、前述の実施形態では、トレンチゲート型およびプレーナゲート型のＭＩＳＦＥＴを本発明の一例として取り上げたが、本発明は、ＣＭＯＳＦＥＴ（Complementary Metal Oxide Semiconductor Field Effect Transistor）等のＭＩＳトランジスタ構造にも適用することができる。
その他、特許請求の範囲に記載された事項の範囲で種々の設計変更を施すことが可能である。
＜検証例＞
以下の検証例を行うことによって、下記（１）〜（６）の効果を確かめた。
（１）ゲートリーク電流の下地ＳｉＯ２膜の厚さへの依存性（シミュレーション）
まず、前述の実施形態における下地ＳｉＯ２膜１０の厚さの変化に伴ってゲートリーク電流がどのように変化するかを、シミュレーション装置を用いて検証した。シミュレーション条件は、下地ＳｉＯ２膜１０の厚さ＝１ｎｍ、２ｎｍ、３ｎｍ、４ｎｍ、５ｎｍおよび６ｎｍとした。結果を図３に示す。
その他、特許請求の範囲に記載された事項の範囲で種々の設計変更を施すことが可能である。
＜検証例＞
以下の検証例を行うことによって、下記（１）〜（６）の効果を確かめた。
（１）ゲートリーク電流の下地ＳｉＯ２膜の厚さへの依存性（シミュレーション）
まず、前述の実施形態における下地ＳｉＯ２膜１０の厚さの変化に伴ってゲートリーク電流がどのように変化するかを、シミュレーション装置を用いて検証した。シミュレーション条件は、下地ＳｉＯ２膜１０の厚さ＝１ｎｍ、２ｎｍ、３ｎｍ、４ｎｍ、５ｎｍおよび６ｎｍとした。結果を図３に示す。
図３によれば、下地ＳｉＯ２膜１０が厚いほどゲートリーク電流が低減できることが分かった。特に、下地ＳｉＯ２膜１０の厚さが５ｎｍ以上であれば、ゲートリーク電流を効果的に低減できることが分かる。
（２）ゲートリーク電流の下地ＳｉＯ２膜の厚さへの依存性（実験例）
次に、ゲートリーク電流の下地ＳｉＯ２膜の厚さへの依存性を実証するため、具体的な実験を行った。まず、ｎ型の４Ｈ−ＳｉＣ基板の（０００１）面を熱酸化（ドライ酸化）することによって、下地ＳｉＯ２膜を形成した。次に、ＣＶＤ法によってＡｌＯＮ膜を９０ｎｍ堆積した。その後、熱処理を施さないで、スパッタ法によってアルミニウム膜を堆積し、当該アルミニウム膜をフォトリソグラフィによってパターニングしてアルミニウムパッドを形成した。これにより、図４に示すＭＩＳ構造を作製した。なお、実験条件は、下地ＳｉＯ２膜の厚さ＝なし（０ｎｍ）、６ｎｍ未満、６ｎｍおよび１３ｎｍとした。また、各実験例のＥＯＴ（Equivalent Oxide Thickness：酸化膜の等価換算膜厚）はそれぞれ、上記実験条件の記載順に、１４３．８ｎｍ、５７．６ｎｍ、５８．６ｎｍおよび６６．９ｎｍであった。
（２）ゲートリーク電流の下地ＳｉＯ２膜の厚さへの依存性（実験例）
次に、ゲートリーク電流の下地ＳｉＯ２膜の厚さへの依存性を実証するため、具体的な実験を行った。まず、ｎ型の４Ｈ−ＳｉＣ基板の（０００１）面を熱酸化（ドライ酸化）することによって、下地ＳｉＯ２膜を形成した。次に、ＣＶＤ法によってＡｌＯＮ膜を９０ｎｍ堆積した。その後、熱処理を施さないで、スパッタ法によってアルミニウム膜を堆積し、当該アルミニウム膜をフォトリソグラフィによってパターニングしてアルミニウムパッドを形成した。これにより、図４に示すＭＩＳ構造を作製した。なお、実験条件は、下地ＳｉＯ２膜の厚さ＝なし（０ｎｍ）、６ｎｍ未満、６ｎｍおよび１３ｎｍとした。また、各実験例のＥＯＴ（Equivalent Oxide Thickness：酸化膜の等価換算膜厚）はそれぞれ、上記実験条件の記載順に、１４３．８ｎｍ、５７．６ｎｍ、５８．６ｎｍおよび６６．９ｎｍであった。
次に、図４のＭＩＳ構造のＪ−Ｅ特性を求めた。結果を図５に示す。図５において、「Ｒｅｆ．」で示される曲線は、下地ＳｉＯ２膜およびＡｌＯＮ膜からなるゲート絶縁膜に代えてＮＯｘ−ＳｉＯ２膜（４８ｎｍ）を採用したＭＩＳ構造のＪ−Ｅ曲線である。
図５によれば、各実験例におけるゲートリーク電流の立ち上がり電界は、「なし」＝約２ＭＶ／ｃｍ、「＜６ｎｍ」＝約４ＭＶ／ｃｍ、「６ｎｍ」＝約６ＭＶ／ｃｍおよび「１３ｎｍ」＝約６ＭＶ／ｃｍであった。これらの実験例から、４Ｈ−ＳｉＣ基板に直接ＡｌＯＮ膜を形成した場合（「なし」）に比べて、下地ＳｉＯ２膜を基板との間に介在させた方がゲートリーク電流の立ち上がり電界を高くできることがわかった。特に、下地ＳｉＯ２膜が６ｎｍ以上であることが好ましいことがわかった。この実験例と前記シミュレーションの結果より、下地ＳｉＯ２膜１０の厚さが５ｎｍ以上であれば、ゲートの通常駆動時におけるゲートリーク電流を効果的に低減できることが分かった。
（３）フラットバンド電圧ＶＦＢのシフトの下地ＳｉＯ２膜の厚さへの依存性
次に、図４のＭＩＳ構造について、開始電圧を１０Ｖとし、＋１０Ｖ→−１０Ｖ→＋１０Ｖとスイープ（sweep）させたときのＣ−Ｖ特性を求めた。結果を図６に示す。
図５によれば、各実験例におけるゲートリーク電流の立ち上がり電界は、「なし」＝約２ＭＶ／ｃｍ、「＜６ｎｍ」＝約４ＭＶ／ｃｍ、「６ｎｍ」＝約６ＭＶ／ｃｍおよび「１３ｎｍ」＝約６ＭＶ／ｃｍであった。これらの実験例から、４Ｈ−ＳｉＣ基板に直接ＡｌＯＮ膜を形成した場合（「なし」）に比べて、下地ＳｉＯ２膜を基板との間に介在させた方がゲートリーク電流の立ち上がり電界を高くできることがわかった。特に、下地ＳｉＯ２膜が６ｎｍ以上であることが好ましいことがわかった。この実験例と前記シミュレーションの結果より、下地ＳｉＯ２膜１０の厚さが５ｎｍ以上であれば、ゲートの通常駆動時におけるゲートリーク電流を効果的に低減できることが分かった。
（３）フラットバンド電圧ＶＦＢのシフトの下地ＳｉＯ２膜の厚さへの依存性
次に、図４のＭＩＳ構造について、開始電圧を１０Ｖとし、＋１０Ｖ→−１０Ｖ→＋１０Ｖとスイープ（sweep）させたときのＣ−Ｖ特性を求めた。結果を図６に示す。
図６によれば、ＡｌＯＮ膜と基板との間に下地ＳｉＯ２膜が介在した構造を有するＭＩＳ構造（＜６ｎｍ、６ｎｍおよび１３ｎｍ）は、４Ｈ−ＳｉＣ基板に直接ＡｌＯＮ膜を形成した場合（「なし」）に比べて、フラットバンド電圧ＶＦＢのシフト量を低減できることが分かった。
（４）フラットバンド電圧ＶＦＢのシフト量の下地ＳｉＯ２膜の厚さへの依存性
次に、上記（３）に倣って、開始電圧を変更した条件でもＣ−Ｖ特性を求めた。開始電圧の変更条件は、＋５Ｖから＋６０Ｖまで５Ｖ刻みとした。このときの蓄積電圧（Accumulation Voltage）とフラットバンド電圧（Flatband Voltage）との関係を図７に示す。
（４）フラットバンド電圧ＶＦＢのシフト量の下地ＳｉＯ２膜の厚さへの依存性
次に、上記（３）に倣って、開始電圧を変更した条件でもＣ−Ｖ特性を求めた。開始電圧の変更条件は、＋５Ｖから＋６０Ｖまで５Ｖ刻みとした。このときの蓄積電圧（Accumulation Voltage）とフラットバンド電圧（Flatband Voltage）との関係を図７に示す。
図７によれば、蓄積電圧が同じであれば、下地ＳｉＯ２膜１０が厚いほどフラットバンド電圧ＶＦＢのシフト量を低減できることが分かった。たとえば、蓄積電圧が４５Ｖの場合、各ＭＩＳ構造のシフト量は、「＜６ｎｍ」＝約９Ｖ、「６ｎｍ」＝約５Ｖ、「１３ｎｍ」＝約１Ｖであることが分かった。
（５）フラットバンド電圧ＶＦＢのシフトのＮ組成への依存性
次に、フラットバンド電圧ＶＦＢのシフトのＮ組成への依存性を実証するため、具体的な実験を行った。実験サンプルとして、上記（２）に記載の方法に倣って、図４に示すＭＩＳ構造を作製した。ただし、ＡｌＯＮ膜の成膜方法が異なる実験サンプルを３パターン作製した。採用した成膜方法は、ＣＶＤ１法、ＣＶＤ２法およびＰＶＤ法の３つである。得られたＣＶＤ１膜、ＣＶＤ２膜およびＰＶＤ膜の組成をそれぞれ図８〜図１０に示す。また、ＣＶＤ１膜およびＣＶＤ２膜については、成膜後にＰＤＡを行ったサンプル（ＣＶＤ１＋ＰＤＡ、ＣＶＤ２＋ＰＤＡ）も作製した。
（５）フラットバンド電圧ＶＦＢのシフトのＮ組成への依存性
次に、フラットバンド電圧ＶＦＢのシフトのＮ組成への依存性を実証するため、具体的な実験を行った。実験サンプルとして、上記（２）に記載の方法に倣って、図４に示すＭＩＳ構造を作製した。ただし、ＡｌＯＮ膜の成膜方法が異なる実験サンプルを３パターン作製した。採用した成膜方法は、ＣＶＤ１法、ＣＶＤ２法およびＰＶＤ法の３つである。得られたＣＶＤ１膜、ＣＶＤ２膜およびＰＶＤ膜の組成をそれぞれ図８〜図１０に示す。また、ＣＶＤ１膜およびＣＶＤ２膜については、成膜後にＰＤＡを行ったサンプル（ＣＶＤ１＋ＰＤＡ、ＣＶＤ２＋ＰＤＡ）も作製した。
次に、上記（３）および（４）に記載の測定方法に倣って各サンプルのＣ−Ｖ特性を求めた。そして、得られたＣ−Ｖ特性に基づいて、蓄積電圧（Accumulation Voltage）とフラットバンド電圧（Flatband Voltage）との関係を調べた。結果を図１１に示す。
図１１によれば、ＣＶＤ２膜に比べてＮ組成（濃度）が高いＣＶＤ１膜の方が、フラットバンド電圧ＶＦＢのシフト量を低減できることが分かった。たとえば、蓄積電圧が５５Ｖの場合、ＣＶＤ２膜のサンプルのシフト量が約１５Ｖであるのに対し、ＣＶＤ１膜のサンプルのシフト量は約１０Ｖであった。また、成膜後のＰＤＡの有無に関して、ＰＤＡを行った方が行わない場合に比べて、シフト量を低減できることが分かった。
（６）ＡｌＯＮ膜によるフラットバンド電圧ＶＦＢの抑制効果
次に、上記（５）で得られたＰＤＡ膜を用いた場合のフラットバンド電圧ＶＦＢのシフト量が、Ａｌ２Ｏ３膜を用いた場合に比べてどの程度抑制されるかどうかを調べた。結果を図１２に示す。
図１１によれば、ＣＶＤ２膜に比べてＮ組成（濃度）が高いＣＶＤ１膜の方が、フラットバンド電圧ＶＦＢのシフト量を低減できることが分かった。たとえば、蓄積電圧が５５Ｖの場合、ＣＶＤ２膜のサンプルのシフト量が約１５Ｖであるのに対し、ＣＶＤ１膜のサンプルのシフト量は約１０Ｖであった。また、成膜後のＰＤＡの有無に関して、ＰＤＡを行った方が行わない場合に比べて、シフト量を低減できることが分かった。
（６）ＡｌＯＮ膜によるフラットバンド電圧ＶＦＢの抑制効果
次に、上記（５）で得られたＰＤＡ膜を用いた場合のフラットバンド電圧ＶＦＢのシフト量が、Ａｌ２Ｏ３膜を用いた場合に比べてどの程度抑制されるかどうかを調べた。結果を図１２に示す。
図１２によれば、Ｎ組成が０％のＡｌ２Ｏ３膜を用いた場合にはフラットバンド電圧ＶＦＢのシフト量が非常に大きくなることが分かった。この結果、ゲート絶縁膜にＡｌＯＮ膜を含めることによって、フラットバンド電圧ＶＦＢのシフトを抑制できることが分かった。したがって、ＡｌＯＮ膜を含むゲート絶縁膜を有するＭＩＳ構造では、閾値電圧Ｖｔｈのシフトを抑制することができる。
（７）フラットバンド電圧ＶＦＢと窒素組成との関係
次に、フラットバンド電圧ＶＦＢのシフトのＮ組成への依存性（蓄積電圧固定）を実証するため、実験サンプルとして、上記（２）に記載の方法に倣って、図４に示すＭＩＳ構造をＳｉ基板上に作製した。実験サンプルは、Ｎ組成が異なるものを８種類作製した。そして、各サンプルのフラットバンド電圧ＶＦＢのシフトが、蓄積電圧Ｖａｃｃが２５Ｖおよび３０Ｖのときにどのように変化するかを検証した。結果を図１３に示す。なお、得られた検証結果は、Ｓｉ基板上のデータであり、同様の検証をＳｉＣ基板上のＭＩＳ構造に行ったときの参考データである。図１３から、Ｎ組成１５％以上の場合にフラットバンド電圧ＶＦＢのシフトが少なくなるので、好ましい。また、Ｎ組成が大きいと誘電率が低下してしまうので、Ｎ組成が３５％以下であると好ましい。
（７）フラットバンド電圧ＶＦＢと窒素組成との関係
次に、フラットバンド電圧ＶＦＢのシフトのＮ組成への依存性（蓄積電圧固定）を実証するため、実験サンプルとして、上記（２）に記載の方法に倣って、図４に示すＭＩＳ構造をＳｉ基板上に作製した。実験サンプルは、Ｎ組成が異なるものを８種類作製した。そして、各サンプルのフラットバンド電圧ＶＦＢのシフトが、蓄積電圧Ｖａｃｃが２５Ｖおよび３０Ｖのときにどのように変化するかを検証した。結果を図１３に示す。なお、得られた検証結果は、Ｓｉ基板上のデータであり、同様の検証をＳｉＣ基板上のＭＩＳ構造に行ったときの参考データである。図１３から、Ｎ組成１５％以上の場合にフラットバンド電圧ＶＦＢのシフトが少なくなるので、好ましい。また、Ｎ組成が大きいと誘電率が低下してしまうので、Ｎ組成が３５％以下であると好ましい。
この明細書および図面から抽出される特徴の例を以下に示す。
項１：半導体層と、前記半導体層に接するゲート絶縁膜と、前記ゲート絶縁膜上に形成されたゲート電極とを含むＭＩＳ構造を有し、前記ゲート絶縁膜は、窒素組成が５％〜４０％のＡｌＯＮ層を含む、半導体装置。
ＳｉＣ−ＭＩＳＦＥＴの課題の一つとして、低チャネル移動度がある。低チャネル移動度は、ＳｉＣのＭＩＳ界面に高密度に存在する欠陥（界面準位が多いこと）が原因である。すなわち、この欠陥が、正孔または電子を捕獲（トラップ）し、ＭＩＳ界面にチャネルを形成し難くする。
項１：半導体層と、前記半導体層に接するゲート絶縁膜と、前記ゲート絶縁膜上に形成されたゲート電極とを含むＭＩＳ構造を有し、前記ゲート絶縁膜は、窒素組成が５％〜４０％のＡｌＯＮ層を含む、半導体装置。
ＳｉＣ−ＭＩＳＦＥＴの課題の一つとして、低チャネル移動度がある。低チャネル移動度は、ＳｉＣのＭＩＳ界面に高密度に存在する欠陥（界面準位が多いこと）が原因である。すなわち、この欠陥が、正孔または電子を捕獲（トラップ）し、ＭＩＳ界面にチャネルを形成し難くする。
従来は、比較的薄いＳｉＯ２膜をゲート絶縁膜として使用し、Ｓｉ−ＭＩＳＦＥＴに比べて高い電界でゲートを駆動することによって、捕獲された正孔または電子が欠陥から解放され易くしていた。しかしながら、このやり方は、ゲート絶縁膜の劣化を加速させ、デバイスの信頼性の低下を招くおそれがある。
これに対し、ゲート絶縁膜としてＡｌ２Ｏ３膜やＨｆＯ２等の高誘電率膜（Ｈｉｇｈｋ膜）を使用すれば、同じゲート容量を維持しながら、ＳｉＯ２膜に比べて膜厚を大きくできるかもしれない。しかし、この場合には、ゲート絶縁膜中に電子が捕獲されてフラットバンド電圧ＶＦＢがシフトし、閾値電圧Ｖｔｈがシフトするという問題が発生する。
これに対し、ゲート絶縁膜としてＡｌ２Ｏ３膜やＨｆＯ２等の高誘電率膜（Ｈｉｇｈｋ膜）を使用すれば、同じゲート容量を維持しながら、ＳｉＯ２膜に比べて膜厚を大きくできるかもしれない。しかし、この場合には、ゲート絶縁膜中に電子が捕獲されてフラットバンド電圧ＶＦＢがシフトし、閾値電圧Ｖｔｈがシフトするという問題が発生する。
このような課題もあり、ゲート絶縁膜中への電子トラップを低減し、閾値電圧Ｖｔｈのシフトを抑制することができる半導体装置が求められているという実情が存する。
項１の構成によれば、ゲート絶縁膜が５％〜４０％の窒素組成を有するＡｌＯＮ層を含むので、ゲート絶縁膜中への電子トラップを低減することができる。これによりフラットバンド電圧ＶＦＢのシフトを抑制することができるので、閾値電圧Ｖｔｈのシフトを抑制することができる。また、ゲートリーク電流を低減することができる。また、ＳｉＯ２の単層膜を用いる場合に比べて、同じゲート容量を維持しながら厚くすることができるので、高い電圧でゲートを駆動させてもゲート絶縁膜の劣化を抑制することができる。その結果、デバイスの信頼性の低下を抑制することができる。
項１の構成によれば、ゲート絶縁膜が５％〜４０％の窒素組成を有するＡｌＯＮ層を含むので、ゲート絶縁膜中への電子トラップを低減することができる。これによりフラットバンド電圧ＶＦＢのシフトを抑制することができるので、閾値電圧Ｖｔｈのシフトを抑制することができる。また、ゲートリーク電流を低減することができる。また、ＳｉＯ２の単層膜を用いる場合に比べて、同じゲート容量を維持しながら厚くすることができるので、高い電圧でゲートを駆動させてもゲート絶縁膜の劣化を抑制することができる。その結果、デバイスの信頼性の低下を抑制することができる。
項２：前記ＡｌＯＮ層は５０ｎｍ以上の厚さを有する、項１に記載の半導体装置。
項３：前記ＡｌＯＮ層はアモルファスまたは微結晶である、項１または２に記載の半導体装置。
この構成により、ゲート絶縁膜中の結晶粒界を減らすことができるので、ゲートリーク電流を低減することができる。
項３：前記ＡｌＯＮ層はアモルファスまたは微結晶である、項１または２に記載の半導体装置。
この構成により、ゲート絶縁膜中の結晶粒界を減らすことができるので、ゲートリーク電流を低減することができる。
項４：前記ゲート絶縁膜は、前記半導体層に接する下地ＳｉＯ２層と、この下地ＳｉＯ２層に積層された前記ＡｌＯＮ層とを含む積層構造を有する、項１〜３のいずれか一項に記載の半導体装置。
ゲート絶縁膜の半導体層に接する部分がＳｉＯ２であれば、フラットバンド電圧ＶＦＢのシフト量を低減することができる。また、ＭＩＳ構造のトランジスタの特性を従来と同じように制御することができので、トランジスタ特性の設計を簡単にすることができる。なお、下地ＳｉＯ２層は熱酸化膜であることが好ましい。
ゲート絶縁膜の半導体層に接する部分がＳｉＯ２であれば、フラットバンド電圧ＶＦＢのシフト量を低減することができる。また、ＭＩＳ構造のトランジスタの特性を従来と同じように制御することができので、トランジスタ特性の設計を簡単にすることができる。なお、下地ＳｉＯ２層は熱酸化膜であることが好ましい。
項５：前記下地ＳｉＯ２層は５ｎｍ以上の厚さを有する、項４に記載の半導体装置。
この構成により、ゲートリーク電流の立ち上がり電界を高くすることができるので、ゲートの通常駆動時におけるリーク電流の発生を抑制することができる。
項６：前記積層構造は、前記ＡｌＯＮ層に積層された上側ＳｉＯ２層をさらに含む、項４または５に記載の半導体装置。
この構成により、ゲートリーク電流の立ち上がり電界を高くすることができるので、ゲートの通常駆動時におけるリーク電流の発生を抑制することができる。
項６：前記積層構造は、前記ＡｌＯＮ層に積層された上側ＳｉＯ２層をさらに含む、項４または５に記載の半導体装置。
この構成により、ＡｌＯＮ層が上側から覆われるので、たとえばゲート電極形成時に、エッチングや洗浄に用いる薬剤からＡｌＯＮ層を保護することができる。その結果、ＡｌＯＮ層がダメージを受けることを抑制することができる。
項７：前記上側ＳｉＯ２層は、前記ＡｌＯＮ層との界面部にＡｌおよび／またはＮを含有している、項６に記載の半導体装置。
項７：前記上側ＳｉＯ２層は、前記ＡｌＯＮ層との界面部にＡｌおよび／またはＮを含有している、項６に記載の半導体装置。
この構成により、ゲート絶縁膜への電子注入を抑制することができる。
項８：前記半導体層はＳｉＣ、ＧａＮまたはダイヤモンドからなる、項１〜７のいずれか一項に記載の半導体装置。
項９：前記ゲート電極は、ポリシリコンもしくは、Ｍｏ、Ｗ、Ｃｕ、Ｎｉ、Ａｌ、Ｔｉ、Ａｇ、ＡｕおよびＰｔからなる群から選択される少なくとも１種を含有する金属からなる、項１〜８のいずれか一項に記載の半導体装置。
項８：前記半導体層はＳｉＣ、ＧａＮまたはダイヤモンドからなる、項１〜７のいずれか一項に記載の半導体装置。
項９：前記ゲート電極は、ポリシリコンもしくは、Ｍｏ、Ｗ、Ｃｕ、Ｎｉ、Ａｌ、Ｔｉ、Ａｇ、ＡｕおよびＰｔからなる群から選択される少なくとも１種を含有する金属からなる、項１〜８のいずれか一項に記載の半導体装置。
金属電極（金属ゲート）の場合、たとえばポリシリコン電極（ポリシリコンゲート）に比べて低温で成膜することができるので、当該成膜時の温度環境を低めに抑えることができる。これにより、ＡｌＯＮ層が結晶化温度に達し難くなるので、ＡｌＯＮ層の結晶化を抑えることができる。その結果、結晶粒界の増加によるゲートリーク電流の増加を抑制することができる。また、ポリシリコンゲートに比べてゲート抵抗を低減することができるので、より高速なスイッチング動作を実現でき、スイッチング損失を低減することができる。
項１０：前記ＭＩＳ構造は、トレンチゲート型の構造を含む、項１〜９のいずれか一項に記載の半導体装置。
項１１：前記ＭＩＳ構造は、プレーナゲート構造を含む、項１〜１０のいずれか一項に記載の半導体装置。
項１２：ＳｉＣからなる半導体層と、前記半導体層に積層された下地ＳｉＯ２層、５％以上４０％以下の窒素組成を有し、前記下地ＳｉＯ２層に積層されたアモルファスまたは微結晶であるＡｌＯＮ層、および、前記ＡｌＯＮ層に積層され、前記ＡｌＯＮ層との界面部にＡｌおよび／またはＮを含有し、外部からの電子注入を抑制する上側ＳｉＯ２層を含む積層構造を有するゲート絶縁膜と、前記ゲート絶縁膜の上に形成されたゲート電極と、を含む、半導体装置。
項１１：前記ＭＩＳ構造は、プレーナゲート構造を含む、項１〜１０のいずれか一項に記載の半導体装置。
項１２：ＳｉＣからなる半導体層と、前記半導体層に積層された下地ＳｉＯ２層、５％以上４０％以下の窒素組成を有し、前記下地ＳｉＯ２層に積層されたアモルファスまたは微結晶であるＡｌＯＮ層、および、前記ＡｌＯＮ層に積層され、前記ＡｌＯＮ層との界面部にＡｌおよび／またはＮを含有し、外部からの電子注入を抑制する上側ＳｉＯ２層を含む積層構造を有するゲート絶縁膜と、前記ゲート絶縁膜の上に形成されたゲート電極と、を含む、半導体装置。
項１２の構成によれば、ゲート絶縁膜が５％以上４０％以下の窒素組成を有するＡｌＯＮ層を含むので、ゲート絶縁膜中への電子トラップを低減することができる。これによりフラットバンド電圧ＶＦＢのシフトを抑制することができるので、閾値電圧Ｖｔｈのシフトを抑制することができる。また、ゲートリーク電流を低減することができる。また、ＳｉＯ２の単層膜を用いる場合に比べて、同じゲート容量を維持しながら厚くすることができるので、高い電圧でゲートを駆動させてもゲート絶縁膜の劣化を抑制することができる。その結果、デバイスの信頼性の低下を抑制することができる。
また、ＡｌＯＮ層はアモルファスまたは微結晶である。この構成により、ゲート絶縁膜中の結晶粒界を減らすことができるので、ゲートリーク電流を低減することができる。
また、ゲート絶縁膜は、半導体層に接する下地ＳｉＯ２層と、この下地ＳｉＯ２層に積層されたＡｌＯＮ層と、このＡｌＯＮ層に積層された上側ＳｉＯ２層とを含む積層構造を有している。ゲート絶縁膜の半導体層に接する部分がＳｉＯ２であれば、フラットバンド電圧ＶＦＢのシフト量を低減することができる。また、トランジスタの特性を従来と同じように制御することができので、トランジスタ特性の設計を簡単にすることができる。
また、ゲート絶縁膜は、半導体層に接する下地ＳｉＯ２層と、この下地ＳｉＯ２層に積層されたＡｌＯＮ層と、このＡｌＯＮ層に積層された上側ＳｉＯ２層とを含む積層構造を有している。ゲート絶縁膜の半導体層に接する部分がＳｉＯ２であれば、フラットバンド電圧ＶＦＢのシフト量を低減することができる。また、トランジスタの特性を従来と同じように制御することができので、トランジスタ特性の設計を簡単にすることができる。
また、上側ＳｉＯ２層により、ＡｌＯＮ層が上側から覆われるので、たとえばゲート電極形成時に、エッチングや洗浄に用いる薬剤からＡｌＯＮ層を保護することができる。その結果、ＡｌＯＮ層がダメージを受けることを抑制することができる。前記下地ＳｉＯ２層は熱酸化膜であることが好ましい。
また、上側ＳｉＯ２層は、ＡｌＯＮ層との界面部にＡｌおよび／またはＮを含有している。これにより、ゲート絶縁膜への電子注入を抑制することができる。その結果、電子トラップの低減効果およびゲートリーク電流の低減効果を高めることができる。
また、上側ＳｉＯ２層は、ＡｌＯＮ層との界面部にＡｌおよび／またはＮを含有している。これにより、ゲート絶縁膜への電子注入を抑制することができる。その結果、電子トラップの低減効果およびゲートリーク電流の低減効果を高めることができる。
項１３：前記ＡｌＯＮ層は５０ｎｍ以上の厚さを有する、項１２に記載の半導体装置。
項１４：前記下地ＳｉＯ２層は５ｎｍ以上の厚さを有する、項１２または１３に記載の半導体装置。この構成により、ゲートリーク電流の立ち上がり電界を高くすることができるので、ゲートの通常駆動時におけるリーク電流の発生を抑制することができる。
項１５：前記ゲート絶縁膜は、５５ｎｍを超えて１５０ｎｍ以下の厚さを有する、項１２〜１４のいずれか一項に記載の半導体装置。
項１４：前記下地ＳｉＯ２層は５ｎｍ以上の厚さを有する、項１２または１３に記載の半導体装置。この構成により、ゲートリーク電流の立ち上がり電界を高くすることができるので、ゲートの通常駆動時におけるリーク電流の発生を抑制することができる。
項１５：前記ゲート絶縁膜は、５５ｎｍを超えて１５０ｎｍ以下の厚さを有する、項１２〜１４のいずれか一項に記載の半導体装置。
項１６：前記ゲート電極は、金属製である、項１２〜１５のいずれか一項に記載の半導体装置。
この場合、ＡｌＯＮ層がアモルファスまたは微結晶であるに加えて、ゲート電極が金属製である。したがって、たとえばポリシリコン電極（ポリシリコンゲート）に比べて低温で成膜することができるので、当該成膜時の温度環境を低めに抑えることができる。これにより、ＡｌＯＮ層が結晶化温度に達し難くなるので、ＡｌＯＮ層の結晶化を抑えることができる。その結果、結晶粒界の増加によるゲートリーク電流の増加を抑制することができる。また、ポリシリコンゲートに比べてゲート抵抗を低減することができるので、より高速なスイッチング動作を実現でき、スイッチング損失を低減することができる。
この場合、ＡｌＯＮ層がアモルファスまたは微結晶であるに加えて、ゲート電極が金属製である。したがって、たとえばポリシリコン電極（ポリシリコンゲート）に比べて低温で成膜することができるので、当該成膜時の温度環境を低めに抑えることができる。これにより、ＡｌＯＮ層が結晶化温度に達し難くなるので、ＡｌＯＮ層の結晶化を抑えることができる。その結果、結晶粒界の増加によるゲートリーク電流の増加を抑制することができる。また、ポリシリコンゲートに比べてゲート抵抗を低減することができるので、より高速なスイッチング動作を実現でき、スイッチング損失を低減することができる。
項１７：前記ゲート電極は、Ｍｏ、Ｗ、Ｃｕ、Ｎｉ、Ａｌ、Ｔｉ、Ａｇ、ＡｕまたはＰｔのうちの少なくとも１種を含む、項１２〜１６のいずれか一項に記載の半導体装置。
前記ゲート電極は、ポリシリコン製である、項１２〜１５のいずれか一項に記載の半導体装置。
金属電極（金属ゲート）の場合、たとえばポリシリコン電極（ポリシリコンゲート）に比べて低温で成膜することができるので、当該成膜時の温度環境を低めに抑えることができる。これにより、ＡｌＯＮ層が結晶化温度に達し難くなるので、ＡｌＯＮ層の結晶化を抑えることができる。その結果、結晶粒界の増加によるゲートリーク電流の増加を抑制することができる。また、ポリシリコンゲートに比べてゲート抵抗を低減することができるので、より高速なスイッチング動作を実現でき、スイッチング損失を低減することができる。
前記ゲート電極は、ポリシリコン製である、項１２〜１５のいずれか一項に記載の半導体装置。
金属電極（金属ゲート）の場合、たとえばポリシリコン電極（ポリシリコンゲート）に比べて低温で成膜することができるので、当該成膜時の温度環境を低めに抑えることができる。これにより、ＡｌＯＮ層が結晶化温度に達し難くなるので、ＡｌＯＮ層の結晶化を抑えることができる。その結果、結晶粒界の増加によるゲートリーク電流の増加を抑制することができる。また、ポリシリコンゲートに比べてゲート抵抗を低減することができるので、より高速なスイッチング動作を実現でき、スイッチング損失を低減することができる。
項１８：前記半導体層には、ゲートトレンチが形成されている、項１２〜１７のいずれか一項に記載の半導体装置。
項１９：前記ゲート絶縁膜は、前記半導体層の表面および前記ゲートトレンチの側面を接続する前記ゲートトレンチの開口端側エッジ部を覆うように、前記ゲートトレンチの内面に加えて、前記半導体層の表面に沿って形成されている、項１８に記載の半導体装置。
項１９：前記ゲート絶縁膜は、前記半導体層の表面および前記ゲートトレンチの側面を接続する前記ゲートトレンチの開口端側エッジ部を覆うように、前記ゲートトレンチの内面に加えて、前記半導体層の表面に沿って形成されている、項１８に記載の半導体装置。
項２０：前記ゲート電極は、前記ゲート絶縁膜を介して前記ゲートトレンチに埋め込まれている、項１８または１９に記載の半導体装置。
項２１：前記半導体層において、前記ゲートトレンチの側面に沿うように前記半導体層の表面から深さ方向にこの順に形成された第１導電型のソース領域、第２導電型のボディ領域、および、第１導電型のドレイン領域をさらに含む、項１８〜２０のいずれか一項に記載の半導体装置。
項２１：前記半導体層において、前記ゲートトレンチの側面に沿うように前記半導体層の表面から深さ方向にこの順に形成された第１導電型のソース領域、第２導電型のボディ領域、および、第１導電型のドレイン領域をさらに含む、項１８〜２０のいずれか一項に記載の半導体装置。
項２２：前記ゲート電極は、前記ゲート絶縁膜を挟んで、前記ソース領域、前記ボディ領域および前記ドレイン領域と対向している、項２１に記載の半導体装置。
項２３：前記ゲート絶縁膜は、前記半導体層の表面の上に積層されており、前記ゲート電極は、前記ゲート絶縁膜の上に積層されている、項１２〜１７のいずれか一項に記載の半導体装置。
項２３：前記ゲート絶縁膜は、前記半導体層の表面の上に積層されており、前記ゲート電極は、前記ゲート絶縁膜の上に積層されている、項１２〜１７のいずれか一項に記載の半導体装置。
１ 半導体装置
２ ＳｉＣ基板
３ ＳｉＣエピタキシャル層
４ ゲートトレンチ
９ ゲート絶縁膜
１０ 下地ＳｉＯ２膜
１１ ＡｌＯＮ膜
１２ 上側ＳｉＯ２膜
１３ ゲート電極
４１ 半導体装置
４４ ゲート絶縁膜
４５ ゲート電極
４７ 下地ＳｉＯ２膜
４８ ＡｌＯＮ膜
４９ 上側ＳｉＯ２膜
２ ＳｉＣ基板
３ ＳｉＣエピタキシャル層
４ ゲートトレンチ
９ ゲート絶縁膜
１０ 下地ＳｉＯ２膜
１１ ＡｌＯＮ膜
１２ 上側ＳｉＯ２膜
１３ ゲート電極
４１ 半導体装置
４４ ゲート絶縁膜
４５ ゲート電極
４７ 下地ＳｉＯ２膜
４８ ＡｌＯＮ膜
４９ 上側ＳｉＯ２膜
Claims (21)
- ＳｉＣからなり、側面および底面を有するゲートトレンチが表面から形成された半導体層と、
前記半導体層側からこの順に積層された第１絶縁層および前記第１絶縁層と組成の異なる第２絶縁層を含む積層構造を有し、前記ゲートトレンチの側面および底面、ならびに、前記半導体層の表面に沿って形成されたゲート絶縁層と、
前記ゲート絶縁層を介して前記ゲートトレンチ内に埋め込まれていて前記ゲートトレンチの開口縁部の上方へ膨出せず、前記ゲートトレンチの内面を形成するソース領域、ボディ領域およびドレイン領域に対して、前記ゲート絶縁層を挟んでその側面および底面が対向するゲート電極と、
前記ゲート電極の上面および前記ゲートトレンチの開口縁部の前記半導体層の表面を被覆する前記ゲート絶縁層の上方を覆い、前記第１絶縁層および第２絶縁層の端面と面一になるように端面が形成された層間絶縁膜とを含み、
前記ゲート絶縁層の前記第２絶縁層において前記ゲートトレンチの側面および前記半導体層の表面を接続する前記ゲートトレンチの開口端側エッジ部を被覆する部分は、前記ゲートトレンチの内方に向かう凸湾曲状に形成されており、
前記ゲート絶縁層の前記第２絶縁層において前記ゲートトレンチの側面および底面を接続する前記ゲートトレンチの底面側エッジ部を被覆する部分は、前記ゲートトレンチの外方に向かう凸湾曲状に形成されている、半導体装置。 - ＧａＮからなり、側面および底面を有するゲートトレンチが表面から形成された半導体層と、
前記半導体層側からこの順に積層された第１絶縁層および前記第１絶縁層と組成の異なる第２絶縁層を含む積層構造を有し、前記ゲートトレンチの側面および底面、ならびに、前記半導体層の表面に沿って形成されたゲート絶縁層と、
前記ゲート絶縁層を介して前記ゲートトレンチ内に埋め込まれていて前記ゲートトレンチの開口縁部の上方へ膨出せず、前記ゲートトレンチの内面を形成するソース領域、ボディ領域およびドレイン領域に対して、前記ゲート絶縁層を挟んでその側面および底面が対向するゲート電極と、
前記ゲート電極の上面および前記ゲートトレンチの開口縁部の前記半導体層の表面を被覆する前記ゲート絶縁層の上方を覆い、前記第１絶縁層および第２絶縁層の端面と面一になるように端面が形成された層間絶縁膜とを含み、
前記ゲート絶縁層の前記第２絶縁層において前記ゲートトレンチの側面および前記半導体層の表面を接続する前記ゲートトレンチの開口端側エッジ部を被覆する部分は、前記ゲートトレンチの内方に向かう凸湾曲状に形成されており、
前記ゲート絶縁層の前記第２絶縁層において前記ゲートトレンチの側面および底面を接続する前記ゲートトレンチの底面側エッジ部を被覆する部分は、前記ゲートトレンチの外方に向かう凸湾曲状に形成されている、半導体装置。 - 前記ゲート電極は、前記半導体層側からこの順に積層された前記第１絶縁層および前記第１絶縁層と組成の異なる前記第２絶縁層に加え、さらに前記第１絶縁層と同じ組成の第３絶縁層を含む積層構造を有し、
前記層間絶縁膜は、前記第１絶縁層、第２絶縁層および第３絶縁層の端面と面一になるように端面が形成されている、請求項１または２に記載の半導体装置。 - 前記第２絶縁層は、５０ｎｍ以上の厚さを有する、請求項１〜３のいずれか一項に記載の半導体装置。
- 前記第１絶縁層は、５ｎｍ以上の厚さを有する、請求項１〜４のいずれか一項に記載の半導体装置。
- 前記ゲート絶縁膜は、５５ｎｍを超えて１５０ｎｍ以下の厚さを有する、請求項１〜５のいずれか一項に記載の半導体装置。
- 前記半導体層の表層部において前記ゲートトレンチの側壁に沿う領域に形成された第１導電型のボディ領域をさらに含む、請求項１または２に記載の半導体装置。
- 前記ボディ領域の前記表面側に形成され前記ゲートトレンチの側壁に沿う領域に形成された第２導電型のソース領域をさらに含む、請求項７に記載の半導体装置。
- 前記半導体層には、前記ゲートトレンチから間隔を空けて前記ソース領域を貫通するソーストレンチが前記表面側から形成されている、請求項８に記載の半導体装置。
- 前記ボディ領域は、前記半導体層の表層部において前記ゲートトレンチおよび前記ソーストレンチの間の領域に形成されており、
前記ソース領域は、前記表面側において前記ゲートトレンチおよび前記ソーストレンチの間の領域に形成されている、請求項９に記載の半導体装置。 - 前記ソーストレンチの幅は、前記ゲートトレンチの幅よりも大きい、請求項９または１０に記載の半導体装置。
- 前記ボディ領域の前記表面側と反対側の領域において、前記ソーストレンチの内壁に沿う領域に形成された第１導電型の不純物領域をさらに含む、請求項９〜１１のいずれか一項に記載の半導体装置。
- 前記不純物領域は、前記半導体層における前記ソーストレンチの側壁に沿う領域において前記ボディ領域に連なっている、請求項１２に記載の半導体装置。
- 前記不純物領域内において前記ソーストレンチの内壁に沿う領域に形成され、前記不純物領域の第１導電型不純物濃度よりも高い第１導電型不純物濃度を有する第１導電型のコンタクト領域をさらに含む、請求項１２または１３に記載の半導体装置。
- 前記半導体層の表層部において前記ゲートトレンチの側壁から間隔を空けて前記ボディ領域の下方の領域に形成された第１導電型の不純物領域をさらに含む、請求項７または８に記載の半導体装置。
- 前記不純物領域は、前記半導体層において前記ゲートトレンチの底面よりも下方の領域に形成された部分を含む、請求項１２〜１５のいずれか一項に記載の半導体装置。
- 前記第１絶縁層は、酸化物を含む、請求項１〜１６のいずれか一項に記載の半導体装置。
- 前記第２絶縁層は、アモルファスまたは微結晶を含む、請求項１〜１７のいずれか一項に記載の半導体装置。
- 前記第２絶縁層は、酸化物、窒化物、または、酸窒化物を含む、請求項１〜１８のいずれか一項に記載の半導体装置。
- 前記ゲートトレンチは、格子状またはストライプ状に形成されている、請求項１〜１９のいずれか一項に記載の半導体装置。
- 前記ゲート電極は、金属を含む、請求項１〜２０のいずれか一項に記載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2020077621A JP6945036B2 (ja) | 2018-05-24 | 2020-04-24 | 半導体装置 |
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2018099969A JP2018129558A (ja) | 2018-05-24 | 2018-05-24 | 半導体装置 |
| JP2020077621A JP6945036B2 (ja) | 2018-05-24 | 2020-04-24 | 半導体装置 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2018099969A Division JP2018129558A (ja) | 2018-05-24 | 2018-05-24 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2020129682A true JP2020129682A (ja) | 2020-08-27 |
| JP6945036B2 JP6945036B2 (ja) | 2021-10-06 |
Family
ID=72175040
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2020077621A Active JP6945036B2 (ja) | 2018-05-24 | 2020-04-24 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP6945036B2 (ja) |
Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000106428A (ja) * | 1998-09-28 | 2000-04-11 | Toshiba Corp | 半導体装置 |
| JP2005116985A (ja) * | 2003-10-10 | 2005-04-28 | Toyota Motor Corp | トレンチゲート型半導体装置 |
| JP2005183597A (ja) * | 2003-12-18 | 2005-07-07 | Nec Corp | 窒化物半導体ｍｉｓ型電界効果トランジスタ |
| JP2005252204A (ja) * | 2004-03-08 | 2005-09-15 | Toyota Motor Corp | 絶縁ゲート型半導体装置およびその製造方法 |
| JP2008098593A (ja) * | 2006-09-15 | 2008-04-24 | Ricoh Co Ltd | 半導体装置及びその製造方法 |
| WO2011027831A1 (ja) * | 2009-09-07 | 2011-03-10 | ローム株式会社 | 半導体装置およびその製造方法 |
| JP2012178483A (ja) * | 2011-02-28 | 2012-09-13 | Hitachi Ltd | 炭化珪素半導体装置及びその製造方法 |
| JP2012178536A (ja) * | 2011-02-02 | 2012-09-13 | Rohm Co Ltd | 半導体装置およびその製造方法 |
-
2020
- 2020-04-24 JP JP2020077621A patent/JP6945036B2/ja active Active
Patent Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000106428A (ja) * | 1998-09-28 | 2000-04-11 | Toshiba Corp | 半導体装置 |
| JP2005116985A (ja) * | 2003-10-10 | 2005-04-28 | Toyota Motor Corp | トレンチゲート型半導体装置 |
| JP2005183597A (ja) * | 2003-12-18 | 2005-07-07 | Nec Corp | 窒化物半導体ｍｉｓ型電界効果トランジスタ |
| JP2005252204A (ja) * | 2004-03-08 | 2005-09-15 | Toyota Motor Corp | 絶縁ゲート型半導体装置およびその製造方法 |
| JP2008098593A (ja) * | 2006-09-15 | 2008-04-24 | Ricoh Co Ltd | 半導体装置及びその製造方法 |
| WO2011027831A1 (ja) * | 2009-09-07 | 2011-03-10 | ローム株式会社 | 半導体装置およびその製造方法 |
| JP2012178536A (ja) * | 2011-02-02 | 2012-09-13 | Rohm Co Ltd | 半導体装置およびその製造方法 |
| JP2012178483A (ja) * | 2011-02-28 | 2012-09-13 | Hitachi Ltd | 炭化珪素半導体装置及びその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP6945036B2 (ja) | 2021-10-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| WO2014087975A1 (ja) | 半導体装置 | |
| US10074728B2 (en) | Semiconductor device | |
| JP5823294B2 (ja) | 半導体装置およびその製造方法 | |
| JP5584823B2 (ja) | 炭化珪素半導体装置 | |
| TW201242012A (en) | FinFET | |
| JP5982471B2 (ja) | 電界効果型炭化珪素トランジスタ | |
| JP2014146666A (ja) | 半導体装置 | |
| KR102505057B1 (ko) | 반도체 전력 디바이스를 위한 하이브리드 게이트 유전체 | |
| JP2020136587A (ja) | 半導体装置 | |
| US20130248880A1 (en) | Semiconductor device and method for manufacturing the same | |
| JP2018026562A (ja) | 半導体装置および半導体装置の製造方法 | |
| US20090140322A1 (en) | Semiconductor Memory Device and Method of Manufacturing the Same | |
| JP6267706B2 (ja) | 半導体装置およびその製造方法 | |
| WO2018012598A1 (ja) | 半導体装置 | |
| JP6088804B2 (ja) | 炭化珪素半導体装置および炭化珪素半導体装置の製造方法 | |
| US20190189767A1 (en) | Semiconductor devices having multi-threshold voltage | |
| US20240079275A1 (en) | Method of manufacturing silicon carbide semiconductor device | |
| WO2017077780A1 (ja) | 炭化珪素半導体装置 | |
| JP6945036B2 (ja) | 半導体装置 | |
| JP6346341B2 (ja) | 半導体装置 | |
| JP2018129558A (ja) | 半導体装置 | |
| US20210083069A1 (en) | Semiconductor device and method for manufacturing the same | |
| JP7204547B2 (ja) | 半導体装置 | |
| TW201733021A (zh) | 記憶體裝置、閘極堆疊以及相關製造方法 | |
| JP6092680B2 (ja) | 半導体装置及び半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20200428 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20210225 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20210226 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20210409 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20210819 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20210913 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 6945036 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |