JP2005116985A - トレンチゲート型半導体装置 - Google Patents
トレンチゲート型半導体装置 Download PDFInfo
- Publication number
- JP2005116985A JP2005116985A JP2003352931A JP2003352931A JP2005116985A JP 2005116985 A JP2005116985 A JP 2005116985A JP 2003352931 A JP2003352931 A JP 2003352931A JP 2003352931 A JP2003352931 A JP 2003352931A JP 2005116985 A JP2005116985 A JP 2005116985A
- Authority
- JP
- Japan
- Prior art keywords
- trench
- source
- gate
- region
- type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims description 42
- 239000011229 interlayer Substances 0.000 claims abstract description 30
- 239000000758 substrate Substances 0.000 claims abstract description 24
- 230000015556 catabolic process Effects 0.000 description 44
- 108091006146 Channels Proteins 0.000 description 36
- 230000005684 electric field Effects 0.000 description 21
- 239000010410 layer Substances 0.000 description 17
- 238000000034 method Methods 0.000 description 16
- 238000004519 manufacturing process Methods 0.000 description 11
- 230000000694 effects Effects 0.000 description 9
- 238000010586 diagram Methods 0.000 description 7
- 238000009826 distribution Methods 0.000 description 7
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 7
- 238000005530 etching Methods 0.000 description 6
- 229920005591 polysilicon Polymers 0.000 description 5
- 238000004088 simulation Methods 0.000 description 5
- 108010075750 P-Type Calcium Channels Proteins 0.000 description 4
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 238000005468 ion implantation Methods 0.000 description 3
- 229910004298 SiO 2 Inorganic materials 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 239000000969 carrier Substances 0.000 description 2
- 239000012141 concentrate Substances 0.000 description 2
- 238000010276 construction Methods 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 230000000149 penetrating effect Effects 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 229910001020 Au alloy Inorganic materials 0.000 description 1
- 230000001133 acceleration Effects 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 229910052681 coesite Inorganic materials 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 229910052906 cristobalite Inorganic materials 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 239000003353 gold alloy Substances 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 229910052682 stishovite Inorganic materials 0.000 description 1
- 229910052905 tridymite Inorganic materials 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
- H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/402—Field plates
- H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
- H01L29/41725—Source or drain electrodes for field effect devices
- H01L29/41741—Source or drain electrodes for field effect devices for vertical or pseudo-vertical devices
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
【解決手段】下面にドレイン電極を有するn+型基板1にn-型ドリフト領域2、チャネルp領域3が順に積層され、チャネルp領域3の上面には、n+型ソース領域4が形成されている。ゲートトレンチ5はチャネルp領域3を貫き、n-型ドリフト領域2に達し、ゲート絶縁膜6を介してゲート電極7が埋め込まれている。ゲートトレンチ5に交差してソーストレンチ8が設けられ、ソーストレンチ8の中に層間絶縁膜9を介してソース電極10が埋め込まれている。
【選択図】図2
Description
(構造)
図2は実施形態1に係るMOSFET100の断面構造を模式的に示す図である。シリコンからなるn+型基板1にn-型ドリフト領域2、電子の経路であるチャネルが形成されるp型のチャネルp領域3が順に積層され、チャネルp領域3の上面には、電子が伝導するn+型ソース領域4形成されている。ゲートトレンチ5は、n+型ソース領域4およびチャネルp領域3を貫き、n-型ドリフト領域2に達する溝であり、ゲートトレンチ5は、ゲート絶縁膜6を介して多結晶シリコンで構成されるゲート電極7が埋め込まれている。
次に、本発明の実施形態1に係るMOSFET100のドレイン−ソース間耐圧の向上について説明する。
本発明の実施形態1に係るMOSFET100の製造工程を図を用いて説明する。図6から図8は製造工程を説明するための工程図である。
(構造)
図9は本発明の実施形態2に係るMOSFET101の断面構造を模式的に示す図である。MOSFET101は、実施形態1に係るMOSFET100の構成に加え、ソーストレンチ8の間のゲートトレンチ5下部にフローティングp領域15を備えることである。
実施形態2に係るMOSFET101の製造工程は、実施形態1に係るMOSFET100の製造工程に、フローティングp領域15の製造工程が挿入される。
図10は実施形態3に係るMOSFET102の断面構造を模式的に示す図である。実施形態1に係るMOSFET100では、ゲート電極7を相互に接続し外部に電気的接続をとるためのゲート接続溝20が、ゲートと同じ構造であったが、MOSFET102は、ゲート接続溝20をソーストレンチと同じ構造としたものである。
Claims (7)
- 下面にドレイン電極を有するn(p)型半導体基板の上面に形成されたn(p)型ドリフト領域と、
前記n(p)型ドリフト領域の上面に形成されたp(n)型チャネル領域と、
前記p(n)型チャネル領域の上面に形成されたn(p)型ソース領域と、
前記ソース領域および前記p(n)型チャネル領域を貫き前記n(p)型ドリフト領域に達するゲートトレンチと、
前記ゲートトレンチの中にゲート絶縁膜を介して埋め込まれたゲート電極と、
少なくとも前記n(p)型ドリフト領域に達するソーストレンチと、
前記ソーストレンチの中に層間絶縁膜を介して埋め込まれたソース電極と、
を備え、
前記ソーストレンチは、前記ゲートトレンチと交差して配列されていることを特徴とするトレンチゲート型半導体装置。 - 請求項1に記載のトレンチゲート型半導体装置であって、
前記ソース電極の底面は、前記ゲート絶縁膜の底面より下に位置することを特徴とするトレンチゲート型半導体装置。 - 請求項1または2に記載のトレンチゲート型半導体装置であって、
前記ソース電極の一部は、前記層間絶縁膜が取り去られた前記ソーストレンチ側壁の前記ソース領域およびp(n)型チャネル領域と電気的接続をすることを特徴とするトレンチゲート型半導体装置。 - 請求項1から3のいずれか1項に記載のトレンチゲート型半導体装置であって、
前記層間絶縁膜は、トレンチ底部での厚みが、前記トレンチ開口縁部での厚みより厚いことを特徴とするトレンチゲート型半導体装置。 - 請求項1から4のいずれか1項に記載のトレンチゲート型半導体装置であって、
前記ソーストレンチの間の前記ゲートトレンチ下であって、前記n(p)型ドリフト領域に、フローティングp(n)領域を備えることを特徴とするトレンチゲート型半導体装置。 - 請求項1から5のいずれか1項に記載のトレンチゲート型半導体装置であって、
少なくとも2つ以上の前記ゲートトレンチおよびゲート電極と、
少なくとも2つ以上の前記ソーストレンチおよびソース電極と、
を備え、
前記ゲート電極は、配線電極により相互に接続されていることを特徴とするトレンチゲート型半導体装置。 - 請求項6に記載のトレンチゲート型半導体装置であって、
前記配線電極は、前記ソース領域および前記p(n)型チャネル領域を貫き前記n(p)型ドリフト領域に達する配線トレンチと、前記配線トレンチの中に配線トレンチ絶縁膜を介して埋め込まれた配線電極とを含むことを特徴とするトレンチゲート型半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003352931A JP4383820B2 (ja) | 2003-10-10 | 2003-10-10 | トレンチゲート型半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003352931A JP4383820B2 (ja) | 2003-10-10 | 2003-10-10 | トレンチゲート型半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005116985A true JP2005116985A (ja) | 2005-04-28 |
JP4383820B2 JP4383820B2 (ja) | 2009-12-16 |
Family
ID=34543663
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003352931A Expired - Fee Related JP4383820B2 (ja) | 2003-10-10 | 2003-10-10 | トレンチゲート型半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4383820B2 (ja) |
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009081323A (ja) * | 2007-09-27 | 2009-04-16 | Fuji Electric Device Technology Co Ltd | Mos型半導体装置およびその製造方法 |
US20130105886A1 (en) * | 2011-11-01 | 2013-05-02 | Alpha And Omega Semiconductor Incorporated | Two-dimensional shielded gate transistor device and method of manufacture |
JP2016103649A (ja) * | 2015-12-17 | 2016-06-02 | ローム株式会社 | SiC電界効果トランジスタ |
US9837531B2 (en) | 2008-12-25 | 2017-12-05 | Rohm Co., Ltd. | Semiconductor device |
WO2019103135A1 (ja) * | 2017-11-24 | 2019-05-31 | ローム株式会社 | 半導体装置 |
JP2020129682A (ja) * | 2018-05-24 | 2020-08-27 | ローム株式会社 | 半導体装置 |
US11121249B2 (en) | 2019-08-02 | 2021-09-14 | Kabushiki Kaisha Toshiba | Semiconductor device, inverter circuit, driving device, vehicle, and elevator |
WO2024053456A1 (ja) * | 2022-09-09 | 2024-03-14 | ローム株式会社 | 半導体装置および半導体装置の製造方法 |
-
2003
- 2003-10-10 JP JP2003352931A patent/JP4383820B2/ja not_active Expired - Fee Related
Cited By (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009081323A (ja) * | 2007-09-27 | 2009-04-16 | Fuji Electric Device Technology Co Ltd | Mos型半導体装置およびその製造方法 |
US11152501B2 (en) | 2008-12-25 | 2021-10-19 | Rohm Co., Ltd. | Semiconductor device |
US9837531B2 (en) | 2008-12-25 | 2017-12-05 | Rohm Co., Ltd. | Semiconductor device |
US10693001B2 (en) | 2008-12-25 | 2020-06-23 | Rohm Co., Ltd. | Semiconductor device |
US11804545B2 (en) | 2008-12-25 | 2023-10-31 | Rohm Co., Ltd. | Semiconductor device |
US8759908B2 (en) * | 2011-11-01 | 2014-06-24 | Alpha And Omega Semiconductor Incorporated | Two-dimensional shielded gate transistor device and method of manufacture |
CN103094321B (zh) * | 2011-11-01 | 2015-06-24 | 万国半导体股份有限公司 | 二维屏蔽栅晶体管器件及其制备方法 |
CN103094321A (zh) * | 2011-11-01 | 2013-05-08 | 万国半导体股份有限公司 | 二维屏蔽栅晶体管器件及其制备方法 |
US20130105886A1 (en) * | 2011-11-01 | 2013-05-02 | Alpha And Omega Semiconductor Incorporated | Two-dimensional shielded gate transistor device and method of manufacture |
JP2016103649A (ja) * | 2015-12-17 | 2016-06-02 | ローム株式会社 | SiC電界効果トランジスタ |
US11282952B2 (en) | 2017-11-24 | 2022-03-22 | Rohm Co., Ltd. | Semiconductor device |
WO2019103135A1 (ja) * | 2017-11-24 | 2019-05-31 | ローム株式会社 | 半導体装置 |
JPWO2019103135A1 (ja) * | 2017-11-24 | 2020-11-19 | ローム株式会社 | 半導体装置 |
JP2020129682A (ja) * | 2018-05-24 | 2020-08-27 | ローム株式会社 | 半導体装置 |
US11121249B2 (en) | 2019-08-02 | 2021-09-14 | Kabushiki Kaisha Toshiba | Semiconductor device, inverter circuit, driving device, vehicle, and elevator |
WO2024053456A1 (ja) * | 2022-09-09 | 2024-03-14 | ローム株式会社 | 半導体装置および半導体装置の製造方法 |
Also Published As
Publication number | Publication date |
---|---|
JP4383820B2 (ja) | 2009-12-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US20130153995A1 (en) | Semiconductor device and method for manufacturing the same | |
JP5984282B2 (ja) | 縦型トレンチ型絶縁ゲートmos半導体装置 | |
JP3899231B2 (ja) | 半導体装置 | |
JP5118270B2 (ja) | 埋め込みゲートを有するmosゲート装置 | |
CN102403356B (zh) | 半导体装置 | |
JP4577355B2 (ja) | 炭化珪素半導体装置およびその製造方法 | |
TWI471942B (zh) | 半導體裝置及其製造方法 | |
JP5878331B2 (ja) | 半導体装置及びその製造方法 | |
CN110914997A (zh) | 具有locos沟槽的半导体器件 | |
TW202006956A (zh) | 具有整合的偽肖特基二極體於源極接觸溝槽之功率金屬氧化物半導體場效電晶體 | |
US20130221431A1 (en) | Semiconductor device and method of manufacture thereof | |
US6515348B2 (en) | Semiconductor device with FET MESA structure and vertical contact electrodes | |
JP6249571B2 (ja) | 適応電荷平衡mosfet技法 | |
US9324817B2 (en) | Method for forming a transistor device having a field electrode | |
JP2007194585A (ja) | 半導体装置 | |
JP4383820B2 (ja) | トレンチゲート型半導体装置 | |
CN113851523B (zh) | 一种屏蔽栅mosfet及制作方法 | |
JP4202194B2 (ja) | 電力用半導体装置およびその製造方法 | |
JP2005045123A (ja) | トレンチゲート型半導体装置およびその製造方法 | |
CN117316769A (zh) | 一种自对准的碳化硅mosfet器件及其制备方法 | |
JP2009016480A (ja) | 半導体装置、及び半導体装置の製造方法 | |
US11728423B2 (en) | Integrated planar-trench gate power MOSFET | |
US9450085B2 (en) | Semiconductor device and method for producing a semiconductor device | |
KR102062050B1 (ko) | 결합된 게이트 트렌치 및 컨택 에칭 프로세스 및 그와 관련된 구조체 | |
JP2007115943A (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060202 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090910 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090915 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090924 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121002 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121002 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121002 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131002 Year of fee payment: 4 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |