JP2009043897A - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法 Download PDFInfo
- Publication number
- JP2009043897A JP2009043897A JP2007206766A JP2007206766A JP2009043897A JP 2009043897 A JP2009043897 A JP 2009043897A JP 2007206766 A JP2007206766 A JP 2007206766A JP 2007206766 A JP2007206766 A JP 2007206766A JP 2009043897 A JP2009043897 A JP 2009043897A
- Authority
- JP
- Japan
- Prior art keywords
- gate insulating
- breakdown voltage
- insulating film
- voltage transistor
- thickness
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Abandoned
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 31
- 238000004519 manufacturing process Methods 0.000 title claims description 22
- 230000015556 catabolic process Effects 0.000 claims abstract description 66
- 239000000758 substrate Substances 0.000 claims abstract description 38
- 238000000034 method Methods 0.000 claims abstract description 29
- 239000012535 impurity Substances 0.000 claims description 24
- 230000015572 biosynthetic process Effects 0.000 claims description 18
- 230000007423 decrease Effects 0.000 claims description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract description 55
- 229910052814 silicon oxide Inorganic materials 0.000 abstract description 55
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 24
- 229910052710 silicon Inorganic materials 0.000 abstract description 24
- 239000010703 silicon Substances 0.000 abstract description 24
- 238000009792 diffusion process Methods 0.000 description 17
- 229920002120 photoresistant polymer Polymers 0.000 description 11
- 229910052581 Si3N4 Inorganic materials 0.000 description 8
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 8
- 238000005530 etching Methods 0.000 description 6
- 238000000206 photolithography Methods 0.000 description 6
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 6
- 238000002955 isolation Methods 0.000 description 5
- 125000006850 spacer group Chemical group 0.000 description 5
- 238000001312 dry etching Methods 0.000 description 3
- 238000005468 ion implantation Methods 0.000 description 3
- 238000001039 wet etching Methods 0.000 description 3
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 2
- 239000007772 electrode material Substances 0.000 description 2
- 239000011229 interlayer Substances 0.000 description 2
- 238000001020 plasma etching Methods 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 239000004020 conductor Substances 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 239000010410 layer Substances 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 239000002344 surface layer Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/0843—Source or drain regions of field-effect devices
- H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8232—Field-effect technology
- H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
- H01L21/823418—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the source or drain structures, e.g. specific source or drain implants or silicided source or drain structures or raised source or drain structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8232—Field-effect technology
- H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
- H01L21/823462—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate insulating layers, e.g. different gate insulating layer thicknesses, particular gate insulator materials or particular gate insulator implants
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
- H01L29/41725—Source or drain electrodes for field effect devices
- H01L29/41775—Source or drain electrodes for field effect devices characterised by the proximity or the relative position of the source or drain electrode and the gate electrode, e.g. the source or drain electrode separated from the gate electrode by side-walls or spreading around or above the gate electrode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66568—Lateral single gate silicon transistors
- H01L29/66613—Lateral single gate silicon transistors with a gate recessing step, e.g. using local oxidation
- H01L29/66621—Lateral single gate silicon transistors with a gate recessing step, e.g. using local oxidation using etching to form a recess at the gate location
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66568—Lateral single gate silicon transistors
- H01L29/66636—Lateral single gate silicon transistors with source or drain recessed by etching or first recessed by etching and then refilled
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
- H01L29/7834—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's with a non-planar structure, e.g. the gate or the source or the drain being non-planar
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Semiconductor Memories (AREA)
Abstract
【課題】高耐圧トランジスタと低耐圧トランジスタが混在する構成の半導体装置の加工工程で、高耐圧用の厚い膜厚のゲート絶縁膜を除去するための工程をなくす。
【解決手段】シリコン基板1に高耐圧トランジスタ2のゲート電極GHを形成する領域にあらかじめリセス7を形成し、ここに高耐圧用の厚いゲート絶縁膜となるシリコン酸化膜8を形成する。ソース/ドレイン領域および低耐圧トランジスタ3に対応する部分には薄いゲート絶縁膜となるシリコン酸化膜9を形成する。これにより、厚いシリコン酸化膜を除去する工程を不要とし、さらにコンタクトホールの形成時においても低耐圧トランジスタと同時にコンタクトホールを形成する加工も行うことができ、工程を簡略化することができると共に、加工性の向上を図ることができる。
【選択図】図1
【解決手段】シリコン基板1に高耐圧トランジスタ2のゲート電極GHを形成する領域にあらかじめリセス7を形成し、ここに高耐圧用の厚いゲート絶縁膜となるシリコン酸化膜8を形成する。ソース/ドレイン領域および低耐圧トランジスタ3に対応する部分には薄いゲート絶縁膜となるシリコン酸化膜9を形成する。これにより、厚いシリコン酸化膜を除去する工程を不要とし、さらにコンタクトホールの形成時においても低耐圧トランジスタと同時にコンタクトホールを形成する加工も行うことができ、工程を簡略化することができると共に、加工性の向上を図ることができる。
【選択図】図1
Description
本発明は、ゲート絶縁膜の膜厚が異なるトランジスタを備えた半導体装置およびその製造方法に関する。
高耐圧トランジスタと低耐圧トランジスタが混在する構成の半導体装置では、それぞれのトランジスタのゲート絶縁膜の膜厚が耐圧に応じて異なることから、各ゲート絶縁膜を作り分ける工程が必要となる。たとえば特許文献1にはそのようなゲート絶縁膜の膜厚が異なる場合の半導体装置が開示されている。しかし、異なる膜厚のゲート絶縁膜を形成する構成では、チップ全体としてみるとその膜厚の差に起因して段差が発生することになる。製造工程上では、このような段差があるとCMP(chemical mechanical polishing)工程や、エッチング工程などで加工に支障をきたすこともあり、その結果、工程を増やしてその対策を行うなどの対処が必要となり、結果的に工程能力の低下につながる。
そこで、従来ではあらかじめシリコン基板の上面の領域のうちで高耐圧トランジスタを形成する領域についてエッチングなどによりリセス(凹部)を形成しておくようにしたものが考えられている(例えば、特許文献2参照)。これにより、高耐圧トランジスタ領域部に厚いゲート絶縁膜を形成し低耐圧トランジスタ領域部に薄いゲート絶縁膜を形成した状態で、それらの上面に段差が生じないようにすることができ、後続の工程において段差に起因した加工の不具合を解消することができる。
しかしながら、上述のようにしてゲート絶縁膜を形成した状態で高耐圧トランジスタ領域部と低耐圧トランジスタ領域部との上面が揃うようにしても、すべての工程において加工の不具合が解消するわけではなく、たとえば、ソース/ドレイン領域の上面に形成されているゲート絶縁膜にコンタクトホールを形成してシリコン基板の面を露出させる工程では、高耐圧トランジスタ領域部と低耐圧トランジスタ領域部とでエッチング条件が異なるため、薄いゲート絶縁膜のエッチングに合わせると厚いゲート絶縁膜のエッチングが不足し、厚いゲート絶縁膜のエッチングに合わせると薄いゲート絶縁膜が早くエッチングされてシリコン基板にダメージが加わることになる。
特開2004−134568号公報
特開2001−203285号公報
本発明は、高耐圧トランジスタと低耐圧トランジスタのそれぞれに対応してゲート絶縁膜の膜厚が異なる構成を有する場合でも、加工工程において支障をきたすことなくしかもコンタクトホール形成時においても同時に加工をすることができる半導体装置およびその製造方法を提供することを目的とする。
本発明の半導体装置は、低耐圧トランジスタ形成領域および高耐圧トランジスタ形成領域を有すると共に前記高耐圧トランジスタ形成領域のゲート電極形成部に対応して所定深さの凹部が形成された半導体基板と、前記低耐圧トランジスタ形成領域に形成された第1のソース/ドレイン領域および当該第1のソース/ドレイン領域の間の上面に第1の膜厚のゲート絶縁膜を介して形成された第1のゲート電極を有する構成の低耐圧トランジスタと、前記高耐圧トランジスタ形成領域に形成された第2のソース/ドレイン領域および当該第2のソース/ドレイン領域の間に設けられた前記凹部の上面に前記第1の膜厚のゲート絶縁膜よりも厚い第2の膜厚のゲート絶縁膜を介して形成された第2のゲート電極を有する構成の高耐圧トランジスタとを備え、前記第1のおよび前記第2の各ソース/ドレイン領域の上面には、前記第1の膜厚のゲート絶縁膜と同じ膜厚の絶縁膜が形成され、前記第2の膜厚のゲート絶縁膜は、前記第1の膜厚のゲート絶縁膜と上面が同じ高さになるように形成されていることを特徴とする。
本発明の半導体装置の製造方法は、半導体基板に第1の膜厚のゲート絶縁膜を介して第1のゲート電極が形成された低耐圧トランジスタおよび前記第1の膜厚のゲート絶縁膜よりも厚い第2の膜厚のゲート絶縁膜を介してゲート電極が形成された高耐圧トランジスタを備える半導体装置の製造方法であって、前記半導体基板に前記高耐圧トランジスタのゲート電極形成領域に前記第1及び第2の膜厚のゲート絶縁膜の間の膜厚の差に相当する深さの凹部を形成する工程と、前記半導体基板の前記凹部上面に前記第2の膜厚のゲート絶縁膜を形成する工程と、前記半導体基板の表面に前記第1の膜厚のゲート絶縁膜を形成する工程と、前記第1及び第2の膜厚のゲート絶縁膜の上面に前記第1及び第2のゲート電極を形成する工程と、前記半導体基板に前記第1及び第2のゲート電極をマスクとして不純物を導入することによりソース/ドレイン領域を形成する工程とを備えたことを特徴とする。
本発明によれば、高耐圧トランジスタと低耐圧トランジスタのそれぞれに対応してゲート絶縁膜の膜厚が異なる構成を有する場合でも、加工工程において支障をきたすことなくしかもコンタクトホール形成時においても同時に加工をすることができる。
以下、本発明の一実施の形態について図面を参照しながら説明する。
図1は、半導体基板であるシリコン基板1上に、高耐圧トランジスタ2および低耐圧トランジスタ3が形成された状態の模式的な断面を示している。
ここで、高耐圧トランジスタ2とはNAND型不揮発性メモリにおける書き込み電圧(20V程度)などを制御するためのトランジスタ、また低耐圧トランジスタ3とは同じくNAND型不揮発性メモリにおける電源電圧(1〜2V程度)などを制御するためのトランジスタとする。
図1は、半導体基板であるシリコン基板1上に、高耐圧トランジスタ2および低耐圧トランジスタ3が形成された状態の模式的な断面を示している。
ここで、高耐圧トランジスタ2とはNAND型不揮発性メモリにおける書き込み電圧(20V程度)などを制御するためのトランジスタ、また低耐圧トランジスタ3とは同じくNAND型不揮発性メモリにおける電源電圧(1〜2V程度)などを制御するためのトランジスタとする。
シリコン基板1の高耐圧トランジスタ2および低耐圧トランジスタ3の形成領域の境界部分には、溝(トレンチ)4が形成され、その内部にシリコン酸化膜などの絶縁膜5が埋め込み形成され、これによって素子分離領域6が形成されている。
また、シリコン基板1には、高耐圧トランジスタ2の形成領域のゲート電極GH部分に対応してリセス(凹部)7が形成されている。リセス7は、深さがDで、且つゲート電極GHの幅寸法Wよりも広い幅寸法S(>W)で形成されている。また、リセス7の端部は断面が円弧状であって、リセス7の中央部側から端部方向に進むしたがい徐々に深さが浅くなるように形成されている。リセス7の上面には高耐圧用のゲート絶縁膜としてのシリコン酸化膜8が膜厚d1で形成されている。シリコン酸化膜8は、リセス7の端部においてリセス7の中央部側から端部方向に進むにしたがい膜厚が徐々に薄くなるように形成されている。
また、シリコン基板1には、高耐圧トランジスタ2の形成領域のゲート電極GH部分に対応してリセス(凹部)7が形成されている。リセス7は、深さがDで、且つゲート電極GHの幅寸法Wよりも広い幅寸法S(>W)で形成されている。また、リセス7の端部は断面が円弧状であって、リセス7の中央部側から端部方向に進むしたがい徐々に深さが浅くなるように形成されている。リセス7の上面には高耐圧用のゲート絶縁膜としてのシリコン酸化膜8が膜厚d1で形成されている。シリコン酸化膜8は、リセス7の端部においてリセス7の中央部側から端部方向に進むにしたがい膜厚が徐々に薄くなるように形成されている。
シリコン基板1の低耐圧トランジスタ3の形成領域のゲート電極GLに対応する部分の上面には低耐圧用のゲート絶縁膜としてのシリコン酸化膜9が膜厚d2で形成されている。さらに、シリコン酸化膜9は、シリコン基板1の他の部分の上面にも形成されている。シリコン酸化膜8の膜厚d1は高耐圧トランジスタ2の耐圧に対応する厚い膜厚に形成されており、シリコン酸化膜9の膜厚d2はシリコン酸化膜8よりも薄く(d2<d1)、低耐圧トランジスタ3の耐圧に対応する膜厚に形成されている。リセス7の深さDはシリコン酸化膜8の膜厚d1とシリコン酸化膜9の膜厚d2との膜厚の差に相当する(Δd=D)。リセス7にシリコン酸化膜8が形成されることで、シリコン基板1の表面に形成されるシリコン酸化膜9の膜厚d2との膜厚差Δd(=d1−d2)がほぼ相殺され、シリコン酸化膜8、9の上面は同一の高さに形成されている。
シリコン基板1の表層には、ゲート電極GHおよびGLの両側に位置してソース/ドレイン領域としての不純物拡散領域1a、1bが形成されている。高耐圧トランジスタ2に対応する不純物拡散領域1aは、リセス7の端部で底面深さがリセス7の中央部方向に進むにしたがい徐々に深くなる形状に沿うようにして深く形成された領域1aaを有する。また、不純物拡散領域1aにはコンタクト領域に対応して高濃度不純物領域1cが、不純物拡散領域1bにはコンタクト領域に対応して高濃度不純物領域1dが形成されている。なお、前述したように、これら不純物拡散領域1a、1b上にはシリコン酸化膜9が形成されている。
ゲート電極GH、GLは、それぞれシリコン酸化膜8、9上に形成されている。ゲート電極GH、GLには電極材料として多結晶シリコン膜10が用いられ、その側壁部および上面を覆うようにシリコン酸化膜11が形成されている。さらに、多結晶シリコン膜10の側壁部には、図示しない他のトランジスタを形成する際に必要となるLDD(lightly doped drain)構造形成用のシリコン酸化膜によるスペーサ12が形成されている。前述のように、シリコン酸化膜8、9が同一の高さとなるように形成されているから、ゲート電極GH、LHも同じ高さに形成されている。
シリコン基板1およびゲート電極GH、GLの上面には、これらが覆われるように全面に層間絶縁膜となるシリコン酸化膜13が形成されている。各トランジスタ2、3のソース/ドレイン領域との電気的接続をするために、シリコン酸化膜13にはコンタクトホールが形成され、コンタクトプラグ14が埋め込み形成されている。
上記した構成を採用しているので、高耐圧トランジスタ2と低耐圧トランジスタ3とは、いずれも耐圧に応じた膜厚のゲート絶縁膜としてのシリコン酸化膜8、9がそれぞれに形成されているが、シリコン基板1にリセス7が形成され、これによってシリコン酸化膜2、3の上面が同一の高さに形成されているので、ゲート電極GH、GLの加工に際してはゲート絶縁膜となるシリコン酸化膜8、9の段差に起因した加工の困難性がなくなる。
また、高耐圧トランジスタ2に対応して形成されたシリコン基板1のリセス7は、ゲート電極GHの幅Wよりも広い幅Sで、且つ端部において徐々に深さが浅くなる形状に形成されているので、ソース/ドレイン領域がこの形状に沿って部分的に深く形成される。これにより、ソース/ドレイン領域の端部で電界が集中するのを緩和することができ、耐圧の向上を図ることができる。
次に、上記構成の製造工程について図2〜図13を参照して説明する。
まず、図2に示すように、シリコン基板1の上面に犠牲酸化膜であるシリコン酸化膜15を形成する。
続いて、図3に示すように、フォトリソグラフィ処理によりフォトレジスト16を塗布し、リセス領域に開口部16aをパターンニング形成する。この後、シリコン酸化膜15をエッチングにより剥離するとともに、等方的なドライエッチング処理によりシリコン基板1をエッチングしてリセス7を形成する。この際、リセス7は所定深さDで端部において円弧状の断面を有する形状すなわちリセス7の中央部側から端部方向に進むにしたがい徐々に浅くなるような形状に形成される。
まず、図2に示すように、シリコン基板1の上面に犠牲酸化膜であるシリコン酸化膜15を形成する。
続いて、図3に示すように、フォトリソグラフィ処理によりフォトレジスト16を塗布し、リセス領域に開口部16aをパターンニング形成する。この後、シリコン酸化膜15をエッチングにより剥離するとともに、等方的なドライエッチング処理によりシリコン基板1をエッチングしてリセス7を形成する。この際、リセス7は所定深さDで端部において円弧状の断面を有する形状すなわちリセス7の中央部側から端部方向に進むにしたがい徐々に浅くなるような形状に形成される。
次に、図4に示すように、フォトレジスト16を剥離すると共に、シリコン酸化膜15を一旦剥離し、この後、再びシリコン酸化膜8aをリセス7の内面部およびシリコン基板1の上面部共に覆うように形成する。
続いて、図5に示すように、全面に渡ってシリコン酸化膜8aを厚く形成しシリコン酸化膜8とする。このシリコン酸化膜8は、加工後にゲート絶縁膜として機能するもので、高耐圧トランジスタ2の耐圧に対応する膜厚d1に設定される。次に、図6に示すように、フォトリソグラフィ処理によりリセス7部分のシリコン酸化膜8のみを残すようにフォトレジスト17をパターンニングする。この際、DHF(希弗酸)などの薬液によりウェットエッチング処理を行ってゲート絶縁膜に対応する部分にシリコン酸化膜8を形成する。ウェットエッチング処理を用いることで、シリコン酸化膜8の端部においては、フォトレジストレジスト17のパターンの端部よりも下部の内側までシリコン酸化膜8がエッチングされ、その断面形状は曲面をなすように形成されている。この加工後、フォトレジスト17を剥離する。
次に、図7に示すように、シリコン基板1のシリコン酸化膜8の部分以外の領域に低耐圧トランジスタ3用のゲート絶縁膜としてのシリコン酸化膜9を膜厚d2で形成する。このとき、シリコン酸化膜9の膜厚d2は、シリコン酸化膜8の膜厚d1からリセス7の深さDを差し引いた寸法(d1−D)となるように設定されており、これによって、シリコン酸化膜8と9との上面が同じ高さとなる。この後、シリコン酸化膜9の上面にゲート電極GH、GLの電極材料である多結晶シリコン膜10が形成されると共に、加工用のハードマスク材料であるシリコン窒化膜18が形成される。
次に、図8に示すように、素子分離領域6を形成する。まず、フォトリソグラフィ処理によりフォトレジストをトレンチ形成用のパターンニングをしてRIE(reactive ion etching)法によりドライエッチング加工を行う。この場合、フォトレジストをマスクとしてシリコン窒化膜18をエッチングし、加工したシリコン窒化膜18をハードマスクとして多結晶シリコン膜10、シリコン酸化膜9およびシリコン基板1を所定深さまでエッチング加工して溝(トレンチ)4を形成する。
続いて、溝4内に埋め込むように全面にシリコン酸化膜5を堆積させる。この後、シリコン窒化膜18をストッパとしてCMP法により平坦化処理を行い、溝4内にシリコン酸化膜5を充填した状態に形成する。これにより、いわゆるSTI(shallow trench isolation)法を採用した素子分離領域が形成される。このとき、シリコン窒化膜18は、エッチング処理やCMP処理で膜厚が減じられるため、図示のようにシリコン窒化膜18aと薄くなっている。
次に、図9に示すように、シリコン窒化膜18aを剥離し、全面に薄い膜厚のシリコン酸化膜19を形成する。続いて、図10に示すように、フォトリソグラフィ処理によりフォトレジストをパターンニングし、多結晶シリコン膜10をエッチング加工してゲート電極GH、GLを形成する。加工後の多結晶シリコン膜10の側面および上面にシリコン酸化膜11を形成する。
次に、図11に示すように、高耐圧トランジスタ2のソース/ドレイン領域として不純物拡散領域1aを形成する。これは、フォトリソグラフィ処理により、高耐圧トランジスタ2の領域を露出させて他の領域を覆うようにフォトレジストをパターンニングし、そのフォトレジストをマスクとして不純物のイオン注入を行う。この場合、前述したようにシリコン基板1の所定深さまで不純物拡散領域1aが形成されるが、リセス7の領域では、シリコン基板1の表面が低くなっているので、その分だけ深く形成されるとともに、リセス7の端部の形状に沿うように下方に円弧状の突出した不純物拡散領域1aaとして形成される。
続いて、図12に示すように、低耐圧トランジスタ3のソース/ドレイン領域として不純物拡散領域1bを形成する。これは、上述同様にしてフォトリソグラフィ処理を行って低耐圧トランジスタ3の領域を露出させ、この領域に不純物のイオン注入を行うことで形成する。この不純物拡散領域1bは、高耐圧トランジスタ2の不純物拡散領域1aとは不純物濃度が異なるため分けてイオン注入を行って形成されるものである。続いて、スペーサ12形成用のシリコン酸化膜を全面に渡って堆積させ、スペーサ加工を行ってゲート電極GH、GLのそれぞれにスペーサ12を形成する。この後、このスペーサ12を利用してLDD構造を形成するためのイオン注入処理を行い高濃度不純物領域が形成される(図示せず)。
次に、図13に示すように、ソース/ドレイン領域1a、1bにオーミックコンタクトをとるための高濃度不純物拡散領域1c、1dを形成する。
この後、図1に示したように、層間絶縁膜としてのシリコン酸化膜13を形成し、CMP処理などの平坦化処理を経てから、シリコン酸化膜13および9にコンタクトホールを形成してシリコン基板1の高濃度不純物拡散領域1cの上面を露出させる。このとき、本実施形態においては、高耐圧トランジスタ2および低耐圧トランジスタ3のいずれのコンタクトホール形成部分もシリコン基板1の上面に形成されているのは低耐圧用のゲート絶縁膜として形成しているシリコン酸化膜9のみであるから、同時にコンタクトホールの加工を行うことができる。この後、コンタクトホールに導体を埋め込んで平坦化処理を行うことでコンタクトプラグ14を形成する。
この後、図1に示したように、層間絶縁膜としてのシリコン酸化膜13を形成し、CMP処理などの平坦化処理を経てから、シリコン酸化膜13および9にコンタクトホールを形成してシリコン基板1の高濃度不純物拡散領域1cの上面を露出させる。このとき、本実施形態においては、高耐圧トランジスタ2および低耐圧トランジスタ3のいずれのコンタクトホール形成部分もシリコン基板1の上面に形成されているのは低耐圧用のゲート絶縁膜として形成しているシリコン酸化膜9のみであるから、同時にコンタクトホールの加工を行うことができる。この後、コンタクトホールに導体を埋め込んで平坦化処理を行うことでコンタクトプラグ14を形成する。
図1の状態では、コンタクトプラグ14が接続されるために構成が示されていないが、実際には、この後配線工程を経て半導体装置が形成される。
上記した製造工程を採用する本実施形態によれば、高耐圧トランジスタ2のゲート電極GHを形成する領域にリセス7を形成して厚いゲート絶縁膜として用いるシリコン酸化膜8の上面の高さをシリコン酸化膜9と同じに設定し、且つソース/ドレイン領域1a、1bの上面にはシリコン酸化膜9を設ける構成としたので、この製造工程においては、厚いシリコン酸化膜8を除去する工程を不要とし、さらにコンタクトホールの形成時においても低耐圧トランジスタと同時にコンタクトホールを形成する加工も行うことができ、工程を簡略化することができると共に加工性の向上を図ることができる。
上記した製造工程を採用する本実施形態によれば、高耐圧トランジスタ2のゲート電極GHを形成する領域にリセス7を形成して厚いゲート絶縁膜として用いるシリコン酸化膜8の上面の高さをシリコン酸化膜9と同じに設定し、且つソース/ドレイン領域1a、1bの上面にはシリコン酸化膜9を設ける構成としたので、この製造工程においては、厚いシリコン酸化膜8を除去する工程を不要とし、さらにコンタクトホールの形成時においても低耐圧トランジスタと同時にコンタクトホールを形成する加工も行うことができ、工程を簡略化することができると共に加工性の向上を図ることができる。
また、リセス7を等方的なドライエッチング処理により形成したので、端部において段階的な段差を形成せず、連続的に深さが変化する構成とすることができ、これによって、不純物拡散領域1aの端部も凸状に深く形成した形状となり、オフセット拡散層が実質的に伸びるようになって耐圧向上を図ることができる。
(他の実施形態)
本発明は、上記実施例にのみ限定されるものではなく、次のように変形または拡張できる。
リセス(凹部)7は、端部が徐々に浅くなる形状であれば、円弧状以外に直線的に傾斜する断面形状とすることもできる。
リセス7の幅寸法Sは、高耐圧トランジスタ2の耐圧に応じて適宜の幅に設定することができる。
本発明は、上記実施例にのみ限定されるものではなく、次のように変形または拡張できる。
リセス(凹部)7は、端部が徐々に浅くなる形状であれば、円弧状以外に直線的に傾斜する断面形状とすることもできる。
リセス7の幅寸法Sは、高耐圧トランジスタ2の耐圧に応じて適宜の幅に設定することができる。
NAND型フラッシュメモリ装置やNOR型フラッシュメモリ装置などの不揮発性半導体記憶装置に適用する場合には、ゲート電極GH、GLをメモリセルトランジスタの構成に対応させてフローティングゲート電極およびコントロールゲート電極を有する構成で、ゲート間絶縁膜を一部開口して短絡させる構成を採用することで同等に形成することができる。
図面中、1はシリコン基板(半導体基板)、1a、1bは不純物拡散領域、1cは高濃度不純物拡散領域、2は高耐圧トランジスタ、3は低耐圧トランジスタ、4は溝、6は素子分離領域、7はリセス(凹部)、8はシリコン酸化膜(ゲート絶縁膜)、9はシリコン酸化膜(ゲート絶縁膜)、14はコンタクトプラグ、GH、GLはゲート電極である。
Claims (4)
- 低耐圧トランジスタ形成領域および高耐圧トランジスタ形成領域を有すると共に前記高耐圧トランジスタ形成領域のゲート電極形成部に対応して所定深さの凹部が形成された半導体基板と、
前記低耐圧トランジスタ形成領域に形成された第1のソース/ドレイン領域および当該第1のソース/ドレイン領域の間の上面に第1の膜厚のゲート絶縁膜を介して形成された第1のゲート電極を有する構成の低耐圧トランジスタと、
前記高耐圧トランジスタ形成領域に形成された第2のソース/ドレイン領域および当該第2のソース/ドレイン領域の間に設けられた前記凹部の上面に前記第1の膜厚のゲート絶縁膜よりも厚い第2の膜厚のゲート絶縁膜を介して形成された第2のゲート電極を有する構成の高耐圧トランジスタとを備え、
前記第1のおよび前記第2の各ソース/ドレイン領域の上面には、前記第1の膜厚のゲート絶縁膜と同じ膜厚の絶縁膜が形成され、
前記第2の膜厚のゲート絶縁膜は、前記第1の膜厚のゲート絶縁膜と上面が同じ高さになるように形成されていることを特徴とする半導体装置。 - 請求項1に記載の半導体装置において、
前記凹部は、前記第2のゲート電極の幅寸法よりも広い幅で形成されていることを特徴とする半導体装置。 - 請求項1または2に記載の半導体装置において、
前記凹部は、前記第2のゲート電極下部の端部から所定距離離れた位置で徐々に浅くなるように形成され、
前記第2の膜厚のゲート絶縁膜は、前記凹部内の端部において徐々に膜厚が薄くなるように形成されていることを特徴とする半導体装置。 - 半導体基板に第1の膜厚のゲート絶縁膜を介して第1のゲート電極が形成された低耐圧トランジスタおよび前記第1の膜厚のゲート絶縁膜よりも厚い第2の膜厚のゲート絶縁膜を介してゲート電極が形成された高耐圧トランジスタを備える半導体装置の製造方法であって、
前記半導体基板に前記高耐圧トランジスタのゲート電極形成領域に前記第1及び第2の膜厚のゲート絶縁膜の間の膜厚の差に相当する深さの凹部を形成する工程と、
前記半導体基板の前記凹部上面に前記第2の膜厚のゲート絶縁膜を形成する工程と、
前記半導体基板の表面に前記第1の膜厚のゲート絶縁膜を形成する工程と、
前記第1及び第2の膜厚のゲート絶縁膜の上面に前記第1及び第2のゲート電極を形成する工程と、
前記半導体基板に前記第1及び第2のゲート電極をマスクとして不純物を導入することによりソース/ドレイン領域を形成する工程と
を備えたことを特徴とする半導体装置の製造方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007206766A JP2009043897A (ja) | 2007-08-08 | 2007-08-08 | 半導体装置およびその製造方法 |
US12/180,828 US20090039444A1 (en) | 2007-08-08 | 2008-07-28 | Semiconductor device and method of fabricating the same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007206766A JP2009043897A (ja) | 2007-08-08 | 2007-08-08 | 半導体装置およびその製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2009043897A true JP2009043897A (ja) | 2009-02-26 |
Family
ID=40345665
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007206766A Abandoned JP2009043897A (ja) | 2007-08-08 | 2007-08-08 | 半導体装置およびその製造方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US20090039444A1 (ja) |
JP (1) | JP2009043897A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009164271A (ja) * | 2007-12-28 | 2009-07-23 | Toshiba Corp | 半導体装置及びその製造方法 |
JP2011243657A (ja) * | 2010-05-14 | 2011-12-01 | Mitsumi Electric Co Ltd | 半導体装置の製造方法 |
WO2020054109A1 (ja) * | 2018-09-14 | 2020-03-19 | 東芝メモリ株式会社 | 集積回路装置及び集積回路装置の製造方法 |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8138559B2 (en) * | 2007-04-03 | 2012-03-20 | Taiwan Semiconductor Manufacturing Co., Ltd. | Recessed drift region for HVMOS breakdown improvement |
JP5268979B2 (ja) | 2010-03-23 | 2013-08-21 | 株式会社東芝 | 半導体装置および半導体装置の製造方法。 |
JP2011199195A (ja) * | 2010-03-23 | 2011-10-06 | Toshiba Corp | 半導体装置およびその製造方法 |
JP2012069706A (ja) * | 2010-09-22 | 2012-04-05 | Toshiba Corp | 半導体記憶装置 |
CN105990421A (zh) * | 2015-01-29 | 2016-10-05 | 无锡华润上华半导体有限公司 | 半导体器件及其制备方法 |
US10658505B1 (en) * | 2018-11-07 | 2020-05-19 | Globalfoundries Singapore Pte. Ltd. | High voltage device and a method for forming the high voltage device |
CN115377181A (zh) * | 2021-05-21 | 2022-11-22 | 联华电子股份有限公司 | 半导体装置以及其制作方法 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100350055B1 (ko) * | 1999-12-24 | 2002-08-24 | 삼성전자 주식회사 | 다중 게이트 절연막을 갖는 반도체소자 및 그 제조방법 |
KR20040010303A (ko) * | 2002-07-23 | 2004-01-31 | 가부시끼가이샤 도시바 | 반도체 장치 및 그 제조 방법, 불휘발성 반도체 기억 장치및 그 제조 방법, 및 불휘발성 반도체 기억 장치를구비하는 전자 장치 |
KR100481890B1 (ko) * | 2003-08-27 | 2005-04-11 | 주식회사 하이닉스반도체 | 반도체소자의 게이트 산화막 형성방법 |
KR100684428B1 (ko) * | 2004-12-29 | 2007-02-16 | 동부일렉트로닉스 주식회사 | 낮은 온저항을 갖는 고전압 트랜지스터 및 이의 제조 방법 |
-
2007
- 2007-08-08 JP JP2007206766A patent/JP2009043897A/ja not_active Abandoned
-
2008
- 2008-07-28 US US12/180,828 patent/US20090039444A1/en not_active Abandoned
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009164271A (ja) * | 2007-12-28 | 2009-07-23 | Toshiba Corp | 半導体装置及びその製造方法 |
JP2011243657A (ja) * | 2010-05-14 | 2011-12-01 | Mitsumi Electric Co Ltd | 半導体装置の製造方法 |
WO2020054109A1 (ja) * | 2018-09-14 | 2020-03-19 | 東芝メモリ株式会社 | 集積回路装置及び集積回路装置の製造方法 |
Also Published As
Publication number | Publication date |
---|---|
US20090039444A1 (en) | 2009-02-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2009043897A (ja) | 半導体装置およびその製造方法 | |
KR101166268B1 (ko) | Dual-STI(Shallow TrenchIsolation)의 반도체 장치 및 그 제조 방법 | |
JP4886219B2 (ja) | 半導体装置およびその製造方法 | |
JP4171695B2 (ja) | 半導体装置 | |
JP5013050B2 (ja) | 半導体装置の製造方法 | |
JP2009049338A (ja) | 半導体装置及びその製造方法 | |
JP2006303009A (ja) | 半導体装置およびその製造方法 | |
KR100694973B1 (ko) | 플래쉬 메모리 소자의 제조방법 | |
JP2006310725A (ja) | 半導体装置及びその製造方法 | |
KR100620223B1 (ko) | 스플릿 게이트 플래쉬 이이피롬의 제조방법 | |
JP5998512B2 (ja) | 半導体装置および半導体装置の製造方法 | |
JP2007149882A (ja) | 半導体装置及びその製造方法 | |
JP2007103652A (ja) | 半導体装置およびその製造方法 | |
JP4283763B2 (ja) | スプリットゲート型フラッシュメモリー素子の製造方法 | |
JP2006041023A (ja) | 半導体装置およびその製造方法 | |
KR20030006997A (ko) | 비휘발성 반도체 기억 장치 및 그 제조 방법 | |
JP2010109019A (ja) | 半導体装置およびその製造方法 | |
JP2005158805A (ja) | 半導体装置およびその製造方法 | |
US20100304557A1 (en) | Method of forming flash memory device having inter-gate plug | |
JP2007335756A (ja) | 半導体装置およびその製造方法 | |
JP2012039044A (ja) | 半導体装置及びその製造方法 | |
JP2005294739A (ja) | 半導体記憶装置の製造方法 | |
JP2010067683A (ja) | 半導体装置およびその製造方法 | |
KR100719738B1 (ko) | 플래쉬 메모리 소자, 그 구동 방법 및 제조 방법 | |
JP2005327792A (ja) | 半導体装置およびその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090831 |
|
A762 | Written abandonment of application |
Free format text: JAPANESE INTERMEDIATE CODE: A762 Effective date: 20100329 |