JP2006303009A - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法 Download PDFInfo
- Publication number
- JP2006303009A JP2006303009A JP2005119690A JP2005119690A JP2006303009A JP 2006303009 A JP2006303009 A JP 2006303009A JP 2005119690 A JP2005119690 A JP 2005119690A JP 2005119690 A JP2005119690 A JP 2005119690A JP 2006303009 A JP2006303009 A JP 2006303009A
- Authority
- JP
- Japan
- Prior art keywords
- film
- insulating film
- gate electrode
- semiconductor substrate
- formation region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 35
- 238000004519 manufacturing process Methods 0.000 title claims description 24
- 125000006850 spacer group Chemical group 0.000 claims abstract description 16
- 238000005530 etching Methods 0.000 claims abstract description 15
- 239000000758 substrate Substances 0.000 claims description 46
- 238000000034 method Methods 0.000 claims description 42
- 230000015572 biosynthetic process Effects 0.000 claims description 32
- 238000002955 isolation Methods 0.000 claims description 21
- 239000011229 interlayer Substances 0.000 claims description 7
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract description 47
- 229910052814 silicon oxide Inorganic materials 0.000 abstract description 47
- 229910052581 Si3N4 Inorganic materials 0.000 abstract description 40
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 abstract description 40
- 101000658644 Homo sapiens Tetratricopeptide repeat protein 21A Proteins 0.000 abstract description 4
- 102100034913 Tetratricopeptide repeat protein 21A Human genes 0.000 abstract description 4
- 238000009413 insulation Methods 0.000 abstract description 2
- 239000010408 film Substances 0.000 description 175
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 28
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 24
- 229910052710 silicon Inorganic materials 0.000 description 24
- 239000010703 silicon Substances 0.000 description 24
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 8
- 229920002120 photoresistant polymer Polymers 0.000 description 8
- 239000010936 titanium Substances 0.000 description 8
- 229910052719 titanium Inorganic materials 0.000 description 8
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 8
- 229910052721 tungsten Inorganic materials 0.000 description 8
- 239000010937 tungsten Substances 0.000 description 8
- 238000000206 photolithography Methods 0.000 description 7
- 239000010410 layer Substances 0.000 description 6
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 6
- 229910052751 metal Inorganic materials 0.000 description 6
- 239000002184 metal Substances 0.000 description 6
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 4
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 4
- 229910052698 phosphorus Inorganic materials 0.000 description 4
- 239000011574 phosphorus Substances 0.000 description 4
- 230000004888 barrier function Effects 0.000 description 3
- 230000006866 deterioration Effects 0.000 description 3
- 238000009792 diffusion process Methods 0.000 description 3
- 239000012535 impurity Substances 0.000 description 3
- 238000010306 acid treatment Methods 0.000 description 2
- 230000002411 adverse Effects 0.000 description 2
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 2
- 238000001505 atmospheric-pressure chemical vapour deposition Methods 0.000 description 2
- 238000005520 cutting process Methods 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 1
- 230000007261 regionalization Effects 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- WQJQOUPTWCFRMM-UHFFFAOYSA-N tungsten disilicide Chemical compound [Si]#[W]#[Si] WQJQOUPTWCFRMM-UHFFFAOYSA-N 0.000 description 1
- 229910021342 tungsten silicide Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B99/00—Subject matter not provided for in other groups of this subclass
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/401—Multistep manufacturing processes
- H01L29/4011—Multistep manufacturing processes for data storage electrodes
- H01L29/40114—Multistep manufacturing processes for data storage electrodes the electrodes comprising a conductor-insulator-conductor-insulator-semiconductor structure
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
- Element Separation (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
【課題】 ドレインコンタクトの形成時にＳＴＩと活性領域との段差に起因したエッチング残りでコンタクト面積の縮小で抵抗が高くなるのを防止する。
【解決手段】 ＮＯＲ型フラッシュメモリにおいて、ゲート電極４の形成後にスペーサとして第１のシリコン窒化膜１５を形成する。この後、ドレインコンタクトの形成領域のＳＴＩ２の高さをエッチングにより低くして活性領域３との段差を小さくする（ΔＨ＜Δｈ）ことで、第２のシリコン窒化膜１６形成後のコンタクト形成で、段差部分に残渣が少なくなりコンタクト面積の減少を防止できる。これにより、コンタクト抵抗の低減を図れ、しかもゲート絶縁膜であるシリコン酸化膜７の端面が保護されているので悪影響を与えることがない。
【選択図】 図１
【解決手段】 ＮＯＲ型フラッシュメモリにおいて、ゲート電極４の形成後にスペーサとして第１のシリコン窒化膜１５を形成する。この後、ドレインコンタクトの形成領域のＳＴＩ２の高さをエッチングにより低くして活性領域３との段差を小さくする（ΔＨ＜Δｈ）ことで、第２のシリコン窒化膜１６形成後のコンタクト形成で、段差部分に残渣が少なくなりコンタクト面積の減少を防止できる。これにより、コンタクト抵抗の低減を図れ、しかもゲート絶縁膜であるシリコン酸化膜７の端面が保護されているので悪影響を与えることがない。
【選択図】 図１
Description
本発明は、メモリセルトランジスタが素子分離絶縁膜により分離形成された構成の半導体装置およびその製造方法に関する。
ＳＴＩ（Shallow Trench Isolation）構造を採用するメモリとして、例えばＮＯＲ型フラッシュメモリがある。これは、多数のメモリセルトランジスタの各ドレインにコンタクトホールを形成して電極を接続する構成である。また、一般的にＬＤＤ（Lightly Doped Drain）構造を採用することから、ゲート電極の端面にはスペーサと言われるシリコン窒化膜を形成する構成となっている。
このような構成を採用したものとして、例えば特許文献１に示すものがある。この特許文献１には、特に図５に示されているように、ゲート電極の側壁にシリコン窒化膜をスペーサとして形成し、コンタクトホールを形成してコンタクトを形成するものが示されている。
この特許文献１に記載された半導体装置の製造工程は以下のとおりである。
まず、シリコン基板上にゲート絶縁膜、浮遊ゲート電極となる第１の多結晶シリコン膜、第１のシリコン窒化膜、シリコン酸化膜を順次堆積する。フォトリソグラフィ処理により素子分離領域形成用のレジストパターンを形成し、これをマスクにしてＲＩＥ法によりシリコン酸化膜、第１のシリコン窒化膜を加工し、レジストパターンを除去する。シリコン酸化膜をマスクにして第１の多結晶シリコン膜を加工し、さらに、ゲート絶縁膜およびシリコン基板を加工してシリコン基板中に溝を形成する。
まず、シリコン基板上にゲート絶縁膜、浮遊ゲート電極となる第１の多結晶シリコン膜、第１のシリコン窒化膜、シリコン酸化膜を順次堆積する。フォトリソグラフィ処理により素子分離領域形成用のレジストパターンを形成し、これをマスクにしてＲＩＥ法によりシリコン酸化膜、第１のシリコン窒化膜を加工し、レジストパターンを除去する。シリコン酸化膜をマスクにして第１の多結晶シリコン膜を加工し、さらに、ゲート絶縁膜およびシリコン基板を加工してシリコン基板中に溝を形成する。
溝の内壁にシリコン酸化膜を形成し、ＨＤＰ（High Density Plasma）法により埋め込み用のシリコン酸化膜を堆積させ、ＣＭＰ（Chemical Mechanical Polish）法により第１のシリコン窒化膜をストッパとして平坦化する。リン酸処理により第１のシリコン窒化膜を除去する。減圧ＣＶＤ法によりリンが添加された第２の多結晶シリコン膜を堆積し、この第２の多結晶シリコン膜をフォトレジストをマスクにしてＲＩＥ法を用い加工する。
減圧ＣＶＤ法でＯＮＯ膜、リンが添加された制御ゲートとしての第３の多結晶シリコン膜、ＷＳｉ膜、シリコン酸化膜を堆積し、この後、フォトリソグラフィ処理により、レジストパターンを形成し、ＲＩＥ法によりシリコン酸化膜、ＷＳｉ膜、第３の多結晶シリコン膜、ＯＮＯ膜、第２の多結晶シリコン膜、第１の多結晶シリコン膜を加工し、ゲート電極を形成する。
この後、イオン注入法によりソース／ドレイン領域に不純物を導入し、減圧ＣＶＤ法により第２のシリコン窒化膜を堆積し、ＲＩＥ法でスペーサを形成する。これに重ねるように第３のシリコン窒化膜を堆積させ、常圧ＣＶＤ法により絶縁膜を堆積させＣＭＰ法により第３のシリコン窒化膜が露出するまで削り平坦化を行う。以下、ゲート電極間を埋める層間絶縁膜を形成し、コンタクトホールの形成、電極パターンの形成工程などを経てウエハ工程が終了する。
特開２００２−１５８３００号公報（図５参照）
上記した特許文献１に示す構成のもの、すなわち、メモリセルトランジスタをＬＤＤ構造にするためにゲート電極の側壁にシリコン窒化膜によるスペーサを形成する構成のものでは、ゲート構造の一部を先に形成してから素子分離のためのＳＴＩ構造を形成する製造工程を採用する場合に、次のような不具合がある。
すなわち、上記した製造工程において、ゲート電極を形成した直後においては、ゲート電極となる層をエッチングにより除去した部分では、シリコン基板の表面つまり活性領域（素子形成領域）の高さと素子分離領域であるＳＴＩの上面との間に段差が生じている。そして、パターン幅が微細化されるほど、活性領域の幅寸法も狭くなるので、第３のシリコン窒化膜を埋め込んだ後のＲＩＥ法による加工では、段差の大きさに対応して側壁の上部から下部に向かってエッチングされない部分が残る量が増える。これが活性領域へのドレインコンタクトを形成する場合にコンタクト面積を制限することになり、ドレインコンタクト抵抗を高くしてしまう原因となっていた。
本発明は、上記した事情を考慮してなされたもので、ゲート電極の形成後にドレインコンタクトの形成領域の素子分離領域の絶縁膜と素子形成領域との段差を小さくすることでコンタクト抵抗の低減を図れ、しかもゲート絶縁膜に悪影響を与えることのない半導体装置およびその製造方法を提供することにある。
本発明の半導体装置は、半導体基板と、この半導体基板の素子形成領域を分離する素子分離絶縁膜と、前記素子形成領域に形成されゲート電極を備えた複数のメモリセルトランジスタと、これら各メモリセルトランジスタのゲート電極の側壁に形成されると共に前記ゲート電極間の前記素子分離絶縁膜上に形成されたコンタクト形成用ストッパ膜とを備え、前記素子分離絶縁膜は、前記ゲート電極間のドレインコンタクト形成領域における前記素子形成領域の前記半導体基板表面との段差寸法が、前記ゲート電極部分の前記素子形成領域の前記半導体基板表面との段差寸法よりも小さくなるように形成され、前記ドレインコンタクト形成領域の前記半導体基板の表面は前記ゲート電極部分の前記半導体基板の表面より低く形成されているところに特徴を有する。
また、本発明の半導体装置の製造方法は、半導体基板に素子分離絶縁膜を形成して設けた素子形成領域にゲート電極を形成する工程と、前記ゲート電極の側面をスペーサ絶縁膜で覆う工程と、前記ゲート電極間に露出している素子分離絶縁膜をエッチングして前記半導体基板表面との段差を小さくする工程と、コンタクト形成用のストッパ膜を形成する工程と、前記ゲート電極間を埋め込むように層間絶縁膜を形成する工程と、この層間絶縁膜を平坦化処理してコンタクトホールを形成する工程とを備えたところに特徴を有する。
本発明の半導体装置によれば、スペーサ形成後に半導体基板と素子分離絶縁膜との段差を低減することにより、半導体基板に導通させるコンタクトの抵抗を下げる事ができ、且つゲート絶縁膜の劣化を防止してメモリセルの特性を低下させることを防止できる。
以下、本発明をＮＯＲ型フラッシュメモリに適用した場合の一実施形態について図面を参照して説明する。
図１および図２は、ＮＯＲ型フラッシュメモリのメモリセル領域におけるメモリセルトランジスタの模式的な断面図およびその切断位置を示す平面図である。まず、図２において、半導体基板としてのシリコン基板１には、素子分離絶縁膜としてのＳＴＩ２が形成されており、これによって素子形成領域としての活性領域３が分離形成されている。
図１および図２は、ＮＯＲ型フラッシュメモリのメモリセル領域におけるメモリセルトランジスタの模式的な断面図およびその切断位置を示す平面図である。まず、図２において、半導体基板としてのシリコン基板１には、素子分離絶縁膜としてのＳＴＩ２が形成されており、これによって素子形成領域としての活性領域３が分離形成されている。
これら分離形成された各活性領域３を直交するようにワード線ＷＬが所定間隔で形成されている。ワード線ＷＬは、各メモリセルトランジスタに形成されるゲート電極４のうちの、ＳＴＩ２を挟んで隣接するメモリセルトランジスタ間に形成される制御ゲート電極部分に相当するものである。また、隣接するワード線ＷＬ間に露出する活性領域３には、ドレイン領域とソース領域が１つ置きに形成されており、シリコン基板１の各ドレイン領域とビット線ＢＬとを接続するドレインコンタクト５が形成されている。このドレインコンタクト５の径寸法は、活性領域３の幅寸法よりも大きく設定されている。また、ソース領域は、隣接するもの同士が電気的に接続されるようにワード線ＷＬに平行に形成したソース線ＬＩが配置形成されている。ソース線ＬＩには、配線層との間を電気的に接続するためのソースコンタクト６が形成されている。
図１（ａ）、（ｂ）、（ｃ）は、図２中に示したＡ−Ａ線、Ｂ−Ｂ線、Ｃ−Ｃ線に沿って切断したときの縦断面を模式的に示した図である。すなわち、図１（ａ）は、活性領域３の形成方向に沿って切断した断面を示し、図１（ｂ）は、ワード線ＷＬの形成方向に沿って切断した断面を示し、図１（ｃ）は、ドレインコンタクト５が並ぶ方向に沿って切断した断面を示している。
まず、活性領域３の断面を示す図１（ａ）において、シリコン基板１の表面にはゲート絶縁膜としての第１のシリコン酸化膜７を介してゲート電極４が所定間隔で形成されている。ゲート電極４は、下層から第１の多結晶シリコン膜８、第２の多結晶シリコン膜９、ＯＮＯ（Oxide-Nitride-Oxide）膜１０、第３の多結晶シリコン膜１１、ＷＳｉ（タングステンシリサイド）膜１２、第２のシリコン酸化膜１３が順次積層された構成である。
ゲート電極４の側面およびゲート電極４間の一部には第３のシリコン酸化膜１４が形成されており、その第３のシリコン酸化膜１４に側面から積層されるようにスペーサとして形成された第１のシリコン窒化膜１５が設けられ、さらにゲート電極４の上面部およびシリコン窒化膜１５に側面から覆うようにコンタクト形成用のストッパ膜である第２のシリコン窒化膜１６が形成されている。ゲート電極４の上面と、前述したコンタクトホール部分以外のゲート電極４間には絶縁膜としての第４のシリコン酸化膜１７が埋め込み形成されている。
隣接するゲート電極４間には、前述のように左側にドレインコンタクト、右側にソースコンタクトが形成されている。コンタクトを形成する部分のシリコン基板１の表面は、図示のようにやや掘り下げられている。これは後述する製造工程でＳＴＩ２の段差を小さくするためにＳＴＩ２のエッチング処理を行う工程で、シリコン基板１が同時に掘り下げられてこのような構造となるためである。
ここで、掘り下げられた部分には、第２のシリコン窒化膜１６、絶縁膜１７の下端部が位置する構成となっている。これは、第２のシリコン窒化膜１６の形成工程の直前にシリコン基板１のエッチング処理が行われていることに起因している。掘り下げられたシリコン基板１の表面部には、ドレイン拡散領域およびソース拡散領域が形成されている。これらの各拡散領域に電気的に接触するようにバリアメタルとしてのチタン膜１８およびドレインコンタクト５としてのタングステンプラグ１９、ソース線ＬＩとしてのタングステン膜２０が形成されている。
これらが形成された上面部分は平坦化処理されており、この上に層間絶縁膜としての第５のシリコン酸化膜２１が形成されている。この第５のシリコン酸化膜２１には、ドレインコンタクト５に対応する位置およびソースコンタクト６の位置にビアホールが形成され、バリアメタルとしてのチタン膜２２およびタングステンプラグ２３が埋め込み形成されている。この上部に、ビット線ＢＬが図中左右方向に形成されている。ビット線ＢＬは、たとえばバリアメタルとなるチタン膜２４ａ、２４ｂで金属層２５を挟んだ状態に形成したものである。
次に、ゲート電極４に沿う図２中Ｂ−Ｂ方向に切断して示した図１（ｂ）において、シリコン基板１には、溝を形成して絶縁膜を埋め込むことで形成したＳＴＩ２が設けられており、シリコン基板１を複数の活性領域３に分離形成している。ＳＴＩ２は、活性領域３に形成している第１の多結晶シリコン膜８の上面の高さと一致するように形成されている。
第２の多結晶シリコン膜９は、ＳＴＩ２上で分離されており、下層の第１の多結晶シリコン膜８と共にフローティングゲート電極を形成している。これによりフローティングゲート電極は上部が横方向に張り出したＴ字状の断面を有する構成とされており、これによってカップリング比を高めることができる構成となっている。
ＯＮＯ膜１０は、フローティングゲート電極を構成している第２の多結晶シリコン膜９の上面に沿うように形成され、これがコントロールゲート電極と対向するゲート絶縁膜として機能する。コントロールゲート電極は、第３の多結晶シリコン膜１１、ＷＳｉ膜１２、第２のシリコン酸化膜１３を積層した部分により構成される。この上に第２のシリコン窒化膜１６および第４のシリコン酸化膜１７が形成され、さらに層間絶縁膜としての第５のシリコン酸化膜２１が形成されている。
次に、ドレインコンタクト５の部分で切断して示す図１（ｃ）において、シリコン基板１に埋め込み形成しているＳＴＩ２は、シリコン基板１との高さの差つまり段差の寸法ΔＨが、図１（ｂ）に示す同じ部分の段差の寸法Δｈに比べて小さくなるように形成されている。これは、後述する製造工程で示すように、ＳＴＩ２のエッチング処理を行っているからである。
そして、ＳＴＩ２の上には第２のシリコン窒化膜１６および第４のシリコン酸化膜１７が積層形成されており、活性領域３の上にはドレインコンタクト５を構成するチタン膜１８およびタングステンプラグ１９が形成されている。これらを形成した上面部は平坦化されており、この上に層間絶縁膜としての第５のシリコン酸化膜２１が形成され、ドレインコンタクト５の部分には上層のビット線ＢＬと電気的に接続するチタン膜２２およびタングステンプラグ２３が形成されている。
図３は、上記した図１（ｂ）と（ｃ）との構成部分を立体的に示したもので、図１（ｃ）に示した部分のＳＴＩ２と活性領域３との段差ΔＨの大きさをわかりやすくするために、ＳＴＩ２の上部の構造を省略して示している。この図から理解できるように、図中、２ａで示す部分が後述するエッチング加工により除去される部分である。
上記構成において、図３あるいは図１（ｃ）に示したように、シリコン基板１の活性領域３とＳＴＩ２との段差寸法ΔＨを図１（ｂ）に示す相当部分の段差寸法Δｈに比べて小さくなるように構成しているので、ドレインコンタクト５を形成する際に、シリコン窒化膜１６を形成してこれをエッチングする際に、段差の大きさに起因したスペーサ状のエッチング残渣の発生を抑制することができ、これによって、活性領域３のコンタクト面積を狭められることがなくなり、良好なオーミックコンタクトを形成することができるようになる。
次に、上記構成の製造工程について図４ないし図１２を参照して説明する。なお、図４ないし図１２中、（ａ）は図１（ａ）に対応する断面図、（ｂ）は図１（ｂ）に対応する断面図、（ｃ）は図１（ｃ）に対応する断面図を示している。
まず、図４（ａ）〜（ｃ）に示すように、シリコン基板１の主表面に第１のシリコン酸化膜７、第１の多結晶シリコン膜８を形成すると共に、第３のシリコン窒化膜２６および第６のシリコン酸化膜２７を形成する。なお、第１のシリコン酸化膜７は、図示のメモリセル領域においては８ｎｍ程度の薄い膜厚に形成されるが、図示しない周辺回路領域の高耐圧トランジスタについてはたとえば４０ｎｍ程度の厚い膜厚のものが別途のプロセスを経て形成される。
次に、図５に示すように、ＳＴＩ２を形成する部分にトレンチ２８を形成する。まず、フォトリソグラフィ処理によりＳＴＩ２のパターンにフォトレジストをパターニングし、これをマスクにしてＲＩＥ法により第６のシリコン酸化膜２７と第３のシリコン窒化膜２６をエッチング加工する。続いて、加工した第６のシリコン酸化膜２７と第３のシリコン窒化膜２６とをマスクにして同じくＲＩＥ法により第１の多結晶シリコン膜８、第１のシリコン酸化膜７およびシリコン基板１をエッチング加工して所定深さのトレンチ２８を形成する。
次に、エッチング加工したトレンチ２８の表面に図示しないシリコン酸化膜を形成し、続いて、図６に示すように、トレンチ２８内を埋めるように第７のシリコン酸化膜２９を形成する。この第７のシリコン酸化膜２９は、たとえばＨＤＰ法により形成している。
この後、図７に示しているように、ＣＭＰ法により第７のシリコン酸化膜２９を研磨して平坦化処理を行う。このＣＭＰ処理では、第３のシリコン窒化膜２６をストッパとして用い、第３のシリコン窒化膜２６の上面の第６のシリコン酸化膜２７がなくなるまで削る。
次に、図８に示すように、ゲート電極４の形成の前段階まで加工する。上述の図７の状態から、リン酸処理により第３のシリコン窒化膜２６を除去する。次に減圧ＣＶＤ法によりリンが添加された第２の多結晶シリコン膜９を堆積する。この第２の多結晶シリコン膜９をフォトリソグラフィ処理により、フォトレジストをマスクにしてＲＩＥ法を用いＳＴＩ２の中央部で分離するように加工する。フローティングゲート電極は第１および第２の多結晶シリコン膜８、９から構成され、断面がＴ字状型に構成されている。続いて、減圧ＣＶＤ法でＯＮＯ膜１０、リンが添加された第３の多結晶シリコン膜１１、ＷＳｉ膜１２、第２のシリコン酸化膜１３を順次堆積する。
次に、図９に示すようにゲート電極４を形成する。まず、フォトリソグラフィ法により図示しないフォトレジストを所望の形にパターンニングし、このフォトレジストをマスクにして第２のシリコン酸化膜１３をＲＩＥ法により加工する。次に第２のシリコン酸化膜１３をマスクに、ＷＳｉ膜１２、第３の多結晶シリコン膜１１、ＯＮＯ膜１０、第２の多結晶シリコン膜９、第１の多結晶シリコン膜８をＲＩＥ法で加工してゲート電極４を形成する。
次に、図１０に示すように、ゲート電極４の側壁にスペーサ１５を形成する。まず、ゲート電極４の側壁に第３のシリコン酸化膜１４を形成する。次にイオン注入法によりソース／ドレイン領域に不純物を注入して図示しない不純物領域を形成する。続いて、減圧ＣＶＤ法により第１のシリコン窒化膜を堆積し、この後ＲＩＥ法でエッチバックすることによりゲート電極４の側壁部にスペーサとしての第１のシリコン窒化膜１５を形成する。次に、隣接するゲート電極４間に露出しているＳＴＩ２の上面をエッチバックすることでシリコン基板１との段差寸法をΔｈから図示のΔＨとなるまで小さくする。
この場合、ＳＴＩ２のエッチングは、ＲＩＥ法を用いて行うが、このとき同時に露出しているシリコン基板１も若干エッチングにより掘り下げられた状態になる。また、このとき、ゲート電極４上の第１のシリコン窒化膜１５がエッチバックで除去された後に、残った第３のシリコン酸化膜１４がさらにエッチングされることで、スペーサとして残った第１のシリコン窒化膜１５の上端部はゲート電極４の短面から上部にやや突出した形状となって残っている。
また、上記のシリコン基板１の表面が掘り下げられる処理では、ゲート電極４にスペーサとしての第２のシリコン窒化膜１５を形成した後に行うので、これによってゲート電極４の端面が直接露出することがないので、ゲート絶縁膜としての第１のシリコン酸化膜７の端面部分が保護された状態となり、後の工程でダメージを受けることがなくなる。
次に、図１１に示すように、ストッパとして機能する第２のシリコン窒化膜１６を形成すると共に、その上に常圧ＣＶＤ法により絶縁膜として第４のシリコン酸化膜１７をゲート電極４間の隙間を埋める程度の十分な膜厚で形成する。この後、ＣＭＰ法により第２のシリコン窒化膜１６をストッパとして上面が露出するまで削り平坦化を行う。
次に、図１２に示すようにコンタクトホールを形成してコンタクトプラグ１９、２０を埋め込む。図１１に示した状態で、プラズマＣＶＤ法によりシリコン酸化膜を堆積させフォトリソグラフィ法によりフォトレジストをドレインコンタクト５とソース線６の形状に対応したパターンに形成し、これをマスクとしてＲＩＥ法にて上記したシリコン酸化膜および第４のシリコン酸化膜１４を加工し図２に示すソース線６とドレインコンタクト５のコンタクトホールを同時に形成する。
なお、上記のコンタクトホールの形成では、ドレインコンタクト５のコンタクトホールが、上面の開口部においては活性領域３の幅寸法よりも大きい径に設定されている。これは、図１２（ａ）に示したようにゲート電極４間の活性領域３の部分はスペーサとしての第１のシリコン窒化膜１５などによって自己整合的に位置決めされる形状となっていることを利用しているからである。
この後、フォトレジスト除去し、第２のシリコン窒化膜１６をＲＩＥ法によりシリコン基板１が露出するまで加工し、続いてＰＶＤ法によりチタン膜（もしくはＴｉＮ膜）とタングステン膜を堆積させ、ＣＭＰ法によりタングステン膜とチタン膜を第４のシリコン酸化膜１７が露出するまで削り平坦化を行う。
次に、図１に示すように、第５のシリコン酸化膜２１を堆積させフォトリソグラフィ処理によりフォトレジストを所定のパターンに形成し、ＲＩＥ法にて第５のシリコン酸化膜２１を加工しビット線のメタル配線層とＣＳ／ＬＩを導通させるチタン膜２２およびタングステンプラグ２３を形成する。その後ビット線のメタル配線層２５を形成することでウエハ工程が終了する。
このような本実施形態によれば、第２のシリコン窒化膜１６を堆積する際に、シリコン基板１の素子形成領域３とＳＴＩ２との段差を小さくする処理を実施しているので、ドレインコンタクト５の形成時に、上記段差に起因したスペーサ状の残渣が低減でき、これによってコンタクト面積が減少するのを抑制しコンタクト抵抗を低減することができるようになる。
また、上記の処理をゲート電極４の側壁に第１のシリコン窒化膜１５によるスペーサを形成した後に実施するので、ＳＴＩ２のエッチング処理によりゲート電極４にダメージを与えることを防止でき、これによってゲート絶縁膜としての第１のシリコン酸化膜７への悪影響を防止して特性の劣化を抑制することができる。
（他の実施形態）
本発明は、上記実施例にのみ限定されるものではなく、次のように変形または拡張できる。
本発明は、上記実施例にのみ限定されるものではなく、次のように変形または拡張できる。
ゲート電極に形成するスペーサとしてシリコン窒化膜を用いる場合で説明したが、他の絶縁膜を用いることもできる。
本実施形態ではＮＯＲ型フラッシュメモリに適用した場合で説明したが、ＳＴＩで分離された活性領域にゲート絶縁膜を備えるトランジスタを有する構成の半導体装置に適用することができる。
本実施形態ではＮＯＲ型フラッシュメモリに適用した場合で説明したが、ＳＴＩで分離された活性領域にゲート絶縁膜を備えるトランジスタを有する構成の半導体装置に適用することができる。
図面中、１はシリコン基板（半導体基板）、２はＳＴＩ（素子分離絶縁膜）、３は活性領域（素子形成領域）、４はゲート電極、５はドレインコンタクト、６はソース線、７は第１のシリコン酸化膜（ゲート絶縁膜）、８は第１の多結晶シリコン膜、９は第２の多結晶シリコン膜、１０はＯＮＯ膜、１１は第３の多結晶シリコン膜、１２はＷＳｉ膜、１６は第２のシリコン窒化膜（コンタクト形成用ストッパ膜）である。
Claims (5)
- 半導体基板と、
この半導体基板の素子形成領域を分離する素子分離絶縁膜と、
前記素子形成領域に形成されゲート電極を備えた複数のメモリセルトランジスタと、
これら各メモリセルトランジスタのゲート電極の側壁に形成されると共に前記ゲート電極間の前記素子分離絶縁膜上に形成されたコンタクト形成用ストッパ膜とを備え、
前記素子分離絶縁膜は、前記ゲート電極間のドレインコンタクト形成領域における前記素子形成領域の前記半導体基板表面との段差寸法が、前記ゲート電極部分の前記素子形成領域の前記半導体基板表面との段差寸法よりも小さくなるように形成され、前記ドレインコンタクト形成領域の前記半導体基板の表面は前記ゲート電極部分の前記半導体基板の表面より低く形成されていることを特徴とする半導体装置。 - 請求項１に記載の半導体装置において、
前記ドレインコンタクトの径は、素子形成領域の幅寸法よりも大きい寸法に設定されていることを特徴とする半導体装置。 - 半導体基板に素子分離絶縁膜を形成して設けた素子形成領域にゲート電極を形成する工程と、
前記ゲート電極の側面をスペーサ絶縁膜で覆う工程と、
前記ゲート電極間に露出している素子分離絶縁膜をエッチングして前記半導体基板表面との段差を小さくする工程と、
コンタクト形成用のストッパ膜を形成する工程と、
前記ゲート電極間を埋め込むように層間絶縁膜を形成する工程と、
この層間絶縁膜を平坦化処理してコンタクトホールを形成する工程と、
を備えたことを特徴とする半導体装置の製造方法。 - 請求項３に記載の半導体装置の製造方法において、
前記ゲート電極間に露出している素子分離絶縁膜をエッチングして素子形成領域との段差を小さくする工程では、素子形成領域に露出している半導体基板も同時にエッチングすることを特徴とする半導体装置の製造方法。 - 請求項４記載の半導体装置の製造方法において、
前記ストッパ膜は、前記素子分離絶縁膜のエッチング時に同時にエッチングされた半導体基板の側面にも形成されることを特徴とする半導体装置の製造方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2005119690A JP2006303009A (ja) | 2005-04-18 | 2005-04-18 | 半導体装置およびその製造方法 |
| US11/405,538 US7557401B2 (en) | 2005-04-18 | 2006-04-18 | Semiconductor device and method of manufacturing the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2005119690A JP2006303009A (ja) | 2005-04-18 | 2005-04-18 | 半導体装置およびその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2006303009A true JP2006303009A (ja) | 2006-11-02 |
Family
ID=37109046
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2005119690A Pending JP2006303009A (ja) | 2005-04-18 | 2005-04-18 | 半導体装置およびその製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US7557401B2 (ja) |
| JP (1) | JP2006303009A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7977731B2 (en) | 2007-12-25 | 2011-07-12 | Kabushiki Kaisha Toshiba | NOR flash memory and method of manufacturing the same |
Families Citing this family (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007258510A (ja) * | 2006-03-24 | 2007-10-04 | Toshiba Corp | 半導体装置の製造方法 |
| JP2007294750A (ja) * | 2006-04-26 | 2007-11-08 | Toshiba Corp | 半導体装置及びその製造方法 |
| JP2009182114A (ja) * | 2008-01-30 | 2009-08-13 | Elpida Memory Inc | 半導体装置およびその製造方法 |
| JP2010056443A (ja) * | 2008-08-29 | 2010-03-11 | Toshiba Corp | 不揮発性半導体メモリ及びその製造方法 |
| JP2010141004A (ja) * | 2008-12-10 | 2010-06-24 | Toshiba Corp | フラッシュメモリ、およびその製造方法 |
| US8298913B2 (en) | 2010-10-12 | 2012-10-30 | International Business Machines Corporation | Devices with gate-to-gate isolation structures and methods of manufacture |
| US8404560B2 (en) | 2010-10-12 | 2013-03-26 | International Business Machines Corporation | Devices with gate-to-gate isolation structures and methods of manufacture |
| US8455330B2 (en) | 2010-10-12 | 2013-06-04 | International Business Machines Corporation | Devices with gate-to-gate isolation structures and methods of manufacture |
| KR101207130B1 (ko) | 2012-04-27 | 2012-11-30 | 지웰전자 주식회사 | 턱뼈 신장 시스템 및 그 제어방법 |
| CN103811406B (zh) * | 2012-11-05 | 2016-12-21 | 上海华虹宏力半导体制造有限公司 | 改善sonos器件自对准接触孔漏电的方法 |
| KR102059527B1 (ko) | 2013-05-10 | 2019-12-26 | 삼성전자주식회사 | 점퍼 패턴 및 블로킹 패턴을 가진 반도체 소자 |
| US20160071954A1 (en) * | 2014-09-04 | 2016-03-10 | Globalfoundries Inc. | Robust post-gate spacer processing and device |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002057230A (ja) * | 2000-08-11 | 2002-02-22 | Toshiba Corp | 不揮発性半導体記憶装置 |
| JP2004152878A (ja) * | 2002-10-29 | 2004-05-27 | Toshiba Corp | 半導体記憶装置及びその製造方法 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4053232B2 (ja) | 2000-11-20 | 2008-02-27 | 株式会社ルネサステクノロジ | 半導体集積回路装置およびその製造方法 |
| JP2005039216A (ja) * | 2003-06-23 | 2005-02-10 | Toshiba Corp | 不揮発性半導体記憶装置 |
-
2005
- 2005-04-18 JP JP2005119690A patent/JP2006303009A/ja active Pending
-
2006
- 2006-04-18 US US11/405,538 patent/US7557401B2/en not_active Expired - Fee Related
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002057230A (ja) * | 2000-08-11 | 2002-02-22 | Toshiba Corp | 不揮発性半導体記憶装置 |
| JP2004152878A (ja) * | 2002-10-29 | 2004-05-27 | Toshiba Corp | 半導体記憶装置及びその製造方法 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7977731B2 (en) | 2007-12-25 | 2011-07-12 | Kabushiki Kaisha Toshiba | NOR flash memory and method of manufacturing the same |
Also Published As
| Publication number | Publication date |
|---|---|
| US7557401B2 (en) | 2009-07-07 |
| US20060234448A1 (en) | 2006-10-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2006303009A (ja) | 半導体装置およびその製造方法 | |
| JP4947931B2 (ja) | 半導体装置 | |
| US8378409B2 (en) | Non-volatile memory device and method for fabricating the same | |
| JP2008078298A (ja) | 半導体装置及びその製造方法 | |
| KR100788074B1 (ko) | 반도체 장치의 제조 방법 | |
| JP2006286720A (ja) | 半導体装置およびその製造方法 | |
| JP4901898B2 (ja) | 半導体装置の製造方法 | |
| JP2014222699A (ja) | 半導体装置の製造方法 | |
| JP2009152361A (ja) | 半導体装置およびその製造方法 | |
| JP2009182114A (ja) | 半導体装置およびその製造方法 | |
| JP4822792B2 (ja) | 半導体装置およびその製造方法 | |
| JP2008205379A (ja) | 不揮発性半導体メモリ及びその製造方法 | |
| JP2007149882A (ja) | 半導体装置及びその製造方法 | |
| JP2010040538A (ja) | 半導体装置の製造方法 | |
| JP2004311952A (ja) | 半導体素子及びその製造方法 | |
| KR20100008942A (ko) | 반도체 소자 및 그 제조 방법 | |
| JP2006041023A (ja) | 半導体装置およびその製造方法 | |
| JP2011066052A (ja) | 半導体装置の製造方法および半導体装置 | |
| JP2004152878A (ja) | 半導体記憶装置及びその製造方法 | |
| JP4944766B2 (ja) | 半導体装置及びその製造方法 | |
| JP2005158805A (ja) | 半導体装置およびその製造方法 | |
| US20070196983A1 (en) | Method of manufacturing non-volatile memory device | |
| JP2008103561A (ja) | 半導体装置及びその製造方法 | |
| JP2009027131A (ja) | 半導体装置およびその製造方法 | |
| JP2006196688A (ja) | 不揮発性半導体記憶装置及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080221 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100506 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110705 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110901 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20120117 |