JP2008108785A - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法 Download PDFInfo
- Publication number
- JP2008108785A JP2008108785A JP2006287799A JP2006287799A JP2008108785A JP 2008108785 A JP2008108785 A JP 2008108785A JP 2006287799 A JP2006287799 A JP 2006287799A JP 2006287799 A JP2006287799 A JP 2006287799A JP 2008108785 A JP2008108785 A JP 2008108785A
- Authority
- JP
- Japan
- Prior art keywords
- trench
- layer
- film
- semiconductor device
- impurity concentration
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 35
- 238000004519 manufacturing process Methods 0.000 title claims description 24
- 239000012535 impurity Substances 0.000 claims abstract description 55
- 238000000034 method Methods 0.000 claims abstract description 28
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 48
- 229920005591 polysilicon Polymers 0.000 claims description 48
- 239000000758 substrate Substances 0.000 claims description 31
- 238000005530 etching Methods 0.000 claims description 5
- 238000009413 insulation Methods 0.000 abstract description 4
- 230000015572 biosynthetic process Effects 0.000 description 9
- 238000010438 heat treatment Methods 0.000 description 9
- 238000001020 plasma etching Methods 0.000 description 8
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 6
- 230000003647 oxidation Effects 0.000 description 6
- 238000007254 oxidation reaction Methods 0.000 description 6
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 5
- 229910052785 arsenic Inorganic materials 0.000 description 5
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 5
- 229910052698 phosphorus Inorganic materials 0.000 description 5
- 239000011574 phosphorus Substances 0.000 description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- 230000001590 oxidative effect Effects 0.000 description 3
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 239000000470 constituent Substances 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- QPJSUIGXIBEQAC-UHFFFAOYSA-N n-(2,4-dichloro-5-propan-2-yloxyphenyl)acetamide Chemical compound CC(C)OC1=CC(NC(C)=O)=C(Cl)C=C1Cl QPJSUIGXIBEQAC-UHFFFAOYSA-N 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- BHEPBYXIRTUNPN-UHFFFAOYSA-N hydridophosphorus(.) (triplet) Chemical compound [PH] BHEPBYXIRTUNPN-UHFFFAOYSA-N 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
- H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42356—Disposition, e.g. buried gate electrode
- H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/4916—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
- H01L29/66734—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the gate electrode, e.g. to form a trench gate electrode
Abstract
【課題】本発明の課題は、キャップ絶縁層の不純物が拡散してチャネル領域まで達し、ソース−ドレイン間をショートさせるおそれがなく、所定厚さのゲート電極層およびキャップ絶縁層が確実に安定して得られる半導体装置およびその製造方法を提供することである。
【解決手段】本発明の縦型パワーＭＯＳＦＥＴ１は、トレンチ内部に形成された所定の不純物濃度を有するゲート電極層３ａ，３ｂと、ゲート電極層３ａ，３ｂを絶縁被覆し、ゲート電極層３ａ，３ｂの不純物濃度よりも低い不純物濃度であるキャップ酸化層２ａ，２ｂとを有する。
【選択図】図1
【解決手段】本発明の縦型パワーＭＯＳＦＥＴ１は、トレンチ内部に形成された所定の不純物濃度を有するゲート電極層３ａ，３ｂと、ゲート電極層３ａ，３ｂを絶縁被覆し、ゲート電極層３ａ，３ｂの不純物濃度よりも低い不純物濃度であるキャップ酸化層２ａ，２ｂとを有する。
【選択図】図1
Description
本発明は、トレンチゲート構造を有する半導体装置およびその製造方法に関する。
従来のトレンチゲート構造を有する半導体装置の一例として、縦型パワーＭＯＳＦＥＴを図６に示す。図６は縦断面図である。
図６において、１０は従来の縦型パワーＭＯＳＦＥＴ、２０はｎ＋層、３０はｎ− 層、４０はボディｐ層、５０はｐ＋ 層、６０ａ，６０ｂはソース層、７０ａ，７０ｂはゲート絶縁膜、８０ａ，８０ｂはゲート電極層、９０ａ，９０ｂはキャップ絶縁層としてのキャップ酸化層、１００ａ，１００ｂはトレンチ、１１０はソース電極、１２０はドレイン電極である。
この縦型パワーＭＯＳＦＥＴ１０は、ドレインとなるｎ＋層２０およびｎ− 層３０上にボディｐ層４０が形成され、このボディｐ層４０の表面部分にはｐ＋ 層５０が形成されている。
また、所定位置に設けられたトレンチ１００ａ，１００ｂの内壁面にはゲート絶縁膜７０ａ，７０ｂが形成され、トレンチ内部にはポリシリコン膜からなるゲート電極層８０ａ，８０ｂが形成され、ゲート電極層８０ａ，８０ｂの上面はキャップ酸化層９０ａ，９０ｂで覆われている。
ここで、トレンチ内部を充填するポリシリコン膜は、ゲート電極層８０ａ，８０ｂの抵抗（ゲート抵抗）を低減させるために、比較的高い所定濃度のｎ型不純物（例えば、リン（Ｐ））が導入されたポリシリコン膜を用いる。
このため、そのドープポリシリコン膜の表面を熱酸化して形成したキャップ酸化層９０ａ，９０ｂにも、同じく高濃度の不純物（リン（Ｐ））が含まれている。
また、ボディｐ層４０の表面部分において、ゲート絶縁膜７０ａ，７０ｂに接してソース層６０ａ，６０ｂが形成されており、ボディｐ層４０のゲート絶縁膜７０ａ，７０ｂに接する領域がチャネル領域となる。
また、基板表面にはソース電極１１０がｐ＋ 層５０ならびにソース層６０ａ，６０ｂに接して形成され、基板裏面にはドレイン電極１２０が形成されている。
このような構造をもつ縦型パワーＭＯＳＦＥＴ１０では、ゲート電極層８０ａ，８０ｂとソース電極１１０との絶縁はキャップ酸化層９０ａ，９０ｂで確保する構造となっている。また、ソースコンタクト用のトレンチを設けずに基板表面でソースコンタクトするためセルシュリンクに好適である。
次に、上記のような縦型パワーＭＯＳＦＥＴ１０の製造方法を図７，図８を参照して説明する。図７，図８は、製造プロセスの主要工程の要部を示す各工程完了毎のデバイス断面図である。尚、図７，図８では図６におけるｎ＋層２０は省略する。
まず、図７（ａ）に示すように、ｎ−層３０（ドレイン），ボディｐ層（ｐ−）４０上に、シリコン窒化膜（Ｓｉ３Ｎ４）からなるトレンチマスク１５０を形成する。そして、ソース層を形成するためのヒ素（Ａｓ）をイオン注入（図中、破線部分）後、トレンチマスク１５０の両側にサイドウォール１６０ａ，１６０ｂを形成する。
このサイドウォール１６０ａ，１６０ｂは、ＣＶＤ法によりＳｉＯ２膜を基板全面に形成し、ＲＩＥ（リアクティブイオンエッチング）を施してトレンチマスク１５０上のＳｉＯ２膜を除去することによって形成する。
次に、図７（ｂ）に示すように、トレンチマスク１５０とサイドウォール１６０ａ，１６０ｂをマスクとして、ＲＩＥにより基板をエッチングし、トレンチ１００ａ，１００ｂを形成する。
このとき、サイドウォール１６０ａ，１６０ｂの下には、導入されたヒ素（Ａｓ）の一部がＲＩＥを行った後も除去されることなく残存している。
次に、図７（ｃ）に示すように、犠牲酸化ならびに犠牲酸化膜（図示せず）の除去により、トレンチ加工に起因する基板のダメージを回復させる。
この犠牲酸化時の熱処理によって、残存するヒ素（Ａｓ）の一部が活性化されて、梯子状のソース層の構成部分である第１の部分６１ａ，６１ｂが形成される。
その後、熱処理によりトレンチ１００ａ，１００ｂの内壁面を酸化し、ゲート絶縁膜７０ａ，７０ｂを形成する。このときの熱処理によって、ソース層の第１の部分６１ａ，６１ｂは外側に広がる。
次に、図８（ｄ）に示すように、トレンチ内部を、ゲート抵抗を低減させるためにｎ型不純物（例えば、リン（Ｐ））をドープしたポリシリコン８０で埋め込む。
この埋め込みは、トレンチ内部および基板表面上にポリシリコン膜８０をＣＶＤ法で堆積後、ＲＩＥにより不要部分を除去（エッチバック）することによって行われる。
次に、図８（ｅ）に示すように、トレンチマスクをマスクとして、トレンチ１００ａ，１００ｂに充填されているドープポリシリコン膜の表面を熱酸化し、キャップ酸化層９０ａ，９０ｂを形成後、トレンチマスクを除去する。
これにより、トレンチ１００ａ，１００ｂに充填されたドープポリシリコン膜のうち酸化されなかった部分がゲート電極層８０ａ，８０ｂとなる。
尚、キャップ酸化層９０ａ，９０ｂは酸化の進行に伴い体積膨張するため、キャップ酸化層９０ａ，９０ｂの上面はトレンチ開口よりも高くなる。反対に下面はトレンチ開口より低くなり、それに伴ってゲート電極層８０ａ，８０ｂ厚さを減少させる。
次に、図８（ｆ）に示すように、トレンチ１００ａ，１００ｂと直交する方向に所定パターン（梯子状ソース層の横木に相当する第２の部分に対応する開口パターン）のレジストマスク（図示せず）を形成し、ヒ素（Ａｓ）を基板表面にイオン注入する。その後、熱処理によって導入したヒ素（Ａｓ）を活性化させて、梯子状ソース層の構成部分である第２の部分６２を形成する。
その後、キャップ酸化層９０ａ，９０ｂの両側に第１の部分６１ａ，６１ｂを被覆するサイドウォール（図示せず）を形成して、ボディｐ層４０の表面にｐ型不純物（例えば、ボロン（Ｂ））をイオン注入後、アニールしてｐ＋層５０を形成する。尚、注入したｐ型不純物の濃度に比較して、第２の部分６２のｎ型不純物濃度は高濃度であるため問題とならない。
その後、サイドウォール（図示せず）を除去して、ソース電極１１０，ドレイン電極１２０を基板表面および裏面にそれぞれ形成して縦型パワーＭＯＳＦＥＴ１０が完了する。（例えば、特許文献１参照）。
特許第３４８９３５８号 図１９
しかしながら、上記のような縦型パワーＭＯＳＦＥＴ１０においては、ゲート抵抗を低減させるために比較的高い不純物濃度のドープポリシリコンでトレンチ内部を充填してゲート電極層８０ａ，８０ｂを形成した。このため、その表面を熱酸化して形成したキャップ酸化層９０ａ，９０ｂにも同じく高濃度の不純物が含まれることになった。
このようにキャップ酸化層９０ａ，９０ｂに高濃度の不純物が含まれると、工程中での熱処理時に、この高濃度の不純物が基板表面から拡散し、ソース層６０ａ，６０ｂを経由してチャネル領域まで達し、ソース−ドレイン間をショートさせるおそれがあった。
また、ドープポリシリコンの表面を熱酸化させてキャップ酸化層９０ａ，９０ｂを形成する際に、熱酸化の進行に伴いキャップ酸化層９０ａ，９０ｂが増大するためその下面位置が下がり、それに伴いゲート電極層８０ａ，８０ｂ厚さが変化（減少）することになり、所定の厚さのゲート電極層８０ａ，８０ｂが安定して得られにくいという欠点があった。
さらにもし、熱酸化が進行し過ぎて、キャップ酸化層９０ａ，９０ｂの下面位置がソース層６０ａ，６０ｂよりも低くなった場合、正常なチャネルが形成されないという不具合が生じた。
本発明の課題は、キャップ絶縁層の不純物が拡散してチャネル領域まで達し、ソース−ドレイン間をショートさせるおそれがなく、所定厚さのゲート電極層およびキャップ絶縁層が確実に安定して得られる半導体装置およびその製造方法を提供することである。
本発明の半導体装置は、
トレンチゲート構造を有する半導体装置において、
トレンチ内部に形成された所定の不純物濃度を有するゲート電極層と、
ゲート電極層を絶縁被覆し、ゲート電極層の不純物濃度よりも低い不純物濃度であるキャップ絶縁層と、を有することを特徴とする半導体装置である。
トレンチゲート構造を有する半導体装置において、
トレンチ内部に形成された所定の不純物濃度を有するゲート電極層と、
ゲート電極層を絶縁被覆し、ゲート電極層の不純物濃度よりも低い不純物濃度であるキャップ絶縁層と、を有することを特徴とする半導体装置である。
本発明の半導体装置の製造方法は、
トレンチゲート構造を有する半導体装置の製造方法であって、
半導体基板に形成されたトレンチの内壁面にゲート絶縁膜を形成する工程と、
その上面がトレンチ開口よりも低い位置となるようにトレンチ内に所定の不純物濃度を有する第１の導電膜からなるゲート電極層を形成する工程と、
トレンチ内部に第２の絶縁膜を形成する工程と、
トレンチ内部および基板表面に第１の導電膜の不純物濃度よりも低い不純物濃度を有する第２の導電膜を形成する工程と、を備えた半導体装置の製造方法である。
トレンチゲート構造を有する半導体装置の製造方法であって、
半導体基板に形成されたトレンチの内壁面にゲート絶縁膜を形成する工程と、
その上面がトレンチ開口よりも低い位置となるようにトレンチ内に所定の不純物濃度を有する第１の導電膜からなるゲート電極層を形成する工程と、
トレンチ内部に第２の絶縁膜を形成する工程と、
トレンチ内部および基板表面に第１の導電膜の不純物濃度よりも低い不純物濃度を有する第２の導電膜を形成する工程と、を備えた半導体装置の製造方法である。
本発明の半導体装置によると、キャップ絶縁層の不純物が拡散してチャネル領域まで達し、ソース−ドレイン間をショートさせるおそれがない。また、本発明の半導体装置の製造方法によると、所定厚さのゲート電極層およびキャップ絶縁層が確実に安定して得られる。
本発明は、キャップ絶縁層の不純物が拡散してチャネル領域まで達し、ソース−ドレイン間をショートさせるおそれがなく、かつ、所定厚さのゲート電極層およびキャップ絶縁層が確実に安定して得られる半導体装置およびその製造方法を提供するという目的を、所定の不純物濃度を有するゲート電極層の上を被覆するキャップ絶縁層をゲート電極層よりも低い不純物濃度とすることで実現した。
本発明のトレンチゲート構造を有する半導体装置の一例として、縦型パワーＭＯＳＦＥＴを図１に示す。図１は縦断面図である。図６と同一部分には同一符号を付す。
図１において、１は本発明の縦型パワーＭＯＳＦＥＴ、２ａ，２ｂはキャップ絶縁層としてのキャップ酸化層、３ａ，３ｂはゲート電極層、５ａ，５ｂはＮＳＧ(Nondoped silica Glass）層、６ａ，６ｂはポリシリコン酸化層、２０はｎ＋層、３０はｎ− 層、４０はボディｐ層、５０はｐ＋ 層、６０ａ，６０ｂはソース層、７０ａ，７０ｂはゲート絶縁膜、１００ａ，１００ｂはトレンチ、１１０はソース電極、１２０はドレイン電極である。
この縦型パワーＭＯＳＦＥＴ１は、ドレインとなるｎ＋層２０およびｎ− 層３０上にボディｐ層４０が形成され、このボディｐ層４０の表面部分にはｐ＋ 層５０が形成されている。
また、所定位置に設けられたトレンチ１００ａ，１００ｂの内壁面にはゲート絶縁膜７０ａ，７０ｂが形成され、トレンチ内部にはポリシリコン膜からなるゲート電極層３ａ，３ｂが形成され、ゲート電極層３ａ，３ｂの上面はキャップ酸化層２ａ，２ｂで覆われている。
キャップ酸化層２ａ，２ｂは、ＮＳＧ層(Nondoped silica Glass）５ａ，５ｂとポリシリコン酸化層６ａ，６ｂとの積層体である。尚、ＮＳＧ層(Nondoped silica Glass）５ａ，５ｂに代えてノンドープのＨＴＯ層(High temperature Oxide)であってもよい。
ここで、トレンチ内部を充填するポリシリコン膜は、ゲート電極層３ａ，３ｂの抵抗（ゲート抵抗）を低減させるために、比較的高い所定濃度のｎ型不純物（例えば、リン（Ｐ））が導入されたポリシリコン膜を用いる。
これに対して、キャップ酸化層２ａ，２ｂの不純物濃度は、ゲート電極層３ａ，３ｂの不純物濃度よりも低い不純物濃度とする。この理由は、キャップ酸化層２ａ，２ｂの不純物が拡散してチャネル領域まで達し、ソース−ドレイン間をショートさせることを防止するためである。
キャップ酸化層２ａ，２ｂの不純物濃度は、少なくともゲート電極層３ａ、３ｂの不純物濃度の１００分の１以下にする。
例えば、ゲート電極層３ａ、３ｂの不純物濃度が1Ｅ１６ａｔｍｓ／ｃｍ３の場合、キャップ酸化層２ａ，２ｂの不純物濃度は1Ｅ１４ａｔｍｓ／ｃｍ3以下とする。
また、キャップ酸化層２ａ，２ｂ上面はトレンチ開口より高く、下面はトレンチ開口よりも低い位置にある。
また、ボディｐ層４０の表面部分において、ゲート絶縁膜７０ａ，７０ｂに接してソース層６０ａ，６０ｂが形成されており、ボディｐ層４０のゲート絶縁膜７０ａ，７０ｂに接する領域がチャネル領域となる。
また、基板表面にはソース電極１１０がｐ＋ 層５０ならびにソース層６０ａ，６０ｂに接して形成され、基板裏面にはドレイン電極１２０が形成されている。
このような構造をもつ縦型パワーＭＯＳＦＥＴ１では、ゲート電極層３ａ，３ｂとソース電極１１０との絶縁をキャップ酸化層２ａ，２ｂで確保する構造となっている。また、ソースコンタクト用のトレンチを設けずに基板表面でソースコンタクトするためセルシュリンクに好適である。
また、キャップ酸化層２ａ，２ｂの不純物濃度がゲート電極層３ａ，３ｂの不純物濃度の少なくとも１００分の１以下の低濃度であるため、工程中での熱処理時に、キャップ酸化層２ａ，２ｂの不純物が基板表面から拡散し、ソース層６０ａ，６０ｂを経由してチャネル領域まで達し、ソース−ドレイン間をショートさせる心配がない。
また、キャップ酸化層２ａ，２ｂがＮＳＧ層５ａ，５ｂとポリシリコン酸化層６ａ，６ｂとの積層体からなるため、下層のＮＳＧ層５ａ，５ｂがゲート電極層３ａ，３ｂの不純物がポリシリコン酸化層６ａ，６ｂに拡散することを抑制する。
次に、上記のような縦型パワーＭＯＳＦＥＴ１の製造方法を図２〜図５を参照して説明する。
尚、図２〜図５は、縦型パワーＭＯＳＦＥＴ１の製造方法のうち、本発明に係わるトレンチ形成工程〜キャップ酸化層形成工程を示す各工程完了毎のデバイス断面図である。それ以外の工程は前述の従来の製造方法と同様であるため説明を省略する。また、図６〜図８と同一部分には同一符号を付す。
まず、図２（ａ）に示すように、基板表面に形成されたシリコン窒化膜（Ｓｉ３Ｎ４）からなるトレンチマスク１５０をマスクとしてＲＩＥにより、ｎ−層３０に達するトレンチ１００ａ，１００ｂを形成する。その後、内壁面に熱処理により、ゲート絶縁膜７０ａ，７０ｂを形成する。このときの熱処理によって、ソース層の第１の部分６１ａ，６１ｂは外側に広がる。
次に、図２（ｂ）に示すように、トレンチマスク１５０を残したまま、トレンチ内部および基板表面上に所定の高濃度のｎ型不純物を導入した第１のポリシリコン膜４（例えば、リン（Ｐ）、1Ｅ１６ａｔｍｓ／ｃｍ３）をＣＶＤ法で堆積する。
第１のポリシリコン膜４に不純物を導入するのはゲート抵抗を低減させるためである。尚、第１のポリシリコン膜４への不純物導入方法は、ノンドープポリシリコン膜形成後、リン拡散する方法であってもよく、イオン注入する方法であってもよい。
次に、図３（ｃ）に示すように、ＲＩＥにより第１のポリシリコン膜の不要部分を除去（エッチバック）する。
このとき、トレンチマスク１５０上に第１のポリシリコン膜が残存しないようオーバーエッチングするため、トレンチ上部はまだ凹んだ状態となる。このエッチバック量を制御して、所定の凹み深さおよび所定厚さの第１のポリシリコン膜を得る。
これにより、上面がトレンチ開口よりも低い位置にある第１のポリシリコン膜からなるゲート電極層３ａ，３ｂが形成される。
ここで、ゲート電極層３ａ，３ｂ上面はソース層の第１の部分６１ａ，６１ｂ下面よりも高い位置に設定され、チャネル領域が正常に形成されるようになっている。
次に、図３（ｄ）に示すように、トレンチマスク１５０を残したまま、トレンチ内部および基板表面上に、第２の絶縁膜としてのＮＳＧ膜５（例えば、１０００Å程度）をＣＶＤ法で堆積する。
ここで、ＮＳＧ膜５は薄いため、トレンチ１００ａ，１００ｂ上部はまだ凹んだ状態となる。
次に、図４（ｅ）に示すように、トレンチ内部および基板表面にノンドープの第２のポリシリコン膜６をＣＶＤ法で堆積する。
尚、上記では第２のポリシリコン膜６にノンドープポリシリコン膜を用いたが、第２のポリシリコン膜６の不純物濃度は、少なくともゲート電極層３ａ，３ｂの不純物濃度の１００分の１以下であればよい。
次に、図４（ｆ）に示すように、ＲＩＥにより第２のポリシリコン膜６の不要部分を除去（エッチバック）する。
このとき、基板表面のＮＳＧ膜５上に第２のポリシリコン膜６が残存しないようにオーバーエッチングするため、トレンチ内部に形成された第２のポリシリコン膜６上面は、基板表面のＮＳＧ膜５表面よりも低くなるが、エッチバック量を制御してトレンチ開口よりも高くなるようにする。
このようにするとトレンチ開口より突出した厚いキャップ酸化膜が得られ、ゲート電極層３ａ，３ｂを絶縁性よく被覆でき好適である。
次に、図５（ｇ）に示すように、先ず、基板表面のＮＳＧ膜をフッ酸（ＨＦ）で除去してトレンチ内部にＮＳＧ層５ａ，５ｂを形成する。このときポリシリコンはフッ酸（ＨＦ）で除去されないため、第２のポリシリコン膜はトレンチ内部に残存する。その後、その第２のポリシリコン膜を熱酸化させて、ポリシリコン酸化層６ａ，６ｂを形成する。その後、ホットリン酸でトレンチマスクを除去する。
これにより、ゲート電極層３ａ，３ｂの上面は、ＮＳＧ層５ａ，５ｂと第２のポリシリコン酸化層６ａ，６ｂとの積層体からなるキャップ絶縁層としてのキャップ酸化層２ａ，２ｂで被覆された格好となる。
ここで、キャップ酸化層２ａ，２ｂはノンドープ状態であり、次工程以降の不純物導入時には、キャップ酸化層２ａ，２ｂをレジストマスク等で被覆して不純物導入する。これにより、ノンドープ状態を維持する。
以上のようにすると、工程中の熱処理時に、キャップ酸化層２ａ，２ｂの不純物が基板表面から拡散し、ソース層を経由してチャネル領域まで達し、ソース−ドレイン間をショートさせる心配がない。
また、ゲート電極層３ａ，３ｂの厚さは第１のポリシリコン膜４のエッチバック量で決定され、ＮＳＧ層５ａ，５ｂを介して形成された第２のポリシリコン膜６の熱酸化量の影響を受けることがないため、所定厚さのゲート電極層３ａ，３ｂが確実に安定して得られる。
本発明は、トレンチゲート構造を有する半導体装置において、キャップ絶縁層の不純物が拡散してチャネル領域まで達し、ソース−ドレイン間をショートさせるおそれがなく、かつ、キャップ絶縁層厚さの変化の影響を受けることなく、所定厚さのゲート電極層が確実に安定して得られる半導体装置およびその製造方法に適用できる。
１ 本発明の縦型ＭＯＳＦＥＴ
２ａ，２ｂ，９０ａ，９０ｂ キャップ酸化層
３ａ，３ｂ，８０ａ，８０ｂ ゲート電極層
４ 第１のポリシリコン膜
５ ＮＳＧ膜
５ａ，５ｂ ＮＳＧ層
６ 第２のポリシリコン膜
６ａ，６ｂ 第２のポリシリコン酸化層
２０ ｎ＋層
３０ ｎ− 層
４０ ボディｐ層
５０ ｐ＋ 層
６０ａ，６０ｂ ソース層
６１ａ，６１ｂ 第１の部分
６２ 第２の部分
７０ａ，７０ｂ ゲート絶縁膜
１００ａ，１００ｂ トレンチ
１１０ ソース電極
１２０ ドレイン電極
１５０ トレンチマスク
２ａ，２ｂ，９０ａ，９０ｂ キャップ酸化層
３ａ，３ｂ，８０ａ，８０ｂ ゲート電極層
４ 第１のポリシリコン膜
５ ＮＳＧ膜
５ａ，５ｂ ＮＳＧ層
６ 第２のポリシリコン膜
６ａ，６ｂ 第２のポリシリコン酸化層
２０ ｎ＋層
３０ ｎ− 層
４０ ボディｐ層
５０ ｐ＋ 層
６０ａ，６０ｂ ソース層
６１ａ，６１ｂ 第１の部分
６２ 第２の部分
７０ａ，７０ｂ ゲート絶縁膜
１００ａ，１００ｂ トレンチ
１１０ ソース電極
１２０ ドレイン電極
１５０ トレンチマスク
Claims (13)
- トレンチゲート構造を有する半導体装置において、
前記トレンチ内部に形成された所定の不純物濃度を有するゲート電極層と、
前記ゲート電極層を絶縁被覆し、前記ゲート電極層の不純物濃度よりも低い不純物濃度であるキャップ絶縁層と、を有することを特徴とする半導体装置。 - 前記ゲート電極層は、ポリシリコン膜からなることを特徴とする請求項１に記載の半導体装置。
- 前記キャップ絶縁層は、ＮＳＧ層またはＨＴＯ層と、ポリシリコン酸化膜との積層体からなることを特徴とする請求項１または２に記載の半導体装置。
- 前記キャップ絶縁層の不純物濃度は、前記ゲート電極層の不純物濃度の１００分の１以下であることを特徴とする請求項１から３のいずれかに記載の半導体装置。
- 縦型ＭＯＳＦＥＴとして構成された請求項１から４のいずれかに記載の半導体装置。
- トレンチゲート構造を有する半導体装置の製造方法であって、
半導体基板に形成されたトレンチの内壁面にゲート絶縁膜を形成する工程と、
その上面が前記トレンチ開口よりも低い位置となるように前記トレンチ内に所定の不純物濃度を有する第１の導電膜からなるゲート電極層を形成する工程と、
前記トレンチ内部に第２の絶縁膜を形成する工程と、
前記トレンチ内部および基板表面に前記第１の導電膜の不純物濃度よりも低い不純物濃度を有する第２の導電膜を形成する工程と、を備えた半導体装置の製造方法。 - トレンチゲート構造を有する半導体装置の製造方法であって、
半導体基板上に形成されたトレンチマスクをマスクとして、トレンチを形成後、前記トレンチ内壁面にゲート絶縁膜を形成する工程と、
前記トレンチマスクを残したまま、前記トレンチ内部および基板表面上に所定の不純物濃度を有する第１の導電膜を形成する工程と、
前記第１の導電膜の不要部分をエッチング除去し、その上面が前記トレンチ開口よりも低い位置にあるゲート電極層を形成する工程と、
前記トレンチマスクを残したまま、前記トレンチ内部および基板表面上に、第２の絶縁膜としてのＮＳＧ膜またはＨＴＯ膜を形成する工程と、
前記トレンチ内部および基板表面に前記第１の導電膜の不純物濃度よりも低い不純物濃度を有する第２の導電膜を形成する工程と、
前記第２の導電膜の不要部分をエッチング除去し、前記トレンチ内部を前記第２の導電膜で充填する工程と、
基板表面のＮＳＧ膜またはＨＴＯ膜をエッチング除去して前記トレンチ内部にＮＳＧ層またはＨＴＯ層を形成後、前記第２の導電膜を酸化させて第２の導電酸化層を形成し、前記ゲート電極層上にＮＳＧ層またはＨＴＯ層と、第２の導電酸化層との積層体からなるキャップ絶縁層を形成する工程とを備えた半導体装置の製造方法。 - 前記第１の導電膜は、ポリシリコン膜からなることを特徴とする請求項６または７に記載の半導体装置の製造方法。
- 前記第２の導電膜は、ポリシリコン膜からなることを特徴とする請求項６から８のいずれかに記載の半導体装置の製造方法。
- 前記第２の導電膜の不純物濃度は、前記第１の導電膜の不純物濃度の１００分の１以下であることを特徴とする請求項６から９のいずれかに記載の半導体装置の製造方法。
- 前記第２の導電膜は、ノンドープポリシリコン膜からなることを特徴とする請求項９に記載の半導体装置の製造方法。
- 前記第２の導電膜のエッチング除去工程では、前記第２の絶縁膜としてのＮＳＧ膜やＨＴＯ膜を除去しないエッチャントを用いる請求項７から１１のいずれかに記載の半導体装置の製造方法。
- 前記キャップ絶縁層形成後は、前記キャップ絶縁層をマスクで被覆して不純物導入することを特徴とする請求項７から１２のいずれかに記載の半導体装置の製造方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2006287799A JP2008108785A (ja) | 2006-10-23 | 2006-10-23 | 半導体装置およびその製造方法 |
| US11/976,161 US7863679B2 (en) | 2006-10-23 | 2007-10-22 | Semiconductor apparatus and method of manufacturing the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2006287799A JP2008108785A (ja) | 2006-10-23 | 2006-10-23 | 半導体装置およびその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2008108785A true JP2008108785A (ja) | 2008-05-08 |
Family
ID=39317102
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2006287799A Pending JP2008108785A (ja) | 2006-10-23 | 2006-10-23 | 半導体装置およびその製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US7863679B2 (ja) |
| JP (1) | JP2008108785A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010034285A (ja) * | 2008-07-29 | 2010-02-12 | Rohm Co Ltd | トレンチ型半導体素子及びトレンチ型半導体素子の製造方法 |
| WO2011148427A1 (en) * | 2010-05-27 | 2011-12-01 | Fuji Electric Co., Ltd. | Mos-driven semiconductor device and method for manufacturing mos-driven semiconductor device |
| JP2014053633A (ja) * | 2013-10-28 | 2014-03-20 | Rohm Co Ltd | トレンチ型半導体素子の製造方法 |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI550864B (zh) * | 2011-08-09 | 2016-09-21 | 聯華電子股份有限公司 | 溝槽型金屬－氧化物－半導體元件及其製造方法 |
| JP7204544B2 (ja) | 2019-03-14 | 2023-01-16 | 株式会社東芝 | 半導体装置 |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07235676A (ja) * | 1994-02-24 | 1995-09-05 | Mitsubishi Electric Corp | 半導体装置及びその製造方法 |
| JPH11354780A (ja) * | 1998-06-03 | 1999-12-24 | Nissan Motor Co Ltd | 半導体装置及びその製造方法 |
| JP2001085685A (ja) * | 1999-09-13 | 2001-03-30 | Shindengen Electric Mfg Co Ltd | トランジスタ |
| JP2002026323A (ja) * | 2000-06-08 | 2002-01-25 | Siliconix Inc | トレンチ底部に厚いポリシリコン絶縁層を有するトレンチゲート型ｍｉｓデバイスの製造方法 |
| JP2002246596A (ja) * | 2001-02-19 | 2002-08-30 | Hitachi Ltd | 絶縁ゲート型半導体装置及びその製造方法 |
| JP2005109285A (ja) * | 2003-10-01 | 2005-04-21 | Rohm Co Ltd | 半導体デバイス |
| JP2006140263A (ja) * | 2004-11-11 | 2006-06-01 | Sanken Electric Co Ltd | 半導体素子及び半導体素子の製造方法 |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5751024A (en) * | 1995-03-14 | 1998-05-12 | Mitsubishi Denki Kabushiki Kaisha | Insulated gate semiconductor device |
| JP3489358B2 (ja) | 1996-11-18 | 2004-01-19 | 株式会社豊田中央研究所 | 半導体装置の製造方法 |
| US6172398B1 (en) * | 1997-08-11 | 2001-01-09 | Magepower Semiconductor Corp. | Trenched DMOS device provided with body-dopant redistribution-compensation region for preventing punch through and adjusting threshold voltage |
| US6351009B1 (en) * | 1999-03-01 | 2002-02-26 | Fairchild Semiconductor Corporation | MOS-gated device having a buried gate and process for forming same |
| ATE341836T1 (de) * | 2000-05-31 | 2006-10-15 | Matsushita Electric Ind Co Ltd | Misfet |
| JP4892172B2 (ja) * | 2003-08-04 | 2012-03-07 | ルネサスエレクトロニクス株式会社 | 半導体装置およびその製造方法 |
| US6844591B1 (en) * | 2003-09-17 | 2005-01-18 | Micron Technology, Inc. | Method of forming DRAM access transistors |
| US7199419B2 (en) * | 2004-12-13 | 2007-04-03 | Micron Technology, Inc. | Memory structure for reduced floating body effect |
| US9947770B2 (en) * | 2007-04-03 | 2018-04-17 | Vishay-Siliconix | Self-aligned trench MOSFET and method of manufacture |
| US8101500B2 (en) * | 2007-09-27 | 2012-01-24 | Fairchild Semiconductor Corporation | Semiconductor device with (110)-oriented silicon |
-
2006
- 2006-10-23 JP JP2006287799A patent/JP2008108785A/ja active Pending
-
2007
- 2007-10-22 US US11/976,161 patent/US7863679B2/en not_active Expired - Fee Related
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07235676A (ja) * | 1994-02-24 | 1995-09-05 | Mitsubishi Electric Corp | 半導体装置及びその製造方法 |
| JPH11354780A (ja) * | 1998-06-03 | 1999-12-24 | Nissan Motor Co Ltd | 半導体装置及びその製造方法 |
| JP2001085685A (ja) * | 1999-09-13 | 2001-03-30 | Shindengen Electric Mfg Co Ltd | トランジスタ |
| JP2002026323A (ja) * | 2000-06-08 | 2002-01-25 | Siliconix Inc | トレンチ底部に厚いポリシリコン絶縁層を有するトレンチゲート型ｍｉｓデバイスの製造方法 |
| JP2002246596A (ja) * | 2001-02-19 | 2002-08-30 | Hitachi Ltd | 絶縁ゲート型半導体装置及びその製造方法 |
| JP2005109285A (ja) * | 2003-10-01 | 2005-04-21 | Rohm Co Ltd | 半導体デバイス |
| JP2006140263A (ja) * | 2004-11-11 | 2006-06-01 | Sanken Electric Co Ltd | 半導体素子及び半導体素子の製造方法 |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010034285A (ja) * | 2008-07-29 | 2010-02-12 | Rohm Co Ltd | トレンチ型半導体素子及びトレンチ型半導体素子の製造方法 |
| WO2011148427A1 (en) * | 2010-05-27 | 2011-12-01 | Fuji Electric Co., Ltd. | Mos-driven semiconductor device and method for manufacturing mos-driven semiconductor device |
| JP2013524481A (ja) * | 2010-05-27 | 2013-06-17 | 富士電機株式会社 | Ｍｏｓ駆動型半導体装置およびｍｏｓ駆動型半導体装置の製造方法 |
| US9553185B2 (en) | 2010-05-27 | 2017-01-24 | Fuji Electric Co., Ltd. | MOS-driven semiconductor device and method for manufacturing MOS-driven semiconductor device |
| US9818845B2 (en) | 2010-05-27 | 2017-11-14 | Fuji Electric Co., Ltd. | MOS-driven semiconductor device and method for manufacturing MOS-driven semiconductor device |
| JP2014053633A (ja) * | 2013-10-28 | 2014-03-20 | Rohm Co Ltd | トレンチ型半導体素子の製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20080093665A1 (en) | 2008-04-24 |
| US7863679B2 (en) | 2011-01-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5732790B2 (ja) | 炭化珪素半導体装置およびその製造方法 | |
| JPH11340461A (ja) | 半導体装置及びその製造方法 | |
| US8592284B2 (en) | Semiconductor device and manufacturing method thereof | |
| JP2006080177A (ja) | 半導体装置およびその製造方法 | |
| JP2003158178A (ja) | 半導体装置およびその製造方法 | |
| US20050082614A1 (en) | Semiconductor device and fabrication method with etch stop film below active layer | |
| JP2006261161A (ja) | 半導体装置の製造方法 | |
| JP2008108785A (ja) | 半導体装置およびその製造方法 | |
| JP4029283B2 (ja) | 半導体素子の製造方法 | |
| TW201826442A (zh) | 半導體裝置之製造方法 | |
| JP2005019892A (ja) | 半導体装置及びその製造方法 | |
| KR20030072197A (ko) | 반도체장치의 제조방법 | |
| JP2001007196A (ja) | 半導体装置の製造方法 | |
| KR20120053511A (ko) | 트렌치형 디모스 트랜지스터 제조 방법 | |
| JP2006093506A (ja) | 絶縁ゲート型半導体装置およびその製造方法 | |
| JP5428121B2 (ja) | 半導体装置の製造方法 | |
| KR20130023767A (ko) | 싱글사이드콘택을 이용한 반도체장치 제조 방법 | |
| KR101044385B1 (ko) | 반도체 소자의 제조방법 | |
| JP2005311390A (ja) | 半導体装置 | |
| KR100323718B1 (ko) | 반도체 소자의 제조방법 | |
| JP5279222B2 (ja) | 半導体装置の製造方法 | |
| JP2005303247A (ja) | 半導体素子の素子分離膜形成方法 | |
| CN112802751B (zh) | 沟槽型功率器件的制备方法 | |
| JP2009004480A (ja) | 半導体装置の製造方法 | |
| KR101133523B1 (ko) | 반도체 소자의 트랜지스터 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090916 |
|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20100421 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120731 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120807 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20121204 |