JP4029283B2 - 半導体素子の製造方法 - Google Patents
半導体素子の製造方法 Download PDFInfo
- Publication number
- JP4029283B2 JP4029283B2 JP2002380046A JP2002380046A JP4029283B2 JP 4029283 B2 JP4029283 B2 JP 4029283B2 JP 2002380046 A JP2002380046 A JP 2002380046A JP 2002380046 A JP2002380046 A JP 2002380046A JP 4029283 B2 JP4029283 B2 JP 4029283B2
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- film
- forming
- region
- interlayer insulating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 45
- 238000004519 manufacturing process Methods 0.000 title claims description 20
- 239000011229 interlayer Substances 0.000 claims description 39
- 239000010410 layer Substances 0.000 claims description 24
- 239000000758 substrate Substances 0.000 claims description 24
- 238000005530 etching Methods 0.000 claims description 18
- 230000002093 peripheral effect Effects 0.000 claims description 17
- 125000006850 spacer group Chemical group 0.000 claims description 15
- 239000012535 impurity Substances 0.000 claims description 12
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 claims description 9
- 238000003860 storage Methods 0.000 claims description 9
- 150000004767 nitrides Chemical class 0.000 claims description 8
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 5
- 229910021332 silicide Inorganic materials 0.000 claims description 5
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims description 5
- 229910052710 silicon Inorganic materials 0.000 claims description 5
- 239000010703 silicon Substances 0.000 claims description 5
- 239000005380 borophosphosilicate glass Substances 0.000 claims description 4
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 4
- 238000000034 method Methods 0.000 description 27
- 238000009792 diffusion process Methods 0.000 description 3
- 238000002955 isolation Methods 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 1
- 230000003213 activating effect Effects 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 229910000077 silane Inorganic materials 0.000 description 1
- 239000005368 silicate glass Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
- H10B12/48—Data lines or contacts therefor
- H10B12/485—Bit line contacts
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/09—Manufacture or treatment with simultaneous manufacture of the peripheral circuit region and memory cells
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Semiconductor Memories (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、半導体素子の製造方法に関し、より詳しくは半導体基板の周辺回路領域にソース／ドレイン領域を形成する前にセル領域にコンタクトプラグを形成することにより高温工程を可能にし、それによって素子の動作特性及び信頼性を向上させる半導体素子の製造方法に関する。
【０００２】
【従来の技術】
一般に、Ｐ型半導体基板又はＮ型半導体基板に形成されるＰＮ接合は、それぞれＮ型不純物又はＰ型不純物を半導体基板にイオン注入した後、熱処理によって活性化させ拡散領域を形成することによって形成する。
【０００３】
したがって、チャンネルの幅が狭い半導体素子では拡散領域からの側面拡散によるショートチャンネルエフェクトを防ぐために、接合の深さを浅く形成しなければならない。
【０００４】
従来の技術に係る半導体素子の製造方法は次の通りである。
【０００５】
先ず、半導体基板のセル領域及び周辺回路領域に活性領域を画定する素子分離絶縁膜を形成する。
【０００６】
次に、表面全体の上にゲート絶縁膜、ゲート電極用導電層及びマスク絶縁膜の積層構造を形成する。
【０００７】
次に、ゲート電極マスクをエッチングマスクに用いて前記積層構造をエッチングし、ゲート電極、ゲート絶縁膜パターン及びマスク絶縁膜パターンから構成される積層構造を形成する。
【０００８】
次に、表面全体の上に所定の厚さの第１絶縁膜を形成する。このとき、第１絶縁膜は窒化膜で形成されたものである。
【０００９】
次に、以上の過程で形成された構造物の全面に低濃度の不純物をイオン注入し、前記ゲート電極の両側の半導体基板領域にＬＤＤ（Lightly Doped Drain）領域を形成する。
【００１０】
次に、表面全体の上に第２絶縁膜を形成する。このとき、第２絶縁膜はＬＤＤ構造を形成するために窒化膜で形成されたものである。
【００１１】
次に、前記半導体基板の周辺回路領域の第２絶縁膜及び第１絶縁膜をエッチングして、ゲート電極、ゲート絶縁膜パターン及びマスク絶縁膜パターンから構成される積層構造の側壁に、絶縁膜スペーサを形成する。
【００１２】
次に、絶縁膜スペーサの両側の半導体基板領域に高濃度の不純物をイオン注入してソース／ドレイン領域を形成する。このとき、高速ロジック工程の場合、ソース／ドレイン領域にシリサイド膜を形成する。
【００１３】
次に、表面全体の上に第１層間絶縁膜を形成する。
【００１４】
次に、半導体基板のセル領域において、ビットラインコンタクト及び貯蔵電極コンタクトを形成する予定の部分を露出させるコンタクトマスクをエッチングマスクに使用して、第１層間絶縁膜、第２絶縁膜及び第１絶縁膜をエッチングしてコンタクトホールを形成すると共に、ゲート電極、ゲート絶縁膜パターン及びマスク絶縁膜パターンから構成される積層構造の側壁に絶縁膜スペーサを形成する。ここで、絶縁膜スペーサは第１絶縁膜と同じ材質で形成されたものである。
【００１５】
次に、表面全体の上に多結晶シリコン層の導電層を形成する。
【００１６】
次に、導電層及び第１層間絶縁膜をＣＭＰ工程において除去してコンタクトプラグを形成する。
【００１７】
次に、表面全体の上に第２層間絶縁膜を形成する。
【００１８】
最後に、ビットラインコンタクトマスクをエッチングマスクとして使用し、第２層間絶縁膜をエッチングしてビットラインコンタクトホールを形成する。
【００１９】
上記のように、従来の技術による半導体素子の製造方法では、半導体基板の周辺回路領域にソース／ドレイン領域を形成した後、セル領域において、ビットラインコンタクト及び貯蔵電極コンタクトを形成する予定の部分に、ビットラインコンタクト及び貯蔵電極コンタクトに接続されるコンタクトプラグを形成する。しかし、前記ソース／ドレイン領域のコンタクト抵抗を小さくするためには、後続する工程が８００℃以下で行われなければならない制限があり、これにより層間絶縁膜の形成時に埋め込み特性が低下し、コンタクトプラグを形成するための導電層の蒸着温度も制約を受けていた。さらに、セル領域上の第２絶縁膜を全て除去しなければならないために、ゲート電極を取り囲んでいる第１絶縁膜が不均一に損失されてしまっていた。そして、ソース／ドレイン領域の形成後にシリサイド膜を形成する技術が用いられるロジック工程は、コンタクトプラグを形成するための熱工程により特性が低下してＤＲＡＭ技術と高速ロジック（logic）工程を同時に用いることができないという問題点があった。
【００２０】
【発明が解決しようとする課題】
本発明の目的は、上記した従来の技術の問題点を解決するために、半導体基板のセル領域において、ビットラインコンタクト及び貯蔵電極コンタクトを形成する予定の部分にコンタクトプラグを形成した後、周辺回路領域上にソース／ドレイン領域を形成して熱工程による素子の特性の低下を防ぐことができる半導体素子の製造方法を提供することにある。
【００２１】
【課題を解決するための手段】
本発明に係る半導体素子の製造方法は、セル領域及び周辺回路領域を備えた半導体基板、並びに前記セル領域及び前記周辺回路領域の上に形成されたゲート電極によって形成される表面全体に、所定の厚さの第１絶縁膜を形成する工程と、前記ゲート電極の両側の前記半導体基板領域にＬＤＤ領域を形成する工程と、前記第１表面全体の上に第１層間絶縁膜を形成する工程と、コンタクトマスクをエッチングマスクに使用して前記セル領域上の前記第１層間絶縁膜及び前記第１絶縁膜をエッチングし、ビットライン及び貯蔵電極のコンタクトホールを形成し、前記セル領域の上のゲート電極の側壁に第１絶縁膜スペーサを形成する工程と、前記コンタクトホールに導電層を形成する工程と、前記周辺回路領域の上の第１層間絶縁膜を除去する工程と、該第１層間絶縁膜を除去する工程の後に残存する表面全体に第２絶縁膜を形成する工程と、前記第２絶縁膜及び第１絶縁膜を全面エッチングし、前記周辺回路領域の上の前記ゲート電極の側壁に第２絶縁膜スペーサを形成する工程と、前記第２絶縁膜スペーサの両側の前記半導体基板領域に高濃度の不純物をイオン注入してソース／ドレイン領域を形成する工程と、前記ソース／ドレイン領域を形成する工程の後に残存する表面全体に第２層間絶縁膜を形成する工程と、前記第２層間絶縁膜、前記第１層間絶縁膜及び前記導電層を平坦化エッチングしてコンタクトプラグを形成する工程とを含むことを特徴とする。
【００２２】
前記第１絶縁膜は、２０〜４００Åの厚さの窒化膜とすることができる。
【００２３】
また、前記第１層間絶縁膜は、ＢＰＳＧ（Borophospho Silicate Glass）膜、ＴＥＯＳ（Tetraethyl Ortho Silicate）膜、ＨＤＰ（High Density Plasma）酸化膜及びこれらの膜を組合せた膜からなる群の中から選択された１つの膜とすることができる。
【００２４】
また、前記導電層は、Ｎ型不純物がドーピングされた多結晶シリコン層とすることができる。
【００２５】
また、前記導電層は、エピタキシャルシリコン成長膜であってもよい。
【００２６】
また、前記ソース／ドレイン領域を形成する工程は、前記ソース／ドレイン領域の上部にシリサイド膜を形成する工程をさらに含む工程とすることができる。
【００２７】
また、前記第２絶縁膜は、２０〜４００Åの厚さの窒化膜とすることができる。
【００２８】
また、前記第２層間絶縁膜は、ＨＤＰ（High Density Plasma）酸化膜、ＴＥＯＳ（Tetraethyl Ortho Silicate）膜、ＡＰＬ（Advanced Planarization Layer）膜、ＵＳＧ（Undoped Silicate Glass）膜及びこれらの膜を組合せた膜からなる群の中から選択された１つの膜とすることができる。
【００２９】
【発明の実施の形態】
以下、図面を参照して本発明の実施の形態を詳しく説明する。
【００３０】
図１〜図４は、本発明の実施の形態に係る半導体素子の製造方法の工程を説明するための断面図である。
【００３１】
図１に示されているように、半導体基板１１のセル領域（I）及び周辺回路領域（II）に活性領域を画定する素子分離絶縁膜１３を形成する。
【００３２】
次に、表面全体の上にゲート絶縁膜、ゲート電極用導電層、マスク絶縁膜の積層構造を形成した後、ゲート電極マスク（図示省略）をエッチングマスクとして、この積層構造をエッチングしてマスク絶縁膜パターン１９、ゲート電極１７及びゲート絶縁膜パターン１５を形成する。
【００３３】
次に、表面全体の上に第１絶縁膜２１を形成する。このとき、第１絶縁膜２１は窒化膜を用いて２０〜４００Åの厚さに形成するのが好ましい。
【００３４】
次に、ゲート電極１７の両側の半導体基板１１領域に低濃度不純物をイオン注入してＬＤＤ領域１４を形成する。
【００３５】
次に、図２に示されているように、表面全体の上に第１層間絶縁膜２３を形成する。ここで、第１層間絶縁膜２３はＢＰＳＧ膜、ＴＥＯＳ膜、ＨＤＰ酸化膜又はこれらの膜を組合せた膜で形成されたものである。
【００３６】
次に、セル領域（I）において、ビットラインコンタクト及び貯蔵電極コンタクトを形成する予定の部分を露出させるコンタクトマスク（図示省略）をエッチングマスクとして、第１層間絶縁膜２３及び第１絶縁膜２１をエッチングしてコンタクトホール２５を形成すると共に、マスク絶縁膜パターン１９、ゲート電極１７及びゲート絶縁膜パターン１５の側壁に第１絶縁膜スペーサ２２を形成する。
【００３７】
次に、図３に示されているように、セル領域（I）に、コンタクトホール２５を埋め込む導電層２７を形成する。このとき、導電層２７はＮ型不純物がドーピングされた多結晶シリコン層で形成するのが好ましい。
【００３８】
ここで、導電層２７を形成する代りに、セル領域（I）上のコンタクトホール２５に、半導体基板１１の露出部からエピタキシャルシリコン成長膜（epitaxial silicon growth）を形成してもよい。
【００３９】
次に、周辺回路領域（II）を露出させるセルマスク（図示省略）をエッチングマスクとして、周辺回路領域（II）上の第１層間絶縁膜２３を除去する。このとき、この除去工程は乾式エッチング工程又は湿式エッチング工程であるのが好ましく、湿式エッチング工程の場合、ＨＦ又はＢＯＥ（Buffered Oxide Etchant）溶液をエッチング溶液に用いる。
【００４０】
次に、表面全体の上に第２絶縁膜（図示省略）を形成する。このとき、第２絶縁膜はＬＤＤ構造を形成するために窒化膜で形成するのが好ましい。
【００４１】
次に、図４に示されているように、第２絶縁膜及び第１絶縁膜２１を全面エッチングして周辺回路領域（II）上のマスク絶縁膜パターン１９、ゲート電極１７及びゲート絶縁膜パターン１５の側壁に第２絶縁膜スペーサ２９を形成する。
【００４２】
次に、第２絶縁膜スペーサ２９の両側の半導体基板１１領域に高濃度の不純物をイオン注入してソース／ドレイン領域３１を形成する。このとき、高速ロジックの場合、ソース／ドレイン領域３１上にＴｉ又はＣｏを利用してシリサイド膜を形成するのが好ましい。
【００４３】
次に、表面全体の上に第２層間絶縁膜３３を形成する。このとき、第２層間絶縁膜３３はＨＤＰ酸化膜、ＴＥＯＳ膜、ＡＰＬ膜、ＵＳＧ膜又はこれらの膜を組合せた膜で形成するのが好ましい。
【００４４】
次に、第２層間絶縁膜３３、第１層間絶縁膜２３及び導電層２７をＣＭＰ工程で除去してコンタクトプラグ２８を形成する。このＣＭＰ工程はマスク絶縁膜パターン１９を研磨障壁として利用して行われる。
【００４５】
次に、表面全体の上に第３層間絶縁膜３５を形成する。このとき、第３層間絶縁膜３５はシラン（silane）膜、ＵＳＧ膜、ＡＰＬ膜、ＴＥＯＳ膜又はＨＤＰ酸化膜で形成するのが好ましい。ここで、第３層間絶縁膜３５をＨＤＰ酸化膜で形成する場合、ＨＤＰ酸化膜を１０００〜５０００Åの厚さで蒸着した後、２００〜３０００Åを全面エッチング工程で除去する。また、第３層間絶縁膜３５をＡＰＬ膜又はＵＳＧ膜で形成する場合、ＡＰＬ膜又はＵＳＧ膜をそれぞれ１００〜２０００Åの厚さで蒸着する。
【００４６】
最後に、ビットラインコンタクトマスク（図示省略）をエッチングマスクとして使用するエッチング工程によって、ビットラインコンタクトホール３７を形成する。
【００４７】
【発明の効果】
上記のように、本発明に係る半導体素子の製造方法によれば、半導体基板のセル領域において、ビットラインコンタクト及び貯蔵電極コンタクトを形成する予定の部分に、ビットラインコンタクト及び貯蔵電極コンタクトに接続されるコンタクトプラグを形成し、半導体基板の周辺回路領域においてソース／ドレイン領域を形成することにより、高温工程によるエピタキシャルシリコン層を用いて、埋め込み特性に優れコンタクト抵抗の小さいコンタクトプラグを形成することができる。また、それに続くビットラインコンタクトの形成工程において、Ｐ型不純物を追加注入するイオン注入工程を省いて工程を単純化することができ、高速ＭＤＬ（merged ＤＲＡＭ logic）工程に適用して半導体素子の高速化を可能にし、これらによって素子の工程収率及び信頼性を向上させる効果を奏する。
【図面の簡単な説明】
【図１】 本発明に係る半導体素子の製造方法の第１の工程を説明するための断面図である。
【図２】 本発明に係る半導体素子の製造方法の第２の工程を説明するための断面図である。
【図３】 本発明に係る半導体素子の製造方法の第３の工程を説明するための断面図である。
【図４】 本発明に係る半導体素子の製造方法の第４の工程を説明するための断面図である。
【符号の説明】
１１ 半導体基板
１３ 素子分離絶縁膜
１４ ＬＤＤ領域
１５ ゲート絶縁膜パータン
１７ ゲート電極
１９ マスク絶縁膜パターン
２１ 第１絶縁膜
２２ 第１絶縁膜スペーサ
２３ 第１層間絶縁膜
２５ コンタクトホール
２７ 導電層
２８ コンタクトプラグ
２９ 第２絶縁膜スペーサ
３１ ソース／ドレイン領域
３３ 第２層間絶縁膜
３５ 第３層間絶縁膜
３７ ビットラインコンタクトホール
【発明の属する技術分野】
本発明は、半導体素子の製造方法に関し、より詳しくは半導体基板の周辺回路領域にソース／ドレイン領域を形成する前にセル領域にコンタクトプラグを形成することにより高温工程を可能にし、それによって素子の動作特性及び信頼性を向上させる半導体素子の製造方法に関する。
【０００２】
【従来の技術】
一般に、Ｐ型半導体基板又はＮ型半導体基板に形成されるＰＮ接合は、それぞれＮ型不純物又はＰ型不純物を半導体基板にイオン注入した後、熱処理によって活性化させ拡散領域を形成することによって形成する。
【０００３】
したがって、チャンネルの幅が狭い半導体素子では拡散領域からの側面拡散によるショートチャンネルエフェクトを防ぐために、接合の深さを浅く形成しなければならない。
【０００４】
従来の技術に係る半導体素子の製造方法は次の通りである。
【０００５】
先ず、半導体基板のセル領域及び周辺回路領域に活性領域を画定する素子分離絶縁膜を形成する。
【０００６】
次に、表面全体の上にゲート絶縁膜、ゲート電極用導電層及びマスク絶縁膜の積層構造を形成する。
【０００７】
次に、ゲート電極マスクをエッチングマスクに用いて前記積層構造をエッチングし、ゲート電極、ゲート絶縁膜パターン及びマスク絶縁膜パターンから構成される積層構造を形成する。
【０００８】
次に、表面全体の上に所定の厚さの第１絶縁膜を形成する。このとき、第１絶縁膜は窒化膜で形成されたものである。
【０００９】
次に、以上の過程で形成された構造物の全面に低濃度の不純物をイオン注入し、前記ゲート電極の両側の半導体基板領域にＬＤＤ（Lightly Doped Drain）領域を形成する。
【００１０】
次に、表面全体の上に第２絶縁膜を形成する。このとき、第２絶縁膜はＬＤＤ構造を形成するために窒化膜で形成されたものである。
【００１１】
次に、前記半導体基板の周辺回路領域の第２絶縁膜及び第１絶縁膜をエッチングして、ゲート電極、ゲート絶縁膜パターン及びマスク絶縁膜パターンから構成される積層構造の側壁に、絶縁膜スペーサを形成する。
【００１２】
次に、絶縁膜スペーサの両側の半導体基板領域に高濃度の不純物をイオン注入してソース／ドレイン領域を形成する。このとき、高速ロジック工程の場合、ソース／ドレイン領域にシリサイド膜を形成する。
【００１３】
次に、表面全体の上に第１層間絶縁膜を形成する。
【００１４】
次に、半導体基板のセル領域において、ビットラインコンタクト及び貯蔵電極コンタクトを形成する予定の部分を露出させるコンタクトマスクをエッチングマスクに使用して、第１層間絶縁膜、第２絶縁膜及び第１絶縁膜をエッチングしてコンタクトホールを形成すると共に、ゲート電極、ゲート絶縁膜パターン及びマスク絶縁膜パターンから構成される積層構造の側壁に絶縁膜スペーサを形成する。ここで、絶縁膜スペーサは第１絶縁膜と同じ材質で形成されたものである。
【００１５】
次に、表面全体の上に多結晶シリコン層の導電層を形成する。
【００１６】
次に、導電層及び第１層間絶縁膜をＣＭＰ工程において除去してコンタクトプラグを形成する。
【００１７】
次に、表面全体の上に第２層間絶縁膜を形成する。
【００１８】
最後に、ビットラインコンタクトマスクをエッチングマスクとして使用し、第２層間絶縁膜をエッチングしてビットラインコンタクトホールを形成する。
【００１９】
上記のように、従来の技術による半導体素子の製造方法では、半導体基板の周辺回路領域にソース／ドレイン領域を形成した後、セル領域において、ビットラインコンタクト及び貯蔵電極コンタクトを形成する予定の部分に、ビットラインコンタクト及び貯蔵電極コンタクトに接続されるコンタクトプラグを形成する。しかし、前記ソース／ドレイン領域のコンタクト抵抗を小さくするためには、後続する工程が８００℃以下で行われなければならない制限があり、これにより層間絶縁膜の形成時に埋め込み特性が低下し、コンタクトプラグを形成するための導電層の蒸着温度も制約を受けていた。さらに、セル領域上の第２絶縁膜を全て除去しなければならないために、ゲート電極を取り囲んでいる第１絶縁膜が不均一に損失されてしまっていた。そして、ソース／ドレイン領域の形成後にシリサイド膜を形成する技術が用いられるロジック工程は、コンタクトプラグを形成するための熱工程により特性が低下してＤＲＡＭ技術と高速ロジック（logic）工程を同時に用いることができないという問題点があった。
【００２０】
【発明が解決しようとする課題】
本発明の目的は、上記した従来の技術の問題点を解決するために、半導体基板のセル領域において、ビットラインコンタクト及び貯蔵電極コンタクトを形成する予定の部分にコンタクトプラグを形成した後、周辺回路領域上にソース／ドレイン領域を形成して熱工程による素子の特性の低下を防ぐことができる半導体素子の製造方法を提供することにある。
【００２１】
【課題を解決するための手段】
本発明に係る半導体素子の製造方法は、セル領域及び周辺回路領域を備えた半導体基板、並びに前記セル領域及び前記周辺回路領域の上に形成されたゲート電極によって形成される表面全体に、所定の厚さの第１絶縁膜を形成する工程と、前記ゲート電極の両側の前記半導体基板領域にＬＤＤ領域を形成する工程と、前記第１表面全体の上に第１層間絶縁膜を形成する工程と、コンタクトマスクをエッチングマスクに使用して前記セル領域上の前記第１層間絶縁膜及び前記第１絶縁膜をエッチングし、ビットライン及び貯蔵電極のコンタクトホールを形成し、前記セル領域の上のゲート電極の側壁に第１絶縁膜スペーサを形成する工程と、前記コンタクトホールに導電層を形成する工程と、前記周辺回路領域の上の第１層間絶縁膜を除去する工程と、該第１層間絶縁膜を除去する工程の後に残存する表面全体に第２絶縁膜を形成する工程と、前記第２絶縁膜及び第１絶縁膜を全面エッチングし、前記周辺回路領域の上の前記ゲート電極の側壁に第２絶縁膜スペーサを形成する工程と、前記第２絶縁膜スペーサの両側の前記半導体基板領域に高濃度の不純物をイオン注入してソース／ドレイン領域を形成する工程と、前記ソース／ドレイン領域を形成する工程の後に残存する表面全体に第２層間絶縁膜を形成する工程と、前記第２層間絶縁膜、前記第１層間絶縁膜及び前記導電層を平坦化エッチングしてコンタクトプラグを形成する工程とを含むことを特徴とする。
【００２２】
前記第１絶縁膜は、２０〜４００Åの厚さの窒化膜とすることができる。
【００２３】
また、前記第１層間絶縁膜は、ＢＰＳＧ（Borophospho Silicate Glass）膜、ＴＥＯＳ（Tetraethyl Ortho Silicate）膜、ＨＤＰ（High Density Plasma）酸化膜及びこれらの膜を組合せた膜からなる群の中から選択された１つの膜とすることができる。
【００２４】
また、前記導電層は、Ｎ型不純物がドーピングされた多結晶シリコン層とすることができる。
【００２５】
また、前記導電層は、エピタキシャルシリコン成長膜であってもよい。
【００２６】
また、前記ソース／ドレイン領域を形成する工程は、前記ソース／ドレイン領域の上部にシリサイド膜を形成する工程をさらに含む工程とすることができる。
【００２７】
また、前記第２絶縁膜は、２０〜４００Åの厚さの窒化膜とすることができる。
【００２８】
また、前記第２層間絶縁膜は、ＨＤＰ（High Density Plasma）酸化膜、ＴＥＯＳ（Tetraethyl Ortho Silicate）膜、ＡＰＬ（Advanced Planarization Layer）膜、ＵＳＧ（Undoped Silicate Glass）膜及びこれらの膜を組合せた膜からなる群の中から選択された１つの膜とすることができる。
【００２９】
【発明の実施の形態】
以下、図面を参照して本発明の実施の形態を詳しく説明する。
【００３０】
図１〜図４は、本発明の実施の形態に係る半導体素子の製造方法の工程を説明するための断面図である。
【００３１】
図１に示されているように、半導体基板１１のセル領域（I）及び周辺回路領域（II）に活性領域を画定する素子分離絶縁膜１３を形成する。
【００３２】
次に、表面全体の上にゲート絶縁膜、ゲート電極用導電層、マスク絶縁膜の積層構造を形成した後、ゲート電極マスク（図示省略）をエッチングマスクとして、この積層構造をエッチングしてマスク絶縁膜パターン１９、ゲート電極１７及びゲート絶縁膜パターン１５を形成する。
【００３３】
次に、表面全体の上に第１絶縁膜２１を形成する。このとき、第１絶縁膜２１は窒化膜を用いて２０〜４００Åの厚さに形成するのが好ましい。
【００３４】
次に、ゲート電極１７の両側の半導体基板１１領域に低濃度不純物をイオン注入してＬＤＤ領域１４を形成する。
【００３５】
次に、図２に示されているように、表面全体の上に第１層間絶縁膜２３を形成する。ここで、第１層間絶縁膜２３はＢＰＳＧ膜、ＴＥＯＳ膜、ＨＤＰ酸化膜又はこれらの膜を組合せた膜で形成されたものである。
【００３６】
次に、セル領域（I）において、ビットラインコンタクト及び貯蔵電極コンタクトを形成する予定の部分を露出させるコンタクトマスク（図示省略）をエッチングマスクとして、第１層間絶縁膜２３及び第１絶縁膜２１をエッチングしてコンタクトホール２５を形成すると共に、マスク絶縁膜パターン１９、ゲート電極１７及びゲート絶縁膜パターン１５の側壁に第１絶縁膜スペーサ２２を形成する。
【００３７】
次に、図３に示されているように、セル領域（I）に、コンタクトホール２５を埋め込む導電層２７を形成する。このとき、導電層２７はＮ型不純物がドーピングされた多結晶シリコン層で形成するのが好ましい。
【００３８】
ここで、導電層２７を形成する代りに、セル領域（I）上のコンタクトホール２５に、半導体基板１１の露出部からエピタキシャルシリコン成長膜（epitaxial silicon growth）を形成してもよい。
【００３９】
次に、周辺回路領域（II）を露出させるセルマスク（図示省略）をエッチングマスクとして、周辺回路領域（II）上の第１層間絶縁膜２３を除去する。このとき、この除去工程は乾式エッチング工程又は湿式エッチング工程であるのが好ましく、湿式エッチング工程の場合、ＨＦ又はＢＯＥ（Buffered Oxide Etchant）溶液をエッチング溶液に用いる。
【００４０】
次に、表面全体の上に第２絶縁膜（図示省略）を形成する。このとき、第２絶縁膜はＬＤＤ構造を形成するために窒化膜で形成するのが好ましい。
【００４１】
次に、図４に示されているように、第２絶縁膜及び第１絶縁膜２１を全面エッチングして周辺回路領域（II）上のマスク絶縁膜パターン１９、ゲート電極１７及びゲート絶縁膜パターン１５の側壁に第２絶縁膜スペーサ２９を形成する。
【００４２】
次に、第２絶縁膜スペーサ２９の両側の半導体基板１１領域に高濃度の不純物をイオン注入してソース／ドレイン領域３１を形成する。このとき、高速ロジックの場合、ソース／ドレイン領域３１上にＴｉ又はＣｏを利用してシリサイド膜を形成するのが好ましい。
【００４３】
次に、表面全体の上に第２層間絶縁膜３３を形成する。このとき、第２層間絶縁膜３３はＨＤＰ酸化膜、ＴＥＯＳ膜、ＡＰＬ膜、ＵＳＧ膜又はこれらの膜を組合せた膜で形成するのが好ましい。
【００４４】
次に、第２層間絶縁膜３３、第１層間絶縁膜２３及び導電層２７をＣＭＰ工程で除去してコンタクトプラグ２８を形成する。このＣＭＰ工程はマスク絶縁膜パターン１９を研磨障壁として利用して行われる。
【００４５】
次に、表面全体の上に第３層間絶縁膜３５を形成する。このとき、第３層間絶縁膜３５はシラン（silane）膜、ＵＳＧ膜、ＡＰＬ膜、ＴＥＯＳ膜又はＨＤＰ酸化膜で形成するのが好ましい。ここで、第３層間絶縁膜３５をＨＤＰ酸化膜で形成する場合、ＨＤＰ酸化膜を１０００〜５０００Åの厚さで蒸着した後、２００〜３０００Åを全面エッチング工程で除去する。また、第３層間絶縁膜３５をＡＰＬ膜又はＵＳＧ膜で形成する場合、ＡＰＬ膜又はＵＳＧ膜をそれぞれ１００〜２０００Åの厚さで蒸着する。
【００４６】
最後に、ビットラインコンタクトマスク（図示省略）をエッチングマスクとして使用するエッチング工程によって、ビットラインコンタクトホール３７を形成する。
【００４７】
【発明の効果】
上記のように、本発明に係る半導体素子の製造方法によれば、半導体基板のセル領域において、ビットラインコンタクト及び貯蔵電極コンタクトを形成する予定の部分に、ビットラインコンタクト及び貯蔵電極コンタクトに接続されるコンタクトプラグを形成し、半導体基板の周辺回路領域においてソース／ドレイン領域を形成することにより、高温工程によるエピタキシャルシリコン層を用いて、埋め込み特性に優れコンタクト抵抗の小さいコンタクトプラグを形成することができる。また、それに続くビットラインコンタクトの形成工程において、Ｐ型不純物を追加注入するイオン注入工程を省いて工程を単純化することができ、高速ＭＤＬ（merged ＤＲＡＭ logic）工程に適用して半導体素子の高速化を可能にし、これらによって素子の工程収率及び信頼性を向上させる効果を奏する。
【図面の簡単な説明】
【図１】 本発明に係る半導体素子の製造方法の第１の工程を説明するための断面図である。
【図２】 本発明に係る半導体素子の製造方法の第２の工程を説明するための断面図である。
【図３】 本発明に係る半導体素子の製造方法の第３の工程を説明するための断面図である。
【図４】 本発明に係る半導体素子の製造方法の第４の工程を説明するための断面図である。
【符号の説明】
１１ 半導体基板
１３ 素子分離絶縁膜
１４ ＬＤＤ領域
１５ ゲート絶縁膜パータン
１７ ゲート電極
１９ マスク絶縁膜パターン
２１ 第１絶縁膜
２２ 第１絶縁膜スペーサ
２３ 第１層間絶縁膜
２５ コンタクトホール
２７ 導電層
２８ コンタクトプラグ
２９ 第２絶縁膜スペーサ
３１ ソース／ドレイン領域
３３ 第２層間絶縁膜
３５ 第３層間絶縁膜
３７ ビットラインコンタクトホール
Claims (8)
- セル領域及び周辺回路領域を備えた半導体基板、並びに前記セル領域及び前記周辺回路領域の上に形成されたゲート電極によって形成される表面全体に、所定の厚さの第１絶縁膜を形成する工程と、
前記ゲート電極の両側の前記半導体基板領域にＬＤＤ領域を形成する工程と、
該ＬＤＤ領域を形成する工程の後に残存する表面全体の上に第１層間絶縁膜を形成する工程と、
コンタクトマスクをエッチングマスクに使用して前記セル領域上の前記第１層間絶縁膜及び前記第１絶縁膜をエッチングし、ビットライン及び貯蔵電極のコンタクトホールを形成し、前記セル領域の上のゲート電極の側壁に第１絶縁膜スペーサを形成する工程と、
前記コンタクトホールに導電層を形成する工程と、
前記周辺回路領域の上の第１層間絶縁膜を除去する工程と、
該第１層間絶縁膜を除去する工程の後に残存する表面全体に第２絶縁膜を形成する工程と、
前記第２絶縁膜及び第１絶縁膜を全面エッチングし、前記周辺回路領域の上の前記ゲート電極の側壁に第２絶縁膜スペーサを形成する工程と、
前記第２絶縁膜スペーサの両側の前記半導体基板領域に高濃度の不純物をイオン注入してソース／ドレイン領域を形成する工程と、
該ソース／ドレイン領域を形成する工程の後に残存する表面全体に第２層間絶縁膜を形成する工程と、
前記第２層間絶縁膜、前記第１層間絶縁膜及び前記導電層を平坦化エッチングしてコンタクトプラグを形成する工程とを含むことを特徴とする半導体素子の製造方法。 - 前記第１絶縁膜が、２０〜４００Åの厚さの窒化膜であることを特徴とする請求項１に記載の半導体素子の製造方法。
- 前記第１層間絶縁膜が、ＢＰＳＧ膜、ＴＥＯＳ膜、ＨＤＰ酸化膜及びこれらの膜を組合せた膜からなる群の中から選択された１つであることを特徴とする請求項１に記載の半導体素子の製造方法。
- 前記導電層が、Ｎ型不純物がドーピングされた多結晶シリコン層であることを特徴とする請求項１に記載の半導体素子の製造方法。
- 前記導電層が、エピタキシャルシリコン成長膜であることを特徴とする請求項１に記載の半導体素子の製造方法。
- 前記ソース／ドレイン領域を形成する工程が、前記ソース／ドレイン領域の上にシリサイド膜を形成する工程をさらに含むことを特徴とする請求項１に記載の半導体素子の製造方法。
- 前記第２絶縁膜が、２０〜４００Åの厚さの窒化膜であることを特徴とする請求項１に記載の半導体素子の製造方法。
- 前記第２層間絶縁膜が、ＨＤＰ酸化膜、ＴＥＯＳ膜、ＡＰＬ膜、ＵＳＧ膜及びこれらの膜を組合せた膜からなる群の中から選択された１つであることを特徴とする請求項１に記載の半導体素子の製造方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2001-0089164A KR100444306B1 (ko) | 2001-12-31 | 2001-12-31 | 반도체소자의 제조방법 |
| KR2001-089164 | 2001-12-31 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003289112A JP2003289112A (ja) | 2003-10-10 |
| JP4029283B2 true JP4029283B2 (ja) | 2008-01-09 |
Family
ID=19718021
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002380046A Expired - Fee Related JP4029283B2 (ja) | 2001-12-31 | 2002-12-27 | 半導体素子の製造方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US6699746B2 (ja) |
| JP (1) | JP4029283B2 (ja) |
| KR (1) | KR100444306B1 (ja) |
| DE (1) | DE10260753B4 (ja) |
Families Citing this family (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100571658B1 (ko) * | 2003-11-21 | 2006-04-17 | 주식회사 하이닉스반도체 | 반도체소자 제조 방법 |
| DE102004047751B3 (de) * | 2004-09-30 | 2006-05-04 | Infineon Technologies Ag | Verfahren zur Herstellung von Transistorstrukturen für DRAM-Halbleiterbauelemente |
| JP4205734B2 (ja) * | 2006-05-25 | 2009-01-07 | エルピーダメモリ株式会社 | 半導体装置の製造方法 |
| KR100842905B1 (ko) * | 2006-07-21 | 2008-07-02 | 주식회사 하이닉스반도체 | 벌크 실리콘을 이용한 더블 게이트 1-트랜지스터 디램 셀과이를 구비한 디램 소자 및 그의 제조방법 |
| US7668008B2 (en) | 2006-07-21 | 2010-02-23 | Hynix Semiconductor Inc. | 1-transistor type DRAM cell, a DRAM device and manufacturing method therefore, driving circuit for DRAM, and driving method therefor |
| KR100827666B1 (ko) * | 2007-05-08 | 2008-05-07 | 삼성전자주식회사 | 반도체 장치들 및 그의 형성방법들 |
| KR101353346B1 (ko) | 2008-01-21 | 2014-02-17 | 삼성전자주식회사 | 주변 회로 영역의 불순물 영역들에 대한 열적 부담을완화시키는 반도체 소자의 제조 방법 |
| US8232215B2 (en) * | 2009-04-08 | 2012-07-31 | International Business Machines Corporation | Spacer linewidth control |
| JP5578952B2 (ja) * | 2009-08-19 | 2014-08-27 | ルネサスエレクトロニクス株式会社 | 半導体装置及び半導体装置の製造方法 |
| KR101185988B1 (ko) * | 2009-12-30 | 2012-09-25 | 에스케이하이닉스 주식회사 | 반도체 메모리소자의 랜딩플러그컨택 형성방법 |
| US8951907B2 (en) * | 2010-12-14 | 2015-02-10 | GlobalFoundries, Inc. | Semiconductor devices having through-contacts and related fabrication methods |
| US9082630B2 (en) * | 2013-11-08 | 2015-07-14 | Taiwan Semiconductor Manufacturing Co., Ltd. | Semiconductor device and fabricating method thereof |
| CN107123620B (zh) * | 2017-05-10 | 2019-11-26 | 上海格易电子有限公司 | 一种半导体器件及其制备方法 |
| US11315932B2 (en) * | 2020-05-27 | 2022-04-26 | Winbond Electronics Corp. | Memory structure and method for forming the same |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06177349A (ja) * | 1992-12-02 | 1994-06-24 | Matsushita Electric Ind Co Ltd | 高密度ｄｒａｍの製造方法および高密度ｄｒａｍ |
| JP2809183B2 (ja) * | 1996-03-27 | 1998-10-08 | 日本電気株式会社 | 半導体記憶装置の製造方法 |
| KR100258364B1 (ko) * | 1997-12-27 | 2000-06-01 | 김영환 | 반도체 소자의 콘택 제조방법 |
| KR19990065891A (ko) * | 1998-01-19 | 1999-08-05 | 구본준 | 통합 반도체 소자의 제조방법 |
| KR100259075B1 (ko) * | 1998-03-14 | 2000-06-15 | 김영환 | 반도체 소자 및 그의 제조 방법 |
| KR100765682B1 (ko) * | 1998-06-19 | 2007-10-11 | 가부시키가이샤 히타치세이사쿠쇼 | 반도체 장치 및 그 제조 방법 |
| US5895239A (en) * | 1998-09-14 | 1999-04-20 | Vanguard International Semiconductor Corporation | Method for fabricating dynamic random access memory (DRAM) by simultaneous formation of tungsten bit lines and tungsten landing plug contacts |
| KR20000051380A (ko) * | 1999-01-21 | 2000-08-16 | 김영환 | 반도체 메모리 제조방법 |
| KR20000051867A (ko) * | 1999-01-27 | 2000-08-16 | 김영환 | 반도체 메모리 제조방법 |
| KR20000055847A (ko) * | 1999-02-10 | 2000-09-15 | 윤종용 | 반도체 메모리 장치의 제조 방법 |
| US6344389B1 (en) * | 1999-04-19 | 2002-02-05 | International Business Machines Corporation | Self-aligned damascene interconnect |
| KR100318320B1 (ko) * | 1999-05-10 | 2001-12-22 | 김영환 | 반도체장치의 제조방법 |
| KR20010057669A (ko) * | 1999-12-23 | 2001-07-05 | 한신혁 | 적층형 캐패시터를 갖는 반도체 장치의 제조 방법 |
-
2001
- 2001-12-31 KR KR10-2001-0089164A patent/KR100444306B1/ko active IP Right Grant
-
2002
- 2002-12-23 DE DE10260753A patent/DE10260753B4/de not_active Expired - Fee Related
- 2002-12-27 US US10/329,521 patent/US6699746B2/en not_active Expired - Lifetime
- 2002-12-27 JP JP2002380046A patent/JP4029283B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| DE10260753A1 (de) | 2003-07-31 |
| DE10260753B4 (de) | 2010-09-16 |
| KR20030058640A (ko) | 2003-07-07 |
| KR100444306B1 (ko) | 2004-08-16 |
| JP2003289112A (ja) | 2003-10-10 |
| US20030124776A1 (en) | 2003-07-03 |
| US6699746B2 (en) | 2004-03-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6649490B1 (en) | Methods for forming integrated circuit devices through selective etching of an insulation layer to increase the self-aligned contact area adjacent a semiconductor region and integrated circuit devices formed thereby | |
| KR100414220B1 (ko) | 공유 콘택을 가지는 반도체 장치 및 그 제조 방법 | |
| JP4987918B2 (ja) | 不揮発性半導体記憶装置および不揮発性半導体記憶装置の製造方法 | |
| KR20120036185A (ko) | 반도체 소자 및 그 제조 방법 | |
| JP4029283B2 (ja) | 半導体素子の製造方法 | |
| JP2006245578A (ja) | 半導体装置の製造方法 | |
| US7649218B2 (en) | Lateral MOS transistor and method for manufacturing thereof | |
| US6130121A (en) | Method for fabricating a transistor | |
| KR100304503B1 (ko) | 반도체장치의 제조방법 | |
| US20090140332A1 (en) | Semiconductor device and method of fabricating the same | |
| KR100259075B1 (ko) | 반도체 소자 및 그의 제조 방법 | |
| KR20100088350A (ko) | 반도체 장치의 제조 방법 | |
| KR20020007866A (ko) | 반도체 소자의 제조방법 | |
| KR100579850B1 (ko) | 모스 전계효과 트랜지스터의 제조 방법 | |
| KR100394524B1 (ko) | 반도체소자의 제조방법 | |
| KR100591172B1 (ko) | 모스 트랜지스터의 제조 방법 | |
| KR100707538B1 (ko) | 반도체 소자의 제조방법 | |
| KR101592505B1 (ko) | 반도체 메모리 소자 및 이의 제조 방법 | |
| JP2010067683A (ja) | 半導体装置およびその製造方法 | |
| KR100770455B1 (ko) | 반도체소자의 제조방법 | |
| KR100589498B1 (ko) | 반도체 소자 및 그의 제조방법 | |
| KR100262012B1 (ko) | 반도체장치의 제조 방법 | |
| JP2004327702A (ja) | 半導体集積回路及びその製造方法 | |
| KR20020010793A (ko) | 반도체소자의 제조방법 | |
| KR20010011651A (ko) | 반도체장치의 콘택 형성방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040525 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070907 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070912 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20071002 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4029283 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101026 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111026 Year of fee payment: 4 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111026 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121026 Year of fee payment: 5 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121026 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131026 Year of fee payment: 6 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |