KR100707538B1 - 반도체 소자의 제조방법 - Google Patents

Abstract

본 발명은 게이트 라인 사이의 간격을 극대화시키어 층간 절연막 형성시 보이드의 발생을 방지하도록 한 반도체 소자의 제조방법에 관한 것으로서, 반도체 기판상에 게이트 절연막을 개재하여 일정한 간격을 갖는 복수개의 게이트 전극을 형성하는 단계와, 상기 각 게이트 전극의 상부 및 측면에 게이트 캡 절연막 및 절연막 측벽을 형성하는 단계와, 상기 각 게이트 전극 양측의 반도체 기판 표면내에 소오스/드레인 불순물 영역을 형성하는 단계와, 상기 반도체 기판에 산화공정을 실시하여 상기 게이트 전극 사이의 반도체 기판 표면에 산화막을 형성하는 단계와, 상기 산화막을 포함한 반도체 기판의 전면에 질화막 및 층간 절연막을 차례로 형성하는 단계와, 상기 층간 절연막 및 질화막 그리고 산화막을 선택적으로 제거하여 콘택홀을 형성하는 단계와, 상기 콘택홀 내부에 전도성 플러그를 형성하는 단계를 포함하여 형성함을 특징으로 한다.

게이트 라인

Description

반도체 소자의 제조방법{method for manufacturing of semiconductor device}

도 1a 내지 도 1e는 종래의 반도체 소자의 제조방법을 나타낸 공정단면도

도 2a 내지 도 2e는 본 발명에 의한 반도체 소자의 제조방법을 나타낸 공정단면도

도면의 주요 부분에 대한 부호의 설명

31 : 반도체 기판 32 : 소자 격리막

33 : 게이트 산화막 34 : 게이트 전극

35 : 게이트 캡 절연막 36 : LDD 영역

37 : 절연막 측벽 38 : 소오스/드레인 불순물 영역

39 : 산화막 40 : 질화막

41 : 층간 절연막 42 : 폴리 실리콘 플러그

본 발명은 반도체 소자의 제조방법에 관한 것으로, 특히 고집적 소자의 셀 제조를 용이하게 하도록 한 반도체 소자의 제조방법에 관한 것이다.

일반적으로 반도체 소자의 제조상 고집적 소자가 됨에 따라 셀에서의 게이트 라인간의 간격을 얼마나 넓게 하느냐는 매우 중요한 요소이다. 게이트 라인 사이에 데이터 라인과 접촉창 및 캐패시터와의 접촉창이 형성된다.

따라서 접촉창을 조금이라도 넓게 하는 것이 접촉창의 접촉 저항을 낮추고 게이트 라인 사이의 골에 절연막을 쉽게 채울 수 있는 특성을 확보하고자 노력하고 있다.

이하, 첨부된 도면을 참고하여 종래의 반도체 소자의 제조방법을 설명하면 다음과 같다.

도 1a 내지 도 1e는 종래의 반도체 소자의 제조방법을 나타낸 공정단면도이다.

도 1a에 도시한 바와 같이, 액티브 영역과 필드 영역으로 정의된 반도체 기판(11)의 필드 영역에 STI(Shallow Trench Isolation) 구조를 갖는 소자 격리막(12)을 형성한다.

이어, 상기 반도체 기판(11)의 액티브 영역에 게이트 절연막(13)을 개재하여 일정한 간격을 갖는 게이트 전극(14)을 형성한다.

여기서 상기 게이트 전극(14)은 폴리 실리콘막(14a)과 텅스텐 실리사이드(WSix)막(14b)으로 이루어져 있고, 상기 게이트 전극(14)의 상부에는 게이트 캡 절연막(15)이 형성되어 있다.

그리고 상기 게이트 전극(14)을 마스크로 이용하여 상기 반도체 기판(11)에 저농도 불순물 이온을 주입하여 상기 게이트 전극(14) 양측의 반도체 기판(11) 표 면내에 LDD(Lightly Doped Drain) 영역(16)을 형성한다.

도 1b에 도시한 바와 같이, 상기 게이트 전극(14)을 포함한 반도체 기판(11)의 전면에 절연막을 형성한 후 에치백 공정을 실하여 상기 게이트 전극(14)의 양측면에 절연막 측벽(17)을 형성한다.

이어, 상기 절연막 측벽(17)과 게이트 전극(14)을 마스크로 이용하여 반도체 기판(11)의 전면에 소오스/드레인용 고농도 불순물 이온을 주입하여 상기 LDD 영역(16)과 연결되는 소오스/드레인 불순물 영역(18)을 형성한다.

도 1c에 도시한 바와 같이, 상기 게이트 전극(14)을 포함한 반도체 기판(11)의 전면에 완충 절연막으로 산화막(19)과 질화막(20)을 차례로 적층하여 형성한다.

도 1d에 도시한 바와 같이, 상기 질화막(20)상에 고농도의 보론과 인이 함유된 BPSG(Boron Phosphorus Silicate Glass)막을 사용하여 층간 절연막(21)을 형성한다.

여기서 상기 층간 절연막(21)으로 사용되는 BPSG막은 보론과 인이 반도체 기판(11)으로 확산하여 반도체 기판(11)의 극성에 영향을 주어 소자의 특성을 변화시키는 문제가 있어 이의 제어를 위해 완충 절연막으로 질화막(20)이나 두꺼운 비도핑 산화막을 사용하여 BPSG막으로부터의 보론과 인의 확산을 제어한다.

그러나 상기 질화막(20)으로 완충 절연막으로 사용하는 경우 반도체 기판(11)에 응력이 야기되어 소자의 결함을 유발할 수 있기 때문에 하지에 얇은 산화막(19)을 입혀주어야 한다.

반면에 산화막(19)만을 완충 절연막으로 사용하는 경우 매우 두꺼운층을 형 성하여야 보론과 인의 확산을 제어할 수 있다.

도 1e에 도시한 바와 같이, 상기 게이트 전극(14) 사이의 반도체 기판(11) 표면이 소정부분 노출되도록 상기 층간 절연막(21)과 완충 절연막으로 사용된 질화막(20) 및 산화막(19)을 선택적으로 제거하여 콘택홀을 형성한다.

이어, 상기 콘택홀을 포함한 반도체 기판(11)의 전면에 폴리 실리콘막을 형성한 후, 에치백(Etch Back)이나 CMP 공정을 통해 평탄화하여 상기 콘택홀내부에 폴리 실리콘 플러그(22)를 형성한다.

그러나 상기와 같은 종래의 반도체 소자의 제조방법에 있어서 다음과 같은 문제점이 있었다.

즉, 완충 절연막(산화막 + 질화막 또는 두꺼운 산화막)에 의해 게이트 라인 사이의 간격이 좁아져 층간 절연막 형성시 좁은 게이트 라인 사이에 층간 절연막이 제대로 채워지지 않아 보이드(Void)가 발생한다.

본 발명은 상기와 같은 종래의 문제점을 해결하기 위해 안출한 것으로 게이트 라인 사이의 간격을 극대화시키어 층간 절연막 형성시 보이드의 발생을 방지하도록 한 반도체 소자의 제조방법을 제공하는데 그 목적이 있다.

상기와 같은 목적을 달성하기 위한 본 발명에 의한 반도체 소자의 제조방법은 반도체 기판상에 게이트 절연막을 개재하여 일정한 간격을 갖는 복수개의 게이트 전극을 형성하는 단계와, 상기 각 게이트 전극의 상부 및 측면에 게이트 캡 절 연막 및 절연막 측벽을 형성하는 단계와, 상기 각 게이트 전극 양측의 반도체 기판 표면내에 소오스/드레인 불순물 영역을 형성하는 단계와, 상기 반도체 기판에 산화공정을 실시하여 상기 게이트 전극 사이의 반도체 기판 표면에 산화막을 형성하는 단계와, 상기 산화막을 포함한 반도체 기판의 전면에 질화막 및 층간 절연막을 차례로 형성하는 단계와, 상기 층간 절연막 및 질화막 그리고 산화막을 선택적으로 제거하여 콘택홀을 형성하는 단계와, 상기 콘택홀 내부에 전도성 플러그를 형성하는 단계를 포함하여 형성함을 특징으로 한다.

이하, 첨부된 도면을 참고하여 본 발명에 의한 반도체 소자의 제조방법을 상세히 설명하면 다음과 같다.

도 2a 내지 도 2e는 본 발명에 의한 반도체 소자의 제조방법을 나타낸 공정단면도이다.

도 2a에 도시한 바와 같이, 액티브 영역과 필드 영역으로 정의된 반도체 기판(31)의 필드 영역에 STI(Shallow Trench Isolation) 구조를 갖는 소자 격리막(32)을 형성한다.

이어, 상기 반도체 기판(31)의 액티브 영역에 게이트 절연막(33)을 개재하여 일정한 간격을 갖는 게이트 전극(34)을 형성한다.

여기서 상기 게이트 전극(34)은 폴리 실리콘막(34a)과 텅스텐 실리사이드(WSix)막(34b)으로 이루어져 있고, 상기 게이트 전극(34)의 상부에는 게이트 캡 절연막(35)이 형성되어 있다.

그리고 상기 게이트 전극(34)을 마스크로 이용하여 상기 반도체 기판(31)에 저농도 불순물 이온을 주입하여 상기 게이트 전극(34) 양측의 반도체 기판(31) 표면내에 LDD(Lightly Doped Drain) 영역(36)을 형성한다.

도 2b에 도시한 바와 같이, 상기 게이트 전극(34)을 포함한 반도체 기판(31)의 전면에 절연막을 형성한 후 에치백 공정을 실하여 상기 게이트 전극(34)의 양측면에 절연막 측벽(37)을 형성한다.

이어, 상기 절연막 측벽(37)과 게이트 전극(34)을 마스크로 이용하여 반도체 기판(31)의 전면에 소오스/드레인용 고농도 불순물 이온을 주입하여 상기 LDD 영역(36)과 연결되는 소오스/드레인 불순물 영역(38)을 형성한다.

도 2c에 도시한 바와 같이, 상기 반도체 기판(31)에 산화공정을 실시하여 상기 노출된 반도체 기판(31)의 표면에 완충용 산화막(39)을 형성하고, 상기 산화막(39)을 포함한 반도체 기판(31)의 전면에 확산 방지용 질화막(40)을 형성한다.

여기서 상기 산화 공정은 20 ~ 80Å 두께의 산화막(39)을 성장시키는 공정으로 약 800℃에서 진행하고, 상기 질화막(40)은 80 ~ 150Å 두께로 형성한다.

도 2d에 도시한 바와 같이, 상기 질화막(40)상에 고농도의 보론과 인이 함유된 BPSG막을 사용하여 층간 절연막(41)을 형성한다.

도 2e에 도시한 바와 같이, 상기 게이트 전극(34) 사이의 반도체 기판(31) 표면이 소정부분 노출되도록 상기 층간 절연막(41)과 완충 절연막으로 사용된 질화막(40) 및 산화막(39)을 선택적으로 제거하여 콘택홀을 형성한다.

이어, 상기 콘택홀을 포함한 반도체 기판(31)의 전면에 폴리 실리콘막을 형 성한 후, 에치백(Etch Back)이나 CMP 공정을 통해 평탄화하여 상기 콘택홀 내부에 폴리 실리콘 플러그(42)를 형성한다.

이상에서 설명한 바와 같이 본 발명에 의한 반도체 소자의 제조방법은 다음과 같은 효과가 있다.

첫째, 열산화 공정으로 산화막을 형성함으로서 완충 절연막 형성시 게이트 라인 사이의 간격을 넓게 하여 층간 절연막 형성시 보이드의 발생을 방지할 수 있다.

둘째, 층간 절연막내의 도핑 물질의 확산을 제어할 수 있도록 하여 소자 특성의 변동이 없고 질화막과 같은 물질의 응력에 대한 기판 결함 발생을 방지할 수 있다.

Claims (3)

1. 반도체 기판상에 게이트 절연막을 개재하여 일정한 간격을 갖는 복수개의 게이트 전극을 형성하는 단계;

   상기 게이트 전극의 상부 및 측면에 게이트 캡 절연막 및 절연막 측벽을 각각 형성하는 단계;

   상기 각 게이트 전극 양측의 반도체 기판 표면내에 소오스/드레인 불순물 영역을 형성하는 단계;

   상기 반도체 기판에 산화공정을 실시하여 상기 게이트 전극 사이의 반도체 기판 표면에 산화막을 형성하는 단계;

   상기 산화막을 포함한 반도체 기판의 전면에 질화막 및 층간 절연막을 차례로 형성하는 단계;

   상기 층간 절연막 및 질화막 그리고 산화막을 선택적으로 제거하여 콘택홀을 형성하는 단계;

   상기 콘택홀 내부에 전도성 플러그를 형성하는 단계를 포함하여 형성함을 특징으로 하는 반도체 소자의 제조방법.
2. 제 1 항에 있어서, 상기 산화 공정은 20 ~ 80Å 두께의 산화막을 성장시키는 공정으로 800℃에서 진행하는 것을 특징으로 하는 반도체 소자의 제조방법.
3. 제 1 항에 있어서, 상기 질화막은 80 ~ 150Å 두께로 형성하는 것을 특징으로 하는 반도체 소자의 제조방법.

Images