KR100258364B1 - 반도체 소자의 콘택 제조방법 - Google Patents

반도체 소자의 콘택 제조방법 Download PDF

Info

Publication number
KR100258364B1
KR100258364B1 KR1019970075699A KR19970075699A KR100258364B1 KR 100258364 B1 KR100258364 B1 KR 100258364B1 KR 1019970075699 A KR1019970075699 A KR 1019970075699A KR 19970075699 A KR19970075699 A KR 19970075699A KR 100258364 B1 KR100258364 B1 KR 100258364B1
Authority
KR
South Korea
Prior art keywords
forming
contact
insulating film
bit line
contact plug
Prior art date
Application number
KR1019970075699A
Other languages
English (en)
Other versions
KR19990055744A (ko
Inventor
김대영
Original Assignee
김영환
현대전자산업주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대전자산업주식회사 filed Critical 김영환
Priority to KR1019970075699A priority Critical patent/KR100258364B1/ko
Priority to US09/220,702 priority patent/US20020081799A1/en
Priority to JP10370096A priority patent/JPH11251556A/ja
Priority to TW088103078A priority patent/TW409342B/zh
Publication of KR19990055744A publication Critical patent/KR19990055744A/ko
Priority to TW088122397A priority patent/TW425297B/zh
Application granted granted Critical
Publication of KR100258364B1 publication Critical patent/KR100258364B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/105—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including field-effect components
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/40—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/09—Manufacture or treatment with simultaneous manufacture of the peripheral circuit region and memory cells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/40—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region
    • H10B41/42—Simultaneous manufacture of periphery and memory cells
    • H10B41/49—Simultaneous manufacture of periphery and memory cells comprising different types of peripheral transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
    • H10B12/0335—Making a connection between the transistor and the capacitor, e.g. plug
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/05—Making the transistor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/48—Data lines or contacts therefor
    • H10B12/485—Bit line contacts

Abstract

본 발명은 반도체소자의 콘택 제조방법에 관한 것으로, 게이트전극의 상부에 마스크 절연막 패턴이 적층되어 있는 구조로 형성하고, 비트라인 콘택 및 전하저장전극 콘택으로 예정되는 부분에 반도체기판과 접촉되는 비트라인 콘택 플러그 및 전하저장전극 콘택 플러그를 형성하여 상기 비트라인 콘택 플러그 및 전하저장전극 콘택 플러그와 접촉하는 비트라인 콘택 및 전하저장전극 콘택을 형성함으로써 좁은 면적 내의 인접한 워드라인과 공정 마진을 확보하고 정션 누설전류를 감소시키며, 그에 따른 반도체소자의 고집적화를 가능하게 하는 기술이다.

Description

반도체소자의 콘택 제조방법
본 발명은 반도체소자의 콘택 제조방법에 관한 것으로, 특히 고집적 소자의 제조 공정시 전하저장전극 콘택과 비트라인 콘택 형성시 반도체기판에 접촉되는 전하저장전극 콘택 플러그 및 비트라인 콘택 플러그를 형성한 다음, 상기 전하저장전극 콘택 플러그 및 비트라인 콘택 플러그와 접촉되는 전하저장전극 콘택 및 비트라인 콘택을 형성함으로써 좁은 면적내에서 인접층과의 공정 마진을 확보하고, 정션 누설전류가 적은 콘택을 형성하며, 그에 따른 반도체소자의 고집적화를 가능하게 하는 기술에 관한 것이다.
최근의 반도체 장치의 고집적화 추세는 미세 패턴 형성 기술의 발전에 큰 영향을 받고 있으며, 반도체 장치의 제조 공정 중에서 식각 또는 이온주입 공정 등의 마스크로 매우 폭 넓게 사용되는 감광막 패턴의 미세화가 필수 요건이다.
상기 감광막 패턴의 분해능(R)은 축소노광장치의 광원의 파장(λ) 및 공정 변수(k)에 비례하고, 노광 장치의 렌즈 구경(numerical aperture:NA, 개구수)에 반비례한다.
[R=k*λ/NA, R=해상도, λ=광원의 파장, NA=개구수]
여기서, 상기 축소노광장치의 광분해능을 향상시키기 위하여 광원의 파장을 감소시키게 되며, 예를 들어 파장이 436 및 365㎚인 G-라인 및 i-라인 축소노광장치는 공정 분해능이 각각 약 0.7, 0.5㎛ 정도가 한계이고, 0.5㎛ 이하의 미세 패턴을 형성하기 위해 파장이 작은 원자외선, 예를 들어 파장이 248㎚인 KrF 레이저나 193㎚인 ArF 레이저를 광원으로 사용하는 노광 장치를 이용하거나, 공정 상의 방법으로는 노광마스크를 위상 반전 마스크를 사용하는 방법과, 이미지 콘트라스트를 향상시킬 수 있는 별도의 박막을 웨이퍼 상에 형성하는 씨.이.엘.(contrast enhancement layer: 이하 CEL이라 함) 방법이나 두층의 감광막 사이에 에스.오.지.(spin on glass: SOG) 등의 중간층을 개재시킨 삼층레지스트(Tri layer resist: 이하 TLR 라 함) 방법 또는 감광막의 상측에 선택적으로 실리콘을 주입시키는 실리레이션 방법 등이 개발되어 분해능 한계치를 낮추고 있다.
또한, 상하의 도전배선을 연결하는 콘택홀은 소자가 고집적화 되어감에 따라 자체의 크기와 주변배선과의 간격이 감소되고, 콘택홀의 지름과 깊이의 비인 에스펙트비(aspect ratio)가 증가한다. 따라서, 다층의 도전배선을 구비하는 고집적 반도체소자에서는 콘택을 형성하기 위하여 제조 공정에서의 마스크들 간의 정확하고, 엄격한 정렬이 요구되어 공정여유도가 감소된다.
이러한 콘택홀은 간격 유지를 위하여 마스크 정렬시의 오배열의 여유(misalignment tolerance), 노광공정시의 렌즈 왜곡(lens distortion), 마스크 제작 및 사진식각 공정시의 임계크기 변화, 마스크간의 정합 등과 같은 요인들을 고려하여 마스크를 형성한다.
종래 기술에 따른 반도체소자의 콘택 제조방법에 관하여 살펴보면 다음과 같다.
먼저, 반도체기판의 원하는 부분에 원하는 불순물의 종류를 이온주입하여 웰과 트랜지스터의 채널 부분 및 소자분리 영역의 아래 부분에 원하는 형태로 불순물이 존재하도록 한 후, 상기 반도체기판에서 소자분리 영역으로 예정되어 있는 부분상에 소자분리 산화막을 형성하고, 나머지 반도체기판에 게이트 산화막과 제1다결정실리콘층, 실리사이드막 및 마스크 절연막을 순차적으로 형성한 후, 게이트전극 패턴닝 마스크를 사용하여 마스크 절연막과 실리사이드막 및 제1다결정실리콘층을 순차적으로 식각하여 제1다결정실리콘층 패턴과 실리사이드막 패턴으로된 게이트전극과 그 상부에 적층되어 있는 마스크 절연막 패턴을 형성한다.
그 다음, 상기 게이트전극 양측의 반도체기판에 엘.디.디.(lightly doped drain : LDD) 영역이 되는 저농도 불순물층을 형성한 후, 상기 제1다결정실리콘층 패턴과 실리사이드막 패턴 및 마스크 절연막 패턴의 측벽에 CVD 방법으로 산화막을 전면도포 및 전면 이방성 식각하여 절연 스페이서를 형성한다.
그 후, 상기 스페이서 양측의 반도체기판에 고농도 불순물영역을 형성하고, 상기 구조의 전표면에 제2다결정실리콘층을 형성한다.
그 다음, 상기 소자분리 산화막이나 마스크 절연막 상의 제2다결정실리콘층을 사진식각하여 제거함으로써 반도체기판의 상부에만 남도록한 후에 상기 구조의 전표면에 층간절연막을 형성한다.
이어서, 상기 반도체기판에서 콘택으로 예정되어 있는 부분상의 층간절연막을 제거하여 비트선 콘택홀과 전하저장전극 콘택홀을 형성하되, 상기 제2다결정실리콘층 패턴이 식각장벽층이 되고, 노출되는 제2다결정실리콘층을 제거하고, 상기 콘택홀의 측벽에 절연을 위한 절연 스페이서를 형성한후, 상기 콘택홀을 메우는 비트선과 전하저장전극을 형성한다.
상기와 같이 종래기술에 따른 반도체소자의 콘택 제조방법은, 워드라인과 워드라인 사이의 간격이 계속 좁아지는 고집적화에 따라 그 사이에 콘택을 형성하기 위한 공정마진이 감소되고, 콘택 형성후 콘택과 인접한 워드라인과의 접촉을 방지하기 위하여 콘택 안에 절연스페이서를 형성해야 하지만 콘택이 너무 좁아서 절연스페이서가 형성될 여유가 없으며, 상기 절연 스페이서 형성시 콘택의 정션이 심한 손상을 입는 등 공정수율 및 소자동작의 신뢰성을 떨어드리는 문제점이 있다.
본 발명은 상기한 종래기술의 문제점을 해결하기 위하여, 비트라인 콘택 및 전하저장전극 콘택으로 예정되어 있는 부분에 비트라인 콘택 플러그 및 전하저장전극 콘택 플러그를 형성한 다음, 상기 비트라인 콘택 플러그와 전하저장전극 콘택 플러그와 접촉되는 비트라인 콘택과 전하저장전극 콘택을 형성하여 좁은 면적 내에서 형성되는 콘택과 인접한 워드라인들과의 접촉을 방지하고, 정션 누설전류를 감소시키며, 비트라인을 질화막으로 감싸이도록 형성하여 전계전자방출표시소자와의 단락을 방지하여 공정수율 및 소자동작의 신뢰성을 향상시킬 수 있는 반도체소자의 콘택 제조방법을 제공하는데 그 목적이 있다.
도 1 내지 도 6 은 본 발명에 따른 반도체소자의 콘택 제조방법을 도시한 단면도.
<도면의 주요부분에 대한 부호의 설명>
11 : 반도체기판 12 : 소자분리 산화막
13 : 게이트 산화막 14 : 소오스/드레인
15 : 제1다결정실리콘층 17 : 실리사이드막
19 : 마스크 절연막 21 : 제1절연막
23 : 제1감광막패턴 25 : 제2다결정실리콘층
25a : 비트라인 콘택 플러그 25b : 전하저장전극 콘택플러그
27 : 제2감광막 패턴 29 : 제2절연막
31 : 제3절연막 33 : 비트라인
35 : 실리콘 질화막 36 : 질화막 스페이서
37 : 제4절연막 39 : 전하저장전극
이상의 목적을 달성하기 위한 본 발명에 따른 반도체소자의 콘택 제조방법은,
마스크 절연막 패턴이 적층되어 있는 게이트 전극을 반도체기판 상에 형성하는 공정과,
상기 반도체기판의 셀부로 예정되어 있는 부분의 마스크 절연막 패턴과 게이트 전극의 측벽에 제1절연막 스페이서를 형성하는 공정과,
상기 반도체기판의 셀부에서 비트라인 콘택 및 전하저장전극 콘택으로 예정되는 부분에 도전체로 형성된 비트라인 콘택 플러그 및 전하저장전극 콘택 플러그를 형성하는 공정과,
상기 반도체기판의 주변회로부의 마스크 절연막 패턴과 게이트 전극의 측벽에 제1절연막 스페이서를 형성하고, 반도체기판에 소오스/드레인 정션을 형성하는 공정과,
상기 구조의 전표면에 제2절연막을 형성하는 공정과,
상기 비트라인 콘택 플러그와 접촉되는 비트라인을 형성하는 공정과,
상기 구조 상부에 제3절연막을 형성하여 평탄화시키는 공정과,
상기 전하저장전극 콘택 플러그와 접촉되는 전하저장전극을 형성하는 공정을 포함하는 것을 특징으로 한다.
이하, 첨부된 도면을 참조하여 상세히 설명하기로 한다.
도 1 내지 도 6 은 본 발명의 제1실시예에 따른 반도체소자의 콘택 제조방법을 도시한 단면도이다.
먼저, 반도체기판(11)의 원하는 부분에 원하는 불순물의 종류를 이온주입하여 웰과 트랜지스터의 채널 부분 및 소자분리 영역의 아래 부분에 원하는 형태로 불순물이 존재하도록 한 후, 상기 반도체기판(11)에서 소자분리 영역으로 예정되어 있는 부분상에 소자분리 산화막(12)을 형성하고, 전표면에 게이트 산화막(13)과 제1다결정실리콘(15), 실리사이드막(17) 및 마스크 절연막(19)을 순차적으로 형성한 후, 게이트 전극 패턴닝 마스크를 사용하여 마스크 절연막(19)과 실리사이드막(17) 및 제1다결정실리콘층(15)을 순차적으로 식각하여 제1다결정실리콘층(15) 패턴과 실리사이드막(17) 패턴으로 형성된 게이트 전극과 그 상부에 적층되어 있는 마스크 절연막(19) 패턴을 형성한다. 이때, 상기 마스크 절연막(19)은 산화막 또는 질화막으로 형성하고, 실리사이드막(17)은 전이금속, 예를 들어 Ti, Mo, Nb, Ta, Cr, W 등의 실리사이드막으로 형성하여 게이트전극의 저항을 감소시킨 것으로서 W등의 내열성 금속을 사용할 수도 있고, 금속의 사용없이 단층의 다결정실리콘으로 게이트전극을 형성할 수도 있다.
그 다음, 상기 구조 전 표면에 제1절연막(21)을 형성하고, 그 상부에 셀부를 노출시키는 제1감광막 패턴(23)을 형성한다. 이때, 상기 제1절연막(21)은 실리콘 질화막으로 형성한다. (도 1참조).
그 후, 상기 제1감광막 패턴(23)을 식각마스크로 상기 셀부에 형성되어 있는 제1절연막(21)을 전면 이방성 식각하여 상기 제1다결정실리콘층(15) 패턴과, 실리사이드막(17) 패턴 및 마스크 절연막(19) 패턴의 측벽에 제1절연막(21) 스페이서를 형성하고, 상기 제1절연막(21) 스페이서 양측의 반도체기판(11)에 소오드/드레인(14)을 형성한 후, 상기 제1감광막 패턴(23)을 제거한다. 여기서 상기 소오스/드레인(14)을 엘.디.디 구조로 형성할수도 있으며, 이를 위하여는 게이트전극 패턴닝후 저농도 불순물을 주입하면된다. (도 2참조).
그리고, 상기 구조의 전면에 제2다결정실리콘층(25)을 형성한 다음, 전면적으로 식각공정을 실시함으로써 불필요하게 두껍게 형성된 상기 제2다결정실리콘층(25)을 제거하여 평탄화시킨 후, 상기 셀부의 제2다결정실리콘층(25) 상부에 비트라인 콘택 플러그 및 전하저장전극 콘택 플러그로 예정된 부분을 보호하는 제2감광막 패턴(27)을 형성한다. (도 3참조).
그 다음, 상기 제2감광막 패턴(27)을 식각마스크로 사용하여 상기 노출되어있는 제2다결정실리콘층(25)을 제거함으로써 반도체기판(11)의 소오스/드레인에 접촉하는 비트라인 콘택 플러그(25a) 및 전하저장전극 콘택 플러그(25b)를 형성하고, 상기 제2감광막 패턴(27)을 제거한다.
그 후, 상기 셀부를 보호하고 주변회로부를 노출시키는 제3감광막 패턴(도시안됨)을 형성하고, 상기 주변회로부의 제1절연막(12)을 전면 이방성 식각하여 상기 제1다결정실리콘(15) 패턴과 실리사이드막(17) 패턴 및 마스크 절연막(19) 패턴의 측벽에 제1절연막(13) 스페이서를 형성한 다음, 상기 주변회로부의 반도체기판(11)에 이온주입 공정을 실시하여 소오스/드레인을 형성하고, 상기 제3감광막 패턴을 제거한다. (도 4참조.)
다음, 상기 구조 전표면에 절연을 위한 제2절연막(29)을 형성하고, 그 상부에 제3절연막(31)을 형성하여 평탄화시킨다. 여기서, 상기 제2절연막(29)은 아이.피.오.(inter poly oxide:IPO)를 사용하고, 제3절연막(31)은 비.피.에스.지.(borophospho silicate glass:BPSG)를 사용하여 형성한다.
그 다음, 상기 비트라인 콘택 플러그(25a) 상의 제3 및 제2절연막(31)(29)을 순차적으로 제거하여 셀부의 비트라인 콘택 플러그와 주변회로부의 게이트전극 및 반도체기판(11)을 노출시키는 콘택홀을 형성하고, 상기 콘택홀을 통해 노출되어 있는 비트라인 콘택 플러그(25a)와 게이트전극 및 반도체기판(11)과 접촉되는 비트라인(33)을 형성한다. 이때, 상기 비트라인(33)은 마스크 질화막(35)과 질화막 스페이서(36)로 둘러 싸이 도록 형성한다. 이는 후속 전하저장전극 형성 공정시의 단락을 방지하기 위한 것이다. (도 5참조).
그후, 상기 구조의 전표면에 제4절연막(37)을 형성하고, 전하저장전극 콘택 플러그(25b)상의 제4 내지 제2 절연막(37),(31),(29)를 순차적으로 제거하여 전하저장전극 콘택홀을 형성하고, 상기 전하저장전극 콘택홀을 매립하는 전하저장전극(39)을 형성한다. 여기서 상기 비트라인 및 전하저장전극 콘택 플러그를 노출시키는 콘택홀의 측벽에 절연 스페이서를 형성하여 절연을 확실하게 할 수도 있다. (도 6참조).
상기와 같은 콘택 플러그를 구비하고 비트선이 질화막이 둘러싸여 있는 반도체소자는 콘택 형성의 공정마진이 증가되고, 접합누설전류가 감소되며, 비트라인과 전하저장전극간의 단락이 방지된다.
본 발명의 제2실시예에 대하여 살펴보면 다음과 같다.
먼저, 도2까지의 공정을 순차적으로 진행한 후, 전면에 증착된 제2다결정실리콘층에서 콘택플러그로 예정되어있는 부분상에 절연막 패턴을 형성하고, 상기 절연막 패턴의 측벽에 절연막 스페이서를 형성하고, 상기 절연막 패턴과 절연막 스페이서를 식각 마스크로하여 상기 제2다결정실리콘층을 패턴닝하여 비트라인 및 전하저장전극 콘택 플러그를 형성하고 후속 공정을 진행하여 소자를 완성하는 것이다. 이는 제1실시예에 비하여 더욱 콘택 면적이 감소되는 효과가 있다.
이상에서 설명한 바와같이 본 발명에 따른 반도체소자의 콘택 제조방법은, MOSFET를 게이트전극과 그 상부에 마스크 절연막 패턴이 적층되어 있고 절연 스페이서를 구비하는 구조로 형성하고, 비트라인 콘택 및 전하저장전극 콘택으로 예정되는 부분에 반도체기판과 접촉되는 비트라인 콘택 플러그 및 전하저장전극 콘택 플러그를 형성하여 상기 비트라인 콘택 플러그 및 전하저장전극 콘택 플러그와 접촉하는 비트라인 및 전하저장전극을 형성함으로써 좁은 면적 내의 인접한 워드라인과의 공정 마진을 확보하고, 접합의 식각에 의한 손상을 방지하여 접합 누설전류를 감소시키며, 그에 따른 반도체소자의 고집적화를 가능하게 하는 이점이 있다.

Claims (8)

  1. 마스크 절연막 패턴이 적층되어 있는 게이트 전극을 반도체기판 상에 형성하는 공정과,
    상기 반도체기판의 셀부로 예정되어 있는 부분의 마스크 절연막 패턴과 게이트 전극의 측벽에 제1절연막 스페이서를 형성하는 공정과,
    상기 반도체기판의 셀부에서 비트라인 콘택 및 전하저장전극 콘택으로 예정되는 부분에 도전체로 형성된 비트라인 콘택 플러그 및 전하저장전극 콘택 플러그를 형성하는 공정과,
    상기 반도체기판의 주변회로부의 마스크 절연막 패턴과 게이트 전극의 측벽에 제1절연막 스페이서를 형성하고, 반도체기판에 소오스/드레인 정션을 형성하는 공정과,
    상기 구조의 전표면에 제2절연막을 형성하는 공정과,
    상기 비트라인 콘택 플러그와 접촉되는 비트라인을 형성하는 공정과,
    상기 구조 상부에 제3절연막을 형성하여 평탄화시키는 공정과,
    상기 전하저장전극 콘택 플러그와 접촉되는 전하저장전극을 형성하는 공정을 포함하는 반도체소자의 콘택 제조방법.
  2. 제 1 항에 있어서,
    상기 게이트전극을 다결정실리콘층과 실리사이드의 이중 구조로 형성하는 것을 특징으로하는 반도체소자의 콘택 제조방법.
  3. 제 1 항에 있어서,
    상기 제1절연막은 실리콘 질화막인 것을 특징으로 하는 반도체소자의 콘택 제조방법.
  4. 제 1 항에 있어서,
    상기 비트라인 콘택 플러그는 다결정실리콘층을 사용하여 형성하는 것을 특징으로 하는 반도체소자의 콘택 제조방법.
  5. 제 1 항에 있어서,
    상기 비트라인 콘택 플러그 및 전하저장전극 콘택 플러그는 2개의 마스크를 이용하여 형성하는 것을 특징으로 하는 반도체소자의 콘택 제조방법.
  6. 제 1 항에 있어서,
    상기 콘택 플러그의 패턴닝 공정시 도전층의 상부에 절연막과 그 측벽에 형성되어있는 절연 스페이서를 식각 마스크로 이용하여 패턴닝함으로써 콘택 공정마진을 증가시키는 것을 특징으로하는반도체소자의 콘택 제조방법.
  7. 제 1 항에 있어서,
    상기 전하저장전극 콘택 플러그를 노출시키는 콘택홀의 측벽에 절연막 스페이서를 형성하는 것을 특징으로 하는 반도체소자의 콘택 제조방법.
  8. 제 1 항에 있어서,
    상기 제2절연막을 산화막과 BPSG의 이중막으로 형성하는 것을 특징으로하는 반도체소자의 콘택 제조방법.
KR1019970075699A 1997-12-27 1997-12-27 반도체 소자의 콘택 제조방법 KR100258364B1 (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1019970075699A KR100258364B1 (ko) 1997-12-27 1997-12-27 반도체 소자의 콘택 제조방법
US09/220,702 US20020081799A1 (en) 1997-12-27 1998-12-24 Contact fabrication method for semiconductor device
JP10370096A JPH11251556A (ja) 1997-12-27 1998-12-25 半導体素子のコンタクト製造方法
TW088103078A TW409342B (en) 1997-12-27 1999-03-01 Contact fabrication method for semiconductor device
TW088122397A TW425297B (en) 1997-12-27 1999-12-20 Dual directionally driven running exerciser

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970075699A KR100258364B1 (ko) 1997-12-27 1997-12-27 반도체 소자의 콘택 제조방법

Publications (2)

Publication Number Publication Date
KR19990055744A KR19990055744A (ko) 1999-07-15
KR100258364B1 true KR100258364B1 (ko) 2000-06-01

Family

ID=19529042

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970075699A KR100258364B1 (ko) 1997-12-27 1997-12-27 반도체 소자의 콘택 제조방법

Country Status (4)

Country Link
US (1) US20020081799A1 (ko)
JP (1) JPH11251556A (ko)
KR (1) KR100258364B1 (ko)
TW (2) TW409342B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100669928B1 (ko) * 1999-10-27 2007-01-17 후지쯔 가부시끼가이샤 반도체 장치 및 그 제조 방법

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3180760B2 (ja) 1998-05-13 2001-06-25 日本電気株式会社 半導体装置の製造方法
JP3943294B2 (ja) * 1999-08-18 2007-07-11 株式会社ルネサステクノロジ 半導体集積回路装置
KR100578120B1 (ko) * 1999-09-13 2006-05-10 삼성전자주식회사 신뢰성 있는 비트라인 콘택 구조 및 이를 형성하는 방법
KR100444306B1 (ko) * 2001-12-31 2004-08-16 주식회사 하이닉스반도체 반도체소자의 제조방법
US20060009038A1 (en) * 2004-07-12 2006-01-12 International Business Machines Corporation Processing for overcoming extreme topography
US7189617B2 (en) * 2005-04-14 2007-03-13 Infineon Technologies Ag Manufacturing method for a recessed channel array transistor and corresponding recessed channel array transistor
JP4205734B2 (ja) * 2006-05-25 2009-01-07 エルピーダメモリ株式会社 半導体装置の製造方法
JP4909733B2 (ja) * 2006-12-27 2012-04-04 株式会社東芝 半導体記憶装置
KR100827666B1 (ko) * 2007-05-08 2008-05-07 삼성전자주식회사 반도체 장치들 및 그의 형성방법들
US7906405B2 (en) * 2007-12-24 2011-03-15 Texas Instruments Incorporated Polysilicon structures resistant to laser anneal lightpipe waveguide effects
KR101185988B1 (ko) * 2009-12-30 2012-09-25 에스케이하이닉스 주식회사 반도체 메모리소자의 랜딩플러그컨택 형성방법
US9153483B2 (en) * 2013-10-30 2015-10-06 Taiwan Semiconductor Manufacturing Company, Ltd. Method of semiconductor integrated circuit fabrication
KR102369509B1 (ko) * 2018-01-08 2022-03-02 삼성전자주식회사 반도체 장치 및 그 제조 방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100669928B1 (ko) * 1999-10-27 2007-01-17 후지쯔 가부시끼가이샤 반도체 장치 및 그 제조 방법

Also Published As

Publication number Publication date
KR19990055744A (ko) 1999-07-15
JPH11251556A (ja) 1999-09-17
TW409342B (en) 2000-10-21
TW425297B (en) 2001-03-11
US20020081799A1 (en) 2002-06-27

Similar Documents

Publication Publication Date Title
KR100258364B1 (ko) 반도체 소자의 콘택 제조방법
KR100350764B1 (ko) 반도체소자의 제조방법
KR100367495B1 (ko) 반도체소자의콘택홀형성방법
KR100261682B1 (ko) 반도체 소자의 제조방법
KR100307558B1 (ko) 반도체소자의 제조방법
KR20000045485A (ko) 반도체소자의 제조방법
KR100307560B1 (ko) 반도체소자의 제조방법
KR20030058573A (ko) 반도체소자의 제조방법
KR100465604B1 (ko) 반도체소자의제조방법
KR20000027639A (ko) 반도체소자의 콘택 플러그 제조방법
KR100324025B1 (ko) 반도체소자의제조방법
KR100359159B1 (ko) 반도체소자의 비트라인 형성방법
KR100434961B1 (ko) 반도체 소자의 콘택 형성방법
KR20000003596A (ko) 반도체소자의 콘택 제조방법
KR20000045450A (ko) 반도체소자의 저장전극 형성방법
KR100861188B1 (ko) 반도체소자의 제조방법
KR20010005296A (ko) 반도체소자의 제조방법
KR20000032858A (ko) 미스얼라인 마진을 확보할 수 있는 반도체 장치의 제조방법
KR20000043205A (ko) 반도체소자의 콘택홀 형성방법
KR20000027790A (ko) 반도체소자의 제조방법
KR20020052460A (ko) 반도체소자의 제조방법
KR19990061141A (ko) 반도체소자의 콘택 제조방법
KR20000043210A (ko) 반도체소자의 제조방법
KR20000003597A (ko) 반도체소자의 제조방법
KR19990004610A (ko) 반도체 소자의 콘택 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20090223

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee