DE10260753B4 - Verfahren zum Herstellen eines Halbleiter-Bauteils - Google Patents
Verfahren zum Herstellen eines Halbleiter-Bauteils Download PDFInfo
- Publication number
- DE10260753B4 DE10260753B4 DE10260753A DE10260753A DE10260753B4 DE 10260753 B4 DE10260753 B4 DE 10260753B4 DE 10260753 A DE10260753 A DE 10260753A DE 10260753 A DE10260753 A DE 10260753A DE 10260753 B4 DE10260753 B4 DE 10260753B4
- Authority
- DE
- Germany
- Prior art keywords
- insulating film
- interlayer insulating
- region
- forming
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 31
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 18
- 239000010410 layer Substances 0.000 claims abstract description 42
- 239000011229 interlayer Substances 0.000 claims abstract description 31
- 239000000758 substrate Substances 0.000 claims abstract description 25
- 230000002093 peripheral effect Effects 0.000 claims abstract description 19
- 125000006850 spacer group Chemical group 0.000 claims abstract description 17
- 238000005530 etching Methods 0.000 claims abstract description 14
- 238000003860 storage Methods 0.000 claims abstract description 8
- 238000000034 method Methods 0.000 claims description 35
- 239000012535 impurity Substances 0.000 claims description 8
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 claims description 7
- 238000002513 implantation Methods 0.000 claims description 7
- 150000004767 nitrides Chemical class 0.000 claims description 6
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 4
- 229910021332 silicide Inorganic materials 0.000 claims description 4
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 3
- 239000005380 borophosphosilicate glass Substances 0.000 claims description 3
- 229920005591 polysilicon Polymers 0.000 claims description 3
- 229910052710 silicon Inorganic materials 0.000 claims description 3
- 239000010703 silicon Substances 0.000 claims description 3
- 239000005368 silicate glass Substances 0.000 claims 1
- 239000003517 fume Substances 0.000 abstract 1
- 238000009413 insulation Methods 0.000 description 5
- 230000015572 biosynthetic process Effects 0.000 description 3
- 238000009792 diffusion process Methods 0.000 description 3
- 239000002019 doping agent Substances 0.000 description 3
- 239000011241 protective layer Substances 0.000 description 3
- 238000000151 deposition Methods 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 238000000926 separation method Methods 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 230000002542 deteriorative effect Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000018109 developmental process Effects 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000001771 impaired effect Effects 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 230000003405 preventing effect Effects 0.000 description 1
- 229910000077 silane Inorganic materials 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
- H10B12/48—Data lines or contacts therefor
- H10B12/485—Bit line contacts
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/09—Manufacture or treatment with simultaneous manufacture of the peripheral circuit region and memory cells
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Semiconductor Memories (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
Verfahren zum Herstellen eines Halbleiter-Bauteils, mit den folgenden Schritten:
(a) Herstellen eines ersten Isolierfilms (21) auf einem Halbleitersubstrat (11) mit einem Zellenbereich (I) und einem Peripherieschaltungsbereich (II), wobei auf jedem Bereich eine Gateelektrode hergestellt wird;
(b) Herstellen eines LDD-Bereichs (14) auf dem Substrat (11) zu beiden Seiten der Gateelektrode; danach
(c) Herstellen eines ersten Zwischenschicht-Isolierfilms (23) auf der gesamten Oberfläche der sich ergebenden Struktur;
(d) Herstellen eines ersten Isolierfilm-Abstandshalters (22) an den Seitenwänden der Gateelektrode im Zellenbereich durch Ätzen des ersten Zwischenschicht-Isolierfilms (23) und des ersten Isolierfilms (21) im Zellenbereich unter Verwendung einer Kontaktmaske als Ätzmaske, die einen Bereich für einen Bitleitungskontakt und einen Speicherelektrodenkontakt frei lässt;
(e) Herstellen einer leitenden Schicht (27), die elektrisch mit dem frei gelegten Bereich für den Bitleitungskontakt und den Speicherelektrodenkontakt verbunden ist;
(f) Entfernen des ersten Zwischenschicht-Isolierfilms (23) im Peripherieschaltungsbereich;
(g) Herstellen eines zweiten Isolierfims auf der...
(a) Herstellen eines ersten Isolierfilms (21) auf einem Halbleitersubstrat (11) mit einem Zellenbereich (I) und einem Peripherieschaltungsbereich (II), wobei auf jedem Bereich eine Gateelektrode hergestellt wird;
(b) Herstellen eines LDD-Bereichs (14) auf dem Substrat (11) zu beiden Seiten der Gateelektrode; danach
(c) Herstellen eines ersten Zwischenschicht-Isolierfilms (23) auf der gesamten Oberfläche der sich ergebenden Struktur;
(d) Herstellen eines ersten Isolierfilm-Abstandshalters (22) an den Seitenwänden der Gateelektrode im Zellenbereich durch Ätzen des ersten Zwischenschicht-Isolierfilms (23) und des ersten Isolierfilms (21) im Zellenbereich unter Verwendung einer Kontaktmaske als Ätzmaske, die einen Bereich für einen Bitleitungskontakt und einen Speicherelektrodenkontakt frei lässt;
(e) Herstellen einer leitenden Schicht (27), die elektrisch mit dem frei gelegten Bereich für den Bitleitungskontakt und den Speicherelektrodenkontakt verbunden ist;
(f) Entfernen des ersten Zwischenschicht-Isolierfilms (23) im Peripherieschaltungsbereich;
(g) Herstellen eines zweiten Isolierfims auf der...
Description
- Die Erfindung betrifft Verfahren zum Herstellen eines Halbleiter-Bauteils, insbesondere ein Verfahren zum Herstellen eines Halbleiter-Bauteils, durch das die Betriebseigenschaften und die Zuverlässigkeit des Bauteils dadurch verbessert werden können, dass ein Kontaktpfropfen anders als bisher hergestellt wird.
- Im Allgemeinen wird ein pn-Übergang durch Ioneninplantation eines n- oder eines p-Fremdstoffs in ein p- bzw. ein n-Halbleitersubstrat hergestellt, wobei das sich ergebende Substrat durch einen thermischen Prozess zum Erzeugen eines Diffusionsbereichs aktiviert wird.
- Um einen Kurzkanaleffekt aufgrund einer lateralen Diffusion ausgehend vom Diffusionsbereich in einem Halbleiter-Bauteil mit kleiner Kanalbreite zu verhindern, ist ein flacher Übergang erforderlich.
- Nun wird ein herkömmliches, der Anmelderin bekanntes, Verfahren zum Herstellen eines Halbleiter-Bauteils erläutert.
- In einem Zellenbereich und einem Peripherieschaltungsbereich eines Halbleitersubstrats wird ein einen aktiven Bereich definierender Bauteiletrennungs-Isolierfilm hergestellt. Auf der gesamten Oberfläche der sich ergebenden Struktur wird eine Stapelstruktur aus einem Gateisolierfilm, einer leitenden Schicht für eine Gateelektrode und einem Maskenisolierfilm hergestellt. Diese Stapelstruktur wird dann unter Verwendung einer Gateelektrodenmaske als Ätzmaske geätzt, um dadurch eine Stapelstruktur aus einem Gateisolierfilm-Muster, einer Gateelektrode und einem Maskenisolierfilm-Muster auszubilden.
- Danach wird auf der gesamten Oberfläche der sich ergebenden Struktur ein aus einem Nitrid bestehender erster Isolierfilm hergestellt. In die gesamte Oberfläche der sich ergebenden Struktur wird ein Fremdstoff mit niedriger Konzentration durch Innenimplantation eingebracht, um dadurch auf dem Substrat zu beiden Seiten der Gateelektrode einen LDD(Lightly Doped Drain)-Bereich herzustellen.
- Auf der gesamten Oberfläche der sich ergebenden Struktur wird ein zweiter Isolierfilm aus einen Nitrid hergestellt, um die LDD-Struktur auszubilden.
- An den Seitenwänden der Stapelstruktur aus dem Gateisolierfilm-Muster, der Gateelektrode und dem Maskenisolierfilm-Muster wird durch Ätzen des ersten und des zweiten Isolierfilms im Peripherieschaltungsbereich des Substrats ein Iso lierfilm-Abstandshalter hergestellt.
- Dann wird durch Innenimplantation eines Fremdstoffs mit hoher Konzentration in das Substrat zu beiden Seiten des Isolierfilm-Abstandshalters ein Source/Drain-Bereich ausgebildet. Im Fall eines Prozesses für eine Hochgesschwindigkeits-Logikschaltung wird im Source/Drain-Bereich ein Silicidfilm hergestellt.
- Dann wird auf der gesamten Oberfläche der sich ergebenden Struktur ein erster Zwischenschicht-Isolierfilm hergestellt.
- Danach wird durch Ätzen des ersten Zwischenschicht-Isolierfilms, des zweiten Isolierfilms und des ersten Isolierfilms unter Verwendung einer Kontaktmaske, die einen vorbestimmten Bereich für einen Bitleitungskontakt und einen Speicherelektrodenkontakt im Zellenbereich des Substrats frei legt, als Ätzmaske ein Kontaktloch ausgebildet, und an den Seitenwänden der Stapelstruktur aus dem Gateisolierfilm-Muster, der Gateelektrode und dem Maskenisolierfilm-Muster wird ein Zwischenschicht-Isolierfilm hergestellt. Hierbei besteht der Zwischenschicht-Isolierfilm aus dem ersten Isolierfilm.
- Auf der gesamten Oberfläche der sich ergebenden Struktur wird eine leitende Schicht aus Polysilicium hergestellt.
- Durch Entfernen der leitenden Schicht und des ersten Zwischenschicht-Isolierfilms durch einen Prozess mit chemisch-mechanischem Polieren (CMP) wird ein Kontaktpfropfen ausgebildet.
- Auf der gesamten Oberfläche der sich ergebenden Struktur wird ein zweiter Zwischenschicht-Isolierfilm hergestellt, der anschließend unter Verwendung einer Bitleitungskontakt-Maske als Ätzmaske geätzt wird, um ein Bitleitungs-Kontakt loch auszubilden.
- Wie oben beschrieben, wird beim herkömmlichen Verfahren zum Herstellen eines Halbleiter-Bauteils der Source/Drain-Bereich im Peripherieschaltungsbereich des Halbleitersubstrats hergestellt, bevor der Kontaktpfropfen hergestellt wird, der mit dem vorbestimmten Bereich für den Bitleitungskontakt und den Speicherelektrodenkontakt im Zellenbereich verbunden ist. Jedoch muss der anschließende Prozess unter 800°C ausgeführt werden, um im Source/Drain-Bereich niedrigen Kontaktwiderstand aufrecht zu erhalten. Dies beeinträchtigt die Fülleigenschaften des Zwischenschicht-Isolierfilms und schränkt die Abscheidungstemperatur der leitenden Schicht zum Herstellen des Kontaktpfropfens ein. Außerdem wird, da der gesamte zweite Isolierfilm im Zellenbereich entfernt werden muss, der die Gateelektrode umgebende erste Isolierfilm ungleichmäßig beschädigt. Ferner sind die Eigenschaften eines logischen Prozesses unter Verwendung einer Technik zum Herstellen eines Silicidfilms nach dem Herstellen des Source/Drain-Bereichs durch einen thermischen Prozess zum Herstellen des Kontaktpfropfens beeinträchtigt, wodurch die DRAM-Technik und ein Prozess zum Herstellen einer Logikschaltung hoher Geschwindigkeit nicht gemeinsam verwendet werden können.
- Die
US 6,284,592 B1 beschreibt ein Verfahren zum Herstellen einer Halbleitervorrichtung. Dieses Verfahren umfasst die Schritte des Bildens einer Feldoxidschicht auf einem ersten Leitungstyp-Halbleitersubstrat mit Zellbereich und einem peripheren Schaltungsbereich, wobei die Feldoxidschicht aktive und Feldbereiche in der Vorrichtung festlegt; des entsprechenden Bildens von ersten und zweiten Gates mit Abdeckschichten darauf in den Zell- und peripheren Schaltungsbereichen nach dem Aufbringen einer Gateisolierschicht auf dem Halbleitersubstrat; des Bildens von ersten und zweiten Dotierbereichen in den Zell- und peripheren Schaltungsbereichen durch Innenimplantation eines zweiten Leitungstyp-Dotierstoffs unter Verwendung der Abdeckschichten als Maske; des Bildens einer Ätzstoppschicht auf dem Halbleitersubstrat, um die Feldoxidschicht und Seiten des ersten und zweiten Gates zu bedecken, wobei eine Opferschicht der Ätzstoppschicht und ein Kontaktloch, welches den ersten Leitungstypbereich freilegt, gebildet wird; des Bildens eines Pfropfens, welcher mit dem ersten Leitungstypbereich innerhalb des Kontaktlochs in Verbindung steht und Entfernen der verbleibenden Opferschicht, um die Oberseite des Pfropfens und der Ätzstoppschicht freizulegen, des Bildens eines dritten Seitenwandabstandshalters an einer freigelegten Seite der Oberseite des Pfropfens, während erste und zweite Seitenwandabstandshalter gebildet werden, sodass die Ätzstoppschicht entsprechend zwischen den ersten und zweiten Seitenwandabstandshaltem angeordnet ist; und des Bildens eines dritten Leitungstypbereichs, um auf dem zweiten Leitungstypbereich des peripheren Schaltungsbereichs überlagert zu werden, unter Verwendung der Abdeckschicht und des ersten Seitenwandabstandshalters als Maske. - Die
US 5,856,219 A beschreibt ein Verfahren zur Herstellung eines hoch integrierten DRAMs zum Bilden eines Source-/Drainkontakts zwischen Wortleitungen in einer selbstausrichtenden Weise. Nachdem Gateelektroden, also Wortleitungen, ausgebildet sind, wird eine erste dünne Isolierschicht abgeschieden. Der Source-/Drainkontakt wird entsprechend der Dicke der ersten Isolierschicht geätzt, um eine Elektrode aus polykristallinem Silizium zu bilden. Danach wird eine zweite Isolierschicht abgeschieden, wobei die ersten und zweite Isolierschicht um einen Abstand zurückgeätzt werden, der der Summe der Schichtdicken der zweiten Isolierschicht und der Schichtdicke der ersten Isolierschicht entspricht, sodass ein Abstandshalter an den Seitenwänden der Gateelektrode verbleibt. Eine Implantation von Dotierstoffen wird durchgeführt, um stark dotierte Source- und Drainbereiche eines peripheren Transistors zu bilden. Ein selbstausrichtender Kontakt wird dadurch ermöglicht, während die Versatzlänge der stark dotierten Source- und Drainbereiche gleich bleibt. - Die
JP 09-260 607 A - Die
US 6,297,136 B1 beschreibt ein Verfahren zum Herstellen einer Halbleitervorrichtung. Das Verfahren zum Herstellen einer eingebetteten Halbleitervorrichtung, in welcher eine Logikvorrichtung und eine Speichervorrichtung innerhalb eines Halbleitersubstrats integriert sind, umfasst folgende Schritte. Zunächst wird ein Isolierbereich und ein aktiver Bereich auf einem Halbleitersubstrat mit einem ersten Bereich und einem zweiten Bereich gebildet, danach wird eine Gateisolierschicht auf einem vorbestimmten Abschnitt einer Oberfläche des aktiven Bereichs des ersten Bereichs und des zweiten Bereichs gebildet. Nach dem Ausbilden eines ersten leitenden Schichtmusters und eines Schutzschichtmusters auf der Gateisolierschicht wird ein erster Seitenwandabstandshalter an den Seitenflächen des ersten leitenden Schichtmusters und des Schutzschichtmusters ausgebildet. Danach erfolgt ein Implantation mit einem Dotierstoff in die Oberfläche des Halbleitersubstrats an beiden Seiten des ersten Seitenwandabstandshalters, um Source-/Drainbereiche zu bilden. Nach der Herstellung eines zweiten Seitenwandabstandshalters an einer Außenfläche des ersten Seitenwandabstandshalters wird das Schutzschichtmuster entfernt, und ein zweites leitendes Schichtmuster an den Oberflächen des ersten leitenden Schichtmusters und der ersten und zweiten Bereiche und der Source-/Drainbereiche des zweiten Bereichs gebildet, sodass es möglich ist, die Anzahl der Herstellungsschritte zu verringern. - Der Erfindung liegt die Aufgabe zugrunde, ein Verfahren zum Herstellen eines Halbleiter-Bauteils zu schaffen, mit dem verhindert werden kann, dass sich Eigenschaften durch das Ausführen eines thermischen Prozesses verschlechtern, bei dem ein Kontaktpfropfen in einem vorbestimmten Bereich für einen Bitleitungskontakt und einen Speicherelektrodenkontakt in einem Zellenbereich eines Halbleitersubstrats hergestellt wird und anschließend ein Source-/Drain-Bereich in einem Peripherieschaltungsbereich hergestellt wird.
- Diese Aufgabe ist durch das Verfahren gemäß dem Anspruch 1 gelöst. Vorteilhafte Ausgestaltungen und Weiterbildungen sind Gegenstand abhängiger Ansprüche.
- Die Erfindung wird unter Bezugnahme auf die beigefügten Zeichnungen, die zur Veranschaulichung dienen, besser verständlich werden.
- Die
1 bis4 sind Schnittansichten zum Veranschaulichen aufeinander folgender Schritte bei einem Verfahren zum Herstellen eines Halbleiter-Bauteils gemäß einer bevorzugten Ausführungsform der Erfindung. - Nun wird unter Bezugnahme auf diese Zeichnungen ein Verfahren zum Herstellen eines Halbleiter-Bauteils gemäß einer bevorzugten Ausführungsform der Erfindung beschrieben.
- Gemäß der
1 wird ein Bauteiletrenn-Isolierfilm13 , der einen aktiven Bereich definiert, in einem ZellenbereichI und einem PeripherieschaltungsbereichII eines Halbleitersubstrats11 hergestellt. - Auf der gesamten Oberfläche der sich ergebenden Struktur wird eine Stapelstruktur aus einem Gateisolierfilm (nicht dargestellt) einer leitenden Schicht für eine Gateelektrode (nicht dargestellt) und einem Maskenisolierfilm (nicht dargestellt) hergestellt und dann unter Verwendung einer Gateelektrodenmaske als Ätzmaske geätzt, um eine Stapelstruktur aus einem Gateisolierfilm-Muster
15 , einer Gateelektrode17 und einem Maskenisolierfilm-Muster19 auszubilden. - Danach wird auf der gesamten Oberfläche der sich ergebenden Struktur ein erster Isolierfilm
21 hergestellt. Dieser wird vorzugsweise als Nitridfilm mit einer Dicke von 2 bis 40 nm hergestellt. - In das Substrat
11 wird zu beiden Seiten der Gateelektrode17 ein Fremdstoff mit niedriger Konzentration durch Innenimplantation eingebracht, um einen LDD-Bereich14 auszubilden. - Wie es in der
2 dargestellt ist, wird auf der gesamten Oberfläche der sich ergebenden Struktur ein erster Zwischenschicht-Isolierfilm23 hergestellt, und zwar vorzugsweise als BPSG-Film, TEOS-Film, HDP-Oxidfilm oder Kombinationen hiervon. - Danach werden der erste Zwischenschicht-Isolierfilm
22 und der erste Isolierfilm21 unter Verwendung einer Kontaktmaske geätzt, die einen vorbestimmten Bereich für einen Bitleitungskontakt und einen Speicherelektrodenkontakt im Zellenbereich I frei lässt, um ein Kontaktloch25 und einen ersten Isolierfilm-Abstandshafter22 an den Seitenwänden der Stapelstruktur aus dem Gateisolierfilm-Muster15 , der Güteelektrode17 und dem Maskenisolierfilm-Muster19 auszubilden. - Wie es in der
3 dargestellt ist, wird im ZellenbereichI eine das Kontaktloch15 auffüllende leitende Schicht27 vorzugsweise aus mit einem n-Fremdstoff dotierten Polysilicium hergestellt. - Anstelle der leitenden Schicht
27 kann im ZellenbereichI ein epitaktisch aufgewachsener Siliciumbereich verwendet werden, der durch Freilegung mittels des Kontaktlochs25 auf dem Substrat11 hergestellt wurde. - Danach wird der erste Zwischenschicht-Isolierfilm
23 auf dem PeripherieschaltungsbereichII unter Verwendung einer Zellenmaske, die den PeripherieschaltungsbereichII frei legt, entfernt. Hierbei ist der Prozess zum Entfernen des ersten Zwischenschicht-Isolierfilms23 vorzugsweise ein Trockenätz- oder ein Nassätzprozess. Der Nassätzprozess wird unter Verwendung von HF oder BOE (Buffered Oxide Etchant = gepuffertes Oxid-Ätzmittel) als Ätzmittel ausgeführt. - Auf der gesamten Oberfläche der sich ergebenden Struktur wird ein zweiter Isolierfilm (nicht dargestellt) hergestellt. Um die LDD-Struktur auszubilden, ist der zweite Isolierfilm vorzugsweise ein Nitridfilm.
- Wie es in der
4 dargestellt ist, wird an den Seitenwänden der Stapelstruktur aus dem Gateisolierfilm-Muster15 , der Gateelektrode17 und dem Maskenisolierfilm-Muster19 in PeripherieschaltungsbereichII durch Rückätzen des zweiten Isolierfilms und des ersten Isolierfilms21 ein zweiter Isolierfilm-Abstandshalter29 ausgebildet. - Durch Innenimplantation eines Fremdstoffs mit hoher Konzentration in das Substrat
11 zu beiden Seiten des zweiten Isolierfilm-Abstandshalters29 wird ein Source/Drain-Bereich31 hergestellt. Im Fall eines Prozesses für eine mit hoher Geschwindigkeit arbeitende Logikschaltung wird vorzugsweise ein Silicidfilm unter Verwendung eines Ti- oder Co-Films auf dem Source/Drain-Bereich hergestellt. - Auf der gesamten Oberfläche der sich ergebenden Struktur wird ein zweiter Zwischenschicht-Isolierfilm
33 vorzugsweise als HDP-Oxidfilm, TEOS-Film, USG-Film oder eine Kombination dieser Filme hergestellt. - Ein Kontaktpfropfen
28 wird dadurch hergestellt, dass der zweite Zwischenschicht-Isolierfilm33 , der erste Zwischenschicht-Isolierfilm23 und die leitende Schicht27 mittels eines CMP-Prozesses entfernt werden. Beim CMP-Prozess wird das Maskenisolierfilm-Muster19 als Ätzbarriere verwendet. - Danach wird auf der gesamten Oberfläche der sich ergebenden Struktur ein dritter Zwischenschicht-Isolierfilm
35 hergestellt. Vorzugsweise ist der dritte Zwischenschicht-Isolierfilm35 ein Silanfilm, ein USG-Film, ein TEOS-Film oder ein HDP-Oxidfilm. Wenn der dritte Zwischenschicht-Isolierfilm35 ein HDP-Oxidfilm ist, wird dieser mit einer Dicke von 100 bis 500 nm abgeschieden, woraufhin 20 bis 300 nm desselben rückgeätzt werden. Wenn der dritte Zwischenschicht-Isolierfilm35 ein ein USG-Film ist, wird dieser mit einer Dicke von 10 bis 200 nm abgeschieden. - Durch einen Ätzprozess wird unter Verwendung einer Bitleitungskontakt-Maske als Ätzmaske ein Bitleitungs-Kontaktloch hergestellt.
- Wie bereits erörtert, wird beim Verfahren zum Herstellen eines Halbleiter-Bauteils gemäß der Erfindung der mit dem vorbestimmten Bereich für den Bitleitungskontakt und den Speicherelektrodenkontakt verbundene Kontaktpfropfen im Zellenbereich des Halbleitersubstrats hergestellt, bevor der Source/Drain-Bereich im Peripherieschaltungsbereich desselben hergestellt wird, wobei beim Hochtemperaturprozess der epitaktisch aufgewachsene Siliciumfilm verwendet wird, um einen Kontaktpfropfen mit guten Fülleigenschaften und niedrigem Kontaktwiderstand zu erhalten. Außerdem kann ein zusätzlicher Ionenimplantationsprozess mit einem p-Fremdstoff bei der anschließenden Herstellung des Bitleitungskontakts weggelassen werden, wodurch der Herstellprozess vereinfacht ist. Das Verfahren ist für eine Kombination aus einem DRAM-Prozess und einem Prozess zum Herstellen einer Logikschaltung hoher Geschwindigkeit geeignet, um Hochgeschwindigkeitsbetrieb des Halbleiter-Bauteils zu erzielen, und es werden die Prozessausbeute und die Zuverlässigkeit des Bauteils verbessert.
Claims (8)
- Verfahren zum Herstellen eines Halbleiter-Bauteils, mit den folgenden Schritten: (a) Herstellen eines ersten Isolierfilms (
21 ) auf einem Halbleitersubstrat (11 ) mit einem Zellenbereich (I ) und einem Peripherieschaltungsbereich (II ), wobei auf jedem Bereich eine Gateelektrode hergestellt wird; (b) Herstellen eines LDD-Bereichs (14 ) auf dem Substrat (11 ) zu beiden Seiten der Gateelektrode; danach (c) Herstellen eines ersten Zwischenschicht-Isolierfilms (23 ) auf der gesamten Oberfläche der sich ergebenden Struktur; (d) Herstellen eines ersten Isolierfilm-Abstandshalters (22 ) an den Seitenwänden der Gateelektrode im Zellenbereich durch Ätzen des ersten Zwischenschicht-Isolierfilms (23 ) und des ersten Isolierfilms (21 ) im Zellenbereich unter Verwendung einer Kontaktmaske als Ätzmaske, die einen Bereich für einen Bitleitungskontakt und einen Speicherelektrodenkontakt frei lässt; (e) Herstellen einer leitenden Schicht (27 ), die elektrisch mit dem frei gelegten Bereich für den Bitleitungskontakt und den Speicherelektrodenkontakt verbunden ist; (f) Entfernen des ersten Zwischenschicht-Isolierfilms (23 ) im Peripherieschaltungsbereich; (g) Herstellen eines zweiten Isolierfims auf der gesamten Oberfläche der sich ergebenden Struktur; (h) Herstellen eines zweiten Isolierfilm-Abstandshalters (29 ) an den Seitenwänden der Gateelektrode im Peripherieschaltungsbereich durch Ätzen des zweiten und des ersten Isolierfilms; (i) Ausbilden eines Source/Drain-Bereichs (31 ) durch Innenimplantation eines Fremdstoffs hoher Konzentration in das Substrat (11 ) zu beiden Seiten des zweiten Isolierfilm-Abstandshalters; anschließend (j) Herstellen eines zweiten Zwischenschicht-Isolierfilms (33 ) auf der gesamten Oberfläche der sich ergebenden Struktur; und (k) Herstellen eines Kontaktpfopfens (28 ) durch Einebnen des zweiten Zwischenschicht-Isolierfilms (33 ), des ersten Zwischenschicht-Isolierfilms (23 ) und der leitenden Schicht (27 ). - Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass der erste Isolierfilm (
21 ) als Nitridfilm mit einer Dicke von 2 bis 40 nm hergestellt wird. - Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass der erste Zwischenschicht-Isolierfilm (
23 ) als Film aus Borphosphorsilikatglat (BPSG), Tetraethylorthosilikat (TEOS), einem aus einem Plasma hoher Dichte (HDP) hergestellten Oxid oder einer Kombination hiervon hergestellt wird. - Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass die leitende Schicht (
27 ) aus mit einem n-Fremdstoff dotierten Polysilicium hergestellt wird. - Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass die leitende Schicht (
27 ) als epitaktisch aufgewachsener Siliciumfilm hergestellt wird. - Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass zum Schritt des Ausbildens des Source/Drain-Bereichs (
31 ) ferner ein Schritt des Herstellens eines Silicidfilms auf dem Source/Drain-Bereich (31 ) gehört. - Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass der zweite Isolierfilm als Nitridfilm mit einer Dicke von 2 bis 40 nm hergestellt wird.
- Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass der zweite Zwischenschicht-Isolierfilm (
33 ) als Film aus einem durch ein Plasma hoher Dichte (HDP) gewonnenen Oxid, Tetraethylorthosilikat (TEOS), undotiertem Silikatglas (USG) oder Kombinationen hiervon hergestellt wird.
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KRP2001/89164 | 2001-12-31 | ||
| KR10-2001-0089164A KR100444306B1 (ko) | 2001-12-31 | 2001-12-31 | 반도체소자의 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| DE10260753A1 DE10260753A1 (de) | 2003-07-31 |
| DE10260753B4 true DE10260753B4 (de) | 2010-09-16 |
Family
ID=19718021
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| DE10260753A Expired - Fee Related DE10260753B4 (de) | 2001-12-31 | 2002-12-23 | Verfahren zum Herstellen eines Halbleiter-Bauteils |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US6699746B2 (de) |
| JP (1) | JP4029283B2 (de) |
| KR (1) | KR100444306B1 (de) |
| DE (1) | DE10260753B4 (de) |
Families Citing this family (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100571658B1 (ko) * | 2003-11-21 | 2006-04-17 | 주식회사 하이닉스반도체 | 반도체소자 제조 방법 |
| DE102004047751B3 (de) * | 2004-09-30 | 2006-05-04 | Infineon Technologies Ag | Verfahren zur Herstellung von Transistorstrukturen für DRAM-Halbleiterbauelemente |
| JP4205734B2 (ja) * | 2006-05-25 | 2009-01-07 | エルピーダメモリ株式会社 | 半導体装置の製造方法 |
| KR100842905B1 (ko) * | 2006-07-21 | 2008-07-02 | 주식회사 하이닉스반도체 | 벌크 실리콘을 이용한 더블 게이트 1-트랜지스터 디램 셀과이를 구비한 디램 소자 및 그의 제조방법 |
| US7668008B2 (en) | 2006-07-21 | 2010-02-23 | Hynix Semiconductor Inc. | 1-transistor type DRAM cell, a DRAM device and manufacturing method therefore, driving circuit for DRAM, and driving method therefor |
| KR100827666B1 (ko) * | 2007-05-08 | 2008-05-07 | 삼성전자주식회사 | 반도체 장치들 및 그의 형성방법들 |
| KR101353346B1 (ko) | 2008-01-21 | 2014-02-17 | 삼성전자주식회사 | 주변 회로 영역의 불순물 영역들에 대한 열적 부담을완화시키는 반도체 소자의 제조 방법 |
| US8232215B2 (en) * | 2009-04-08 | 2012-07-31 | International Business Machines Corporation | Spacer linewidth control |
| JP5578952B2 (ja) * | 2009-08-19 | 2014-08-27 | ルネサスエレクトロニクス株式会社 | 半導体装置及び半導体装置の製造方法 |
| KR101185988B1 (ko) * | 2009-12-30 | 2012-09-25 | 에스케이하이닉스 주식회사 | 반도체 메모리소자의 랜딩플러그컨택 형성방법 |
| US8951907B2 (en) * | 2010-12-14 | 2015-02-10 | GlobalFoundries, Inc. | Semiconductor devices having through-contacts and related fabrication methods |
| US9082630B2 (en) * | 2013-11-08 | 2015-07-14 | Taiwan Semiconductor Manufacturing Co., Ltd. | Semiconductor device and fabricating method thereof |
| CN107123620B (zh) * | 2017-05-10 | 2019-11-26 | 上海格易电子有限公司 | 一种半导体器件及其制备方法 |
| US11315932B2 (en) * | 2020-05-27 | 2022-04-26 | Winbond Electronics Corp. | Memory structure and method for forming the same |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH09260607A (ja) * | 1996-03-27 | 1997-10-03 | Nec Corp | 半導体記憶装置の製造方法 |
| US5856219A (en) * | 1992-12-02 | 1999-01-05 | Matsushita Electric Industrial Co., Ltd. | Method of fabricating a high-density dynamic random-access memory |
| US6284592B1 (en) * | 1999-05-10 | 2001-09-04 | Hyundai Electronics Industries Co., Ltd. | Method for fabricating a semiconductor device |
| US6297136B1 (en) * | 1998-01-19 | 2001-10-02 | Hyundai Electronics Industries Co., Ltd. | Method for fabricating an embedded semiconductor device |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100258364B1 (ko) * | 1997-12-27 | 2000-06-01 | 김영환 | 반도체 소자의 콘택 제조방법 |
| KR100259075B1 (ko) * | 1998-03-14 | 2000-06-15 | 김영환 | 반도체 소자 및 그의 제조 방법 |
| JP4053241B2 (ja) * | 1998-06-19 | 2008-02-27 | 株式会社ルネサステクノロジ | 半導体装置の製造方法 |
| US5895239A (en) * | 1998-09-14 | 1999-04-20 | Vanguard International Semiconductor Corporation | Method for fabricating dynamic random access memory (DRAM) by simultaneous formation of tungsten bit lines and tungsten landing plug contacts |
| KR20000051380A (ko) * | 1999-01-21 | 2000-08-16 | 김영환 | 반도체 메모리 제조방법 |
| KR20000051867A (ko) * | 1999-01-27 | 2000-08-16 | 김영환 | 반도체 메모리 제조방법 |
| KR20000055847A (ko) * | 1999-02-10 | 2000-09-15 | 윤종용 | 반도체 메모리 장치의 제조 방법 |
| US6344389B1 (en) * | 1999-04-19 | 2002-02-05 | International Business Machines Corporation | Self-aligned damascene interconnect |
| KR20010057669A (ko) * | 1999-12-23 | 2001-07-05 | 한신혁 | 적층형 캐패시터를 갖는 반도체 장치의 제조 방법 |
-
2001
- 2001-12-31 KR KR10-2001-0089164A patent/KR100444306B1/ko active IP Right Grant
-
2002
- 2002-12-23 DE DE10260753A patent/DE10260753B4/de not_active Expired - Fee Related
- 2002-12-27 JP JP2002380046A patent/JP4029283B2/ja not_active Expired - Fee Related
- 2002-12-27 US US10/329,521 patent/US6699746B2/en not_active Expired - Lifetime
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5856219A (en) * | 1992-12-02 | 1999-01-05 | Matsushita Electric Industrial Co., Ltd. | Method of fabricating a high-density dynamic random-access memory |
| JPH09260607A (ja) * | 1996-03-27 | 1997-10-03 | Nec Corp | 半導体記憶装置の製造方法 |
| US6297136B1 (en) * | 1998-01-19 | 2001-10-02 | Hyundai Electronics Industries Co., Ltd. | Method for fabricating an embedded semiconductor device |
| US6284592B1 (en) * | 1999-05-10 | 2001-09-04 | Hyundai Electronics Industries Co., Ltd. | Method for fabricating a semiconductor device |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20030058640A (ko) | 2003-07-07 |
| US20030124776A1 (en) | 2003-07-03 |
| DE10260753A1 (de) | 2003-07-31 |
| US6699746B2 (en) | 2004-03-02 |
| JP4029283B2 (ja) | 2008-01-09 |
| JP2003289112A (ja) | 2003-10-10 |
| KR100444306B1 (ko) | 2004-08-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE10141948B4 (de) | Halbleiterspeichervorrichtung und Herstellungsverfahren dafür | |
| DE10107125B4 (de) | Verfahren zum Ausbilden von Kontaktlöchern in einer integrierten Schaltungsvorrichtung durch selektives Ätzen einer Isolationsschicht, um die zu einem Halbleiterbereich benachbarte selbstausrichtende Kontaktfläche zu vergrößern, und dadurch ausgebildeter Kontakt in einer integrierten Schaltungsvorrichtung | |
| DE4220497B4 (de) | Halbleiterspeicherbauelement und Verfahren zu dessen Herstellung | |
| DE102006045581B4 (de) | Halbleiterbauelement mit einem Trench-Gate und Verfahren zu seiner Fertigung | |
| DE102004002659B4 (de) | Halbleitervorrichtung mit einem Kontaktmuster und Herstellungsverfahren dafür | |
| DE102011090163B4 (de) | Halbleiterbauelement mit Austauschgateelektrodenstrukturen und selbstjustierten Kontaktelementen, die durch eine späte Kontaktfüllung hergestellt sind und Herstellungsverfahren dafür | |
| DE60019913T2 (de) | Halbleiterbauelement und Herstellungsverfahren | |
| DE102017123445A1 (de) | Vergrabene Metallleiterbahn und Verfahren zu deren Herstellung | |
| DE10260753B4 (de) | Verfahren zum Herstellen eines Halbleiter-Bauteils | |
| DE19719699A1 (de) | Verfahren zur Bildung eines dynamischen Speichers mit hoher Dichte und wahlfreiem Zugang | |
| DE19921110A1 (de) | Verfahren zur Herstellung eines Halbleiterbauelements | |
| DE102015206391B4 (de) | Thyristor-Direktzugriffsspeicher und Verfahren zu dessen Herstellung | |
| DE102020119976B4 (de) | Verfahren zum herstellen einer halbleitervorrichtung | |
| DE102020114875B4 (de) | Finfet-vorrichtung und verfahren | |
| DE102021100720A1 (de) | Kontakte für halbleitervorrichtungen und verfahren zu deren herstellung | |
| DE19615692C2 (de) | Halbleitervorrichtung und Herstellungsverfahren einer Halbleitereinrichtung | |
| DE10120053A1 (de) | Stressreduziertes Schichtsystem | |
| DE4232621C1 (de) | Herstellverfahren für ein selbstjustiertes Kontaktloch und Halbleiterstruktur | |
| DE102019122443A1 (de) | Transistoren mit Halbleiter-Stapelschichten als Kanäle | |
| DE102021107846A1 (de) | Halbleitervorrichtung und verfahren | |
| DE102005030065A1 (de) | Festphasenepitaxie verwendendes Halbleiterbauelement und Verfahren zur Herstellung desselben | |
| DE112016003929B4 (de) | Verfahren zum Herstellen eines ferroelektrischen Direktzugriffsspeichers auf vorstrukturierter Bodenelektrode und Oxidationsbarriere | |
| DE102021115000A1 (de) | Kontaktwiderstandsreduzierung für transistoren | |
| DE102020115408A1 (de) | Halbleitervorrichtung und verfahren | |
| DE102021116786B4 (de) | Verfahren zur herstellung einer halbleitervorrichtung |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| OR8 | Request for search as to paragraph 43 lit. 1 sentence 1 patent law | ||
| 8105 | Search report available | ||
| 8127 | New person/name/address of the applicant |
Owner name: MAGNACHIP SEMICONDUCTOR, LTD., CHEONGJU, KR |
|
| 8127 | New person/name/address of the applicant |
Owner name: HYNIX SEMICONDUCTOR INC., ICHON, KYONGGI, KR |
|
| 8110 | Request for examination paragraph 44 | ||
| 8364 | No opposition during term of opposition | ||
| R119 | Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee |