DE102015206391B4 - Thyristor-Direktzugriffsspeicher und Verfahren zu dessen Herstellung - Google Patents

Thyristor-Direktzugriffsspeicher und Verfahren zu dessen Herstellung Download PDF

Info

Publication number
DE102015206391B4
DE102015206391B4 DE102015206391.7A DE102015206391A DE102015206391B4 DE 102015206391 B4 DE102015206391 B4 DE 102015206391B4 DE 102015206391 A DE102015206391 A DE 102015206391A DE 102015206391 B4 DE102015206391 B4 DE 102015206391B4
Authority
DE
Germany
Prior art keywords
polarity type
forming
layer
gate
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE102015206391.7A
Other languages
English (en)
Other versions
DE102015206391A1 (de
Inventor
Eng Huat Toh
Shyue Seng Tan
Elgin Kiok Boone Quek
Danny Pak-Chum Shum
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
GlobalFoundries Singapore Pte Ltd
Original Assignee
GlobalFoundries Singapore Pte Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by GlobalFoundries Singapore Pte Ltd filed Critical GlobalFoundries Singapore Pte Ltd
Publication of DE102015206391A1 publication Critical patent/DE102015206391A1/de
Application granted granted Critical
Publication of DE102015206391B4 publication Critical patent/DE102015206391B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/39—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using thyristors or the avalanche or negative resistance type, e.g. PNPN, SCR, SCS, UJT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66363—Thyristors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/74—Thyristor-type devices, e.g. having four-zone regenerative action
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B99/00—Subject matter not provided for in other groups of this subclass
    • H10B99/20—Subject matter not provided for in other groups of this subclass comprising memory cells having thyristors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)
  • Thyristors (AREA)

Abstract

Vorrichtung (100), umfassend: ein Substrat (102) mit einer Wanne (104) von einer ersten Polaritätsart; und eine Thyristor-basierte Speicherzelle, umfassend: wenigstens einen ersten Bereich (106a) von einer zweiten Polaritätsart neben der Wanne (104), ein auf dem Substrat (102) über der Wanne (104) angeordnetes Gate (114), das als eine erste Wortleitung dient, wenigstens eine erste Schicht (108a) der ersten Polaritätsart, die neben dem ersten Bereich (106a) der zweiten Polaritätsart und neben dem Gate (114) angeordnet ist; und wenigstens eine stark dotierte erste Schicht (110a) der zweiten Polaritätsart, die auf der ersten Schicht (108a) der ersten Polaritätsart und neben dem Gate (114) angeordnet ist, wobei wenigstens die stark dotierte erste Schicht (110a) der zweiten Polaritätsart bezüglich einer Seite des Gates (114) selbstausgerichtet ist.

Description

  • HINTERGRUND
  • In Computerspeichern werden flüchtige Speichersysteme, wie z. B. Direktzugriffsspeicher (RAM), gemeinhin als eine Form von Primärdatenspeicher verwendet. Flüchtige Speichervorrichtungen führen schnell Lese- und Schreib-Operationen durch, was einen schnellen Zugriff auf flüchtig gespeicherte Daten ermöglicht, wenn die Speichervorrichtungen mit Energie versorgt werden. Die gespeicherten Daten gehen verloren, wenn die Vorrichtungen nicht mit Energie versorgt werden. Gegenwärtig werden flüchtige Speichervorrichtungen in einem breiten Bereich von Anwendungen eingesetzt, einschließlich bspw. Mobiltelefone, Digitalkameras, Personalcomputer und andere Anwendungen, in denen eine dauerhafte Datenspeicherung nicht erforderlich oder wenn eine schnelle Datenmanipulation erwünscht ist. Typische flüchtige Speichervorrichtungen umfassen z. B. statische Direktzugriffsspeicher (SRAM) und dynamische RAM (DRAM). Im Allgemeinen werden flüchtige Speichervorrichtungen in der Form von eingebetteten Speichern gebildet.
  • In vergangenen Jahren wurden verschiedene Arten von Speicherzellen, Speichermedien und Programmier-und-Lese-Technologien entwickelt. Ein Thyristor-Direktzugriffsspeicher (T-RAM) stellt z. B. eine neue Art von DRAM-Speicher dar, der die Stärken von DRAM und SRAM vereint, so dass hohe Dichten und hohe Geschwindigkeiten erreicht werden. Diese Technologie, die die elektrische Eigenschaft, welche als negativer differenzieller Widerstand bekannt ist und als dünner kapazitiv gekoppelter Thyristor bezeichnet wird, wird zur Herstellung von Speicherzellen verwendet, die sehr hohe Packungsdichten aufweisen. Andere Vorteile eines T-RAM umfassen, ohne darauf beschränkt zu sein, Herstellungsprozesse, die mit bestehenden Logikprozessen kompatibel sind, eine niedrige Betriebsspannung (beispielsweise ca. 1,5 V), ein großes Ion/Ioff-Verhältnis (z. B. in der Größenordnung von 108), eine schnelle Lese/Schreib-Geschwindigkeit (bspw. ca. 1 ns) und eine gute Speicherrate (beispielsweise ca. 10 ms oder mehr als 256 ms).
  • Auf der anderen Seite gibt es Probleme und Nachteile, die mit bestehenden Entwürfen von T-RAM und bestehenden Herstellungsverfahren von T-RAMs einhergehen. In vorhandenen Entwürfen sind z. B. die N-Typ-Basis, der Silizidblock und die stark dotierte P-artige Basis nicht selbstausgerichtet. Nach der Bildung des Silizidblocks wird eine Ionenimplantation durchgeführt. Die Kosten für die Bildung eines Silizium-auf-Isolator(SOI)-Substrats sind hoch. Weiterhin besteht ein Bedarf an einer niedrigeren Betriebsspannung, längerer Auffrischungszeit und einer kleineren Zellengröße.
  • Die Druckschrift US 2013/0 140 601 A1 zeigt eine Thyristor-basierte Speicherzelle, wobei eine Gatestruktur in ein Bulk-Substrat eingegraben wird. Weiterhin werden P- und N-dotierte Gebiete neben die vergrabene Gatestruktur implantiert.
  • Demzufolge besteht ein Bedarf an einem neuen Design von Speichervorrichtungen auf der Basis von T-RAM und einem Herstellungsverfahren davon, um den voran genannten Problemen Rechnung zu tragen.
  • ZUSAMMENFASSUNG
  • Ausführungsformen betreffen im Allgemeinen Speichervorrichtungen und Herstellungsverfahren davon. In einer Ausführungsform wird eine Vorrichtung offenbart. Die Vorrichtung umfasst ein Substrat mit einer Wanne von einer ersten Polaritätsart und eine Thyristor-basierten Speicherzelle. Die Thyristor-basierte Speicherzelle umfasst wenigstens einen ersten Bereich von einer zweiten Polaritätsart neben der Wanne, ein Gate, das als eine zweite Wortleitung dient, die auf dem Substrat über der Wanne angeordnet ist, wenigstens eine erste Schicht aus der ersten Polaritätsart, die neben dem ersten Bereich aus der zweiten Polaritätsart und neben dem Gate angeordnet ist, und wenigstens eine stark dotierte erste Schicht der zweiten Polaritätsart, die auf der ersten Schicht aus der ersten Polaritätsart und neben dem Gate angeordnet ist. Wenigstens die stark dotierte erste Schicht der zweiten Polaritätsart ist bezüglich einer Seite des Gates selbstausgerichtet.
  • In einer anderen Ausführungsform wird ein Verfahren zum Bilden einer Vorrichtung offenbart. Es wird ein Substrat mit einer Wanne von einer ersten Polaritätsart bereitgestellt. Das Verfahren umfasst ein Bilden einer Thyristor-basierten Speicherzelle. Die Thyristor-basierte Speicherzelle wird unter Bildung von wenigstens einem ersten Bereich aus einer zweiten Polaritätsart neben der Wanne, durch ein Bilden eines Gates auf dem Substrat über der Wanne, ein Bilden von wenigstens einer ersten Schicht der ersten Polaritätsart neben dem ersten Bereich der zweiten Polaritätsart und neben dem Gate und durch ein Bilden von wenigstens einer stark dotierten ersten Schicht aus zweiten Polaritätsart auf der ersten Schicht der ersten Polaritätsart und neben dem Gate gebildet. Das Gate dient als eine zweite Wortleitung und wenigstens die stark dotierte erste Schicht der zweiten Polaritätsart ist bezüglich einer Seite des Gates selbstausgerichtet.
  • KURZE BESCHREIBUNG DER FIGUREN
  • In den Figuren bezeichnen in den verschiedenen Ansichten ähnliche Bezugszeichen im Allgemeinen ähnliche Teile. Obwohl die Figuren nicht unbedingt maßstabsgetreu sind, wird im Allgemeinen Wert auf eine Darstellung von Prinzipien der vorliegenden Offenbarung gelegt. In der folgenden Beschreibung werden verschiedene Ausführungsformen der vorliegenden Erfindung mit Bezug auf die folgenden Figuren beschrieben, in welchen die:
  • 1a bis 1b Querschnittansichten verschiedener Ausführungsformen einer Vorrichtung darstellen.
  • 2a bis 2b Querschnittansichten verschiedener Ausführungsformen einer Vorrichtung darstellen.
  • 3a bis 3b Querschnittansichten verschiedener Ausführungsformen einer Vorrichtung darstellen.
  • 4a bis 4d Querschnittansichten anderer verschiedener Ausführungsformen einer Vorrichtung darstellen.
  • 5a bis 5j Querschnittansichten einer Ausführungsform eines Prozesses zum Bilden einer Vorrichtung gemäß einer Ausführungsform der vorliegenden Erfindung darstellen.
  • 6a bis 6d Querschnittansichten einer Ausführungsform eines Prozesses zum Bilden einer Vorrichtung gemäß einer anderen Ausführungsform der vorliegenden Erfindung darstellen.
  • 7a bis 7h Querschnittansichten einer Ausführungsform eines Prozesses zum Bilden einer Vorrichtung gemäß wieder einer anderen Ausführungsform der vorliegenden Erfindung darstellen.
  • 8a bis 8e Querschnittansichten einer Ausführungsform eines Prozesses zum Bilden einer Vorrichtung gemäß wieder einer anderen Ausführungsform der vorliegenden Erfindung darstellen.
  • 9a bis 9h Querschnittansichten einer Ausführungsform eines Prozesses zum Bilden einer Vorrichtung gemäß wieder einer anderen Ausführungsform der vorliegenden Erfindung darstellen.
  • 10a bis 10d Querschnittansichten einer Ausführungsform eines Prozesses zum Bilden einer Vorrichtung gemäß wieder einer anderen Ausführungsform der vorliegenden Erfindung darstellen.
  • 11a bis 11f Querschnittansichten einer Ausführungsform eines Prozesses zum Bilden einer Vorrichtung gemäß wieder einer anderen Ausführungsform der vorliegenden Erfindung darstellen.
  • 12a bis 12c Querschnittansichten einer Ausführungsform eines Prozesses zum Bilden einer Vorrichtung gemäß wieder einer anderen Ausführungsform der vorliegenden Erfindung darstellen.
  • 13a bis 13e Querschnittansichten einer Ausführungsform eines Prozesses zum Bilden einer Vorrichtung gemäß wieder einer anderen Ausführungsform der vorliegenden Erfindung darstellen.
  • 14a bis 14b Querschnittansichten einer Ausführungsform eines Prozesses zum Bilden einer Vorrichtung gemäß wieder einer anderen Ausführungsform der vorliegenden Erfindung darstellen.
  • DETAILLIERTE BESCHREIBUNG
  • Ausführungsformen betreffen im Allgemeinen Speichervorrichtungen und Herstellungsverfahren davon. Eine Speichervorrichtung gemäß der vorliegenden Erfindung umfasst einen T-RAM mit einer Thyristorstruktur, die auf einer komplementären Metalloxid-Halbleiter(CMOS)-Verarbeitung gebildet oder damit integriert wird, wobei wenigstens eine selbstausgerichtete Basis aus einer ersten Polaritätsart und eine selbstausgerichtete gehobene stark dotierte Emitter-Schicht von einer zweiten Polaritätsart des Anodenbereichs der Thyristorstruktur vorhanden ist. Zu Darstellungszwecken kann die erste Polaritätsart z. B. als vom N-Typ angesehen werden, während die zweite Polaritätsart beispielsweise als vom P-Typ angesehen wird. Es wird jedoch angemerkt, dass Modifikationen gemacht werden können, so dass die erste Polaritätsart z. B. als vom P-Typ angesehen werden kann, während die zweite Polaritätsart z. B. als vom N-Typ angesehen werden kann. Die Speichervorrichtung gemäß der vorliegenden Erfindung bietet gegenüber vorhandenen Entwürfen von Speichervorrichtungen eine Vielzahl neuer Merkmale. Erstens ist eine Speichervorrichtung gemäß der vorliegenden Erfindung in ihrer Größe kompakt. Zweitens sind verschiedene Merkmale einer Speichervorrichtung gemäß der vorliegenden Erfindung selbstausgerichtet. Drittens erzielt eine Speichervorrichtung gemäß der vorliegenden Erfindung ein besseres Leistungsvermögen im Sinne einer niedrigeren Betriebsspannung, einer schnelleren Lese/Schreib-Operation und einer besseren Speicherung. Viertens kann eine symmetrische 2-Bits-pro-Zellenstruktur erreicht werden. Darüberhinaus ist der Herstellungsprozess der Speichervorrichtung gemäß der vorliegenden Erfindung kompatibel mit der Logiktechnologie.
  • 1a zeigt eine Querschnittansicht einer Vorrichtung 100 gemäß einer Ausführungsform der vorliegenden Erfindung. Die Vorrichtung 100 umfasst in einer Ausführungsform eine 2 T-RAM-Struktur oder eine 2-Bits-pro-Zellenstruktur. Die Vorrichtung 100 umfasst erste und zweite Thyristorstrukturen, die mit Merkmale, die durch eine CMOS-Verarbeitung gebildet werden, darauf gefertigt oder integriert wird. Die Vorrichtung 100 umfasst ein Substrat 102. Das Substrat ist beispielsweise ein Halbleitersubstrat, wie z. B. ein Siliziumsubstrat. In einer Ausführungsform ist das Substrat ein P-dotiertes Substrat. Das P-dotierte Substrat ist ein leicht dotiertes P-artiges Substrat. Es können auch andere Arten von Halbleitersubstraten verwendet werden. Es können z. B. Halbleitersubstrate, wie z. B. Silizium-Germanium, Gallium oder Galliumarsenid, verwendet werden.
  • Das Substrat umfasst einen Vorrichtungsbereich. Der Vorrichtungsbereich ist z. B. von einem Isolationsbereich (nicht dargestellt) umgeben. Der Isolationsbereich kann zur Trennung des Vorrichtungsbereichs von anderen Vorrichtungsbereichen auf dem Substrat (nicht dargestellt) verwendet werden. Der Isolationsbereich ist z. B. ein Grabenisolations(STI)-Bereich. Es können auch andere Arten von Isolationsbereichen verwendet werden.
  • Im Substrat 102 ist eine Wanne 104 von einer ersten Polaritätsart angeordnet. Die Dotierstoffkonzentration der Wanne 104 kann z. B. ca. 1016 cm–3 bis 1018 cm–3 umfassen. Es können auch andere geeignete Dotierstoffkonzentrationen verwendet werden. In einer Ausführungsform ist die erste Polaritätsart vom N-Typ und die zweite Polaritätstart ist vom P-Typ. In solchen Fällen ist die Wanne eine Wanne vom N-Typ oder eine tiefe Wanne vom N-Typ (DNW), und das Substrat 102 ist ein Substrat vom P-Typ. Die Vorrichtung umfasst einen ersten Bereich 106a der zweiten Polaritätsart, der in dem Substrat 102 und über der Wanne 104 gebildet ist, einen zweiten Bereich 106b der zweiten Polaritätsart, der in dem Substrat und über der Wanne 104 gebildet ist, und ein Gate, das auf dem Substrat 102 und zwischen den ersten und zweiten Bereichen der zweiten Polaritätsart 106a/106b angeordnet ist. Die Dotierstoffkonzentration der ersten und zweiten Bereiche der zweiten Polaritätsart 106a/106b kann z. B. ca. 1016 cm–3 bis 1018 cm–3 betragen. Es können auch andere geeignete Dotierstoffkonzentrationen verwendet werden.
  • In einer Ausführungsform umfassen die ersten und zweiten Bereiche der zweiten Polaritätsart 106a/106b Bereiche zur Einstellung eines Bands (BE-Bereiche). In einer Ausführungsform umfasst wenigstens einer von dem ersten und zweiten Bereich der zweiten Polaritätsart 106a/106b Silizium-Germanium (SiGe), Si:C oder Ge-BE-Bereiche. Es können auch andere geeignete Arten von BE-Materialien verwendet werden. Gemäß einer Ausführungsform ist der BE-Bereich eine epitaktische BE-Schicht.
  • Das Gate umfasst eine Gateelektrode 114 und ein Gatedielektrikum 116. An ersten und zweiten Seiten des Gates sind Abstandshalter 118 angeordnet. Zu Illustrationszwecken ist das Gate ein High-k-Metallgate. Die Gateelektrode 114 kann z. B. eine Metallgateelektrode sein, wie z. B. TaN oder TiN. Bezüglich der Gatedielektrikumsschicht 116 kann diese ein High-k-Gatedielektrikum sein, wie z. B. HfSiON, SiON oder HfO2. Es können auch andere geeignete Arten von Gateelektroden- und Gatedielektrikumsmaterialien verwendet werden. Die Gateelektrode 114 kann z. B. Polysilizium umfassen, während das Gatedielektrikum SiO2 umfasst. In einigen Ausführungsformen kann das Gatedielektrikum ferner eine austrittsarbeitseinstellende Schicht aufweisen. Für eine Vorrichtung vom N-Typ kann z. B. La2O3 bereitgestellt werden, während TiN/Al/TiN für eine Vorrichtung vom P-Typ zusätzlich zu HfSiON und/oder HfO2 bereitgestellt sein kann. Es können auch andere Gatekonfigurationen eingesetzt werden.
  • Gemäß der vorangehenden Beschreibung ist die Vorrichtung von einer 2 T-RAM- oder 2-Bits-pro-Zellen-Struktur, die Thyristorstrukturen aufweist, die darauf gebildet oder mit CMOS-Verarbeitung integriert wurden. In einer Ausführungsform umfasst die Vorrichtung eine erste Thyristorstruktur mit einer ersten Schicht der ersten Polaritätsart 108a, die auf dem ersten Bereich der zweiten Polaritätsart 106a und neben einer ersten Seite des Gates angeordnet ist. Die erste Thyristorstruktur umfasst auch eine stark dotierte erste Schicht der zweiten Polaritätsart 110a, die auf der ersten Schicht der ersten Polaritätsart 108a und neben der ersten Seite des Gates angeordnet ist. In einer Ausführungsform umfasst die Vorrichtung eine zweite Thyristorstruktur mit einer zweiten Schicht der ersten Polaritätsart 108b, die auf dem zweiten Bereich der zweiten Polaritätsart 106b und neben einer zweiten Seite des Gates angeordnet ist, die der ersten Seite des Gates gegenüber liegt. Die zweite Thyristorstruktur umfasst auch eine stark dotierte zweite Schicht der zweiten Polaritätsart 110b, die an der zweiten Schicht der ersten Polaritätsart 108b neben der zweiten Seite des Gates angeordnet ist. Die Dotierstoffkonzentration der stark dotierten ersten und zweiten Schichten aus der ersten Polaritätsart 110a und 110b beträgt z. B. ca. 1018 cm–3 bis 1020 cm–3. Die Dotierstoffkonzentration der ersten und zweiten Schichten der ersten Polaritätsart 108a und 108b beträgt z. B. ca. 1017 cm–3 bis 1019 cm–3. Es können auch andere geeignete Dotierstoffkonzentrationen verwendet werden.
  • Die ersten und zweiten Schichten der ersten Polaritätsart 108a/108b denen als Basis, während die stark dotierten ersten und zweiten Schichten der zweiten Polaritätsart 110a/110b als Emitter des Anodenbereichs der entsprechenden ersten und zweiten Thyristorstrukturen dienen. Die benachbarte Schicht der ersten Polaritätsart und die Schicht der stark dotierten zweiten Polaritätsart bilden einen PN-Übergang des Anodenbereichs der Thyristorstruktur. Die ersten und zweiten Bereiche der zweiten Polaritätsart 106a/106b dienen auch als Basis, während die Wanne 104 als Emitter des Anoden- und auch als Emitter des Kathodenbereichs der entsprechenden ersten und zweiten Thyristorstrukturen dient. Die benachbarte Schicht der zweiten Polaritätsart und die Wanne bilden einen PN-Übergang des Kathodenbereichs der Thyristorstruktur. Die Wanne funktioniert auch als erste Wortleitung der Vorrichtung, während das Gate 114 dazu konfiguriert ist, als eine zweite Wortleitung der Vorrichtung zu funktionieren und mit den Schichten der zweiten Polaritätsart 106a/106b über das Gatedielektrikum 116 kapazitiv gekoppelt zu sein.
  • Die Vorrichtung 100 umfasst ferner eine Zwischenebenendielektrikums(ILD)-Schicht 120, die über den ersten und zweiten Thyristorstrukturen und dem Gate angeordnet ist. Die ILD-Schicht umfasst z. B. eine Oxidschicht. Es können auch andere geeignete Arten von dielektrischen Materialien verwendet werden. Zwischen der ILD-Schicht 120 und den stark dotierten ersten und zweiten Schichten der zweiten Polaritätsart 110a/110b können Silizidkontakte 112 gebildet werden. Die ILD-Schicht 120 umfasst eine erste Kontaktöffnung, die mit der stark dotierten ersten Schicht der zweiten Polaritätsart 110a der ersten Thyristorstruktur verbunden ist. In die erste Öffnung der ILD-Schicht 120 wird ein erstes elektrisch leitfähiges Material gefüllt, um den ersten Kontakt 122a zu bilden, und ist zur Verbindung mit einer ersten Bit-Leitung der Vorrichtung 100 ausgebildet. Die ILD-Schicht 120 umfasst auch eine zweite Kontaktöffnung, die mit der stark dotierten zweiten Schicht der zweiten Polaritätsart 110b der zweiten Thyristorstruktur verbunden ist. Es wird ein zweites elektrisch leitfähiges Material in die zweite Öffnung der ILD-Schicht 120 gefüllt, um den zweiten Kontakt 122b zu bilden, und das zweite elektrisch leitfähige Material ist mit einer zweiten Bit-Leitung der Vorrichtung 100 verbunden.
  • Gemäß der Darstellung in 1a ist das Gate ein ausgenommenes Gate, so dass sich ein Bereich des Gates vertikal bezüglich einer horizontalen Ebene zu der Wanne 104 erstreckt, so dass diese parallel zu den ersten und zweiten Bereichen der zweiten Polaritätsart 106a/106b zu der horizontalen Ebene ist. Die ersten und zweiten Bereiche der zweiten Polaritätsart 106a/106b umfassen Bereiche zur Bandeinstellung (BE-Bereiche), wie ferner vorangehend beschrieben ist. Diese Merkmale unterstützen eine Verringerung der Betriebsspannung, verbessern eine Lese/Schreib-Geschwindigkeit und verbessern weiterhin eine Aufnahmezeit der Speichervorrichtung 100.
  • Die Vorrichtung 100 umfasst gemäß der Darstellung in 1a erste und zweite Thyristorstrukturen, die es erlauben, einen symmetrischen 2-Bits-pro-Zellen-Entwurf zu erhalten. Die in 1a dargestellte Ausführungsform umfasst zwei unterschiedliche Bits in einer einzigen Zellenstruktur. Die Vorrichtung weist ferner eine Schicht der ersten Polaritätsart 108a/108b und eine stark dotierte Schicht der zweiten Polaritätsart 110a/110b auf, die selbstausgerichtet und kompakt sind. Dies hilft eine Variation zu verbessern und kleinere Zellengrößen zu erhalten. Der Betrieb der Vorrichtung 100 ist z. B. ähnlich dem Betrieb einer herkömmlichen T-RAM-Struktur. Der Betrieb einer T-RAM-Struktur ist z. B. in „32 nm High-density High-speed T-RAM Embedded Memory Technology”, Gupta et al., Electron Devices Meeting (IEDM), 2010 IEEE International, 2010, Seiten 12.1.1–12.1.4, beschrieben, was für alle Zwecke durch Bezugnahme hierin aufgenommen wird.
  • 1b zeigt eine Querschnittansicht einer Speichervorrichtung 150, die von der Speichervorrichtung 100 aus 1a gemäß einer anderen Ausführungsform der vorliegenden Erfindung abweicht. Da die meisten Komponenten der Speichervorrichtung 150 identisch sind oder wenigstens zu entsprechenden Komponenten der Speichervorrichtung 100 ähnlich sind, legt die nachstehende Beschreibung der Kürze halber das Augenmerk auf die Unterschiede zwischen der Speichervorrichtung 150 und der Speichervorrichtung 100.
  • Gemäß der Darstellung in 1b erstreckt sich das Gate der Speichervorrichtung 150 nicht unter die oberseitige Oberfläche des Substrats 102, wie es beim Gate der Speichervorrichtung 100 der Fall ist. Insbesondere erstrecken sich die Gateelektrode 164 und das Gatedielektrikum 166 der Speichervorrichtung 150 nicht unter die oberseitige Oberfläche des Substrats 102 parallel zu den ersten und zweiten Bereichen der zweiten Polaritätsart 106a/106b.
  • 2a zeigt eine Querschnittansicht einer Vorrichtung 200 gemäß einer Ausführungsform der vorliegenden Erfindung. Die Vorrichtung 200 umfasst einen T-RAM ähnlich der in den 1a bis 1b dargestellten Vorrichtung. Es werden folglich ähnliche Merkmale nicht ausführlich beschrieben.
  • Es wird auf 2a Bezug genommen. Die Vorrichtung 200 umfasst eine Wanne 204 von einer ersten Polaritätsart, die in einem Substrat 202 von einer zweiten Polaritätsart gebildet ist, einen Bereich 206 der zweiten Polaritätsart, der über der Wanne 204 angeordnet ist, und ein auf dem Substrat 202 angeordnetes Gate. Das Gate umfasst eine Gateelektrode 214 und ein Gatedielektrikum 216. An ersten und zweiten Seiten des Gates sind Abstandshalter 218 angeordnet.
  • Die Vorrichtung umfasst eine Thyristorstruktur mit einer Schicht der ersten Polaritätsart 208, die auf dem Bereich der zweiten Polaritätsart 206 an einer ersten Seite des Gates angeordnet ist. Die Thyristorstruktur umfasst auch eine stark dotierte Schicht von der zweiten Polaritätsart 210, die auf der ersten Schicht von der ersten Polaritätsart 208 an der ersten Seite des Gates angeordnet ist.
  • In einer Ausführungsform dient die Schicht der ersten Polaritätsart 208 als Basis, während die stark dotierte Schicht der zweiten Polaritätsart 210 als Emitter des Anodenbereichs der Thyristorstruktur dient. Die benachbarte Schicht der ersten Polaritätsart und die Schicht der stark dotierten zweiten Polaritätsart bilden einen PN-Übergang des Anodenbereichs der Thyristorstruktur. Ferner dient der Bereich der zweiten Polaritätsart 206 auch als Basis, während die Wanne 204 als Emitter des Kathodenbereichs der Thyristorstruktur dient. Die benachbarte Schicht der zweiten Polaritätsart 206 und die Wanne 204 bilden einen PN-Übergang des Kathodenbereichs der Thyristorstruktur. Die Wanne dient auch als erste Wortleitung der Vorrichtung, während das Gate 114 dazu konfiguriert ist, als eine zweite Wortleitung der Vorrichtung zu dienen, und mit der Schicht der zweiten Polaritätsart 206 durch das Gatedielektrikum 216 kapazitiv gekoppelt ist.
  • Die Vorrichtung 200 umfasst ferner eine ILD-Schicht 220, die über der stark dotierten Schicht der zweiten Polaritätsart 210 und dem Gate angeordnet ist. Zwischen der ILD-Schicht 220 und der stark dotierten Schicht der zweiten Polaritätsart 210 kann ein Silizidkontakt 212 ausgebildet sein. Die ILD-Schicht 220 umfasst eine Kontaktöffnung, die mit der stark dotierten Schicht der zweiten Polaritätsart 210 gekoppelt ist. In die Öffnung der ILD-Schicht 220 wird ein elektrisch leitfähiges Material gefüllt, um den Kontakt 222 zu bilden, und das elektrisch leitfähige Material wird mit einer Bit-Leitung der Speichervorrichtung 200 verbunden.
  • Die Speichervorrichtung 200 umfasst ferner einen Grabenisolations(STI)-Bereich 224, der in der Wanne 204 angeordnet ist. Die Dielektrikumsschicht 220 erstreckt sich gemäß der Darstellung in 2a zu dem Substrat 202, so dass es an einer zweiten Seite des Gates gegenüber der ersten Seite des Gates ist und mit dem STI-Bereich 224 in Kontakt steht. Das Gate landet darstellungsgemäß auf der Kante des STI-Bereichs. Dies kann die Überlagerung von einer Zelle zu einer anderen Zelle verringern.
  • Gemäß einer Ausführungsform umfasst der Bereich der zweiten Polaritätsart 206 einen BE-Bereich. In einer Ausführungsform umfasst der Bereich der zweiten Polaritätsart 206 einen BE-Bereich aus SiGe, Si:C oder Ge. Es können auch andere geeignete Arten an BE-Materialien verwendet werden. Der BE-Bereich besteht gemäß einer Ausführungsform aus einer epitaktischen Schicht. Gemäß der Darstellung in 2a ist das Gate ein ausgenommenes Gate, so dass sich ein Bereich des Gates bezüglich einer horizontalen Ebene vertikal zur Wanne 204 erstreckt, um hinsichtlich der horizontalen Ebene parallel zum Bereich der zweiten Polaritätsart 206 zu sein. Dieses Merkmal unterstützt eine Verringerung der Betriebsspannung, eine Verbesserung der Lese/Schreib-Geschwindigkeit und verbessert ferner eine Aufnahmezeit der Speichervorrichtung 200.
  • Die Ausführungsform, die in 2a dargestellt ist, zeigt eine 1-Bit-pro-Zellen-Struktur. Gemäß der Darstellung in 2a weist die Struktur der Speichervorrichtung 200 eine selbstausgerichtete kompakte Schicht von der ersten Polaritätsart 208 und eine stark dotierte Schicht von der zweiten Polaritätsart 210 auf. Dies hilft, eine Variation zu verbessern und kleinere Zellengrößen zu erreichen. Der Betrieb der Vorrichtung 200 ist z. B. ähnlich dem Betrieb einer herkömmlichen T-RAM-Struktur, wie vorangehend beschrieben ist.
  • 2b zeigt eine Querschnittansicht einer Vorrichtung 250, die sich von der Vorrichtung 200 aus 2a gemäß einer anderen Ausführungsform der vorliegenden Erfindung unterscheiden. Da die meisten Komponenten der Vorrichtung 250 mit entsprechenden Komponenten der Vorrichtung 200 identisch oder wenigstens ähnlich sind, liegt das Augenmerk der nachstehenden Beschreibung der Kürze halber auf den Unterschieden zwischen der Vorrichtung 250 und der Vorrichtung 200.
  • Gemäß der Darstellung in 2b erstreckt sich das Gate der Vorrichtung 250 nicht unter die oberseitige Oberfläche des Substrats 202, wie es bei dem Gate der Vorrichtung 200 der Fall ist. Insbesondere erstrecken sich die Gateelektrode 264, das Gatedielektrikum 266 und die Abstandshalter 268 der Vorrichtung 250 nicht unter die oberseitige Oberfläche des Substrats 202, so dass diese parallel mit dem Bereich von der zweiten Polaritätsart 256 sind.
  • 3a zeigt eine Querschnittansicht einer Vorrichtung 300 gemäß einer Ausführungsform der vorliegenden Erfindung. Die Vorrichtung 300 kann ähnliche Merkmale umfassen, wie schon in den 1a bis 1b und in den 2a bis 2b beschrieben wurde. Folglich werden ähnliche Merkmale nicht im Detail beschrieben. Die Vorrichtung 300 umfasst eine 2 T-RAM-Struktur oder 2-Bits-pro-Zellenstruktur mit einer Wanne 304 von einer ersten Polaritätsart, die in einem Substrat 302 von einer zweiten Polaritätsart gebildet ist. In einer Ausführungsform umfasst die Vorrichtung eine erste FIN-Struktur, die einem ersten Bereich 306a von der zweiten Polaritätsart entspricht, der über der Wanne 304 angeordnet ist, eine zweite FIN-Struktur, die einem zweiten Bereich 306b von der zweiten Polaritätsart entspricht, der über der Wanne 304 gebildet ist, und ein Gate, das auf dem Substrat 302 und zwischen den ersten und zweiten Bereichen der zweiten Polaritätsart 306a/306b angeordnet ist. In einer Ausführungsform umfassen die ersten und zweiten Bereiche der zweiten Polaritätsart 306a/306b Bandeinstellungs(BE)-Bereiche. Das Gate umfasst eine Gateelektrode 314 und ein Gatedielektrikum 316. An ersten und zweiten Seiten des Gates sind Abstandshalter 318 angeordnet. Die Vorrichtung 300 umfasst ferner einen STI-Bereich 324, der in der Wanne 304 gebildet ist. Gemäß der Darstellung in 3a ist der STI-Bereich 324 direkt unterhalb des Gates angeordnet.
  • Die Vorrichtung 300 umfasst Thyristorstrukturen, die auf oder integriert durch eine FIN-artige CMOS Verarbeitung gebildet sind. In einer Ausführungsform umfasst die Vorrichtung eine erste Thyristorstruktur mit einer ersten Schicht der ersten Polaritätsart 308a, die auf dem ersten Bereich der zweiten Polaritätsart 306a der ersten FIN-Struktur und neben einer ersten Seite des Gates angeordnet ist. Die erste Thyristorstruktur umfasst auch eine stark dotierte erste Schicht der zweiten Polaritätsart 310a, die auf der ersten Schicht der ersten Polaritätsart 308a und neben der ersten Seite des Gates angeordnet ist. Die Vorrichtung umfasst in einer Ausführungsform eine zweite Thyristorstruktur mit einer zweiten Schicht der ersten Polaritätsart 308b, die auf dem zweiten Bereich der zweiten Polaritätsart 306b der zweiten FIN-Struktur und neben einer zweiten Seite des Gates angeordnet ist, welche der ersten Seite des Gates gegenüber liegt. Die zweite Thyristorstruktur umfasst auch eine stark dotierte zweite Schicht der zweiten Polaritätsart 310b, die auf der zweiten Schicht der ersten Polaritätsart 308b neben der zweiten Seite des Gates angeordnet ist. Die Materialien und Dotierstoffkonzentrationen entsprechender Bereiche oder Schichten sind gleich denen, die schon in den 1a bis 1b oben beschrieben wurden.
  • Die ersten und zweiten Schichten der ersten Polaritätsart 308a/308b dient als Basis, während die stark dotierten ersten und zweiten Schichten der zweiten Polaritätsart 310a/310b als Emitter des Anodenbereichs der entsprechenden ersten und zweiten Thyristorstrukturen dient. Die benachbarte Schicht der ersten Polaritätsart und die Schicht der stark dotierten zweiten Polaritätsart bilden einen PN-Übergang des Anodenbereichs der Thyristorstruktur. Die ersten und zweiten Bereiche der zweiten Polaritätsart 306a/306b dienen ferner auch als Basis, während die Wanne 304 auch als der Emitter des Kathodenbereichs der entsprechenden ersten und zweiten Thyristorstrukturen dient. Die benachbarte Schicht von zweiten Polaritätsart und die Wanne bilden einen PN-Übergang des Kathodenbereichs der Thyristorstruktur. Die Wanne funktioniert auch als erste Wortleitung der Vorrichtung, während das Gate 314 konfiguriert ist, so dass es als eine zweite Wortleitung der Vorrichtung funktioniert und mit den Schichten von der zweiten Polaritätsart 306a/306b durch das Gatedielektrikum 316 kapazitiv verbunden ist.
  • Die Vorrichtung 300 umfasst ferner eine ILD-Schicht 320, die über den stark dotierten Schichten der zweiten Polaritätsart 310a/310b der ersten und zweiten Thyristorstrukturen und dem Gate angeordnet ist. Zwischen der ILD-Schicht 320 und den stark dotierten Schichten der zweiten Polaritätsart 310a/310b können Silizidkontakte 312 gebildet werden. Die ILD-Schicht 320 umfasst eine erste Kontaktöffnung, die mit der stark dotierten ersten Schicht der zweiten Polaritätsart 310a der ersten Thyristorstruktur verbunden ist. In die erste Öffnung der ILD-Schicht 320 wird ein erstes elektrisch leitfähiges Material eingefüllt, um den ersten Kontakt 322a zu bilden, und das erste elektrisch leitfähige Material ist konfiguriert, so dass es mit einer ersten Bitleitung der Vorrichtung 300 verbunden werden kann. Die ILD-Schicht 320 umfasst auch eine zweite Kontaktöffnung, die mit der stark dotierten zweiten Schicht der zweiten Polaritätsart 310b der zweiten Thyristorstruktur verbunden ist. In die zweite Öffnung der ILD-Schicht 320 wird ein zweites elektrisch leitfähiges Material gefüllt, um den zweiten Kontakt 322b zu bilden, und das zweite elektrisch leitfähige Material ist mit einer zweiten Bitleitung der Vorrichtung 300 verbunden.
  • Das Gate der MOS-Struktur ist gemäß der Darstellung in 3a ein ausgenommenes Gate, so dass sich ein Bereich des Gates bezüglich einer horizontalen Ebene vertikal zu der Wanne 304 erstreckt, um bezüglich der horizontalen Ebene parallel zu den ersten und zweiten Bereichen von der zweiten Polaritätsart 306a/306b zu sein. Die ersten und zweiten Bereiche von der zweiten Polaritätsart 306a/306b umfassen den BE-Bereich, wie darüberhinaus vorangehend beschrieben ist. Diese Merkmale unterstützen ein Verringern der Betriebsspannung, eine verbesserte Lese/Schreib-Geschwindigkeit und verbessern weiterhin eine Aufnahmezeit der Vorrichtung 300.
  • Die Vorrichtung 100 umfasst gemäß der Darstellung in 3a erste und zweite Thyristorstrukturen, die es erlauben, dass ein symmetrisches 2-Bits-pro-Zellen-Design erreicht wird. Die in 3a dargestellte Ausführungsform umfasst zwei unterschiedliche Bits in einer einzigen Zellenstruktur. Die Vorrichtung zeigt desweiteren auch eine selbstausgerichtete und kompakte Schicht der ersten Polaritätsart 308a/308b und eine stark dotierte Schicht der zweiten Polaritätsart 310a/310b. Dies unterstützt eine Verbesserung der Variation und erlaubt, kleinere Zellengrößen zu erreichen.
  • 3b zeigt eine Querschnittansicht einer Vorrichtung 350, die von der Vorrichtung 300 in 3a gemäß einer anderen Ausführungsform der vorliegenden Erfindung abweicht. Die Vorrichtung 350 umfasst eine T-RAM-Struktur oder eine 1-Bit-pro-Zellen-Struktur mit einer Wanne 304 von einer ersten Polaritätsart, die in einem Substrat 302 von einer zweiten Polaritätsart gebildet ist, eine FIN-Struktur entsprechend einem Bereich 306 der zweiten Polaritätsart, der auf dem Substrat 302 und über der Wanne 304 festgelegt ist, und ein auf dem Substrat 302 angeordnetes Gate. In einer Ausführungsform umfasst der Bereich 306 der zweiten Polaritätsart einen BE-Bereich. Das Gate umfasst eine Gateelektrode 314 und ein Gatedielektrikum 316. An ersten und zweiten Seiten des Gates sind Abstandshalter 368 angeordnet.
  • In einer Ausführungsform umfasst die Vorrichtung 350 eine Thyristorstruktur mit einer Schicht der ersten Polaritätsart 308, die auf dem Bereich der zweiten Polaritätsart 306 der FIN-Struktur und neben einer ersten Seite des Gates angeordnet ist. Die Thyristorstruktur umfasst auch eine stark dotierte Schicht der zweiten Polaritätsart 310, die auf der ersten Schicht der ersten Polaritätsart 308 und neben der ersten Seite des Gates angeordnet ist.
  • Die Schicht der ersten Polaritätsart 308 dient als Basis, während die stark dotierte Schicht der zweiten Polaritätsart 310 als Emitter des Anodenbereichs der Thyristorstruktur dient. Die benachbarte Schicht der ersten Polaritätsart und die Schicht der stark dotierten zweiten Polaritätsart bilden einen PN-Übergang des Anodenbereichs der Thyristorstruktur. Der Bereich der zweiten Polaritätsart 306 dient ferner auch als Basis, während die Wanne 304 auch als Emitter des Kathodenbereichs der Thyristorstruktur dient. Die benachbarte Schicht der zweiten Polaritätsart und die Wanne bilden einen PN-Übergang des Kathodenbereichs der Thyristorstruktur. Die Wanne funktioniert auch als eine erste Wortleitung der Vorrichtung, während das Gate 314 derart konfiguriert ist, dass es als eine zweite Wortleitung der Vorrichtung funktioniert und mit der Schicht der zweiten Polaritätsart 306 durch das Gatedielektrikum 316 kapazitiv gekoppelt ist.
  • Die Vorrichtung 350 umfasst ferner eine ILD-Schicht 370, die über der Thyristorstruktur und dem Gate angeordnet ist. Zwischen der ILD-Schicht 370 und der Thyristorstruktur kann ein Silizidkontakt gebildet werden. Die ILD-Schicht 370 umfasst eine Öffnung, die mit der strak dotierten Schicht der zweiten Polaritätsart 310 gekoppelt ist. In die Öffnung der ILD-Schicht 370 wird ein elektrisch leitfähiges Material 322 gefüllt und ist mit einer Bitleitung der Speichervorrichtung 350 gekoppelt.
  • Die Vorrichtung 350 umfasst ferner einen STI-Bereich 374, der in der Wanne 304 unter dem Gate gebildet ist. Die Dielektrikumsschicht 370 erstreckt sich gemäß der Darstellung in 3b zu dem Substrat 302, um neben einer zweiten Seite des Gates, die der ersten Seite des Gates gegenüber liegt, und um mit dem STI-Bereich 374 in Kontakt zu sein.
  • Das Gate der MOS-Struktur ist gemäß der Darstellung in 3b ein ausgenommenes Gate, so dass sich ein Bereich des Gates bezüglich einer horizontalen Ebene vertikal zu der Wanne 304 erstreckt, um bezüglich der horizontalen Ebene parallel zu dem Bereich der zweiten Polaritätsart 306 zu sein. Der Bereich von der zweiten Polaritätsart 306 umfasst darüber hinaus einen BE-Bereich, wie vorangehend beschrieben ist. Diese Merkmale unterstützen ein Verringern der Betriebsspannung, ein Verbessern der Lese/Schreib-Geschwindigkeit und verbessern ferner eine Aufnahmezeit der Speichervorrichtung 350. Die Vorrichtung zeigt auch eine selbstausgerichtete und kompakte Schicht von der ersten Polaritätsart 308 und eine stark dotierte Schicht der zweiten Polaritätsart 310. Dies unterstützt eine Verbesserung der Variation und erreicht kleinere Zellengrößen.
  • 4a zeigt eine Querschnittansicht einer Vorrichtung 400 gemäß einer Ausführungsform der vorliegenden Erfindung. Die Vorrichtung 400 umfasst einen T-RAM mit einer Wanne 404 von einer ersten Polaritätsart (oder alternativ einen Bereich aus einem Isolationspuffer, der amorphes Silizium umfasst), der in einem Substrat 402 von einer zweiten Polaritätsart gebildet ist, einen Körperbereich 406 der zweiten Polaritätsart, der in dem Substrat 402 und über der Wanne 404 (oder dem Bereich des Isolationspuffers) gebildet ist, einen leicht oder mittel dotierten Bereich der ersten Polaritätsart 408a und einen stark dotierten Bereich der ersten Polaritätsart 408b, der im Körperbereich 406 gebildet ist, und ein Gate, das auf dem Substrat 402 und über dem Körperbereich 406 angeordnet ist.
  • Das Gate umfasst eine Gateelektrode 414 und ein Gatedielektrikum 416. An ersten und zweiten Seiten des Gates sind Abstandshalter 418 angeordnet. Gemäß einer Ausführungsform ist die erste Polaritätsart vom N-Typ und die zweite Polaritätsart ist vom P-Typ. In einem solchen Fall ist die Wanne 404 eine Wanne vom N-Typ oder eine tiefe Wanne vom N-Typ (DNW) und das Substrat 402 ist ein Substrat vom P-Typ. In dem Fall, dass das Substrat 402 einen Bereich aus einem Isolationspuffer mit amorphen Silizium anstatt einer Wanne von der ersten Polaritätsart umfasst, ersetzt der Bereich aus amorphen Silizium den Bedarf an einer vergrabenen Oxidschicht in dem Substrat 402. Dies unterstützt, dass man eine Basis eine Floating Body Basis von der zweiten Polaritätsart erreicht und eliminiert hohe Kosten, die mit der Herstellung von Silizium-auf-Isolator einhergehen.
  • In einer Ausführungsform umfasst die Vorrichtung 400 eine Thyristorstruktur mit einer erhöhten selbstausgerichteten stark dotierten Schicht von der zweiten Polaritätsart 410, die auf dem Bereich der ersten Polaritätsart 408a angeordnet ist, die in dem Substrat und neben der ersten Seite des Gates angeordnet ist.
  • Der Bereich der ersten Polaritätsart 408a dient als Basis, während die stark dotierte Schicht der zweiten Polaritätsart 410 als Emitter des Anodenbereichs der Thyristorstruktur dient. Der benachbarte Bereich der ersten Polaritätsart und die gehobene Schicht der stark dotierten zweiten Polaritätsart bilden einen PN-Übergang des Anodenbereichs der Thyristorstruktur. Der Körperbereich der zweiten Polaritätsart 406 umfasst ferner auch die Basis, während der stark dotierte Bereich der ersten Polaritätsart 408b, der in dem Substrat neben der zweiten Seite des Gates angeordnet ist, auch als Emitter des Kathodenbereichs der Thyristorstruktur dient. Der benachbarte Körperbereich der zweiten Polaritätsart und der stark dotierte Bereich von der ersten Polaritätsart bilden einen PN-Übergang des Kathodenbereichs der Thyristorstruktur.
  • Die Vorrichtung 400 umfasst auch eine ILD-Schicht 420, die über der Thyristorstruktur und dem Substrat angeordnet ist. Zwischen der ILD-Schicht 420 und der stark dotierten Schicht der ersten Polaritätsart 410 und dem stark dotierten Bereich der ersten Polaritätsart 408b können Silizidkontakte 412a/412b gebildet werden. Die ILD-Schicht 420 umfasst erste und zweite Kontaktöffnungen. Die erste Kontaktöffnung ist mit der stark dotierten Schicht der zweiten Polaritätsart 410 der Thyristorstruktur gekoppelt. Die zweite Öffnung ist mit dem stark dotierten Bereich der ersten Polaritätsart 408b gekoppelt. Die Vorrichtung 400 umfasst ferner erste und zweite elektrisch leitfähige Materialien, die in die ersten und zweiten Öffnungen der ILD-Schicht 420 gefüllt werden, um erste und zweite Kontakte 422a/422b zu bilden. Der erste Kontakt 422a ist konfiguriert, so dass er mit einer Bitleitung verbunden werden kann, während der zweite Kontakt 422 mit einer ersten Wortleitung der Speichervorrichtung 400 verbunden wird. Das Gate ist konfiguriert, um als eine zweite Wortleitung der Speichervorrichtung 400 zu funktionieren, und ist mit dem Körperbereich der zweiten Polaritätsart 406 durch das Gatedielektrikum 416 kapazitiv verbunden.
  • In einer Ausführungsform umfasst der Körperbereich 406 der zweiten Polaritätsart einen BE-Körperbereich. Dieses Merkmal unterstützt ein Verringern der Betriebsspannung, verbessert die Lese/Schreib-Geschwindigkeit und verbessert ferner eine Aufnahmezeit der Speichervorrichtung 400. Die Vorrichtung 400 weist gemäß der Darstellung in 4a selbstausgerichtete und kompakte Bereiche der ersten Polaritätsart 408a und eine stark dotierten Schicht der zweiten Polaritätsart 410 auf. Dies vermeidet den Bedarf an einer Silizidblockschicht und unterstützt eine Verbesserung der Variation und erreicht kleinere Zellengrößen.
  • 4b zeigt eine Querschnittansicht einer Vorrichtung 430, die von der Vorrichtung 400 aus 4a gemäß einer anderen Ausführungsform der vorliegenden Erfindung abweicht. Da die meisten Komponenten der Speichervorrichtung 430 identisch oder wenigstens zu entsprechenden Komponenten der Speichervorrichtung 400 ähnlich sind, beschränkt sich die nachstehende Beschreibung auf die Unterschiede zwischen der Vorrichtung 430 und der Vorrichtung 400.
  • Anstelle des Bereichs der ersten Polaritätsart 408a, der im Körperbereich 406 gebildet ist, umfasst die Thyristorstruktur gemäß der Darstellung in 4b eine selbstausgerichtete erhöhte Schicht der ersten Polaritätsart 438, die auf dem Substrat 402 und über dem Körperbereich 406 der zweiten Polaritätsart angeordnet ist. Die Thyristorstruktur umfasst auch eine erhöhte selbstausgerichtete stark dotierte Schicht der zweiten Polaritätsart 410, die auf der Schicht der ersten Polaritätsart 438 angeordnet ist.
  • 4c zeigt eine Querschnittansicht einer Vorrichtung 450 gemäß einer Ausführungsform der vorliegenden Erfindung. Die Vorrichtung 450 umfasst einen T-RAM mit einer Wanne 404 aus einer ersten Polaritätsart (oder alternativ einen Isolationspuffer, der amorphes Silizium aufweist), die in einem Substrat 402 von einer zweiten Polaritätsart gebildet ist, einen Körperbereich 406 der zweiten Polaritätsart, der in dem Substrat 402 und über der Wanne 404 (oder dem Isolationspuffer) gebildet ist, einen leicht oder mittel dotierten Bereich der ersten Polaritätsart 408a und einen stark dotierten Bereich der ersten Polaritätsart 408b, der in dem Körperbereich 406 neben ersten und zweiten Seitenwänden des Gates gebildet ist, und ein Gate, das auf dem Substrat 402 und über dem Körperbereich 406 angeordnet ist.
  • Das Gate umfasst eine Gateelektrode 414 und ein Gatedielektrikum 416. An ersten und zweiten Seiten des Gates sind Abstandshalter 418 angeordnet. In einer Ausführungsform ist die erste Polaritätsart vom N-Typ und die zweite Polaritätsart ist vom P-Typ. In einem solchen Fall ist die Wanne 404 eine Wanne vom N-Typ oder eine tiefe Wanne vom N-Typ (DNW) und das Substrat 404 ist ein Substrat vom P-Typ. Falls das Substrat 402 anstelle einer Wanne der ersten Polaritätsart einen Isolationspuffer umfasst, der amorphes Silizium aufweist, ersetzt der Bereich aus dem Isolationspuffer den Bedarf an einer vergrabenen Oxidschicht im Substrat 402. Dies unterstützt ein Erhalten einer Floating Body Basis der zweiten Polaritätsart und eliminiert hohe Kosten, die mit der Herstellung von Silizium-auf-Isolator einhergehen.
  • In einer Ausführungsform umfasst die Vorrichtung 450 eine Thyristorstruktur mit einer gehobenen selbstausgerichteten stark dotierten Schicht der zweiten Polaritätsart 410, die auf dem Bereich der ersten Polaritätsart 408a angeordnet ist, der in dem Substrat und neben der ersten Seite des Gates angeordnet ist.
  • Der Bereich der ersten Polaritätsart 408a dient als Basis, während die stark dotierte Schicht der zweiten Polaritätsart 410 als Emitter des Anodenbereichs der Thyristorstruktur dient. Der benachbarte Bereich der ersten Polaritätsart und die gehobene Schicht der stark dotierten zweiten Polaritätsart bilden einen PN-Übergang des Anodenbereichs der Thyristorstruktur. Der Körperbereich der zweiten Polaritätsart 406 dient ferner auch als Basis, während der stark dotierte Bereich der ersten Polaritätsart 408b, der in dem Substrat neben der zweiten Seite des Gates angeordnet ist, auch als Emitter des Kathodenbereichs der Thyristorstruktur dient. Der benachbarte Körperbereich der zweiten Polaritätsart und der stark dotierte Bereich der ersten Polaritätsart bilden einen PN-Übergang des Kathodenbereichs der Thyristorstruktur.
  • Die Vorrichtung 450 umfasst auch eine ILD-Schicht 420, die über der Thyristorstruktur und dem Substrat angeordnet ist. Zwischen der ILD-Schicht 420 und der stark dotierten Schicht der ersten Polaritätsart 410 und dem stark dotierten Bereich der ersten Polaritätsart 408b können Silizidkontakte 412a/412b gebildet werden. Die ILD-Schicht 420 umfasst erste und zweite Kontaktöffnungen. Die erste Kontaktöffnung ist mit der stark dotierten Schicht der zweiten Polaritätsart 410 der Thyristorstruktur verbunden. Die zweite Öffnung ist mit dem stark dotierten Bereich der ersten Polaritätsart 408b verbunden. Die Vorrichtung 400 umfasst ferner erste und zweite elektrisch leitfähige Materialien, die in die ersten und zweiten Öffnungen der ILD-Schicht 420 gefüllt werden, um erste und zweite Kontakte 422a/422b zu bilden. Der erste Kontakt 422a ist zur Verbindung mit einer Bitleitung konfiguriert, während der zweite Kontakt 422b mit einer Wortleitung der Speichervorrichtung 450 verbunden ist. Das Gate ist konfiguriert, um als eine zweite Wortleitung der Speichervorrichtung 450 zu dienen.
  • In einer Ausführungsform umfasst ein Bereich in dem Körperbereich 406 der zweiten Polaritätsart unterhalb des Gates einen BE-Bereich 455. In einer Ausführungsform umfasst der BE-Bereich 455 einen SiGe-BE-Bereich. Es können auch andere geeignete Arten von BE-Material verwendet werden. Darstellungsgemäß ist das Gate mit dem BE-Bereich 455 durch das Gatedielektrikum 416 kapazitiv gekoppelt. Diese Merkmale unterstützen ein Verringern der Betriebsspannung, ein Verbessern der Lese/Schreib-Geschwindigkeit und verbessern weiter eine Aufnahmezeit der Speichervorrichtung 450.
  • Gemäß der Darstellung in 4c weist die Vorrichtung 450 selbstausgerichtete und kompakte Bereiche der ersten Polaritätsart 408a und eine stark dotierte Schicht der zweiten Polaritätsart 410 auf. Dies vermeidet den Bedarf an einer Siliziumblockschicht und unterstützt eine Verbesserung von Variationen und ein Erhalten kleinerer Zellengrößen.
  • 4d zeigt eine Querschnittansicht einer Vorrichtung 470, die sich von der Vorrichtung 450 aus 4c gemäß einer anderen Ausführungsform der vorliegenden Erfindung unterscheidet. Da die meisten Komponenten der Vorrichtung 470 mit entsprechenden Komponenten der Vorrichtung 450 identisch oder wenigstens ähnlich dazu sind, konzentriert sich die nachfolgende Beschreibung auf die Unterschiede zwischen der Vorrichtung 470 und der Vorrichtung 450.
  • Anstelle des Bereichs der ersten Polaritätsart 480a, der in dem Körperbereich 406, wie in der Vorrichtung 450, gebildet ist, umfasst die Thyristorstruktur der Vorrichtung 470 gemäß der Darstellung in 4d eine selbstausgerichtete erhöhte Schicht der ersten Polaritätsart 438, die auf dem Substrat 402 und über dem Körperbereich 406 der zweiten Polaritätsart angeordnet ist. Die Thyristorstruktur umfasst auch eine selbstausgerichtete stark dotierte Schicht der zweiten Polaritätsart 410, die auf der Schicht von der ersten Polaritätsart 438 angeordnet ist.
  • Die 5a bis 5j zeigen Querschnittansichten einer Ausführungsform eines Prozesses 500 zum Bilden einer Vorrichtung gemäß einer Ausführungsform der vorliegenden Erfindung. In einer Ausführungsform bildet der Prozess 500 die Vorrichtung 150 aus 1b. Die Vorrichtung 150 umfasst eine 2 T-RAM-Struktur oder 2-Bits-pro-Zellenstruktur. Durch die Bildung der Vorrichtung 150 bildet der Prozess 500 erste und zweite Thyristorstrukturen, die durch CMOS-Prozesse integriert werden. Mit Bezug auf 5a wird ein Substrat 102 bereitgestellt. Das Substrat ist z. B. ein Halbleitersubstrat, wie z. B. ein Siliziumsubstrat. In einer Ausführungsform ist das Substrat ein Substrat der zweiten Polaritätsart. Das Substrat ist z. B. mit Dotierstoffen der zweiten Polaritätsart leicht dotiert. Die Dotierstoffe der zweiten Polaritätsart umfassen z. B. Dotierstoffe vom P-Typ. Es können auch andere geeignete Arten von Halbleitersubstraten verwendet werden.
  • Das Substrat umfasst einen Vorrichtungsbereich. Der Vorrichtungsbereich dient in einer Ausführungsform als ein Zellenbereich für eine Speicherzelle. Es wird jedoch angemerkt, dass das Substrat eine Mehrzahl von Vorrichtungsbereichen umfassen kann. In einer Ausführungsform dient der Zellenbereich als ein Vorrichtungsbereich eines 2 T-RAM. In einem Array-Bereich können eine Vielzahl von Zellenbereiche bereitgestellt werden, um eine Mehrzahl von Speichervorrichtungen zu bilden. In dem Substrat 102 werden Isolationsbereiche (nicht dargestellt) gebildet. Die Isolationsbereiche dienen für andere Arten von Vorrichtungen zur Isolierung des Zellenbereichs von anderen Vorrichtungsbereichen (nicht dargestellt). Der Isolationsbereich ist z. B. ein Flachgrabenisolations(STI)-Bereich. Es können auch andere Arten von Isolationsbereichen verwendet werden. Die STI-Bereiche (nicht dargestellt) können unter Verwendung verschiedener geeigneter Techniken gebildet werden.
  • Der Prozess wird fortgesetzt, um eine Wanne 104 zu bilden. Die Wanne umfasst in einer Ausführungsform Dotierstoffe der ersten Polaritätsart. Die Dotierstoffe der ersten Polaritätsart sind z. B. Dotierstoffe vom N-Typ. Die Dotierstoffkonzentration beträgt z. B. 1016 cm–3 bis 1018 cm–3. Es können auch andere geeignete Arten von Dotierstoffe und Dotierstoffkonzentrationen verwendet werden. In einer Ausführungsform erstreckt sich die Wanne 104 bis zu einer Tiefe unterhalb der Isolationsbereiche (nicht dargestellt). Es können auch andere geeignete Tiefen verwendet werden. Die Wanne 104 kann z. B. Teil des Substrats sein. Die Dotierstoffe können z. B. in das Substrat implantiert werden, um die Wanne zu bilden. Es können beliebige geeignete Implantationsenergien und -dosen verwendet werden. Die Implantationsparameter, wie z. B. Energie und Dosis, sind darauf zugeschnitten, um die Wanne an der gewünschten Stelle und mit dem gewünschten Effekt zu erzeugen. Durch Einstellen der Energie und Dosis der Implantation können die Anordnung und Dicke der Wanne gesteuert werden. Es können auch andere Techniken zur Bereitstellung der Wanne verwendet werden. Die Wanne kann z. B. eine epitaktische Isolationswanne sein. In einem solchen Fall kann die epitaktische Wanne vor der Bildung der Isolationsbereiche gebildet werden. Die epitaktische Wanne kann in situ dotiert sein. Es kann auch ein Implantieren der epitaktischen Isolationswanne erfolgen.
  • Der Prozess wird fortgesetzt, um eine Gate- oder Dummy-Gatestruktur zu bilden. Zur Bildung einer Dummy-Gatestruktur, einer Gatedielektrikumsschicht und einer Gateelektrodenschicht über der oberseitigen Oberfläche des Substrats. Die Gatedielektrikumsschicht umfasst z. B. Siliziumoxid (SiO2). Es können auch andere geeignete Arten von dielektrischen Materialien verwendet werden. Die Dielektrikumsschicht wird z. B. unter thermischer Oxidation, chemischer Gasphasenabscheidung (CVD) oder Atomlagenabscheidung (ALD) gebildet. Die Dicke der Gatedielektrikumsschicht kann z. B. ca. 1 bis 5 nm betragen. Die Gateelektrodenschicht umfasst z. B. Polysilizium. Es können auch andere geeignete Arten von Gateelektrodenmaterialien verwendet werden. Die Dicke der Gateelektrode kann ca. 20 bis 200 nm betragen. Die Gateelektrodenschicht kann z. B. durch CVD gebildet werden. Es können auch andere geeignete Techniken zur Bildung der Gatedielektrikumsschichten und Gateelektrodenschichten und andere geeignete Dickendimensionen für die Gatedielektrikums- und -elektrodenschichten verwendet werden.
  • Es wird auf 5b Bezug genommen. Die Gateschichten werden zur Bildung eines Gates oder Dummy-Gates mit einem strukturierten Gatedielektrikum 566 und einer strukturierten Gateelektrode 564 verarbeitet. Die Strukturierung der Gateschichten kann z. B. durch Masken- und Ätztechniken erreicht werden. Zum Beispiel kann eine strukturierte Fotolackmaske als eine Ätzmaske für ein anisotropes Ätzen, wie z. B. ein reaktives Ionenätzen (RIE), verwendet werden. Unterhalb des Fotolacks kann zur Verbesserung der lithografischen Auflösung eine ARC bereitgestellt werden. Es können auch andere Techniken zur Strukturierung der Gateschichten verwendet werden, um das Dummy-Gate zu bilden. Nach einer Strukturierung der Gateschichten kann die Maske einschließlich der ARC-Schicht entfernt werden.
  • In einer Ausführungsform wird der Prozess fortgesetzt, um Bereiche der zweiten Polaritätsart 106a/106b im Substrat neben ersten und zweiten Seiten des Dummy-Gates zu bilden, wie in 5c dargestellt ist. Die Bereiche 106a/106b umfassen leicht dotierte Dotierstoffe der zweiten Polaritätsart. Zur Bildung der leicht dotierten Bereiche werden Dotierstoffe der zweiten Polaritätsart, wie z. B. Dotierstoffe vom P-Typ, in das Substrat implantiert. Die Implantation kann z. B. bezüglich des Dummy-Gates selbstausgerichtet sein. Die Implantation kann z. B. das durch das Dummy-Gate und den Isolationsbereich nicht geschützte Substrat dotieren. Die Tiefe der leicht dotierten Bereiche beträgt beispielsweise ca. 5 bis 100 nm. Es können abhängig von dem Technologieknoten auch andere geeignete Tiefendimensionen verwendet werden. Die Dotierstoffkonzentration der Bereiche 106a/106b kann ca. 1016 cm–3 bis 1018 cm–3 betragen. Es können andere geeignete Dotierstoffkonzentrationen verwendet werden. Zur Durchführung der Implantation kann eine Implantationsmaske bereitgestellt werden, die den Vorrichtungsbereich freilegt. Die Implantationsmaske kann z. B. eine Fotolackschicht sein. Es können auch andere geeignete Arten von Implantationsmasken verwendet werden.
  • In einer alternativen Ausführungsform umfassen die Bereiche 106a/106b im Substrat neben den ersten und zweiten Seiten des Dummy-Gates gemäß der Darstellung in 5c BE-Bereiche. In einer Ausführungsform umfasst entweder einer oder umfassen beide der ersten und zweiten Bereiche von der zweiten Polaritätsart 106a/106b einen BE-Bereich. Die BE-Bereiche können durch ein Ausnehmen von Bereichen des Substrats gebildet werden, die nicht durch das Gate geschützt sind. Die Tiefe der Ausnehmungen kann z. B. ungefähr gleich der Tiefe der leicht dotierten Diffusionsbereiche von anderen Vorrichtungsbereichen sein. Die BE-Bereiche können beispielsweise durch einen selektiven epitaktischen Aufwachs(SEG)-Prozess mit in situ Dotierung, einem Füllen der Räume oder Ausnehmungen gebildet werden. Die Oberseite der BE-Bereiche ist ungefähr koplanar zu der Oberseite der Substratoberfläche, wie dargestellt ist. Ein Bilden der BE-Bereiche, die leicht oder über die Substratoberfläche ausgenommen sind, kann auch verwendet werden. Die BE-Bereiche sind gemäß einer Ausführungsform SiGe-BE-Bereiche. In einer Ausführungsform umfassen die BE-Bereiche Dotierstoffe von der zweiten Polaritätsart. Es können auch andere Arten von BE-Bereichen verwendet werden.
  • Über den ersten und zweiten Gateseitenwänden können Seitenwandabstandshalter 118 gebildet werden. Zur Bildung der Seitenwandabstandshalter wird auf dem Substrat eine Abstandshalterschicht abgeschieden. Die Abstandshalterschicht kann z. B. aus Siliziumnitrid bestehen. Es können auch andere geeignete Arten von dielektrischen Materialien, wie z. B. Siliziumoxid oder Siliziumoxinitrid, verwendet werden. Die Abstandshalterschicht kann durch CVD gebildet werden. Die Abstandshalterschicht kann auch unter Verwendung anderer Techniken gebildet werden. Die Dicke der Abstandshalterschicht kann z. B. ungefähr 10 bis 50 nm betragen. Es können auch andere geeignete Dickenbereiche verwendet werden. Die Dicke kann z. B. von der gewünschten Breite der Abstandshalter abhängen. Es kann ein anisotropes Ätzen, wie z. B. RIE, durchgeführt werden, um horizontale Bereiche der Abstandshalterschicht zu entfernen, wodurch auf den Seitenwänden des Dummy-Gates Abstandshalter 118 verbleiben, wie in 5c dargestellt ist.
  • Die hinsichtlich der 5a bis 5c dargestellten Schritte sind allgemeine Schritte, die zur Bildung von z. B. MOS-Strukturen der zweiten Polaritätsart, wie z. B. PMOS-Strukturen durchgeführt werden. Der Prozess wird fortgesetzt, um erste und zweite Thyristorstrukturen in die CMOS-Verarbeitung zu integrieren. In einer Ausführungsform wird der Prozess fortgesetzt, um erhöhte erste und zweite Schichten der ersten Polaritätsart 108a/108b über erste und zweite Bereiche der zweiten Polaritätsart 106a/106b zu bilden, wie in 5d dargestellt ist. Die ersten und zweiten Schichten der ersten Polaritätsart 108a/108b werden z. B. durch einen SEG-Prozess gebildet. Die epitaktischen Schichten sind in einer Ausführungsform mit Dotierstoffen der ersten Polaritätsart, wie z. B. Dotierstoffe vom N-Typ, in situ dotiert. Es kann auch ein Dotieren der epitaktischen Schichten mit Dotierstoffen der ersten Polaritätsart durch eine Ionenimplantation eingesetzt werden. In einer Ausführungsform können die ersten und zweiten Schichten der ersten Polaritätsart 108a/108b der ersten und zweiten Thyristorstrukturen als Teil des Prozesses zum Bilden erhöhter Source/Drain(RSD)-Bereiche der ersten Polaritätsart von anderen Vorrichtungen auf demselben Substrat gebildet werden. Die Dicke der ersten und zweiten Schichten der ersten Polaritätsart 108a/108b kann z. B. ungefähr 10 bis 50 nm betragen und die Dotierstoffkonzentration der ersten Polaritätsart beträgt ca. 1017 cm–3 bis 1019 cm–3. Es können auch andere geeignete Dickendimensionen und Konzentrationen verwendet werden.
  • Es wird auf 5e Bezug genommen. Auf den ersten und zweiten Schichten der ersten Polaritätsart 108a/108b werden erste und zweite stark dotierte Schichten der zweiten Polaritätsart 110a/110b gebildet. Die ersten und zweiten stark dotierten Schichten der zweiten Polaritätsart 110a/110b werden z. B. durch SEG-Prozesse gebildet. Die epitaktischen Schichten sind in einer Ausführungsform stark in situ dotiert mit Dotierstoffen der zweiten Polaritätsart, wie z. B. Dotierstoffen vom P-Typ. Es kann auch eine starke Dotierung der epitaktischen Schichten mit Dotierstoffen der zweiten Polaritätsart durch eine Ionenimplantation eingesetzt werden. In einer Ausführungsform können die ersten und zweiten stark dotierten Schichten der zweiten Polaritätsart 110a/110b der ersten und zweiten Thyristorstrukturen als Teil des Prozesses zum Bilden von epitaktischen erhöhten Source/Drain(RSD)-Bereichen der zweiten Polaritätsart von anderen Vorrichtungen auf dem gleichen Substrat gebildet werden. Die Dicke der ersten und zweiten stark dotierten Schichten der zweiten Polaritätsart 110a/110b kann z. B. ungefähr 10 bis 50 nm betragen und die Dotierstoffkonzentration der zweiten Polaritätsart beträgt ca. 1018 cm–3 bis 1020 cm–3. Es können auch andere geeignete Dickendimensionen und Konzentrationen verwendet werden.
  • Der Prozess kann fortgesetzt werden, um die 2 T-RAM-Struktur zu vervollständigen. Auf den ersten und zweiten stark dotierten Schichten der zweiten Polaritätsart 110a/110b können z. B. Silizidkontakte 112 gebildet werden. Die Silizidkontakte können z. B. Silizidschichten auf der Basis von Nickel sein. Es können auch andere geeignete Arten von Silizidkontakten verwendet werden. Die Silizidkontakte erlauben eine Verringerung des Kontaktwiderstands. Zur Bildung von Silizidkontakten kann eine Metallschicht über dem Substrat abgeschieden und ausgeheizt werden, um eine Reaktion mit Silizium hervorzurufen. Durch ein Nassätzen wird z. B. ein nicht reagiertes Metall entfernt, wodurch die Silizidkontakte auf der ersten und zweiten Schicht der zweiten Polaritätsart 110a/110b verbleibt, wie in 5f dargestellt ist.
  • Mit Bezug auf 5g wird eine Zwischenebenendielektrikums(ILD)-Schicht über dem Substrat gebildet. Die ILD-Schicht ist z. B. eine Siliziumoxidschicht. Die ILD-Schicht kann eine Dielektrikumsschicht aus einem großen Aspektverhältnisprozess (HARP) sein. Es können andere geeignete Arten von dielektrischen Materialien einschließlich BPSG, PSG, USG, TEOS-Oxide, PEOX, HDP-Oxide usw. verwendet werden. Die ILD-Schicht kann z. B. durch CVD gebildet werden. Es können auch andere geeignete Techniken verwendet werden. Ein Überschuss an einem Dielektrikumsmaterial der ILD-Schicht wird durch einen Planarisierungsprozesses, wie z. B. CMP, entfernt. Es können andere Arten von Planarisierungsprozessen verwendet werden. Zum Beispiel kann CMP das Dummy-Gate als einen CMP-Stop verwenden. CMP bildet z. B. eine im Wesentlichen koplanare Oberfläche zwischen der oberseitigen Oberfläche des Dummy-Gates, Seitenwandabstandshaltern und der ILD-Schicht 120, wie in 5g dargestellt ist.
  • In einer Ausführungsform kann der Prozess fortgeführt werden, um eine zusätzliche Dielektrikumsschicht zur Bildung einer Prämetall-Dielektrikums(PMD)-Schicht zu bilden, in der Kontakte zu Kontaktbereichen des Substrats gefolgt von einem BEOL-Prozess gebildet werden. In einer alternativen Ausführungsform wird das Dummy-Gate entfernt, wie in 5h dargestellt ist. Ein dualer Ätzprozess kann unter Verwendung unterschiedlicher Chemikalien durchgeführt werden, um die Dummy-Gateelektrode und das Gatedielektrikum zu entfernen. Es kann z. B. ein Trockenätzen gefolgt von einem Nassätz/Reinigungs-Prozess durchgeführt werden, um die Dummy-Gateelektrode 564 durch eine Steuerung der Ätzselektivität des Dummy-Gates bezüglich der ILD-Schicht 120 und den Abstandshaltern 118 zu entfernen. Hinsichtlich der Entfernung der Gatedielektrikumsschicht 566 in einer Ausführungsform wird es durch ein reaktives Ionenätzen (RIE) entfernt. Es können andere geeignete Techniken zum Entfernen des Dummy-Gates verwendet werden. Die Entfernung des Dummy-Gates bildet eine Gateöffnung 582, die Seiten der Abstandshalter 118 freilegen, welche von der ILD 120 beabstandet sind, wie dargestellt ist.
  • Der Prozess wird durch ein Bilden einer High-k-Metallgatestruktur fortgesetzt. Die High-k-Metallgatestruktur umfasst ein Gatedielektrikum 166 und eine Gateelektrode 164. Das Gatedielektrikum umfasst z. B. ein High-k-Dielektrikumsmaterial, wie z. B. HfSiON, SiON oder HfO2. Es können auch andere Arten von Dielektrikumsmaterialien verwendet werden. Die Dicke der Gatedielektrikumsschicht kann z. B. ungefähr 1 bis 10 nm betragen. Die Gateelektrodenschicht umfasst z. B. ein Metall oder Metallnitrid. Es können verschiedene geeignete Metallarten, wie z. B. Ru, W, Pt, TiN, Ti, Zr, TaN, Si oder Al verwendet werden. Es können auch andere geeignete Metallarten verwendet werden. Die Dicke der Gateelektrode kann ungefähr 10 bis 200 nm betragen. Es können auch andere geeignete Dickendimensionen des Gatedielektrikums und der Elektrodenschichten verwendet werden.
  • In einigen Ausführungsformen kann eine austrittsarbeitseinstellende Schicht zwischen dem Gatedielektrikum und der Metallgateelektrodenschicht gebildet werden. Für eine Vorrichtung vom N-Typ kann z. B. La2O3 gebildet werden, während für eine Vorrichtung vom P-Typ TiN/Al/TiN zusätzlich zu HfSiON und/oder HfO2 gebildet werden. Es können auch andere Gate-Konfigurationen verwendet werden.
  • Die Gatedielektrikums- und Gateelektrodenschichten werden auf dem Substrat konform gebildet. Die Gatedielektrikumsschicht liegt auf einer Linie mit dem ILD 120, freiliegenden Seitenwänden der Seitenabstandshalter 118 und dem freiliegenden Bereich des Substrats, während die Gateelektrodenschicht die Gatedielektrikumsschicht bedeckt und die Gateöffnung 582 füllt. Die Gatedielektrikumsschicht kann z. B. durch Atomlagenabscheidungstechniken gebildet werden, während die Gateelektrodenschicht durch Sputtern oder CVD gebildet wird. Die Gatedielektrikums- und Gateelektrodenschichten können auch mittels anderer Techniken gebildet werden.
  • Es wird auf 5i Bezug genommen. Das Substrat wird planarisiert, um übermäßige Gatedielektrikums- und Elektrodenmaterialien zu entfernen. Der Planarisierungsprozess entfernt z. B. überschüssiges Material über der ILD-Schicht 120. In einer Ausführungsform umfasst der Planarisierungsprozess CMP. Es können auch andere Arten von Planarisierungsprozessen verwendet werden. CMP kann z. B. die ILD-Schicht 120 als einen CMP-Stop verwenden. Der Planarisierungsprozess bildet bezüglich der ILD-Schicht 120, den Seitenwandabstandshaltern 118, der Gatedielektrikums- und Gateelektrodenschichten 166 und 164 eine im Wesentlichen koplanare Oberfläche. Der Planarisierungsprozess bildet in der Gateöffnung eine High-k-Metallgatestruktur.
  • Es wird auf 5j Bezug genommen. Der Prozess wird fortgesetzt, um eine zusätzliche Dielektrikumsschicht zur Bildung einer Prämetall-Dielektrikums(PMD)-Schicht zu bilden, in der Kontakte zu Kontaktbereichen des Substrats gebildet werden. Die PMD-Schicht, die z. B. ähnlich der ILD-Schicht 120 gebildet ist, ist vorangehend beschrieben. Zur Bildung von Kontakten 122a/122b kann eine weiche Maske (nicht dargestellt) verwendet werden, um Vias oder Kontaktöffnungen zu den Kontaktbereichen zu bilden. Die weiche Maske ist z. B. eine Fotolackmaske. Zur Verbesserung der lithografischen Auflösung kann eine anti-reflektierende Beschichtung (ARC) zwischen der PMD-Schicht und der weichen Maske bereitgestellt werden. Die weiche Maske wird zur Bildung von Öffnungen entsprechend den Kontaktbereichen strukturiert. Es wird dann auf dem Substrat eine leitfähige Schicht gebildet, die Öffnungen werden gefüllt und die ILD-Schicht 120 wird bedeckt. Ein Planarisierungsprozess, wie z. B. CMP, entfernt die überschüssige leitfähige Schicht, bildet Kontakte 122a/122b mit einer im Wesentlichen koplanaren Oberfläche bezüglich der oberseitigen Oberfläche der ILD-Schicht 120. Es können auch andere Techniken zur Bildung von Kontakten verwendet werden. Der erste Kontakt 122a ist konfiguriert, um als eine erste Bitleitung der Speichervorrichtung 150 zu dienen, während der zweite Kontakt 122b konfiguriert ist, um als eine zweite Bitleitung der Speichervorrichtung 150 zu dienen. Die ersten und zweiten Kontakte 122a/122b sind darstellungsgemäß mit den entsprechenden ersten und zweiten stark dotierten Schichten von der zweiten Polaritätsart 110a/110b der ersten und zweiten Thyristorstrukturen verbunden. An den Enden des Gates werden Kontakte zum Gate (nicht dargestellt) gebildet.
  • Der Prozess kann fortgesetzt werden, um die Speicherzelle zu vervollständigen. Es kann z. B. ein BEOL-Prozess einschließlich Zwischenverbindungsmetallebenen bereitgestellt werden, um Zwischenverbindungen zu den Anschlüssen des Transistors und anderen Schaltungskomponenten zu bilden, falls dies gewünscht ist. Es können auch andere Prozesse vorgesehen sein, um die Speicherzelle oder -vorrichtung zu vervollständigen, wie z. B. eine finale Passivierung, Dicing und Packaging.
  • Die Ausführungsform, wie sie hinsichtlich der 5a bis 5j beschrieben ist, ist vorteilhaft. Die Ausführungsform, wie sie hinsichtlich der 5a bis 5j beschrieben ist, ermöglicht die Bildung eines 2 T-RAM, was ermöglicht, dass zwei verschiedene Bits in einer einzigen Zellenfläche gebildet werden. Weiterhin können die ersten und zweiten Bereiche von der zweiten Polaritätsart 106a/106b Bandeinstellungs(BE)-Bereiche umfassen. Dies unterstützt ein Verringern der Betriebsspannung, ein Verbessern der Lese/Schreib-Geschwindigkeit und verbessert ferner eine Aufnahmezeit der Speichervorrichtung 150. Zusätzlich ermöglichen die SEG-Prozesse, dass selbstausgerichtete und kompakte Schichten von der ersten Polaritätsart 108a/108b und stark dotierte Schichten von der zweiten Polaritätsart 110a/110b vertikal über dem Substrat und neben den Seitenwänden des Gates gebildet werden. Dies unterstützt eine Verbesserung der Variation und ein Erreichen kleinerer Zellengrößen.
  • Die 6a bis 6d zeigen Querschnittansichten einer Ausführungsform eines Prozesses 600 zum Bilden einer Vorrichtung gemäß anderer Ausführungsformen der vorliegenden Erfindung. In einer Ausführungsform bildet der Prozess 600 die Vorrichtung 100 aus 1a. Der Prozess kann ähnliche Schritte umfassen, wie in den 5a bis 5j beschrieben sind. Der Kürze halber werden gemeinsame Elemente nicht beschrieben oder nicht ausführlich beschrieben. Gemäß der Darstellung in 6a wird ein teilweise verarbeitetes Substrat mit einem Dummy-Gate bereitgestellt. Das teilweise verarbeitete Substrat mit dem Dummy-Gate ist in derselben Phase, wie zu 5g beschrieben ist.
  • In einer Ausführungsform kann der Prozess fortgesetzt werden, um eine zusätzliche Dielektrikumsschicht zur Bildung einer Prämetall-Dielektrikums(PMD)-Schicht zu bilden, in der Kontakte zu Kontaktbereichen des Substrats gebildet werden, gefolgt von einem BEOL-Prozess. In einer alternativen Ausführungsform wird das Dummy-Gate unter Verwendung von Techniken, die zu 5h beschreiben sind, entfernt, wie in 6b dargestellt ist. Es können auch andere geeignete Techniken verwendet werden, um das Dummy-Gate zu entfernen. Die Entfernung des Dummy-Gates legt einen Bereich der oberseitigen Oberfläche des Substrats frei. Der Prozess wird fortgesetzt, um einen Graben 663 zu bilden, der sich innerhalb eines Bereichs der Wanne 104 und innerhalb von Bereichen der Bereiche der zweiten Polaritätsart 106a/106b unter dem Dummy-Gate erstreckt. Es wird ein Masken- und Ätzprozess durchgeführt, um Bereiche des Substrats innerhalb der Wanne zu entfernen, so dass der Graben 663 gebildet wird. Der Graben wird z. B. durch RIE gebildet. Die Seiten des Grabens sind z. B. zu den inneren Seiten der Abstandshalter 118 selbstausgerichtet. Die Tiefe des Grabens ist darstellungsgemäß ungefähr gleich der Tiefe der Bereiche der zweiten Polaritätsart 106a/106b. Es können auch andere Tiefen und Konfigurationen bereitgestellt werden.
  • Es wird auf 6c Bezug genommen. Der Prozess wird fortgeführt, um eine High-k-Metallgatestruktur zu bilden. Die Materialien und Techniken zur Bildung der High-k-Metallgatestruktur sind gleich denen, die zu 5i beschrieben sind. Der Prozess kann fortgesetzt werden, um die Speicherzelle zu vervollständigen. Der Prozess wird z. B. fortgesetzt, um eine PMD-Schicht, Kontakte usw. zu bilden, bis eine Vorrichtung gebildet wird, wie in 6d dargestellt ist. Zusätzliche Prozesse einschließlich eines Bildens von wenigstens einer Zwischenverbindungsebene, einer finalen Passivierung, eines Dicing, eines Zusammenbaus und eines Packaging können durchgeführt werden. Die Techniken und Materialien dieser Merkmale sind gleich denen, die schon mit Bezug auf 5j beschrieben wurden. Dementsprechend werden Details dieser Schritte nicht beschrieben.
  • Die 7a bis 7h zeigen Querschnittansichten einer Ausführungsform eines Prozesses 700 zum Bilden einer Vorrichtung gemäß einer anderen Ausführungsform der vorliegenden Erfindung. In einer Ausführungsform bildet der Prozess 700 die Vorrichtung 250 aus 2b. Der Prozess kann die gleichen oder ähnlichen Schritte umfassen, wie zu den 5a bis 5j beschrieben sind. Um einer kurzen Darstellung willen werden gemeinsame Elemente nicht beschrieben oder nicht ausführlich beschrieben und die nachfolgende Beschreibung richtet sich auf Unterschiede zwischen dem Prozess 700 und dem Prozess 500.
  • Es wird auf 7a Bezug genommen. Es wird ein teilweise verarbeitetes Substrat bereitgestellt. Das teilweise verarbeitete Substrat zeigt einen Isolationsbereich 224, der im Substrat gebildet ist. Der Isolationsbereich umfasst einen STI-Bereich, der zur Isolierung des Zellbereichs von anderen Vorrichtungsbereichen (nicht dargestellt) für andere Arten von Vorrichtungen dient. Das teilweise verarbeitete Substrat umfasst auch eine Wanne 204 mit Dotierstoffen der zweiten Polaritätsart. Die Wanne 204 erstreckt sich zu einer Tiefe unter den Isolationsbereich 224. Es können auch andere geeignete Tiefen verwendet werden. Der STI-Bereich und die Wanne können das gleiche Material umfassen und unter Verwendung verschiedener geeigneter Techniken gebildet werden, wie schon zu 5a beschrieben wurde.
  • In 7b wird ein Bereich der zweiten Polaritätsart 256 gebildet. Der Bereich der zweiten Polaritätsart 256 umfasst das gleiche Material, die gleiche Dotierstoffkonzentration und wird durch die gleichen Techniken gebildet, wie die Bereiche 106a/106b, die zu 5c beschrieben sind. Aus diesem Grund werden Details des Bereichs der zweiten Polaritätsart 256 nicht beschrieben. Der Bereich der zweiten Polaritätsart 256 erstreckt sich darstellungsgemäß zu der Seite oder Kante des Isolationsbereichs 224.
  • Der Prozess wird fortgeführt, um ein Gate oder ein Dummy-Gate mit einer Dummy-Gateelektrode 764 und einem Gatedielektrikum 766 und Abstandshaltern 268 zu bilden. Die Materialien und Techniken zur Bildung des Dummy-Gates und der Abstandshalter 268 sind gleich denen, die zu 5c beschrieben wurden, mit Ausnahme, dass das Dummy-Gate strukturiert wird, so dass eine Seite des Dummy-Gates und dessen benachbarter Abstandshalter über einem Bereich des Isolationsbereichs 224 gebildet wird, wie in 7c dargestellt ist. In einer Ausführungsform ist die zweite Seite des Dummy-Gates im Wesentlichen zu der Kante des STI-Bereichs neben dem Bereich der zweiten Polaritätsart 256 ausgerichtet. Es kann ein Bereitstellen der zweiten Seite des Dummy-Gates, die den STI-Bereich 224 teilweise überlappt, vorgesehen sein.
  • Mit Bezug auf 7d wird der Prozess fortgesetzt, um eine Thyristorstruktur in die MOS-Verarbeitung zu integrieren. In einer Ausführungsform bildet der Prozess eine Thyristorstruktur, die eine gehobene Schicht der ersten Polaritätsart 208 auf den Bereich der zweiten Polaritätsart 256 und neben einer ersten Seite des Dummy-Gates umfasst. Der Prozess bildet ferner eine stark dotierte Schicht der zweiten Polaritätsart 210 auf der ersten Schicht der ersten Polaritätsart 208 und neben der ersten Seite des Dummy-Gates. Die Materialien und Techniken zur Bildung der Schicht der ersten Polaritätsart 208 und der stark dotierten Schicht der zweiten Polaritätsart 210 sind gleich wie hinsichtlich der 5d bis 5e beschrieben ist. Die Schicht der ersten Polaritätsart 208 und die Schicht der stark dotierten zweiten Polaritätsart 210 werden darstellungsgemäß an der ersten Seite des Dummy-Gates gebildet und sind selbstausgerichtet.
  • Der Prozess 700 wird fortgesetzt, um einen Silizidkontakt 212 über der stark dotierten Schicht der zweiten Polaritätsart 210 und einer ILD-Schicht 270 über dem Substrat zu bilden, wobei das Dummy-Gate und eine Oberseite des Isolationsbereichs 224 bedeckt sind, wie in 7e dargestellt ist. Die Materialien und Techniken zum Bilden des Silizidkontakts 212 und der ILD 270 sind gleich wie hinsichtlich der 5f bis 5g beschrieben ist. Die ILD-Schicht wird darstellungsgemäß verarbeitet, so dass ihre oberseitige Oberfläche zu den oberseitigen Oberflächen des Dummy-Gates und der Abstandshalter im Wesentlichen koplanar sind.
  • Der Prozess kann gemäß einer Ausführungsform fortgesetzt werden, um eine zusätzliche dielektrische Schicht zur Bildung einer Prämetall-Dielektrikums(PMD)-Schicht zu bilden, in der Kontakte zur Bildung eines Kontaktbereichs des Substrats gebildet werden, gefolgt von einem BEOL-Prozess. In einer anderen Ausführungsform wird das Dummy-Gate unter Verwendung von Techniken entfernt, die hinsichtlich 5h beschrieben sind, wie in 7f gezeigt ist. Die Entfernung des Dummy-Gates legt einen Bereich der oberseitigen Oberfläche des Bereichs von der zweiten Polaritätsart 256 und einen Bereich des Isolationsbereichs 224 unter dem Dummy-Gate frei. Der Prozess wird fortgesetzt, um eine High-k-Metallgatestruktur mit einem High-k-Dielektrikum 266 und einer Metallgateelektrode 264 zu bilden, und wie in 7g dargestellt ist. Die Materialien und Techniken zur Bildung der High-k-Metallgatestruktur sind gleich, wie hinsichtlich 5i beschrieben ist. Der Prozess kann fortgesetzt werden, um die Speicherzelle zu vervollständigen. Der Prozess wird z. B. fortgesetzt, um eine PMD-Schicht, einen Kontakt 222 usw. zu bilden, bis eine Vorrichtung gebildet wird, wie in 7h dargestellt ist. Die ILD-Schicht 270 umfasst darstellungsgemäß einen Kontakt 222, der mit der stark dotierten Schicht der zweiten Polaritätsart 210 des T-RAM verbunden ist. Es können zusätzliche Prozesse einschließlich einer Bildung von wenigstens einem Verbindungsniveau, einer finalen Passivierung, einem Dicing, einem Zusammenbau und einem Packaging durchgeführt werden. Techniken und Materialien dieser Merkmale sind gleich wie schon in 5j beschrieben wurde. Dementsprechend werden diese Schritte nicht ausführlicher beschrieben.
  • Die 8a bis 8e zeigen Querschnittansichten einer Ausführungsform eines Prozesses 800 zur Bildung einer Vorrichtung gemäß einer anderen Ausführungsform der vorliegenden Erfindung. In einer Ausführungsform bildet der Prozess 800 die Vorrichtung 200 aus 2a. Die Vorrichtung 200 ist ähnlich der Vorrichtung 250 und der Prozess 800 kann ähnlich dem Prozess 700 sein und ähnliche Schritte aufweisen, wie mit Bezug auf die 5a bis 5j beschrieben sind. Gleiche Elemente werden um einer kurzen Darstellung willen nicht beschrieben oder nicht ausführlich beschrieben.
  • Ein teilweise verarbeitendes Substrat ähnlich dem in 7d dargestellten Substrat wird bereitgestellt, wie in 8a dargestellt ist. Anstelle einer Bildung eines Bereichs von der zweiten Polaritätsart 256 in der Wanne 204 bildet der Prozess 800 gemäß einer Ausführungsform einen Bereich der zweiten Polaritätsart 206 über dem Substrat, wie in 8a dargestellt ist. Der Bereich der zweiten Polaritätsart 206 wird in einer Ausführungsform durch einen SEG-Prozess gebildet. Die epitaktische Schicht 206 ist gemäß einer Ausführungsform in situ dotiert mit Dotierstoffen der zweiten Polaritätsart, wie z. B. Dotierstoffen vom P-Typ. Es kann auch ein Dotieren der epitaktischen Schicht mit Dotierstoffen der zweiten Polaritätsart durch eine Ionenimplantation verwendet werden. Der Bereich der zweiten Polaritätsart kann gemäß einiger Ausführungsformen einen BE-Bereich umfassen. Der Prozess 800 wird fortgesetzt, um das Dummy-Gate zu bilden und es können Seitenwandabstandshalter 218 über ersten und zweiten Seitenwänden gebildet werden. Die Seitenwandabstandshalter werden unter Verwendung des gleichen Materials und der gleichen Technik gebildet, wie schon zu 5c beschrieben wurde. Der erste Seitenwandabstandshalter neben der ersten Gateseitenwand erstreckt sich gemäß der Darstellung in 8a zu der oberseitigen Oberfläche des Bereichs von der zweiten Polaritätsart 206, während sich der zweite Seitenwandabstandshalter neben der zweiten Gateseitenwand und sich die Seitenwand von der zweiten Polaritätsart 206 zu der Oberseite des STI-Bereichs 224 erstrecken.
  • Der Prozess 800 wird fortgesetzt, um gehobene Schichten der ersten Polaritätsart 208 und die stark dotierte Schicht der zweiten Polaritätsart 210 auf dem Bereich der zweiten Polaritätsart 206 und neben einer ersten Seite des Dummy-Gates zu bilden, das in 8a dargestellt ist. Über der stark dotierten Schicht der zweiten Polaritätsart 210 wird ein Silizidkontakt 212 gebildet und über dem Substrat wird eine ILD-Schicht 270 gebildet und verarbeitet, wie in 8b dargestellt ist. Materialien und Techniken zur Bildung dieser Schichten sind gleich, wie in den 7d bis 7e beschrieben ist.
  • Es wird auf 8c Bezug genommen. Die Dummy-Gatestruktur wird unter Verwendung von Techniken entfernt, wie hinsichtlich 5h beschrieben ist. Es können auch andere geeignete Techniken eingesetzt werden, um das Dummy-Gate zu entfernen. Die Entfernung des Dummy-Gates legt einen Bereich von der oberseitigen Oberfläche des Bereichs der zweiten Polaritätsart 206 frei. Der Prozess wird fortgesetzt, um einen Graben 863 innerhalb eines Bereichs des Bereichs der zweiten Polaritätsart 206 unter dem Dummy-Gate zu bilden. Es werden ein Masken- und ein Ätzprozess durchgeführt, um einen Bereich von dem Bereich der ersten Polaritätsart 206 zu entfernen, so dass der Graben 863 gebildet wird. Der Graben wird z. B. durch RIE gebildet. Die Seiten des Grabens sind z. B. bezüglich den inneren Seiten der Abstandshalter 218 selbstausgerichtet. Die Tiefe des Grabens ist darstellungsgemäß ungefähr gleich der Tiefe des Bereichs von der zweiten Polaritätsart 206. Es kann auch ein Bereitstellen anderer Tiefen oder Konfigurationen verwendet werden.
  • Mit Bezug auf 8d wird der Prozess fortgesetzt, um eine High-k-Metallgatestruktur zu bilden. Die Materialien und Techniken zur Bildung der High-k-Metallgatestruktur sind gleich denen, die mit Bezug auf 5i beschrieben sind. Der Prozess kann fortgesetzt werden, um die Speicherzelle zu vervollständigen. Der Prozess wird fortgesetzt, um eine PMD-Schicht, einen Kontakt 224 usw. zu bilden, bis eine Vorrichtung gebildet wird, die in 8e dargestellt ist. Es können zusätzliche Prozesse durchgeführt werden, einschließlich einer Bildung wenigstens einer von wenigstens einem Verbindungsniveau, eine finale Passivierung, ein Dicing, ein Zusammenbau und ein Packaging. Techniken und Materialien dieser Merkmale sind gleich denen, wie mit Bezug auf 5j beschrieben wurde. Demgemäß werden diese Schritte nicht ausführlicher beschrieben.
  • Die 9a bis 9h zeigen Querschnittansichten einer Ausführungsform eines Prozesses 900 zum Bilden einer Vorrichtung gemäß einer weiteren Ausführungsform der vorliegenden Erfindung. In einer Ausführungsform bildet der Prozess 900 die Vorrichtung 300 aus 3a. Durch das Bilden der Vorrichtung 300 bildet der Prozess 900 erste und zweite Thyristorstrukturen, die mit einer FIN-artigen MOS-Verarbeitung integriert werden. Der Prozess 900 kann ähnliche Schritte umfassen, wie jene, die mit Bezug auf die 5a bis 5j beschrieben sind. Um einer kurzen Darstellung willen werden gemeinsame Elemente nicht beschrieben oder nicht ausführlich beschrieben.
  • Hinsichtlich 9a wird ein Substrat 302 bereitgestellt. Das Substrat kann ein Siliziumsubstrat sein. Das Substrat kann mit Dotierstoffen der zweiten Polaritätsart, beispielsweise Dotierstoffe vom P-Typ, leicht dotiert sein. Es kann auch ein Bereitstellen anderer Arten von Substraten, einschließlich SiGe, Ge und Gruppe III-V Halbleitern, wie z. B. GaAs, InP und InAs, ein Einbauen von Substraten, die mit anderen Arten von Dotierstoffen dotiert oder die undotiert sind, verwendet werden. Die Substrate können mit einem Vorrichtungsbereich vorbereitet werden. Der Vorrichtungsbereich dient in einer Ausführungsform als ein Bereich für FIN-artige Transistoren. Obwohl das Substrat mit einem Vorrichtungsbereich beschrieben ist, wird angemerkt, dass das Substrat eine Mehrzahl von Vorrichtungsbereichen (nicht dargestellt) umfassen kann. Die Mehrzahl von Vorrichtungsbereichen kann unterschiedliche Arten von Vorrichtungsbereichen umfassen.
  • Mit Bezug auf 9a wird das Substrat verarbeitet, um eine Mehrzahl von FIN-Strukturen zu bilden. Das Substrat wird zu Anschauungszwecken verarbeitet, um erste und zweite FIN-Strukturen 320a/320b zu bilden. Es wird angemerkt, dass das Substrat verarbeitet werden kann, um mehr als zwei FIN-Strukturen zu bilden. Die Höhe des FINs kann z. B. ungefähr 10 bis 200 nm betragen. Hinsichtlich der Breite kann diese 3 bis 500 nm betragen. Es können auch andere geeignete FIN-Dimensionen verwendet werden.
  • Die FIN-Strukturen 320a/320b können unter Verwendung verschiedener Verfahren gebildet werden. Die FIN-Strukturen können z. B. durch Strukturieren des Substrats gebildet werden. Es kann z. B. über dem Substrat eine strukturierte Hartmaske (nicht dargestellt) gebildet werden. In einer Ausführungsform wird eine Hartmaskenschicht (nicht dargestellt), wie z. B. Siliziumoxid oder Siliziumnitrid, auf dem Substrat 302 gebildet. Für die Hartmaskenschicht können andere geeignete Arten von Materialien, die zu der Isolationsschicht selektiv sind, verwendet werden, wie unten beschrieben wird. Die Hartmaskenschicht kann durch eine chemische Gasphasenabscheidung (CVD) gebildet werden. Zur Bildung der Hartmaske können auch andere geeignete Arten von Hartmasken oder Techniken eingesetzt werden.
  • Die Hartmaskenschicht wird strukturiert, um der Gestalt der FIN-Strukturen zu entsprechen. Durch Masken- und Ätztechniken kann die Strukturierung der Hartmaskenschicht erreicht werden. Es kann z. B. eine strukturierte weiche Maske (nicht dargestellt), wie z. B. ein Fotolack, als eine Ätzmaske zur Strukturierung der Hartmaskenschicht verwendet werden. Die weiche Maske kann mittels Fotolithografie strukturiert werden. Unterhalb des Fotolacks kann zur Verbesserung der lithografischen Auflösung eine ARC (nicht dargestellt) bereitgestellt werden. Die Struktur der Fotolackmaske wird auf die Hartmaske z. B. durch eine anisotrope Ätzung, wie z. B. eine reaktive Ionenätzung (RIE) übertragen werden. Die weiche Maske wird entfernt. Es wird eine anisotrope Ätzung, wie z. B. RIE, durchgeführt, um Bereiche der Substratoberfläche zu entfernen, die nicht durch die Hartmaske geschützt sind, wobei die FIN-Strukturen 320a/320b übrigbleiben, die gemäß vorangehender Beschreibung auf der oberseitigen Oberfläche des Substrats angeordnet sind. Es können auch andere geeignete Verfahren zum Bilden der FIN-Struktur durchgeführt werden. Die Hartmaske (nicht dargestellt) verbleibt auf der oberseitigen Oberfläche des FINs.
  • Der Prozess wird fortgesetzt, um die Isolationsschicht oder den Isolationsbereich 324 zu bilden. Über dem Substrat wird eine Isolationsschicht, wie z. B. eine Dielektrikumsschicht, die eine Siliziumoxidschicht umfasst, gebildet, wobei sie die FIN-Struktur überdeckt. Es können auch andere geeignete Arten einer Dielektrikumsschicht verwendet werden. Die Isolationsschicht kann z. B. über dem Substrat unter Verwendung einer chemischen Gasphasenabscheidung (CVD) oder einem großem Aspektverhältnis-Prozess (HARP) gebildet werden. Es können auch andere Techniken verwendet werden, um die Isolationsschicht zu bilden. Gemäß einer Ausführungsform wird ein Polierprozess, wie z. B. ein chemisch mechanischer Polierprozess (CMP) durchgeführt, um die Isolationsschicht auf der oberseitigen Oberfläche der Hartmaske über den FIN-Strukturen zu planarisieren. Zur Entfernung oder zur Ausnehmung von Bereichen des Oxids, um den Isolationsbereich 324 und um eine Lücke oder Öffnung 982 zwischen den FIN-Strukturen zu bilden, wie in 9a dargestellt ist, wird ein Entfernungsprozess, der z. B. bezüglich der Isolationsschicht selektiv ist, die ein Oxidmaterial umfasst, durchgeführt. Der Entfernungsprozess kann ein Trockenätzen, ein Nassätzen oder eine Kombination davon umfassen. Die Isolationsschicht weist z. B. eine Höhe oder Dicke auf, die ausreicht, um eine Isolation von dem Substrat darunter bereitzustellen. Die Dicke der Isolationsschicht kann z. B. 10 bis 500 nm betragen. Es können auch andere geeignete Dickenbereiche verwendet werden.
  • In dem Substrat ist eine Wanne 304 gebildet, wie in 9b dargestellt ist. In einer Ausführungsform umfasst die Wanne Dotierstoffe der ersten Polaritätsart. Es können z. B. Dotierstoffe der ersten Polaritätsart in das Substrat implantiert werden. Es kann eine Wannenimplantationsmaske verwendet werden. Die Wannenimplantationsmaske kann gleich der Maske sein, die zur Bildung von Wannen der ersten Polaritätsart in FIN-artigen MOS-Prozessen verwendet wird. Die Wanne kann mit Dotierstoffen der ersten Polaritätsart leicht oder mittel dotiert sein. Die Wanne kann durch eine Ionenimplantation mit einer Dotierstoffkonzentration von ca. 1016 cm–3 bis 1018 cm–3 implantiert werden und umfasst eine Tiefe unterhalb des Bodens des Isolationsbereichs 324.
  • In einer Ausführungsform wird der Prozess fortgeführt, um Bereiche der zweiten Polaritätsart 306a/306b in den FIN-Strukturen 320a/320b zu bilden. Die Bereiche 306a/306b umfassen leicht dotierte Dotierstoffe der zweiten Polaritätsart. Zur Bildung der leicht dotierten Bereiche werden Dotierstoffe der zweiten Polaritätsart, wie z. B. Dotierstoffe vom P-Typ, in die FIN-Strukturen implantiert. Die Tiefe der leicht dotierten Bereiche kann z. B. ungefähr die Höhe der FIN-Strukturen betragen. Abhängig von dem Technologieknoten können auch andere geeignete Tiefendimensionen verwendet werden. Die Dotierstoffkonzentration kann ca. 1016 cm–3 bis 1018 cm–3 betragen. Es können auch andere geeignete Dotierstoffkonzentrationen verwendet werden. Es kann eine Implantationsmaske bereitgestellt werden, die die FIN-Strukturen freilegt, um die Implantation durchzuführen. Die Implantationsmaske kann z. B. eine Fotolackschicht sein. Es können auch andere geeignete Arten von Implantationsmasken verwendet werden.
  • Der Prozess wird fortgeführt, um ein Gate oder Dummy-Gate mit einem Dummy-Gatedielektrikum 916 und einer Dummy-Gateelektrodenschicht 914 zu bilden. Die Materialien und Techniken zur Bildung der Dummy-Gatestruktur sind gleich denen, die in 5b beschrieben sind. Hinsichtlich 9c wird die Dummy-Gatestruktur in der Öffnung 982 zwischen den FIN-Strukturen gebildet. Die Dummy-Gatedielektrikums- und Dummy-Gateelektrodenschichten werden über dem Substrat, sowie in der Öffnung 982, gebildet und strukturiert, wie in 9c gezeigt ist.
  • Die Bereiche von der zweiten Polaritätsart 306a/306b sind gemäß einer alternativen Ausführungsform BE-Bereiche. In einem solchen Fall können die FIN-Strukturen nicht mit Dotierstoffen der zweiten Polaritätsart leicht dotiert sein, wie vorangehend bezüglich 9b beschrieben ist. Zur Bildung von BE-Bereichen mit der zweiten Polaritätsart 306a/306b können die FIN-Strukturen über geeignete Ätztechniken und gefolgt z. B. von einem selektiven epitaktischen Aufwachs(SEG)-Prozess, einem Füllen der Räume oder Ausnehmungen, gebildet werden.
  • Die BE-Bereiche 306a/306b sind in einer Ausführungsform SiGe-BE-Bereiche, wie in 9c dargestellt ist. Die BE-Bereiche sind gemäß einer Ausführungsform mit Dotierstoffen der zweiten Polaritätsart leicht dotiert. Es können auch andere geeignete Arten von BE-Bereichen verwendet werden. Anstelle einer Entfernung der FIN-Strukturen und einer anschließenden Bildung der BE-Bereiche können die BE-Bereiche 306a/306b in wieder einer anderen Ausführungsform mittels eines epitaktischen Aufwachsens einer epitaktischen Schicht auf einem Blanket- oder ebenen Substrat und einem anschließenden Ätzen der epitaktischen Schicht zur Bildung der FIN-Strukturen gebildet werden.
  • Hinsichtlich 9d werden Seitenwandabstandshalter 318 über den ersten und zweiten Seitenwänden des Dummy-Gates gebildet. Die Materialien und Techniken zur Bildung der Abstandshalter 318 sind gleich denen, die in 5c beschrieben sind.
  • Der Prozess wird fortgesetzt, um die ersten und zweiten Thyristorstrukturen zu bilden. In einer Ausführungsform wird der Prozess fortgesetzt, um gehobene erste und zweite Schichten der ersten Polaritätsart 308a/308b über den ersten und zweiten Bereichen der zweiten Polaritätsart 306a/306b zu bilden, wie in 9e dargestellt ist. Die Materialien und Techniken zur Bildung der gehobenen selbstausgerichteten ersten und zweiten Schichten der ersten Polaritätsart 308a/308b sind gleich denen, die in 5d beschrieben sind. Selbstausgerichtete erste und zweite stark dotierte Schichten der zweiten Polaritätsart 310a/310b werden auf den ersten und zweiten Schichten der ersten Polaritätsart 308a/308b gebildet. Die Materialien und Techniken zur Bildung der stark dotierten Schichten der zweiten Polaritätsart 310a/310b sind gleich denen, die in 5e dargestellt sind.
  • Der Prozess kann fortgesetzt werden, um den 2 T-RAM oder die 2-Bits-pro-Zellenstruktur zu vervollständigen. Hinsichtlich 9f können Silizidkontakte 312 auf den stark dotierten ersten und zweiten Schichten der zweiten Polaritätsart 310a/310b gebildet werden. Über dem Substrat wird eine ILD-Schicht 320 gebildet. Die Silizidkontakte 312 und die ILD-Schicht 320 und die Techniken zur Bildung dieser Schichten sind gleich denen, die in den 5f bis 5g beschrieben sind. Zwischen der oberseitigen Oberfläche des Dummy-Gates, Seitenwandabstandshalten 318 und der ILD-Schicht 320 kann eine im Wesentlichen koplanare Oberfläche erhalten werden.
  • Der Prozess kann in einer Ausführungsform fortgeführt werden, um eine zusätzliche Dielektrikumsschicht zur Bildung einer Prämetall-Dielektrikums(PMD)-Schicht zu bilden, in der Kontakte zur Kontaktierung eines Bereichs des Substrats gebildet werden, gefolgt von einem BEOL-Prozess. In einer alternativen Ausführungsform, wie in 9f dargestellt ist, wird das Dummy-Gate entfernt. Das Dummy-Gate wird unter Verwendung von Techniken entfernt, die in 5h beschrieben sind. Die Entfernung des Dummy-Gates bildet eine Öffnung 987, die eine oberseitige Oberfläche des Isolationsbereichs 324 freilegt, sowie innere Seitenwände des Abstandshalters 318 entfernt von der ILD-Schicht 320 und innere Seiten der ersten und zweiten Bereiche von der zweiten Polaritätsart 306a/306b.
  • Der Prozess wird durch ein Bilden einer High-k-Metall-Gatestruktur fortgesetzt, wie in 9g dargestellt ist. Die High-k-Metallgatestruktur umfasst ein Gatedielektrikum 316 und eine Gateelektrode 314. Die Materialien und Techniken zur Bildung der High-k-Metallgatestruktur sind gleich, wie die in 5i beschrieben sind.
  • Der Prozess kann zur Vervollständigung der Speicherzelle fortgesetzt werden. Der Prozess wird z. B. fortgesetzt, um eine PMD-Schicht, Kontakte 322a/322b usw. zu bilden, bis eine Vorrichtung gebildet wird, die in 9h gezeigt ist. Der erste Kontakt 322a ist konfiguriert, um mit einer ersten Bit-Leitung der Vorrichtung verbunden zu werden, während der zweite Kontakt 322b konfiguriert ist, um mit einer zweiten Bit-Leitung der Vorrichtung 300 verbunden zu werden. Es können zusätzliche Prozesse einschließlich einer Bildung von wenigstens einem Verbindungsniveau, eine finale Passivierung, Dicing, Zusammenbau und Packaging durchgeführt werden. Techniken und Materialien dieser Merkmale sind gleich denen, die schon in 5j beschrieben wurden. Details dieser Schritte werden hier nicht beschrieben.
  • Die 10a bis 10d zeigen Querschnittansichten einer Ausführungsform eines Prozesses 1000 zur Bildung einer Vorrichtung gemäß einer anderen Ausführungsform der vorliegenden Erfindung. In einer Ausführungsform bildet der Prozess 1000 die Vorrichtung 350 aus 3b. Da der Prozess 1000 zur Bildung der Vorrichtung 350 ähnlich dem Prozess 900 zur Bildung der Vorrichtung 300 ist und ähnliche Schritte aufweisen kann, wie zu den 5a bis 5j beschrieben ist, richtet sich die nachfolgende Beschreibung um einer knappen Darstellung willen auf die Unterschiede zwischen dem Prozess 1000 und dem Prozess 900.
  • Hinsichtlich 10a wird ein teilweise verarbeitetes Substrat ähnlich dem Substrat bereitgestellt, das in 9e beschrieben ist. Anstelle einer Bildung von zwei FIN-Strukturen oder zwei Bereichen der zweiten Polaritätsart 306a/306b bildet der Prozess 100 gemäß einer Ausführungsform eine FIN-Struktur oder einen Bereich von der zweiten Polaritätsart 306, während die Gatedielektrikums- und Elektrodenschichten 1016 und 1014 des Dummy-Gates strukturiert sind, so dass das Dummy-Gate den STI-Bereich 374 überlappt und teilweise den Bereich von der zweiten Polaritätsart über dem Substrat überlappt, wie in 10a dargestellt ist. Der Bereich von der zweiten Polaritätsart 306 kann z. B. ein BE-Bereich sein. Der Prozess 100 wird fortgesetzt, um Seitenwandabstandshalter 368 über den ersten und zweiten Gateseitenwänden zu bilden. Die Seitenwandabstandshalter werden unter Verwendung des gleichen Materials und der gleichen Technik gebildet, wie schon zu 5c beschrieben ist. Der erste Seitenwandabstandshalter neben der ersten Gateseitenwand erstreckt sich gemäß der Darstellung in 10a zu der oberseitigen Oberfläche des Bereichs von der zweiten Polaritätsart 306, während sich der zweite Seitenwandabstandshalter neben der zweiten Gateseitenwand zu der Oberseite des STI-Bereichs 374 erstreckt.
  • Der Prozess 1000 wird fortgesetzt, um erhöhte Schichten der ersten Polaritätsart 308 und die stark dotierte Schicht der zweiten Polaritätsart 310 auf dem Bereich der zweiten Polaritätsart 306 und neben einer ersten Seite des Dummy-Gates zu bilden, wie in 10a dargestellt ist. Über der stark dotierten Schicht der zweiten Polaritätsart 310 und einer ILD-Schicht 370 wird ein Silizidkontakt 312 gebildet und es wird eine ILD-Schicht 370 über dem Substrat gebildet und verarbeitet, wie in 10b gezeigt ist. Materialien und Techniken zur Bildung dieser Schichten sind gleich denen, die zu den 9e bis 9f beschrieben sind.
  • Hinsichtlich 10c wird die Dummy-Gatestruktur unter Verwendung von Techniken entfernt, wie in 5h beschrieben ist. Es können auch andere geeignete Techniken zur Entfernung des Dummy-Gates verwendet werden. Die Entfernung des Dummy-Gates bildet eine Öffnung 1087, die einen Bereich der oberseitigen Oberfläche des Bereichs der zweiten Polaritätsart 306 und einen Bereich der oberseitigen Oberfläche des STI-Bereichs 374 freilegt.
  • Mit Bezug auf 10d wird der Prozess fortgesetzt, um eine High-k-Metall-Gatestruktur zu bilden. Die High-k-Metall-Gatestruktur umfasst ein Gatedielektrikum 316 und eine Gateelektrode 314. Die Materialien und Techniken zur Bildung der High-k-Metall-Gatestruktur sind gleich denen, die zu 5i beschrieben sind. Der Prozess kann zur Vervollständigung der Speicherzelle fortgesetzt werden. Beispielsweise wird der Prozess zur Bildung einer PMD-Schicht, eines Kontakts 322 usw. fortgesetzt, bis eine Vorrichtung gebildet wird, wie in 10d dargestellt ist. Es können zusätzliche Prozesse, einschließlich einer Bildung von wenigstens einem Verbindungsniveau, einer finalen Passivierung, eines Dicing, eines Zusammenbaus und eines Packaging durchgeführt werden. Techniken und Materialien dieser Merkmale sind gleich denen, die schon zu 5j beschrieben wurden. Dementsprechend werden Details dieser Schritte nicht beschrieben.
  • Die 11a bis 11f zeigen Querschnittansichten eines Prozesses 1100 gemäß einer Ausführungsform zur Bildung einer Vorrichtung gemäß einer anderen Ausführungsform der Erfindung. In einer Ausführungsform bildet der Prozess 1100 die Vorrichtung 400 aus 4a. Der Prozess 1100 kann ähnliche Schritte aufweisen, wie zu den 5a bis 5j beschrieben ist. Um einer knappen Darstellung willen werden gemeinsame Elemente nicht beschrieben oder nicht ausführlich beschrieben.
  • Mit Bezug auf 11a wird ein Substrat 402 bereitgestellt. Das Substrat 402 ist gleich dem Substrat, das in 5a dargestellt ist. Das Substrat ist z. B. leicht dotiert mit Dotierstoffen der zweiten Polaritätsart. Die Dotierstoffe der zweiten Polaritätsart umfassen z. B. Dotierstoffe vom P-Typ. Es wird ferner angemerkt, dass das Substrat eine Mehrzahl von Vorrichtungsbereichen aufweisen kann. In dem Substrat 402 sind Isolationsbereiche (nicht dargestellt) gebildet. Der Isolationsbereich dient zur Isolierung des Zellbereichs von anderen Vorrichtungsbereichen (nicht dargestellt) für andere Arten von Vorrichtungen. Der Isolationsbereich ist z. B. ein Flachgrabenisolations(STI)-Bereich. Es können auch andere Arten von Isolationsbereichen verwendet werden. Die STI-Bereiche (nicht dargestellt) können unter Verwendung verschiedener geeigneter Techniken gebildet werden.
  • In einer Ausführungsform wird der Prozess fortgesetzt, um eine Wanne 404 zu bilden. Die Wanne umfasst gemäß einer Ausführungsform Dotierstoffe der ersten Polaritätsart. Dotierstoffkonzentrationen und Techniken zur Bildung der Wanne von der ersten Polaritätsart 404 sind gleich denen, die in 5a dargestellt sind.
  • In einer alternativen Ausführungsform wird der Prozess zur Bildung einer vergrabenen Isolationspufferschicht 404 fortgesetzt, anstatt die Wanne der ersten Polaritätsart zu bilden. In einem solchen Fall ist der Isolationspuffer ein amorpher Bereich des Substrats 402. Im Fall eines Siliziumsubstrats ist der Isolationspuffer eine amorphe Silizium(α-Si)-Schicht. In einer Ausführungsform werden amorphisierende Dotierstoffe in das Substrat implantiert. Die amorphisierenden Dotierstoffe umfassen z. B. Siliziumionen (Si+), Germanium (Ge) oder Kohlenstoff (C) oder eine Kombination davon. Alternativ können amorphisierende Dotierstoffe, wie z. B. Ar oder O, und Dotierstoffe, wie z. B. B, P oder As, durch molekulare oder Cluster-Implantierung verwendet werden. Es können auch andere geeignete Arten von amorphisierenden Dotierstoffen verwendet werden. Die amorphisierenden Dotierstoffe werden z. B. durch eine Hochenergie-Implantation (HEI) implantiert. Die HEI-Implantation wird z. B. bei 160 keV mit einer Dosis von ca. 5e14 bis 9e14 Atome/cm2 durchgeführt. Es kann auch ein Bereitstellen anderer geeigneter Implantationsenergien und Dosen erfolgen. Die Implantation der amorphisierenden Ionen kann auch durch eine kalte, molekulare oder Cluster-Implantation erfolgen. Es können z. B. Anforderungen niedriger Energie an molekularer oder Cluster-Implantation verwendet werden. Die Implantationsparameter, wie z. B. Energie und Dosis, sind auf die Herstellung einer Isolationspufferschicht an der gewünschten Stelle und mit dem gewünschten Effekt zugeschnitten. Durch Einstellen der Energie und Dosis der Implantation können die Anordnung und Dicke des Isolationspuffers gesteuert werden. Dies steuert auch die Dicke oder Höhe der Substratoberfläche.
  • Nach dem Implantieren der amorphisierenden Dotierstoffe kann ein Ausheizen durchgeführt werden. Das Ausheizen umfasst z. B. einen Laseranneal, einen Rapid Thermal Anneal (RTA) oder ein Ausheizen im Ofen. Es können auch andere geeignete Arten von Ausheiztechniken verwendet werden. Alternativ können amorphisierende Dotierstoffe während Wannen- oder S/D-Bereichs-Ausheizprozessen aktiviert werden. In einer Ausführungsform sollte die Oberseite des Isolationspuffers eine Tiefe aufweisen, die ausreicht, um einen Körperbereich des Transistors aufzunehmen. Die Oberseite des Isolationspuffers sollte z. B. ungefähr 5 bis 100 nm tief von der oberseitigen Oberfläche des Substrats 402 sein. Die Dicke des Isolationspuffers sollte ausreichen, um ein Substratleck zu verringern. Die Dicke kann z. B. ungefähr 5 bis 100 nm betragen. Es können auch andere geeignete Tiefen und Dicken verwendet werden.
  • Es wird auf 11a Bezug genommen. In einer Ausführungsform dient die Fläche des Substrats zwischen der oberseitigen Oberfläche der Isolationspufferschicht oder der Wanne der ersten Polaritätsart 404, der Isolationsbereiche (nicht dargestellt) und der Substrat oberseitigen Fläche als ein Körperbereich oder ein floating body von einer zweiten Polaritätsart 406 des T-RAM. Der Körperbereich kann z. B. Teil des Substrats sein und demzufolge die gleiche Dotierung wie das Substrat aufweisen. Der Körperbereich ist z. B. ein leicht dotierter Bereich der zweiten Polaritätsart 406. Optional kann ein Implantationsprozess durchgeführt werden, um die Dotierstoffe der zweiten Polaritätsart in den Körperbereich einzubringen. Die Dotierstoffkonzentration der zweiten Polaritätsart beträgt z. B. ungefähr 1016 cm–3 bis 1018 cm–3. Es können auch andere geeignete Dotierstoffkonzentrationen verwendet werden.
  • In einer alternativen Ausführungsform kann der Körperbereich 406 nicht Teil des Substrats sein. In einem solchen Fall wird der Prozess fortgesetzt, um einen BE-Körperbereich 406 über der ersten Polaritätswanne oder der Isolationspufferschicht 404 zu bilden. Der BE-Körperbereich 406 ist in einer Ausführungsform ein SiGe-, Si:C- oder Ge-BE-Körperbereich. Es können auch andere geeignete Arten von BE-Materialien verwendet werden. Der BE-Körperbereich 406 wird z. B. durch einen epitaktischen Prozess gebildet. Der epitaktische BE-Körper ist z. B. mit Dotierstoffen der zweiten Polaritätsart leicht dotiert. Der epitaktische BE-Körper kann z. B. mit Dotierstoffen der zweiten Polaritätsart in situ dotiert sein. Es können auch andere geeignete Techniken zum Bilden des BE-Körpers verwendet werden.
  • Der Prozess wird fortgesetzt, um ein Gate oder Dummy-Gate mit einem Dummy-Gatedielektrikum 1116 und eine Dummy-Gateelektrode 1114 zu bilden, wie in 11b dargestellt ist. Die Materialien und Techniken zur Bildung des Dummy-Gates sind gleich denen, die in 5b dargestellt sind.
  • In einer Ausführungsform wird der Prozess fortgesetzt, um Bereiche der ersten Polaritätsart 408a im Substrat neben ersten und zweiten Seiten des Dummy-Gates zu bilden, wie in 11c dargestellt ist. Die Bereiche 408a umfassen leicht dotierte Dotierstoffe der ersten Polaritätsart. Zur Durchführung der Implantation kann eine Implantationsmaske, die den Vorrichtungsbereich freilegt, bereitgestellt werden. Dotierstoffkonzentrationen der Bereiche der ersten Polaritätsart 408a neben den ersten und zweiten Seiten des Dummy-Gates sind gleich denen, wie hinsichtlich 5d beschrieben ist.
  • Es wird auf 11c Bezug genommen. Über den ersten und zweiten Seitenwänden des Dummy-Gates werden Seitenwandabstandshalter 418 gebildet. Die Materialien und Techniken zur Bildung der Abstandshalter 418 sind gleich denen, wie hinsichtlich 5c beschrieben ist. Der Prozess wird fortgesetzt, um stark dotierte Bereiche von der ersten Polaritätsart 408b im Substrat neben der zweiten Seite des Gates zu bilden, wie in 11c dargestellt ist. Zur Durchführung der Implantation kann eine Implantationsmaske, die den Bereich neben der zweiten Seite des Gates freilegt, bereitgestellt werden. Zum Einbringen von Dotierstoffen der ersten Polaritätsart wird ein Implantationsprozess durchgeführt. Die Dotierstoffkonzentration des stark dotierten Bereichs der ersten Polaritätsart 408b neben der zweiten Seite des Dummy-Gates beträgt ungefähr 1018 cm–3 bis 1020 cm–3. Es können auch andere geeignete Dotierstoffkonzentrationen verwendet werden.
  • Der Prozess wird gemäß 11d weitergeführt, um eine selbstausgerichtete erhöhte stark dotierte Schicht der zweiten Polaritätsart 410 an dem Bereich der ersten Polaritätsart 408a neben der ersten Seite des Gates zu bilden. Das Material und die Technik zur Bildung der gehobenen stark dotierten Schicht der zweiten Polaritätsart 410 sind gleich der, wie hinsichtlich 5e beschrieben ist.
  • Der Prozess kann fortgesetzt werden, um den T-RAM zu vervollständigen. Mit Bezug auf 11e können Silizidkontakte 412a/412b auf der stark dotierten Schicht und dem Bereich der ersten und zweiten Polaritätsarten 408b und 410 gebildet werden. Über dem Substrat kann eine ILD-Schicht (nicht dargestellt) gebildet werden. Die Silizidkontakte 412a/412b und die ILD-Schicht und die Techniken zur Bildung dieser Schichten sind gleich denen, wie hinsichtlich der 5f bis 5g beschrieben ist. Zwischen der oberseitigen Oberfläche des Dummy-Gates, Seitenwandabstandshaltern 418 und der ILD-Schicht wird eine im Wesentlichen koplanare Oberfläche erreicht.
  • Der Prozess kann gemäß einer Ausführungsform fortgesetzt werden, um eine zusätzliche Dielektrikumsschicht zur Bildung einer Prämetall-Dielektrikums(PMD)-Schicht zu bilden, in der Kontakte zur Bildung von Kontaktbereichen des Substrats gebildet werden, gefolgt von BEOL-Prozessen. In einer alternativen Ausführungsform wird der Prozess fortgesetzt, um das Dummy-Gate zu entfernen. Das Dummy-Gate wird unter Verwendung von Techniken entfernt, wie in 5h beschrieben ist. Die Entfernung des Dummy-Gates bildet eine Öffnung (nicht dargestellt), die eine oberseitige Oberfläche des Körperbereichs der ersten Polaritätsart 406 unter dem Dummy-Gate freilegt, sowie innere Seiten des Abstandhalters 418, die von der ILD-Schicht entfernt sind (nicht dargestellt).
  • Mit Bezug auf 11f wird eine High-k-Metallgatestruktur gebildet. Die High-k-Metallgatestruktur umfasst ein Gatedielektrikum 416 und eine Gateelektrode 414. Die Materialien und Techniken zur Bildung der High-k-Metallgatestruktur sind gleich denen, wie zu 5i beschrieben ist.
  • Der Prozess kann fortgesetzt werden, um die Speicherzelle zu vervollständigen. Der Prozess wird z. B. fortgesetzt, um eine PMD-Schicht 420, Kontakte 422a/422b usw. zu bilden, bis eine Vorrichtung gebildet wird, wie in 11f dargestellt ist. Der erste Kontakt 422a ist zur Verbindung mit einer Bit-Leitung der Vorrichtung konfiguriert, während der zweite Kontakt 422b zur Verbindung mit einer ersten Wortleitung der Vorrichtung konfiguriert ist, und das Gate ist zur Funktion gemäß einer zweiten Wortleitung der Vorrichtung ausgebildet. Es können zusätzliche Prozesse einschließlich einer Bildung von einer oder mehrerer Zwischenverbindungsebenen, einer finalen Passivierung, eines Dicing, eines Zusammenbaus und eines Packaging, durchgeführt werden. Techniken und Materialien dieser Merkmale sind gleich denen, wie schon in 5j beschrieben wurde. Entsprechende Details dieser Schritte werden nicht beschrieben.
  • Die Ausführungsform, die gemäß den 11a bis 11f oben beschrieben ist, ergibt ähnliche Vorteile wie hinsichtlich der 5a bis 5j beschrieben sind. Falls das Substrat 402 einen Bereich aus amorphem Silizium anstelle einer Wanne der ersten Polaritätsart umfasst, deckt der Bereich von amorphem Silizium den Bedarf an einer vergrabenen Oxidschicht im Substrat 402. Dies unterstützt ein Erreichen einer Basis der zweiten Polaritätsart gemäß einem floating body, wie z. B. eine Basis vom P-Typ, und eliminiert hohe Kosten, die mit der Herstellung von Silizium-auf-Isolator einhergehen. Darüberhinaus ist eine selbstausgerichtete stark dotierte Schicht der zweiten Polaritätsart für eine Silizidblockschicht nicht erforderlich.
  • Die 12a bis 12c zeigen Querschnittansichten einer Ausführungsform eines Prozesses 1200 zur Bildung einer Vorrichtung gemäß einer anderen Ausführungsform der Erfindung. In einer Ausführungsform bildet der Prozess 1200 die Vorrichtung 430 aus 4b. Da der Prozess zur Bildung der Speichervorrichtung 430 ähnlich dem zur Bildung der Vorrichtung 400 ist, richtet die Beschreibung um einer knappen Darstellung willen ihr Augenmerk auf die Unterschiede zwischen dem Prozess 1200 und dem Prozess 1100.
  • Gemäß der Darstellung in 12a wird ein teilweise verarbeitetes Substrat ähnlich dem hinsichtlich 11a beschriebenen Substrat bereitgestellt. Das teilweise verarbeitete Substrat wird z. B. verarbeitet, bis sich der Körperbereich 406 mit Dotierstoffen der zweiten Polaritätsart ergibt. Der Körperbereich 406 ist gemäß einer Ausführungsform ein Teil des Substrats 402 und umfasst leicht dotierte Dotierstoffe der zweiten Polaritätsart. Alternativ umfasst der Körperbereich 406 den BE-Bereich.
  • Der Prozess wird fortgesetzt, um ein Gate oder Dummy-Gate mit einem Gummy-Gatedielektrikum 1216 und einer Dummy-Gateelektrode 1214 zu bilden, wie in 12a dargestellt ist. Die Materialien und Techniken zur Bildung des Dummy-Gates sind gleich denen, die hinsichtlich 5b beschrieben sind.
  • In einer Ausführungsform wird der Prozess fortgesetzt, um einen stark dotierten Bereich der ersten Polaritätsart 408 neben der zweiten Seite des Gates zu bilden, wie in 12a dargestellt ist. Zur Durchführung der Implantation kann eine Implantationsmaske bereitgestellt werden, die den Bereich neben der zweiten Seite des Gates freilegt. Die Dotierstoffkonzentration des stark dotierten Bereichs der ersten Polaritätsart 408 und die Technik zur Bildung davon sind gleich dem stark dotierten Bereich der ersten Polaritätsart 408b wie hinsichtlich 11c beschrieben ist.
  • Es wird auf 12b Bezug genommen. Über den ersten und zweiten Seitenwänden des Dummy-Gates werden Seitenwandabstandshalter 418 gebildet. Die Materialien und Techniken zur Bildung der Abstandshalter 418 sind gleich denen, wie hinsichtlich 5c beschrieben ist.
  • Anstelle des Bereichs der ersten Polaritätsart 408a, der im Körperbereich 406 gebildet ist, wie in der Vorrichtung 400, kann der Prozess 1200, wie in 12b dargestellt ist, eine erhöhte Schicht der ersten Polaritätsart 438 über dem Körperbereich 406 der zweiten Polaritätsart neben der ersten Seite des Gates bilden. Das Material und die Technik zur Bildung der gehobenen Schicht der ersten Polaritätsart 438 ist gleich der der gehobenen Schicht der ersten Polaritätsart 108a, wie hinsichtlich 5d beschrieben ist. Der Prozess 1200 bildet auch eine gehobene stark dotierte Schicht der zweiten Polaritätsart 410 auf der Schicht der ersten Polaritätsart 438 neben der ersten Seite des Gates unter Verwendung einer Technik, wie hinsichtlich 5e beschrieben ist.
  • Der Prozess kann fortgesetzt werden, um den T-RAM zu vervollständigen. Mit Bezug auf 12c können Silizidkontakte 412a/412b auf der stark dotierten Schicht und dem Bereich von den ersten und zweiten Polaritätsarten 408 und 410 gebildet werden. Wie bei dem Substrat kann eine ILD-Schicht (nicht dargestellt) gebildet werden. Die Silizidkontakte 412a/412b und die ILD-Schicht und die Techniken zur Bildung dieser Schichten sind gleich denen, wie hinsichtlich der 5f bis 5g beschrieben ist. Zwischen der oberseitigen Oberfläche des Dummy-Gates, den Seitenwandabstandshaltern 418 und der ILD-Schicht wird eine im Wesentlichen koplanare Oberfläche erreicht.
  • Der Prozess kann in einer Ausführungsform fortgesetzt werden, um eine zusätzliche Dielektrikumsschicht zur Bildung einer Prämetall-Dielektrikums(PMD)-Schicht fortgesetzt werden, in der Kontakte zur Bildung von Kontaktbereichen des Substrats gebildet werden, gefolgt von einem BEOL-Prozess. In einer alternativen Ausführungsform wird der Prozess fortgeführt, um das Dummy-Gate zu entfernen. Das Dummy-Gate wird unter Verwendung von Techniken entfernt, wie in 5h beschrieben ist. Die Entfernung des Dummy-Gates bildet eine Öffnung (nicht dargestellt), die eine oberseitige Oberfläche des Körperbereichs 406 unter dem Dummy-Gate freilegt, sowie innere Seiten des Abstandshalters 418, die von der ILD-Schicht (nicht dargestellt) entfernt sind.
  • Mit Bezug auf 12c wird eine High-k-Metallgatestruktur gebildet. Die High-k-Metallgatestruktur umfasst ein Gatedielektrikum 416 und eine Gateelektrode 414. Die Materialien und Techniken zur Bildung der High-k-Metallgatestruktur sind gleich denen, wie hinsichtlich in 5i beschrieben ist.
  • Der Prozess kann fortgesetzt werden, um die Speicherzelle zu vervollständigen. Der Prozess wird z. B. zur Bildung einer PMD-Schicht 420, Kontakten 422a/422b usw. fortgesetzt, bis eine Vorrichtung gemäß der Darstellung in 12c gebildet wird. Der erste Kontakt 422a ist zur Verbindung mit einer Bit-Leitung der Vorrichtung konfiguriert, während der zweite Kontakt zur Verbindung mit einer ersten Wortleitung der Vorrichtung konfiguriert ist, und das Gate ist zur Funktion gemäß einer zweiten Wortleitung der Vorrichtung ausgebildet. Es können zusätzliche Prozesse einschließlich einer Bildung von wenigstens einer Zwischenverbindungsebene, einer finalen Passivierung, eines Dicing, eines Zusammenbaus und eines Packaging durchgeführt werden. Techniken und Materialien dieser Merkmale sind gleich denen, wie schon vorangehend hinsichtlich 5j beschrieben ist. Details dieser Schritte werden nicht beschrieben.
  • Die 13a bis 13e zeigen Querschnittansichten einer Ausführungsform eines Prozesses 1300 zur Bildung einer Vorrichtung gemäß einer anderen Ausführungsform der vorliegenden Erfindung. In einer Ausführungsform bildet der Prozess 1300 die Vorrichtung 450 aus 4c. Da der Prozess zur Bildung der Vorrichtung 450 ähnlich dem zur Bildung der Vorrichtung 400 ist, richtet sich das Augenmerk der Beschreibung unten auf die Unterschiede zwischen dem Prozess 1300 und dem Prozess 1100.
  • Es wird ein teilweise verarbeitetes Substrat ähnlich dem Substrat bereitgestellt, das hinsichtlich 11e beschrieben ist, wie in 13a dargestellt ist. Das teilweise verarbeitete Substrat ist z. B. bis zur Herstellung einer ILD-Schicht 420, die das Dummy-Gate und Silizidkontakte 412a/412b bedeckt, verarbeitet und es ist derart verarbeitet, dass eine im Wesentlichen koplanare Oberfläche zwischen der oberseitigen Oberfläche des Dummy-Gates, Seitenwandabstandshaltern 418 und der ILD-Schicht erreicht wird.
  • Es wird auf 13b Bezug genommen. Das Dummy-Gate wird unter Verwendung von Techniken entfernt, wie hinsichtlich 5h beschrieben ist. Es können auch andere geeignete Techniken zur Entfernung des Dummy-Gates verwendet werden. Die Entfernung des Dummy-Gates legt einen Bereich von der oberseitigen Oberfläche des Körperbereichs der zweiten Polaritätsart 406 unter dem Dummy-Gate frei. Der Prozess wird fortgesetzt, um einen Graben oder einen ausgenommenen Kanal 1263 innerhalb eines Bereichs von dem Körperbereich 406 zwischen dem Bereich der ersten Polaritätsart 408a und dem stark dotierten Bereich der ersten Polaritätsart 408b zu bilden. Es wird ein Masken- und Ätzprozess durchgeführt, um Bereiche des Körperbereichs 406 zur Bildung des Grabens 1263 zu bilden. Der Graben wird z. B. durch RIE gebildet. Die Seiten des Grabens sind z. B. zu den inneren Seiten des Abstandshalters 418 selbstausgerichtet. Die Tiefe des Grabens ist darstellungsgemäß ungefähr gleich der Tiefe des Bereichs der ersten Polaritätsart 408a/408b. Es können auch andere Tiefen oder Konfigurationen bereitgestellt werden.
  • Es wird auf 13c Bezug genommen. Innerhalb des Grabens 1263 wird ein bandeinstellender(BE)-Bereich 455 gebildet. Der BE-Bereich wird z. B. durch einen selektiven epitaktischen Aufwachs(SIG)-Prozess gebildet, der die Räume innerhalb des ausgenommenen Kanals füllt, die Oberseite des BE-Bereichs ist darstellungsgemäß ungefähr koplanar zu der Oberseite der Substratoberfläche. Die Oberseite des BE-Bereichs ist z. B. auch im Wesentlichen koplanar zu der oberseitigen Oberfläche des Bereichs von der ersten Polaritätsart 408a/408b. Es kann auch ein Bilden des BE-Bereichs, der leicht ausgenommen ist, oder über der Substratoberfläche oder über der oberseitigen Oberfläche des Bereichs der ersten Polaritätsart kann auch verwendet werden. Der BE-Bereich ist gemäß einer Ausführungsform ein Silizium-Germanium(SiGe)-BE-Bereich. Es können auch andere geeignete Arten von BE-Bereichen verwendet werden.
  • Es wird auf 13d Bezug genommen. Der Prozess wird fortgesetzt, um eine High-k-Metallgatestruktur zu bilden. Die Materialien und Techniken zur Bildung der High-k-Metallgatestruktur sind gleich denen, wie hinsichtlich 5i beschrieben ist. Der Prozess kann fortgesetzt werden, um die Speicherzelle zu vervollständigen. Der Prozess wird z. B. fortgesetzt, um eine PMD-Schicht, Kontakte 422a/422b usw. zu bilden, bis eine Vorrichtung gebildet wird, wie in 13e dargestellt ist. Es können zusätzliche Prozesse einschließlich eines Bilden von wenigstens einer Zwischenverbindungsebene, einer finalen Passivierung, eines Dicing, eines Zusammenbaus und eines Packaging durchgeführt werden. Techniken und Materialien dieser Merkmale sind gleich denen, wie hinsichtlich 5j oben beschrieben ist. Details dieser Schritte werden nicht beschrieben.
  • Die 14a bis 14b zeigen Querschnittansichten einer Ausführungsform eines Prozesses 1400 zur Bildung einer Vorrichtung gemäß einer anderen Ausführungsform der Erfindung. In einer Ausführungsform bildet der Prozess 1400 die Vorrichtung 470 aus 4d. Da der Prozess zur Bildung der Vorrichtung 470 ähnlich dem zur Bildung der Vorrichtung 430 ist, richtet die Beschreibung unten ihr Augenmerk auf die Unterschiede zwischen dem Prozess 1400 und dem Prozess 1200.
  • Gemäß der Darstellung in 14a wird ein teilweise verarbeitetes Substrat ähnlich dem hinsichtlich 12b beschriebenen Substrat bereitgestellt. Das teilweise verarbeitete Substrat wird z. B. zur Bildung einer ILD-Schicht 420, die das Dummy-Gate und Silizidkontakte 412a/412b bedeckt, verarbeitet, und ist derart verarbeitet, dass eine im Wesentlichen koplanare Oberfläche zwischen der oberseitigen Oberfläche des Dummy-Gates, Seitenwandabstandshaltern 418 und einer ILD-Schicht erreicht wird.
  • Es wird auf 14b Bezug genommen. Die Dummy-Gatestruktur wird unter Verwendung von Techniken entfernt, wie in 5h beschrieben ist. Es können auch andere geeignete Techniken eingesetzt werden, um das Dummy-Gate zu entfernen. Die Entfernung des Dummy-Gates legt einen Bereich der oberseitigen Oberfläche des Körperbereichs der zweiten Polaritätsart 406 unter dem Dummy-Gate frei. Der Prozess wird fortgesetzt, um einen Graben oder einen ausgenommenen Kanal 1463 innerhalb eines Bereichs von dem Körperbereich 406 neben dem stark dotierten Bereich der ersten Polaritätsart 408 und unterhalb des Dummy-Gates zu bilden. Es wird ein Masken- und Ätzprozess eingesetzt, um Bereiche von dem Körperbereich 406 zur Bildung des Grabens 1463 zu entfernen. Der Graben wird z. B. durch RIE gebildet. Die Seiten des Grabens sind z. B. bezüglich der inneren Seiten der Abstandshalter 418 selbstausgerichtet. Die Tiefe des Grabens ist darstellungsgemäß ungefähr gleich der Tiefe des stark dotierten Bereichs der ersten Polaritätsart 408. Es können auch andere Tiefen oder Konfigurationen bereitgestellt werden.
  • Der Prozess wird fortgesetzt, um den BE-Bereich 455 innerhalb des Grabens 1463, eine High-k-Metallgatestruktur zu bilden und die Speicherzelle zu ihrer Vervollständigung zu bearbeiten. Die Prozessschritte umfassen z. B. jene, die zu den 13c und folgende beschrieben sind und werden fortgesetzt, bis die Vorrichtung 470 gebildet wird, die in 4d dargestellt ist. Es können zusätzliche Prozesse durchgeführt werden, einschließlich einer Bildung von wenigstens einer Zwischenverbindungsebene, einer finalen Passivierung, eines Dicing, eines Zusammenbaus und eines Packaging. Techniken und Materialien dieser Merkmale sind gleich denen, wie hinsichtlich in 5j beschrieben ist. Details dieser Schritte werden nicht beschrieben.

Claims (22)

  1. Vorrichtung (100), umfassend: ein Substrat (102) mit einer Wanne (104) von einer ersten Polaritätsart; und eine Thyristor-basierte Speicherzelle, umfassend: wenigstens einen ersten Bereich (106a) von einer zweiten Polaritätsart neben der Wanne (104), ein auf dem Substrat (102) über der Wanne (104) angeordnetes Gate (114), das als eine erste Wortleitung dient, wenigstens eine erste Schicht (108a) der ersten Polaritätsart, die neben dem ersten Bereich (106a) der zweiten Polaritätsart und neben dem Gate (114) angeordnet ist; und wenigstens eine stark dotierte erste Schicht (110a) der zweiten Polaritätsart, die auf der ersten Schicht (108a) der ersten Polaritätsart und neben dem Gate (114) angeordnet ist, wobei wenigstens die stark dotierte erste Schicht (110a) der zweiten Polaritätsart bezüglich einer Seite des Gates (114) selbstausgerichtet ist.
  2. Verfahren zum Bilden einer Vorrichtung (100), umfassend: ein Bereitstellen eines Substrats (102) mit einer Wanne (104) von einer ersten Polaritätsart; ein Bilden einer Thyristor-basierten Speicherzelle, umfassend ein Bilden von wenigstens einem ersten Bereich (106a) von einer zweiten Polaritätsart neben der Wanne (104), ein Bilden eines Gates (114) auf dem Substrat (102) über der Wanne (104), wobei das Gate (114) als eine erste Wortleitung dient, ein Bilden von wenigstens einer ersten Schicht (108a) der ersten Polaritätsart neben dem ersten Bereich (106a) der zweiten Polaritätsart und neben dem Gate (114), und ein Bilden von wenigstens einer stark dotierten ersten Schicht (110a) der zweiten Polaritätsart auf der ersten Schicht (108a) der ersten Polaritätsart und neben dem Gate (114), wobei wenigstens die stark dotierte erste Schicht (110a) der zweiten Polaritätsart bezüglich einer Seite des Gates (114) selbstausgerichtet ist.
  3. Verfahren nach Anspruch 2, wobei die Thyristor-basierte Speicherzelle eine 2-Bits-pro-Zelle-Struktur umfasst, und wobei: ein Bilden des Gates (114) ein Bilden eines Dummy-Gates umfasst; ein Bilden des wenigstens einen ersten Bereichs (106a) der zweiten Polaritätsart neben der Wanne (104) ein Bilden von ersten und zweiten Bereichen (106a, 106b) der zweiten Polaritätsart in der Wanne (104) neben den ersten und zweiten Seiten des Dummy-Gates umfasst; ein Bilden der wenigstens einen ersten Schicht (108a) der ersten Polaritätsart ein Bilden von ersten und zweiten gehobenen Schichten (108a, 108b) der ersten Polaritätsart über den ersten und zweiten Bereichen (106a, 106b) der zweiten Polaritätsart neben den ersten und zweiten Seiten des Dummy-Gates umfasst; und ein Bilden von wenigstens einer stark dotierten ersten Schicht (110a) der zweiten Polaritätsart ein Bilden von stark dotierten ersten und zweiten Schichten (110a, 110b) der zweiten Polaritätsart auf den ersten und zweiten gehobenen Schichten (108a, 108b) der ersten Polaritätsart umfasst.
  4. Verfahren nach Anspruch 3, wobei die ersten und zweiten Bereiche (106a, 106b) der zweiten Polaritätsart in der Wanne (104) durch ein Implantieren von Dotierstoffen der zweiten Polaritätsart in die Wanne (104) gebildet werden, und wobei die Implantation bezüglich des Dummy-Gates selbstausgerichtet ist.
  5. Verfahren nach Anspruch 3, wobei die ersten und zweiten Bereiche (106a, 106b) der zweiten Polaritätsart bandeingestellte Bereiche umfassen.
  6. Verfahren nach Anspruch 5, wobei die ersten und zweiten Bereiche (106a, 106b) der zweiten Polaritätsart, die ersten und zweiten gehobenen Schichten (108a, 108b) der ersten Polaritätsart und die stark dotierten ersten und zweiten Schichten (110a, 110b) der zweiten Polaritätsart durch einen selektiven epitaktischen Aufwachsprozess gebildet werden.
  7. Verfahren nach Anspruch 3, wobei: die ersten und zweiten Bereiche der zweiten Polaritätsart (106a, 106b) als eine Basis dienen, während die Wanne (104) als ein Emitter eines Kathodenbereichs des entsprechenden Bits dient und die Wanne (104) auch als eine zweite Wortleitung dient; die ersten und zweiten gehobenen Schichten (108a, 108b) der ersten Polaritätsart als eine Basis dienen, während die stark dotierten ersten und zweiten Schichten (110a, 110b) der zweiten Polaritätsart als ein Emitter eines Anodenbereichs des entsprechenden Bits dienen; und die stark dotierte erste Schicht (110a) der zweiten Polaritätsart mit einer ersten Bit-Leitung verbunden ist, während die stark dotierte zweite Schicht (110b) der zweiten Polaritätsart mit einer zweiten Bitleitung verbunden ist.
  8. Verfahren nach Anspruch 3, umfassend: ein Entfernen des Dummy-Gates nach einem Bilden der stark dotierten ersten und zweiten Schichten (110a, 110b) der zweiten Polaritätsart; ein Bilden eines Grabens (663), der sich innerhalb eines Bereichs der Wanne (104) und von Bereichen der ersten und zweiten Bereiche (106a, 106b) der zweiten Polaritätsart erstreckt; und ein Bilden einer High-k-Metallgatestruktur (116) innerhalb des Grabens (663), wobei sich ein Bereich der High-k-Metallgatestruktur (116) bezüglich einer horizontalen Ebene zu der Wanne (104) vertikal erstreckt, so dass er parallel zu den ersten und zweiten Bereichen (106a, 106b) der zweiten Polaritätsart bezüglich der horizontalen Ebene ist.
  9. Verfahren nach Anspruch 2, wobei die Thyristor-basierte Speicherzelle eine 1-Bit-pro-Zelle-Struktur umfasst, und wobei: das Substrat (202) einen Isolationsbereich (224) umfasst; ein Bilden des wenigstens einen ersten Bereichs (256) der zweiten Polaritätsart neben der Wanne (204) ein Bilden des ersten Bereichs (256) der zweiten Polaritätsart in der Wanne (104) umfasst und sich zu einer Kante des Isolationsbereichs (224) erstreckt; das Bilden des Gates ein Bilden eines Dummy-Gates (764) umfasst, wobei das Dummy-Gate (764) teilweise mit dem Isolationsbereich (224) überlappt; die erste Schicht (208) der ersten Polaritätsart auf dem ersten Bereich (256) der zweiten Polaritätsart gebildet wird; und die erste Schicht (208) der ersten Polaritätsart und die stark dotierte erste Schicht (210) der zweiten Polaritätsart neben einer ersten Seite des Dummy-Gates (764) gebildet wird.
  10. Verfahren nach Anspruch 9, wobei: der erste Bereich (256) der zweiten Polaritätsart als eine Basis dient, während die Wanne (204) als ein Emitter eines Kathodenbereichs des Bits dient und die Wanne (204) auch als eine zweite Wortleitung dient; die erste Schicht (208) der ersten Polaritätsart als eine Basis dient, während die stark dotierte erste Schicht (210) der zweiten Polaritätsart als ein Emitter eines Anodenbereichs des Bits dient; und die stark dotierte erste Schicht (210) der zweiten Polaritätsart mit einer Bit-Leitung verbunden ist.
  11. Verfahren nach Anspruch 2, wobei die Thyristor-basierte Speicherzelle eine 1-Bit-pro-Zelle-Struktur umfasst, und wobei: das Substrat (202) einen Isolationsbereich (224) umfasst; das Bilden des wenigstens einen ersten Bereichs (256) der zweiten Polaritätsart neben der Wanne (204) ein Bilden des ersten Bereichs (256) der zweiten Polaritätsart über dem Substrat (202) durch einen selektiven epitaktischen Aufwachsprozess umfasst; das Bilder des Gates (764) ein Bilden eines Dummy-Gates (764) umfasst, wobei das Dummy-Gate (764) über dem ersten Bereich der zweiten Polaritätsart gebildet wird; die erste Schicht (208) der ersten Polaritätsart auf dem ersten Bereich (256) der zweiten Polaritätsart gebildet wird; und die erste Schicht (208) der ersten Polaritätsart und die stark dotierte erste Schicht (210) der zweiten Polaritätsart neben einer ersten Seite des Dummy-Gates (764) gebildet wird.
  12. Verfahren nach Anspruch 11, umfassend ein Bilden von ersten und zweiten Abstandshaltern (268) neben ersten und zweiten Seiten des Dummy-Gates (764), wobei sich die ersten Abstandshalter zu einer oberseitigen Oberfläche des ersten Bereichs (256) der zweiten Polaritätsart erstrecken, während sich der zweite Abstandshalter zu einer Oberseite des Isolationsbereichs (224) erstreckt.
  13. Verfahren nach Anspruch 12, umfassend: ein Entfernen des Dummy-Gates (764) nach einem Bilden der stark dotierten ersten Schicht (210) der zweiten Polaritätsart; ein Bilden eines Grabens, der sich innerhalb eines Bereichs des ersten Bereichs (256) der zweiten Polaritätsart erstreckt; und ein Bilden einer High-k-Metallgatestruktur innerhalb des Grabens, wobei sich ein Bereich der High-k-Metallgatestruktur vertikal bezüglich einer horizontalen Ebene zu der Wanne (204) erstreckt, so dass sie parallel zu dem ersten Bereich (256) der zweiten Polaritätsart bezüglich der horizontalen Ebene liegt.
  14. Verfahren nach Anspruch 2, wobei die Thyristor-basierte Speicherzelle eine 2-Bits-pro-Zelle-Struktur umfasst und wobei das Bilden des wenigstens einen ersten Bereichs (306a) der zweiten Polaritätsart neben der Wanne (304) umfasst: ein Verarbeiten des Substrats (302) zur Bildung von wenigstens ersten und zweiten FIN-Strukturen; ein Bilden eines Isolationsbereichs (324) zwischen den FIN-Strukturen; und ein Implantieren von zweiten Dotierstoffen der zweiten Polaritätsart in die ersten und zweiten FIN-Strukturen zur Bildung von ersten und zweiten Bereichen (306a, 306b) der zweiten Polaritätsart.
  15. Verfahren nach Anspruch 14, wobei: das Bilden des Gates ein Bilden eines Dummy-Gates umfasst; das Bilden der wenigstens einen ersten Schicht (308a) der ersten Polaritätsart ein Bilden von ersten und zweiten gehobenen Schichten (308a, 308b) der ersten Polaritätsart über den ersten und zweiten Bereichen (306a, 306b) der zweiten Polaritätsart neben den ersten und zweiten Seiten des Dummy-Gates umfasst; und das Bilden von wenigstens einer stark dotierten ersten Schicht (310a) der zweiten Polaritätsart ein Bilden von stark dotierten ersten und zweiten Schichten (310a, 310b) der zweiten Polaritätsart auf ersten und zweiten gehobenen Schichten (308a, 308b) der ersten Polaritätsart umfasst.
  16. Verfahren nach Anspruch 2, wobei die Thyristor-basierte Speicherzelle eine 1-Bit-pro-Zelle-Struktur umfasst und wobei: das Substrat (302) einen Isolationsbereich umfasst; das Bilden des wenigstens einen ersten Bereichs (306a) der zweiten Polaritätsart neben der Wanne (304) ein Verarbeiten des Substrats (302) zur Bildung von wenigstens einer ersten FIN-Struktur umfasst; und ein Implantieren von Dotierstoffen der zweiten Polaritätsart in die erste FIN-Struktur zur Bildung des ersten Bereichs (306a) der zweiten Polaritätsart umfasst.
  17. Verfahren nach Anspruch 16, wobei: das Bilden des Gates ein Bilden eines Dummy-Gates umfasst, wobei das Dummy-Gate wenigstens teilweise den Isolationsbereich und den ersten Bereich (306a) der zweiten Polaritätsart überlappt; die erste Schicht (308a) der ersten Polaritätsart auf dem ersten Bereich (306a) der zweiten Polaritätsart gebildet wird; und die erste Schicht (308a) der ersten Polaritätsart und die stark dotierte erste Schicht (310a) der zweiten Polaritätsart neben einer ersten Seite des Dummy-Gates gebildet wird.
  18. Verfahren nach Anspruch 2, wobei die Thyristor-basierte Speicherzelle eine 1-Bit-pro-Zelle-Struktur umfasst und wobei: das Bilden des Gates ein Bilden eines Dummy-Gates umfasst; und das Bilden der wenigstens einen ersten Schicht der ersten Polaritätsart ein Bilden von ersten leicht dotierten und zweiten stark dotierten Bereichen (408a, 408b) der ersten Polaritätsart in der Wanne (404) neben ersten und zweiten Seiten des Dummy-Gates umfasst.
  19. Verfahren nach Anspruch 18, wobei: der erste Bereich (406a) der zweiten Polaritätsart als eine Basis dient, während der zweite stark dotierte Bereich (408b) der ersten Polaritätsart als ein Emitter eines Kathodenbereichs des Bits dient; der erste leicht dotierte Bereich (408a) der ersten Polaritätsart als eine Basis dient, während die stark dotierte erste Schicht (410) der zweiten Polaritätsart als ein Emitter eines Anodenbereichs des Bits dient; und die stark dotierte erste Schicht (410) der zweiten Polaritätsart mit einer Bit-Leitung verbunden ist, während der zweite stark dotierte Bereich (408b) der ersten Polaritätsart mit einer zweiten Wortleitung verbunden ist.
  20. Verfahren nach Anspruch 18, umfassend: ein Entfernen des Dummy-Gates nach einem Bilden der stark dotierten ersten Schicht (410) der zweiten Polaritätsart; ein Bilden eines Grabens, der sich bis innerhalb eines Bereichs des ersten Bereichs (406a) der zweiten Polaritätsart erstreckt; ein Bilden eines BE-Bereichs innerhalb des Grabens, wobei eine oberseitige Oberfläche des BE-Bereichs im Wesentlichen koplanar zu oberseitigen Oberflächen der Bereiche (408a, 408b) von der ersten Polaritätsart ist; und ein Bilden einer High-k-Metallgatestruktur innerhalb des Grabens über dem BE-Bereich.
  21. Verfahren nach Anspruch 2, wobei die Thyristor-basierte Speicherzelle eine 1-Bit-pro-Zelle-Struktur umfasst und wobei: das Bilden des Gates ein Bilden eines Dummy-Gates umfasst; das Bilden der wenigstens einen ersten Schicht der ersten Polaritätsart ein Bilden einer ersten gehobenen Schicht (438) der ersten Polaritätsart über dem ersten Bereich der zweiten Polaritätsart (406) neben einer ersten Seite des Dummy-Gates umfasst; und umfassend ein Bilden eines Bereichs (408) der ersten Polaritätsart in dem ersten Bereich (406) der zweiten Polaritätsart neben der zweiten Seite des Dummy-Gates.
  22. Verfahren nach Anspruch 21, umfassend: ein Entfernen des Dummy-Gates nach einem Bilden der stark dotierten ersten Schicht (410) der zweiten Polaritätsart; ein Bilden eines Grabens, der sich bis innerhalb eines Bereichs von dem ersten Bereich (406) der zweiten Polaritätsart erstreckt; ein Bilden eines BE-Bereichs innerhalb des Grabens, wobei eine oberseitige Oberfläche des BE-Bereichs im Wesentlichen koplanar zu einer oberseitigen Oberfläche des stark dotierten Bereichs (408) der ersten Polaritätsart ist; und ein Bilden einer High-k-Metallgatestruktur innerhalb des Grabens über dem BE-Bereich.
DE102015206391.7A 2014-05-14 2015-04-10 Thyristor-Direktzugriffsspeicher und Verfahren zu dessen Herstellung Active DE102015206391B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/277,068 2014-05-14
US14/277,068 US20150333068A1 (en) 2014-05-14 2014-05-14 Thyristor random access memory

Publications (2)

Publication Number Publication Date
DE102015206391A1 DE102015206391A1 (de) 2015-12-03
DE102015206391B4 true DE102015206391B4 (de) 2016-09-22

Family

ID=54481694

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102015206391.7A Active DE102015206391B4 (de) 2014-05-14 2015-04-10 Thyristor-Direktzugriffsspeicher und Verfahren zu dessen Herstellung

Country Status (6)

Country Link
US (2) US20150333068A1 (de)
KR (1) KR20150130945A (de)
CN (1) CN105097808B (de)
DE (1) DE102015206391B4 (de)
SG (1) SG10201500456WA (de)
TW (1) TWI580008B (de)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20160247888A1 (en) * 2015-02-19 2016-08-25 International Business Machines Corporation Non-uniform gate dielectric for u-shape mosfet
US9502466B1 (en) * 2015-07-28 2016-11-22 Taiwan Semiconductor Manufacturing Co., Ltd. Dummy bottom electrode in interconnect to reduce CMP dishing
US9871032B2 (en) * 2015-09-09 2018-01-16 Globalfoundries Singapore Pte. Ltd. Gate-grounded metal oxide semiconductor device
US10453515B2 (en) * 2017-05-10 2019-10-22 Tc Lab, Inc. Methods of operation for cross-point thyristor memory cells with assist gates
WO2019055009A1 (en) * 2017-09-14 2019-03-21 Intel Corporation THYRISTORS
US10741748B2 (en) 2018-06-25 2020-08-11 International Business Machines Corporation Back end of line metallization structures
FR3091021B1 (fr) * 2018-12-20 2021-01-08 St Microelectronics Tours Sas Thyristor vertical
US20240196595A1 (en) * 2022-12-09 2024-06-13 Nanya Technology Corporation Memory device having ultra-lightly doped region

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130140601A1 (en) * 2005-10-31 2013-06-06 Micron Technology, Inc. Recessed Channel Negative Differential Resistance-Based Memory Cell

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4462040A (en) * 1979-05-07 1984-07-24 International Business Machines Corporation Single electrode U-MOSFET random access memory
KR960016773B1 (en) * 1994-03-28 1996-12-20 Samsung Electronics Co Ltd Buried bit line and cylindrical gate cell and forming method thereof
US5879971A (en) * 1995-09-28 1999-03-09 Motorola Inc. Trench random access memory cell and method of formation
US6545297B1 (en) 1998-05-13 2003-04-08 Micron Technology, Inc. High density vertical SRAM cell using bipolar latchup induced by gated diode breakdown
US6229161B1 (en) 1998-06-05 2001-05-08 Stanford University Semiconductor capacitively-coupled NDR device and its applications in high-density high-speed memories and in power switches
US6287953B1 (en) 1998-07-21 2001-09-11 Advanced Micro Devices, Inc. Minimizing transistor size in integrated circuits
US6956263B1 (en) 1999-12-28 2005-10-18 Intel Corporation Field effect transistor structure with self-aligned raised source/drain extensions
KR100372639B1 (ko) 2000-06-21 2003-02-17 주식회사 하이닉스반도체 모스팻 소자의 제조방법
CA2423850C (en) * 2000-10-09 2017-07-04 Isis Innovation Limited Therapeutic antibodies
US7456439B1 (en) 2001-03-22 2008-11-25 T-Ram Semiconductor, Inc. Vertical thyristor-based memory with trench isolation and its method of fabrication
US6492662B2 (en) * 2001-04-16 2002-12-10 Ibm Corporation T-RAM structure having dual vertical devices and method for fabricating the same
US6627924B2 (en) 2001-04-30 2003-09-30 Ibm Corporation Memory system capable of operating at high temperatures and method for fabricating the same
US6815734B1 (en) * 2002-10-01 2004-11-09 T-Ram, Inc. Varied trench depth for thyristor isolation
US7704833B2 (en) 2004-08-25 2010-04-27 Intel Corporation Method of forming abrupt source drain metal gate transistors
US7940560B2 (en) * 2008-05-29 2011-05-10 Advanced Micro Devices, Inc. Memory cells, memory devices and integrated circuits incorporating the same
KR101154409B1 (ko) * 2010-07-30 2012-06-15 현대자동차주식회사 차량용 연료 전지 장치 및 그 제어 방법
US8519431B2 (en) * 2011-03-08 2013-08-27 Micron Technology, Inc. Thyristors
WO2013044612A1 (en) 2011-09-29 2013-04-04 Tsinghua University Vertical selection transistor, memory cell, and three-dimensional memory array structure and method for fabricating the same
US9287269B2 (en) * 2014-02-06 2016-03-15 Globalfoundries Singapore Pte. Ltd. 1t sram/dram

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130140601A1 (en) * 2005-10-31 2013-06-06 Micron Technology, Inc. Recessed Channel Negative Differential Resistance-Based Memory Cell

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
RAJESH GUPTA et al.,32nm High-density High-speed T-RAM Embedded Memory Technology,IEDM, 2010, IEEE, CA *

Also Published As

Publication number Publication date
DE102015206391A1 (de) 2015-12-03
US11094696B2 (en) 2021-08-17
CN105097808A (zh) 2015-11-25
TW201606989A (zh) 2016-02-16
US20150333068A1 (en) 2015-11-19
SG10201500456WA (en) 2015-12-30
TWI580008B (zh) 2017-04-21
US20190115350A1 (en) 2019-04-18
KR20150130945A (ko) 2015-11-24
CN105097808B (zh) 2018-01-23

Similar Documents

Publication Publication Date Title
DE102018115909B4 (de) Struktur und Verfahren für Finfet-Vorrichtung mit Kontakt über dielektrischem Gate
DE102015206391B4 (de) Thyristor-Direktzugriffsspeicher und Verfahren zu dessen Herstellung
DE102017111545B4 (de) Implantationen zur herstellung von source-/drain-bereichen für verschiedene transistoren
DE102015107272B4 (de) Struktur und Verfahren für ein 3D-FinFET-Metallgate
DE102020118388B4 (de) Ferroelektrische direktzugriffsspeichervorrichtungen und verfahren
DE102018109911A1 (de) Finnen-basierte Streifen-Zellenstruktur zur Verbesserung der Speicherleistung
DE102006062838B4 (de) Transistorbauelement mit einer vergrabenen Gateelektrode und Verfahren zum Herstellen eines Halbleiterbauelements
DE60019913T2 (de) Halbleiterbauelement und Herstellungsverfahren
DE112013007003T5 (de) Nicht planare Halbleitervorrichtung mit dotierter Unterrippenregion und Verfahren zu deren Herstellung
DE112012004824T5 (de) Verfahren und Struktur zum Bilden von ETSOI-Kondensatoren, -Dioden, -Widerständen und - Back-Gate-Kontakten
DE102020114875B4 (de) Finfet-vorrichtung und verfahren
DE102019111297B4 (de) Halbleiter-Bauelement und Verfahren
DE102021100674A1 (de) Speicherarray mit epitaktischer sourceleitung und bitleitung
DE102019127213A1 (de) Gate-Widerstandsreduktion durch leitfähige Schicht mit niedriger Resistivität
DE102019124222A1 (de) Reduzieren von Wannendotierstoffverlust in FinFETs durch Co-Implantation
DE102020120848A1 (de) Implementierung mehrerer schwellspannung durch einsatz von lanthan
DE102020120658A1 (de) Transistorgates und Verfahren zu deren Herstellung
DE102019130454A1 (de) Gate-strukturen mit neutralen zonen zur minimierung von metallischen gate-grenzeffekten und verfahren zu deren herstellung
DE102020133689A1 (de) Ionenimplantation für nano-fet
DE102020105435B4 (de) Halbleitervorrichtung und Verfahren
DE102021103538A1 (de) Halbleitervorrichtung und verfahren
DE102021113257A1 (de) Halbleiterbauelement und Verfahren
DE102017122702B4 (de) Struktur und Verfahren für FinFET-Vorrichtung mit asymmetrischem Kontakt
DE102017127205B4 (de) Verfahren zur herstellung eines halbleiter-bauelements
DE69834886T2 (de) Vertikaler Transistor implementiert in einer Speicherzelle mit Grabenkondensator

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R079 Amendment of ipc main class

Free format text: PREVIOUS MAIN CLASS: H01L0027108000

Ipc: H01L0027102000

R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final