DE102019124222A1 - Reduzieren von Wannendotierstoffverlust in FinFETs durch Co-Implantation - Google Patents
Reduzieren von Wannendotierstoffverlust in FinFETs durch Co-Implantation Download PDFInfo
- Publication number
- DE102019124222A1 DE102019124222A1 DE102019124222.3A DE102019124222A DE102019124222A1 DE 102019124222 A1 DE102019124222 A1 DE 102019124222A1 DE 102019124222 A DE102019124222 A DE 102019124222A DE 102019124222 A1 DE102019124222 A1 DE 102019124222A1
- Authority
- DE
- Germany
- Prior art keywords
- region
- implantation
- well region
- semiconductor substrate
- trench
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000002513 implantation Methods 0.000 title claims abstract description 151
- 239000002019 doping agent Substances 0.000 title description 35
- 238000000034 method Methods 0.000 claims abstract description 153
- 230000008569 process Effects 0.000 claims abstract description 118
- 239000004065 semiconductor Substances 0.000 claims abstract description 79
- 239000000758 substrate Substances 0.000 claims abstract description 67
- 238000009792 diffusion process Methods 0.000 claims abstract description 19
- 239000007943 implant Substances 0.000 claims abstract description 11
- 230000002401 inhibitory effect Effects 0.000 claims abstract description 10
- 230000005669 field effect Effects 0.000 claims abstract description 5
- 238000002955 isolation Methods 0.000 claims description 46
- 239000000463 material Substances 0.000 claims description 20
- 238000005530 etching Methods 0.000 claims description 19
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 claims description 13
- 229910052799 carbon Inorganic materials 0.000 claims description 13
- 238000011049 filling Methods 0.000 claims description 4
- 238000009413 insulation Methods 0.000 claims description 4
- 239000010410 layer Substances 0.000 description 38
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 14
- 230000015572 biosynthetic process Effects 0.000 description 13
- 229910052796 boron Inorganic materials 0.000 description 12
- 239000011810 insulating material Substances 0.000 description 12
- 125000006850 spacer group Chemical group 0.000 description 12
- 229910052814 silicon oxide Inorganic materials 0.000 description 10
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 9
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 9
- 229910052710 silicon Inorganic materials 0.000 description 9
- 239000010703 silicon Substances 0.000 description 9
- 239000003989 dielectric material Substances 0.000 description 8
- 229910052581 Si3N4 Inorganic materials 0.000 description 7
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 7
- 238000000151 deposition Methods 0.000 description 5
- 239000012774 insulation material Substances 0.000 description 5
- 238000000206 photolithography Methods 0.000 description 5
- 238000001004 secondary ion mass spectrometry Methods 0.000 description 5
- 239000012212 insulator Substances 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 4
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 4
- 230000003068 static effect Effects 0.000 description 4
- PXGOKWXKJXAPGV-UHFFFAOYSA-N Fluorine Chemical compound FF PXGOKWXKJXAPGV-UHFFFAOYSA-N 0.000 description 3
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 3
- 238000000231 atomic layer deposition Methods 0.000 description 3
- 230000008021 deposition Effects 0.000 description 3
- 238000009826 distribution Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 229910052731 fluorine Inorganic materials 0.000 description 3
- 239000011737 fluorine Substances 0.000 description 3
- 230000000873 masking effect Effects 0.000 description 3
- 229910052698 phosphorus Inorganic materials 0.000 description 3
- 239000011574 phosphorus Substances 0.000 description 3
- 239000005368 silicate glass Substances 0.000 description 3
- 239000000126 substance Substances 0.000 description 3
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 2
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- 239000005388 borosilicate glass Substances 0.000 description 2
- 230000003247 decreasing effect Effects 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 238000002474 experimental method Methods 0.000 description 2
- 239000007789 gas Substances 0.000 description 2
- 230000035876 healing Effects 0.000 description 2
- 229910052738 indium Inorganic materials 0.000 description 2
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 2
- 238000005240 physical vapour deposition Methods 0.000 description 2
- 238000001020 plasma etching Methods 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 230000002829 reductive effect Effects 0.000 description 2
- 229910010271 silicon carbide Inorganic materials 0.000 description 2
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 2
- -1 silicon nitride Chemical class 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- BUHVIAUBTBOHAG-FOYDDCNASA-N (2r,3r,4s,5r)-2-[6-[[2-(3,5-dimethoxyphenyl)-2-(2-methylphenyl)ethyl]amino]purin-9-yl]-5-(hydroxymethyl)oxolane-3,4-diol Chemical compound COC1=CC(OC)=CC(C(CNC=2C=3N=CN(C=3N=CN=2)[C@H]2[C@@H]([C@H](O)[C@@H](CO)O2)O)C=2C(=CC=CC=2)C)=C1 BUHVIAUBTBOHAG-FOYDDCNASA-N 0.000 description 1
- 229910000980 Aluminium gallium arsenide Inorganic materials 0.000 description 1
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 1
- 229910005540 GaP Inorganic materials 0.000 description 1
- 229910000530 Gallium indium arsenide Inorganic materials 0.000 description 1
- 229910005898 GeSn Inorganic materials 0.000 description 1
- 229910000673 Indium arsenide Inorganic materials 0.000 description 1
- GPXJNWSHGFTCBW-UHFFFAOYSA-N Indium phosphide Chemical compound [In]#P GPXJNWSHGFTCBW-UHFFFAOYSA-N 0.000 description 1
- 229910017855 NH 4 F Inorganic materials 0.000 description 1
- BPQQTUXANYXVAA-UHFFFAOYSA-N Orthosilicate Chemical compound [O-][Si]([O-])([O-])[O-] BPQQTUXANYXVAA-UHFFFAOYSA-N 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- 239000002253 acid Substances 0.000 description 1
- 238000001994 activation Methods 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 229910052787 antimony Inorganic materials 0.000 description 1
- WATWJIUSRGPENY-UHFFFAOYSA-N antimony atom Chemical compound [Sb] WATWJIUSRGPENY-UHFFFAOYSA-N 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 238000004380 ashing Methods 0.000 description 1
- 229910052788 barium Inorganic materials 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000018109 developmental process Effects 0.000 description 1
- 238000010790 dilution Methods 0.000 description 1
- 239000012895 dilution Substances 0.000 description 1
- 238000000407 epitaxy Methods 0.000 description 1
- 239000000945 filler Substances 0.000 description 1
- 230000009969 flowable effect Effects 0.000 description 1
- HZXMRANICFIONG-UHFFFAOYSA-N gallium phosphide Chemical compound [Ga]#P HZXMRANICFIONG-UHFFFAOYSA-N 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000000227 grinding Methods 0.000 description 1
- 229910052735 hafnium Inorganic materials 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 238000011065 in-situ storage Methods 0.000 description 1
- WPYVAWXEWQSOGY-UHFFFAOYSA-N indium antimonide Chemical compound [Sb]#[In] WPYVAWXEWQSOGY-UHFFFAOYSA-N 0.000 description 1
- RPQDHPTXJYYUPQ-UHFFFAOYSA-N indium arsenide Chemical compound [In]#[As] RPQDHPTXJYYUPQ-UHFFFAOYSA-N 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 229910052746 lanthanum Inorganic materials 0.000 description 1
- 229910052745 lead Inorganic materials 0.000 description 1
- 230000000670 limiting effect Effects 0.000 description 1
- 229910052749 magnesium Inorganic materials 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910003465 moissanite Inorganic materials 0.000 description 1
- 230000007935 neutral effect Effects 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 238000007517 polishing process Methods 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 238000011417 postcuring Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 229910052707 ruthenium Inorganic materials 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical group [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 239000002344 surface layer Substances 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 229910052726 zirconium Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
- H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
- H01L21/26513—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically active species
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8232—Field-effect technology
- H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
- H01L21/8238—Complementary field-effect transistors, e.g. CMOS
- H01L21/823892—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the wells or tubs, e.g. twin tubs, high energy well implants, buried implanted layers for lateral isolation [BILLI]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
- H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
- H01L21/26586—Bombardment with radiation with high-energy radiation producing ion implantation characterised by the angle between the ion beam and the crystal planes or the main crystal surface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
- H01L21/266—Bombardment with radiation with high-energy radiation producing ion implantation using masks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
- H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
- H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8232—Field-effect technology
- H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
- H01L21/823431—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8232—Field-effect technology
- H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
- H01L21/823493—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the wells or tubs, e.g. twin tubs, high energy well implants, buried implanted layers for lateral isolation [BILLI]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8232—Field-effect technology
- H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
- H01L21/8238—Complementary field-effect transistors, e.g. CMOS
- H01L21/823821—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8232—Field-effect technology
- H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
- H01L21/8238—Complementary field-effect transistors, e.g. CMOS
- H01L21/823878—Complementary field-effect transistors, e.g. CMOS isolation region manufacturing related aspects, e.g. to avoid interaction of isolation region with adjacent structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
- H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
- H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
- H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
- H01L27/0921—Means for preventing a bipolar, e.g. thyristor, action between the different transistor regions, e.g. Latchup prevention
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
- H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
- H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
- H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
- H01L27/0924—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors including transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
- H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
- H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
- H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
- H01L27/0928—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors comprising both N- and P- wells in the substrate, e.g. twin-tub
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42356—Disposition, e.g. buried gate electrode
- H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
- H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
- H01L29/7851—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET with the body tied to the substrate
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B10/00—Static random access memory [SRAM] devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B10/00—Static random access memory [SRAM] devices
- H10B10/12—Static random access memory [SRAM] devices comprising a MOSFET load element
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0207—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- High Energy & Nuclear Physics (AREA)
- Ceramic Engineering (AREA)
- Health & Medical Sciences (AREA)
- Toxicology (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
Ein Verfahren zum Bilden einer Halbleitervorrichtung umfasst das Ausführen eines ersten Implantationsprozesses an einem Halbleitersubstrat, um eine tiefe p-Wannenregion zu bilden, das Ausführen eines zweiten Implantationsprozesses an dem Halbleitersubstrat mit einem diffusionshemmenden Element, um eine Co-Implantationsregion zu bilden, und das Ausführen eines dritten Implantationsprozesses an dem Halbleitersubstrat, um eine flache p-Wannenregion über der tiefen p-Wannenregion zu bilden. Die Co-Implantationsregion wird von einer oberen Fläche des Halbleitersubstrats durch einen Abschnitt der flachen p-Wannenregion beabstandet, und die tiefe p-Wannenregion und die flache p-Wannenregion werden miteinander verbunden. Es wird ein n-Finnenfeldeffekttransistor (FinFET) gebildet, wobei die tiefe p-Wannenregion und die flache p-Wannenregion als eine Wannenregion des n-FinFET agieren.
Description
- PRIORITÄTSANSPRUCH UND QUERVERWEIS
- Diese Anmeldung beansprucht die Priorität der folgenden vorläufig eingereichten
US-Patentanmeldung: Anmeldung Nr. 62/753,150 - HINTERGRUND
- Technische Fortschritte bei den Materialien einer integrierten Schaltung (IC) und dem IC-Design haben Generationen von ICs hervorgebracht, wobei jede Generation kleinere und komplexere Schaltungen aufweist als die vorherigen Generationen. Im Laufe der IC-Evolution hat die Funktionsdichte (beispielsweise die Anzahl an miteinander verbundenen Vorrichtungen pro Chipfläche) generell zugenommen, während sich die Geometriegrößen verringert haben. Dieser Abwärtsskalierungsprozess bietet allgemein Vorteile durch Steigerung der Produktionseffizienz und Senkung der damit verbundenen Kosten.
- Eine solche Abwärtsskalierung hat auch die Komplexität der Verarbeitung und Herstellung von ICs erhöht, und damit diese Fortschritte realisiert werden können, werden ähnliche Entwicklungen bei der IC-Verarbeitung und -Herstellung benötigt. Es wurden beispielsweise Finnenfeldeffekttransistoren (FinFETs) eingeführt, um Planartransistoren zu ersetzen. Die Strukturen von FinFETs und Verfahren zur Fertigung von FinFETs werden entwickelt.
- Figurenliste
- Aspekte der vorliegenden Offenbarung werden aus der folgenden ausführlichen Beschreibung am besten verstanden, wenn sie mit den begleitenden Figuren gelesen werden. Es ist zu beachten, dass gemäß der branchenüblichen Praxis verschiedene Merkmale nicht maßstäblich gezeichnet sind. Tatsächlich können die Dimensionen der verschiedenen Merkmale zur Übersichtlichkeit der Erörterung willkürlich vergrößert oder verkleinert sein.
- Die
1 bis15 veranschaulichen die Querschnittansichten und perspektivischen Ansichten von Zwischenstadien bei der Bildung von Wannenregionen und Transistoren gemäß einigen Ausführungsformen. -
16 veranschaulicht eine schematische Darstellung einer Static Random Access Memory- (SRAM) -Zelle gemäß einigen Ausführungsformen. -
17 veranschaulicht ein Layout einer SRAM-Zelle gemäß einigen Ausführungsformen. - Die
18 und19 veranschaulichen die Vergleiche von Dotierkonzentrationen in Wannenregionen gemäß einigen Ausführungsformen. -
20 veranschaulicht einen Prozessablauf zum Bilden von Wannenregionen und Transistoren gemäß einigen Ausführungsformen. - AUSFÜHRLICHE BESCHREIBUNG
- Die folgende Offenbarung stellt viele unterschiedliche Ausführungsformen oder Beispiele zum Implementieren unterschiedlicher Merkmale der Erfindung bereit. Es werden nachfolgend spezielle Beispiele von Komponenten und Anordnungen beschrieben, um die vorliegende Offenbarung zu vereinfachen. Diese sind natürlich lediglich Beispiele und sollen nicht beschränken. Beispielsweise kann die Bildung eines ersten Elements über oder auf einem zweiten Element in der folgenden Beschreibung Ausführungsformen umfassen, bei denen die ersten und zweiten Elemente in direktem Kontakt gebildet sind, und auch Ausführungsformen, bei denen zusätzliche Elemente zwischen den ersten und zweiten Elementen gebildet sein können, sodass die ersten und zweiten Elemente nicht in direktem Kontakt sein können. Außerdem kann die vorliegende Offenbarung Bezugsnummern und/oder -zeichen in den verschiedenen Beispielen wiederholen. Diese Wiederholung dient zum Zweck der Einfachheit und Übersichtlichkeit und diktiert nicht an sich eine Beziehung zwischen den verschiedenen beschriebenen Ausführungsformen und/oder Konfigurationen.
- Ferner können räumlich relative Begriffe, wie „darunterliegend“, „darunter“, „unter“, „untere“, „darüberliegend“, „über“, „obere“ und dergleichen zur Erleichterung der Erörterung hierin verwendet sein, um die Beziehung eines Elements oder Merkmals zu einem anderen Element oder Merkmal bzw. zu anderen Elementen oder Merkmalen wie veranschaulicht in den Figuren zu beschreiben. Die räumlich relativen Begriffe sollen zusätzlich zu der Ausrichtung, die in den Figuren gezeigt ist, verschiedene Ausrichtungen der Vorrichtung bei der Verwendung oder beim Betrieb der Vorrichtung umfassen. Die Vorrichtung kann anderweitig ausgerichtet sein (um 90 Grad gedreht oder in anderen Ausrichtungen) und die hierin verwendeten räumlichen relativen Beschreiber können desgleichen dementsprechend interpretiert werden.
- Es werden Wannenregionen und Transistoren und das Verfahren zum Bilden derselben gemäß verschiedener Ausführungsformen bereitgestellt. Die Zwischenstadien des Bildens der Wannenregionen sind gemäß einigen Ausführungsformen veranschaulicht. Es werden einige Variationen von einigen Ausführungsformen beschrieben. Überall in den verschiedenen Ansichten und veranschaulichenden Ausführungsformen werden gleiche Bezugsnummern verwendet, um gleiche Elemente zu bezeichnen.
- Gemäß einigen Ausführungsformen der vorliegenden Offenbarung werden die Wannenregionen, die zum Bilden von Transistoren verwendet werden, mit Kohlenstoff co-implantiert, um Tiefen zu bestimmen und einen Dotierstoffverlust zu verhindern. Außerdem können die p-Wannenregionen ohne das Co-Implantieren von n-Wannenregionen selektiv co-implantiert werden. Es ist offensichtlich, dass die Bildung von Finnenfeldeffekttransistoren (FinFETs) als Beispiele verwendet wird, um das Konzept der vorliegenden Offenbarung zu erklären. Die Ausführungsformen sind jedoch ohne Weiteres auf die Bildung anderer Arten von Transistoren, wie Planartransistoren, Gate-Rundum- (GAA) -Transistoren oder dergleichen, anwendbar.
- Die
1 bis15 veranschaulichen die Querschnittansichten und eine perspektivische Ansicht von Zwischenstadien bei der Bildung von Wannenregionen und FinFETs gemäß einigen Ausführungsformen der vorliegenden Offenbarung. Die entsprechenden Prozesse spiegeln sich auch schematisch im Prozessablauf200 wie gezeigt in20 wider. -
1 veranschaulicht eine Querschnittansicht des Substrats20 , das ein Teil des Wafers10 sein kann. Das Substrat20 kann ein Teil eines Wafers sein und kann ein Bulk-Halbleitersubstrat oder ein Halbleiter auf Isolator- (SOI) -Substrat sein. Generell ist ein SOI-Substrat eine Schicht aus einem Halbleitermaterial, das auf einer Isolatorschicht gebildet ist. Die Isolatorschicht kann beispielsweise eine vergrabene Oxid- (BOX) -Schicht sein, die eine Siliziumoxidschicht oder dergleichen sein. Die Isolatorschicht ist auf einem Substrat und typischerweise auf einem Silizium- oder Glassubstrat vorgesehen. Andere Substrate wie ein Mehrschicht- oder Gradientensubstrat können auch verwendet werden. Gemäß einigen Ausführungsformen kann das Halbleitermaterial des Substrats20 Silizium; Germanium; einen Verbindungshalbleiter einschließlich Siliziumkarbid, Galliumarsen, Galliumphosphid, Indiumphosphid, Indiumarsenid und/oder Indiumantimonid; einen Legierungshalbleiter einschließlich SiGe, GaAsP, AlInAs, AlGaAs, GaInAs, GaInP und/oder GaInAsP; oder Kombinationen davon umfassen. - Das Substrat
20 weist die Region20N und Region20P auf. Die Region20N kann zum Bilden von n-Vorrichtungen, wie NMOS-Transistoren, wie z. B. n-FinFETs, verwendet werden. Die Region20P kann zum Bilden von p-Vorrichtungen, wie PMOS-Transistoren, wie z. B. p-FinFETs, verwendet werden. In der gesamten Beschreibung werden die Regionen20N und20P entsprechend als eine NMOS-Region und eine PMOS-Region bezeichnet. Die NMOS-Region20N kann mit der PMOS-Region20P verbunden sein. Alternativ kann die NMOS-Region20N von der PMOS-Region20P getrennt sein und jegliche Anzahl an Vorrichtungsmerkmalen (z. B. andere aktive Vorrichtungen, dotierte Regionen, Isolierungsstrukturen usw.) kann zwischen der Region20N und der Region20P angeordnet sein. - Das Pad-Oxid
22 ist über dem Substrat20 gebildet. Gemäß einigen Ausführungsformen der vorliegenden Offenbarung ist das Pad-Oxid22 aus Siliziumoxid gebildet, das durch Oxidieren einer Oberflächenschicht des Halbleitersubstrats20 gebildet sein kann. Gemäß einigen Ausführungsformen der vorliegenden Offenbarung kann das Pad-Oxid22 durch Abscheidung wie beispielsweise unter Verwendung von Atomlagenabscheidung (ALD), plasmaunterstützte chemische Gasphasenabscheidung (PECVD) oder dergleichen gebildet werden. - Unter Bezugnahme auf
2 wird die Implantationsmaske24 gebildet. Gemäß einigen Ausführungsformen der vorliegenden Offenbarung wird die Implantationsmaske24 aus Fotolack gebildet, der beschichtet und dann strukturiert wird, um die Öffnung28 in der NMOS-Region20N zu bilden. Es wird dann eine p-Dotierstoff-Implantation (gekennzeichnet als26 ) ausgeführt, um die tiefe p-Wannenregion30A zu bilden. Der entsprechende Prozess ist als Prozess202 in dem in20 gezeigten Verfahrensablauf veranschaulicht. Der p-Dotierstoff kann Bor, Indium oder Kombinationen davon umfassen. Die Implantation kann unter Verwendung einer Energie im Bereich von zwischen ungefähr 50 keV und ungefähr 150 keV ausgeführt werden. Die tiefe p-Wannenregion30A wird tief in dem Substrat20 gebildet, wobei die obere Fläche der tiefen p-Wannenregion30A von der oberen Fläche des Substrats20 beabstandet ist. Die p-Dotierstoffkonzentration kann gleich oder kleiner als 1018 cm-3 sein, wie beispielsweise im Bereich von zwischen ungefähr 1017cm-3 und ungefähr 1018 cm-3. Es ist offensichtlich, dass der p-Dotierstoff (und die anschließend dotierten Elemente für die Co-Implantation und n-Wannenregion) eine bestimmte Verteilung aufweist (wie eine Gaußsche Verteilung) und es keine scharfen Ränder/obere Flächen/untere Flächen geben kann. Wenn gemäß einigen Ausführungsformen die Konzentration eines Dotierstoffs unter ungefähr 50 Prozent seiner Spitzenkonzentration fällt, wird davon ausgegangen, dass die entsprechende Position die Ränder/oberen Flächen/unteren Flächen ist. -
3 veranschaulicht die Implantation eines diffusionshemmenden Elements. Die Implantation wird als eine Co-Implantation bezeichnet und ist als 32 bezeichnet, da das diffusionshemmende Element mit dem p-Wannendotierstoff co-implantiert wird. Der entsprechende Prozess ist als Prozess204 in dem in20 gezeigten Verfahrensablauf veranschaulicht. Das diffusionshemmende Element kann Kohlenstoff umfassen, während andere Arten eines diffusionshemmenden Elements, wie beispielsweise Fluor, in Kombination mit Kohlenstoff verwendet oder hinzugefügt werden können. Als Resultat wird die Co-Implantationsregion34 gebildet. Gemäß einigen Ausführungsformen ist die untere Fläche der Co-Implantationsregion34 höher als die untere Fläche der tiefen p-Wannenregion30A . Gemäß alternativen Ausführungsformen erstreckt sich die Co-Implantationsregion34 zu der unteren Fläche der tiefen p-Wannenregion30A , sodass die Co-Implantationsregion34 und ein gesamter unterer Abschnitt der tiefen p-Wannenregion30A den gleichen Teil des Substrats20 einnehmen. Dementsprechend ist der Abschnitt34' der Co-Implantationsregion34 schematisch veranschaulicht, um zu zeigen, dass sich die Co-Implantationsregion34 zu der unteren Fläche der tiefen p-Wannenregion30A erstrecken kann oder auch nicht. Gemäß einigen Ausführungsformen der vorliegenden Offenbarung liegt die Implantationsenergie im Bereich von zwischen ungefähr 5 keV und ungefähr 50 keV. Die Konzentration des diffusionshemmenden Elements kann im Bereich von zwischen ungefähr 1017cm-3 und ungefähr 1019cm-3 liegen und höhere oder niedrigere Konzentrationen können auch verwendet werden. Die obere Fläche der Co-Implantationsregion34 ist von der oberen Fläche des Substrats20 beabstandet. Die Tiefe der Co-Implantationsregion34 wird auch an einen geeigneten Bereich angepasst, wie es in den anschließenden Absätzen beschrieben wird. - Gemäß einigen Ausführungsformen der vorliegenden Offenbarung umfasst der Co-Implantationsprozess
32 Neigungsimplantationen. Wie gezeigt in3 , umfasst der Co-Implantationsprozess32 beispielsweise eine Neigungsimplantation, die sich zur PMOS-Region20P neigt. Dementsprechend erstreckt sich ein Abschnitt der Co-Implantationsregion34 direkt unter der Implantationsmaske24 liegend und kann sich in die anschließend gebildete n-Wannenregion40 (5 ) erstrecken. Gemäß einigen Ausführungsformen liegt der Neigungswinkel α im Bereich von zwischen ungefähr 10 Grad und ungefähr 15 Grad. Die Co-Implantationsregion34 kann sich abhängig von dem Neigungswinkel α und der Implantationsenergie seitlich über den Rand der tiefen p-Wannenregion um den Abstand LS1 hinaus erstrecken, der größer als ungefähr 20 nm oder größer als ungefähr 60 nm sein und im Bereich von zwischen ungefähr 20 nm und ungefähr 120 nm oder zwischen ungefähr 60 nm und ungefähr 120 nm liegen kann. - Die Neigungsimplantationsprozesse
32 können die Neigungsimplantation in einer einzelnen Richtung zu der PMOS-Region20P umfassen. Wie gezeigt in3 können die Neigungsimplantationsprozesse32 auch die Neigungsimplantation umfassen, die sich in Richtung von entgegengesetzten Richtungen neigt (im veranschaulichten Beispiel links und rechts). Außerdem kann unter Verwendung der Bildung der Static Random Access Memory- (SRAM) -Zelle100 in17 als ein Beispiel die Neigungsimplantation des diffusionshemmenden Elements die Neigungsimplantationen in vier Richtungen einschließlich der +X-Richtung, -X-Richtung, +Y-Richtung und -Y-Richtung umfassen. Die Implantation kann durch Anordnen des Wafers10 auf einer elektrostatischen Spannvorrichtung (nicht gezeigt) und Drehen des Wafers10 , während zur gleichen Zeit die Co-Implantation ausgeführt wird, ausgeführt werden. Die obere Fläche des Wafers10 ist zur Drehachse weder senkrecht noch parallel und daher wird mit der Drehung des Wafers10 der Wafer10 von allen neuen Richtungen neigungsimplantiert. Alternativ oder zusätzlich zu der Drehimplantation kann der Wafer10 in bestimmten Richtungen wie der +X-Richtung oder den +X- und -X-Richtungen wie gezeigt in16 neigungsimplantiert werden, ohne sich in Richtungen wie der +Y-Richtung, -Y-Richtung und andere Richtungen zu neigen. -
4 veranschaulicht eine flache p-Wannenimplantation 36, um die flache p-Wannenregion30B zu bilden. Der entsprechende Prozess ist als Prozess206 in dem in20 gezeigten Verfahrensablauf veranschaulicht. Der p-Dotierstoff kann auch Bor, Indium oder Kombinationen davon umfassen. Die Implantation kann unter Verwendung einer Energie ausgeführt werden, die niedriger ist als die Energie zum Bilden der tiefen p-Wannenregion30A , und die Implantationsenergie kann im Bereich von zwischen ungefähr 2 keV und ungefähr 50 keV liegen. Die flache p-Wannenregion30B erstreckt sich zur oberen Fläche des Substrats20 und ist mit der tiefen p-Wannenregion30A verbunden. Die flache p-Wannenregion30B überlappt auch einen unteren Teil der tiefen p-Wannenregion30A . Die p-Dotierstoffkonzentration in der flachen p-Wannenregion30B kann gleich oder kleiner als 1018cm-3 sein, wie beispielsweise im Bereich von zwischen ungefähr 1017cm-3 und ungefähr 1018cm-3. Die tiefe p-Wannenregion30A und die flache p-Wannenregion30B werden im Folgenden in Kombination als eine p-Wannenregion30 bezeichnet. - Es wird auch eine Antidurchgriffs- (APT) -Implantation ausgeführt, um die Antidurchgriffsregion
38 zu bilden. Der entsprechende Prozess ist auch als Prozess206 in dem in20 gezeigten Verfahrensablauf veranschaulicht. Der Leitfähigkeitstyp, der während der APT-Implantation implantierten Dotierstoffe ist auch TypP . Die Antidurchgriffsregion38 weist eine obere Fläche auf, die von der oberen Fläche des Substrats20 vertikal beabstandet ist, und sie kann einen Abschnitt der Co-Implantationsregion34 überlappen (eine gleiche Region des Substrats20 teilen). Die Position der Antidurchgriffsregion38 wird derart ausgewählt, dass sie sich unter den unteren Flächen der anschließend gebildeten Source/Drain-Regionen76 (15 ) in dem resultierenden n-FinFET befindet, der in anschließenden Schritten gebildet wird. Die Antidurchgriffsregion38 wird verwendet, um den Verlust von den Source/Drain-Regionen zu dem Substrat20 zu reduzieren. Die Dotierungskonzentration in der Antidurchgriffsregion38 kann gemäß einigen Ausführungsformen im Bereich von zwischen ungefähr 1×1018/cm3und ungefähr 1×1019/cm3 liegen. - Wie in den
2 ,3 und4 gezeigt, können die tiefe p-Wannenregion30A , Co-Implantationsregion34 und die flache p-Wannenregion30B unter Verwendung einer gleichen Implantationsmaske24 gebildet werden. Gemäß alternativen Ausführungsformen der vorliegenden Offenbarung können unterschiedliche Implantationsmasken verwendet werden. Die Co-Implantationsregion34 kann beispielsweise unter Verwendung einer unterschiedlichen Implantationsmaske implantiert werden als die Maske, die zum Bilden der tiefen p-Wannenregion30A und flachen p-Wannenregion30B verwendet wird, sodass die Position und die Größe der Co-Implantationsregion34 unabhängig von der Position und der Größe der tiefen p-Wannenregion30A und der flachen p-Wannenregion30B angepasst werden können. Die Implantationsmaske24 wird dann wie durch einen akzeptablen Veraschungsprozess entfernt. -
5 veranschaulicht die Bildung der n-Wannenregion40 und der Antidurchgriffsregion48 . Die Implantationsmaske42 wird gebildet und strukturiert, wobei die Öffnung44 in der Implantationsmaske42 gebildet wird. Der entsprechende Prozess ist als Prozess208 in dem in20 gezeigten Verfahrensablauf veranschaulicht. Es wird ein bzw. werden n-Dotierstoffimplantations- (als 46 bezeichnet) -Prozesse ausgeführt, um die tiefe n-Wannenregion40 zu bilden. Der n-Dotierstoff kann Phosphor, Arsen, Antimon oder Kombinationen davon umfassen. Gemäß einigen Ausführungsformen der vorliegenden Offenbarung umfasst die Bildung der n-Wannenregion40 einen ersten Implantationsprozess, um eine tiefe n-Wannenregion (der untere Teil der n-Wannenregion40 ) zu bilden, und einen zweiten Implantationsprozess, um eine flache n-Wannenregion (der obere Teil der n-Wannenregion40 ) zu bilden. Die Energie zum Bilden der tiefen n-Wannenregion kann im Bereich von zwischen ungefähr 50 keV und ungefähr 150 keV liegen. Die Implantation zum Bilden der flachen n-Wannenregion kann im Bereich von zwischen ungefähr 5 keV und ungefähr 50 keV liegen. Die n-Dotierkonzentration kann gleich oder kleiner als 1018cm-3 sein, wie beispielsweise im Bereich von zwischen ungefähr 1017cm-3 und ungefähr 1018cm-3. - Es wird auch eine Antidurchgriffsimplantation ausgeführt, um die Antidurchgriffsregion
48 zu bilden. Der Leitfähigkeitstyp der während der Antidurchgriffsimplantation implantierten Dotierstoffe ist ebenfalls Typ n. Die Antidurchgriffsregion48 weist eine obere Fläche auf, die von der oberen Fläche des Substrats vertikal 20 beabstandet ist. Die Position der Antidurchgriffsregion48 wird derart ausgewählt, dass sie sich unter den unteren Flächen der anschließend gebildeten Source/Drain-Regionen78 (15 ) in dem resultierenden p-FinFET befindet, der in anschließenden Schritten gebildet wird. Die Dotierungskonzentration in der Antidurchgriffsregion48 kann gemäß einigen Ausführungsformen im Bereich von zwischen ungefähr 1×1018/cm3und ungefähr 1×1019/cm3 liegen. - Gemäß einigen Ausführungsformen wird keine Co-Implantation (wie das Verwenden von Kohlenstoff oder Fluor) ausgeführt, um eine Co-Implantationsregion in der PMOS-Region
20P zu bilden. Experimente haben aufgedeckt, dass, obwohl die Co-Implantation in der PMOS-Region20P einen Effekt beim Reduzieren der Diffusion des n-Dotierstoffs aufweist, der Effekt nicht signifikant ist und die Kosten des hinzugefügten Co-Implantationsprozesses rechtfertigen kann oder auch nicht. Dementsprechend wird, wie gezeigt in5 , gemäß einigen Ausführungsformen keine Co-Implantationsregion in der PMOS-Region20P gebildet. Gemäß alternativen Ausführungsformen wird eine Co-Implantationsregion beispielsweise auf eine ähnliche Tiefe wie die Co-Implantationsregion34 gebildet. Die Co-Implantation kann unter Verwendung von Kohlenstoff und/oder Fluor ausgeführt werden, wobei die Prozessdetails denen zum Bilden der Co-Implantationsregion38 ähnlich sind. Die Implantationsmaske42 wird dann entfernt. - In
6 werden Halbleiterstreifen52 (die auch als Finnen bezeichnet werden) gebildet. Gemäß einigen Ausführungsformen werden die Halbleiterstreifen52 durch Ätzen des Substrats20 gebildet, um die Gräben54 zu bilden, wobei die verbleibenden Abschnitte des Halbleitersubstrats20 zwischen den Gräben54 Halbleiterstreifen52 sind. Der entsprechende Prozess ist als Prozess210 in dem in20 gezeigten Verfahrensablauf veranschaulicht. Das Ätzen kann unter Verwendung jedes akzeptablen Ätzprozesses, wie einem reaktives Ionenätzen- (RIE) - Prozess, einem Neutralstrahlätzen- (NBE) -Prozess, dergleichen oder einer Kombination davon, ausgeführt werden. Das Ätzen kann anisotrop sein. Das Ätzen kann unter Verwendung einer strukturierten Hartmaske49 ausgeführt werden, die beispielsweise aus Siliziumnitrid, Siliziumoxinitrid oder dergleichen gebildet sein kann. - In den vorstehend veranschaulichten Ausführungsformen können die Halbleiterstreifen/-finnen durch jedes geeignete Verfahren strukturiert werden. Beispielsweise können die Finnen unter Verwendung eines oder mehrerer Fotolithographieprozesse einschließlich Doppelstrukturierungs- oder Mehrstrukturierungsprozessen strukturiert werden. Generell kombinieren Doppelstrukturierungs- oder Mehrstrukturierungsprozesse Fotolithografie- und Selbstausrichtungsprozesse, was ermöglicht, Strukturen herzustellen, die beispielsweise Abstände aufweisen, die kleiner sind als das, was anderweitig unter Verwendung eines einzelnen direkten Fotolithographieprozesses erreichbar ist. Bei einer Ausführungsform wird beispielsweise eine Opferschicht über einem Substrat gebildet und unter Verwendung eines Fotolithographieprozesses strukturiert. Es werden Abstandselemente entlang der strukturierten Opferschicht unter Verwendung eines Selbstausrichtungsprozesses gebildet. Die Opferschicht wird dann entfernt und die verbleibenden Abstandselemente oder Dorne können dann verwendet werden, um die Finnen zu strukturieren.
- Gemäß einigen Ausführungsformen sind die Unterseiten der Gräben
54 höher als die Unterseiten der p-Wannenregion30 und der n-Wannenregion40 . Die Unterseiten der Gräben54 können auf gleichem Niveau mit (wie gezeigt in6 ) der unteren Fläche der Co-Implantationsregion34 sein. Alternativ sind die Unterseiten der Gräben54 höher als die untere Fläche der Co-Implantationsregion34 . Dementsprechend kann sich die Co-Implantationsregion34 direkt unter dem Graben54 liegend erstrecken, wie es durch gestrichelte Linien, die mit34' bezeichnet sind, dargestellt ist. - In
7 wird das Isoliermaterial56 (das ein Dielektrikum ist) gebildet, sodass es Abschnitte zwischen angrenzenden Halbleiterstreifen52 aufweist. Der entsprechende Prozess ist als Prozess212 in dem in20 gezeigten Verfahrensablauf veranschaulicht. Das Isoliermaterial56 kann ein Oxid wie Siliziumoxid, ein Nitrid wie Siliziumnitrid, dergleichen oder eine Kombination davon sein und kann durch eine hochdichte chemische Plasma-Gasphasenabscheidung (HDP-CVD), eine fließfähige CVD (FCVD) (z. B. eine CVD-basierte Materialabscheidung in einem Remote-Plasma-System und Nachaushärten, um es in ein anderes Material wie ein Oxid umzuwandeln), dergleichen oder eine Kombination davon gebildet sein. Andere mittels jedem akzeptablen Prozess gebildete Isoliermaterialien können verwendet werden. In der veranschaulichten Ausführungsform ist das Isoliermaterial56 durch einen FCVD-Prozess gebildetes Siliziumoxid. Ein Ausheilprozess kann ausgeführt werden, sobald das Isoliermaterial gebildet ist. Gemäß einigen Ausführungsformen wird das Isoliermaterial56 derart gebildet, dass überschüssiges Isoliermaterial56 die Halbleiterstreifen52 abdeckt. Obwohl das Isoliermaterial56 als eine einzelne Schicht veranschaulicht ist, können einige Ausführungsformen mehrere Schichten verwenden. Bei einigen Ausführungsformen kann beispielsweise zuerst eine Auskleidung (nicht gezeigt) entlang einer Fläche des Substrats20 und der Halbleiterstreifen52 gebildet werden. Danach kann ein Füllmaterial wie das vorstehend beschriebene über der Auskleidung gebildet werden. - Der Ausheilprozess bei der Bildung des Isoliermaterials
56 bezieht eine erhöhte Temperatur ein. Der Ausheilprozess und ein anderer thermischer Prozess in anschließenden Schritten können die Diffusion des Dotierstoffs in der p-Wannenregion30 und n-Wannenregion40 bewirken. Beispielsweise sind die Boratome in der p-Wannenregion30 unter Wärmebilanz für eine Diffusion anfällig. Bei der Diffusion können die Boratome Cluster mit Zwischengitterdefekten im Substrat20 bilden. Die Ausdiffundierung der Dotierstoffe in der p-Wannenregion30 und n-Wannenregion40 bewirkt den Anstieg im spezifischen Widerstand in den entsprechenden Wannenregionen. Außerdem bewirkt die Diffusion der Wannendotierstoffe die gegenseitige Diffusion zwischen p-Wannenregion30 und n-Wannenregion40 , wobei die diffundierten Dotierstoffe die Dotierstoffe in angrenzenden Wannenregionen neutralisieren, was bewirkt, dass die effektive Dotierkonzentration absinkt. Außerdem werden die Dotierstoffe in Halbleiterstreifen52 in das Isoliermaterial56 diffundiert, was auch in der Reduzierung der Dotierkonzentration in den Halbleiterstreifen52 resultiert. Der Anstieg im spezifischen Widerstand kann bewirken, dass die parasitären Bipolartransistoren in den resultierenden FinFETs eingeschaltet werden und daher die resultierende CMOS-Vorrichtung sperrt. Gemäß einigen Ausführungsformen der vorliegenden Offenbarung bewirkt die Co-Implantation des diffusionshemmenden Elements, dass der Wannendotierstoff (wie Bor) eine reduzierte Diffusionsgeschwindigkeit aufweist und daher die Wahrscheinlichkeit einer Sperrung reduziert wird. - Ein Planarisierungsprozess wie ein chemisch-mechanisches Polieren- (CMP) - Prozess kann ausgeführt werden, um die überschüssigen Abschnitte des Isoliermaterials
56 über den oberen Flächen der Hartmaske49 zu entfernen, und das resultierende Isoliermaterial56 wird auch als flache Grabenisolation-(STI) -Regionen56 bezeichnet. - Dann wird die Hartmaske
49 entfernt und das Pad-Oxid22 kann beispielsweise auch durch Ätzen entfernt werden. In einem anschließenden Prozess werden die STI-Regionen56 beispielsweise in einem Rückätzprozess ausgespart, sodass die oberen Flächen der STI-Regionen56 niedriger sind als die oberen Flächen der Halbleiterstreifen52 . Die resultierende Struktur ist in8 gezeigt. Der entsprechende Prozess ist als Prozess214 in dem in20 gezeigten Verfahrensablauf veranschaulicht. Die Abschnitte der Halbleiterstreifen52 , die höher sind als die oberen Flächen der STI-Regionen56 , werden im Folgenden als vorstehende Finnen58 bezeichnet. Die Abschnitte der Halbleiterstreifen52 unter den oberen Flächen der STI-Regionen56 werden als Unterfinnen60 bezeichnet. Des Weiteren können die oberen Flächen der STI-Regionen56 wie veranschaulicht eine flache Oberfläche, eine konvexe Oberfläche, eine konkave Oberfläche (wie z. B. Hohlschliff) oder eine Kombination davon aufweisen. Die oberen Flächen der STI-Regionen56 können durch ein geeignetes Ätzen flach, konvex und/oder konkav gebildet werden. Die STI-Regionen56 können unter Verwendung eines akzeptablen Ätzprozesses, wie einem, der zu dem Material des Isoliermaterials56 selektiv ist (z. B. das Material des Isoliermaterials56 mit einer schnelleren Geschwindigkeit ätzt als das Material der Halbleiterstreifen52 ), ausgespart werden. Es kann beispielsweise ein chemischer Oxidentfernungsprozess mit einem geeigneten Ätzprozess unter Verwendung von beispielsweise verdünnter Hydrofluor- (dHF) -Säure verwendet werden. - Gemäß einigen Ausführungsformen der vorliegenden Offenbarung sind die oberen Flächen der ausgesparten STI-Regionen
56 im Wesentlichen auf dem gleichen Niveau mit der oberen Fläche der Co-Implantationsregion34 . Gemäß alternativen Ausführungsformen sind die oberen Flächen der ausgesparten STI-Regionen56 geringfügig höher als oder niedriger als die obere Fläche der Co-Implantationsregion34 , wobei beispielsweise der Höhenunterschied zwischen den oberen Flächen der ausgesparten STI-Regionen56 und der oberen Fläche der Co-Implantationsregion34 kleiner ist als ungefähr 10 nm. - In
9 wird die Dummydielektrikumschicht61 auf den vorstehenden Finnen58 gebildet und die Dummydielektrikumschicht61 kann sich in die NMOS-Region20N und die PMOS-Region20P erstrecken. Der entsprechende Prozess ist als Prozess216 in dem in20 gezeigten Verfahrensablauf veranschaulicht. Die Dummydielektrikumschicht61 kann beispielsweise aus Siliziumoxid, Siliziumnitrid, einer Kombination davon oder dergleichen gebildet werden und kann gemäß akzeptablen Techniken abgeschieden oder thermisch gewachsen werden. Es wird die Dummygateschicht62 über der Dummydielektrikumschicht61 gebildet und eine Maskenschicht64 über der Dummygateschicht62 gebildet. Die Dummygateschicht62 kann über der Dummydielektrikumschicht61 abgeschieden und dann beispielsweise durch einen CMP-Prozess planarisiert werden. Die Maskenschicht64 kann über der Dummygateschicht62 abgeschieden werden. Die Dummygateschicht62 kann aus polykristallinem Silizium (Polysilizium), amorphem Silizium oder dergleichen gebildet werden. Die Dummygateschicht62 kann durch physikalische Gasphasenabscheidung (PVD), CVD, Sputterabscheidung oder andere anwendbare Techniken abgeschieden werden. Die Maskenschicht64 kann beispielsweise SiN, SiON oder dergleichen umfassen. Gemäß einigen Ausführungsformen wird die Dummydielektrikumschicht61 auf den vorstehenden Finnen58 gebildet und erstreckt sich nicht auf die STI-Regionen56 . Gemäß anderen Ausführungsformen wird die Dummydielektrikumschicht61 wie gezeigt in9 derart abgeschieden, dass die Dummydielektrikumschicht61 weiter die STI-Regionen56 abgesehen von auf den vorstehenden Finnen58 abdeckt. - Die Maskenschicht
64 kann unter Verwendung von akzeptablen Fotolithografie- und Ätztechniken strukturiert werden, um die Hartmasken70 zu bilden, wie es in10 gezeigt ist. Die Struktur der Hartmasken70 wird dann durch Ätzen auf die Dummygateschicht62 übertragen, um das Dummygate68 zu bilden, und möglicherweise auf die Dummydielektrikumschicht61 , um das Dummygatedielektrikum66 zu bilden. Der entsprechende Prozess ist als Prozess218 in dem in20 gezeigten Verfahrensablauf veranschaulicht. Das Ätzen kann auf der Dummydielektrikumschicht61 stoppen, oder es wird alternativ die Dummydielektrikumschicht61 auch geätzt, um die Dummygatedielektrika66 zu bilden. Das Dummygatedielektrikum66 , Dummygate68 und die Hartmaske70 werden gemeinsam als Dummygatestapel72 bezeichnet. - Wie auch in
10 gezeigt, werden die Gateabstandselemente74 auf den Seitenwänden des Dummygatestapels72 gebildet. Die Gateabstandselemente74 können gebildet werden, indem ein Isoliermaterial konform abgeschieden und anschließend das Isoliermaterial anisotrop geätzt wird. Das Isoliermaterial der Gateabstandselemente74 kann Siliziumnitrid, Siliziumcarbonitrid, eine Kombination davon oder dergleichen sein. Es kann auch ein Gateversiegelungsabstandselement (nicht gezeigt) geben, das entlang den Seitenwänden des Dummygatestapels72 gebildet und zwischen dem Dummygatestapel72 und den Gateabstandselementen74 angeordnet ist. -
11 veranschaulicht eine perspektivische Ansicht, in der Epitaxie-Source/Drain-Regionen von FinFETs gebildet werden. Gemäß einigen Ausführungsformen werden die epitaktischen Source/Drain-Regionen76 und78 basierend auf vorstehenden Finnen58 gebildet, um Spannung in den Kanalregionen der entsprechenden FinFETs auszuüben und dadurch die Performance zu verbessern. Die epitaktischen Source/Drain-Regionen76 und78 werden basierend auf den vorstehenden Finnen58 gebildet. Gemäß einigen Ausführungsformen erstrecken sich die epitaktischen Source/Drain-Regionen76 und78 in die angrenzenden Abschnitte der vorstehenden Finnen58 und können diese auch durchdringen. Gemäß einigen Ausführungsformen werden die Gateabstandselemente74 verwendet, um die epitaktischen Source/Drain-Regionen76 und78 von den Dummygatestapeln72 durch einen geeigneten Seitenabstand zu trennen, sodass die epitaktischen Source/Drain-Regionen76 und78 anschließend gebildete Gates von resultierenden FinFETs nicht kurzschließen. - Die epitaktischen Source/Drain-Regionen
76 können durch Maskieren der PMOS-Region20P und Ätzen der vorstehenden Finnen58 in der Region20N gebildet werden, um Aussparungen in den vorstehenden Finnen58 zu bilden. Dann werden die epitaktischen Source/Drain-Regionen76 in den Aussparungen in der NMOS-Region20N epitaktisch gewachsen. Die epitaktischen Source/Drain-Regionen76 können jedes akzeptable Material umfassen, das für n-FinFETs geeignet ist. Wenn die vorstehende Finne58 beispielsweise aus Silizium gebildet ist, können die epitaktischen Source/Drain-Regionen76 die Materialien umfassen, die eine Zugspannung in dem entsprechenden n-FinFET ausüben können, wie beispielsweise Silizium, SiC, SiCP, SiP oder dergleichen. Die epitaktischen Source/Drain-Regionen76 können Flächen aufweisen, die von entsprechenden Flächen der vorstehenden Finnen58 angehoben sind. - Die epitaktischen Source/Drain-Regionen
78 in der PMOS-Region20P können durch Maskieren der NMOS-Region20N und Ätzen der vorstehenden Finnen58 in der Region20P gebildet werden, um Aussparungen in den vorstehenden Finnen58 zu bilden. Dann werden epitaktische Source/Drain-Regionen78 in den Aussparungen in der PMOS-Region20P epitaktisch gewachsen. Die epitaktischen Source/Drain-Regionen78 können jedes akzeptable Material umfassen, das für p-FinFETs geeignet ist. Wenn die vorstehende Finne58 aus Silizium gebildet ist, können die epitaktischen Source/Drain-Regionen78 beispielsweise Materialien umfassen, die eine Druckspannung in der Kanalregion ausüben, wie beispielsweise SiGe, SiGeB, Ge, GeSn oder dergleichen. Die epitaktischen Source/Drain-Regionen78 können auch Flächen aufweisen, die von entsprechenden Flächen der vorstehenden Finnen58 angehoben sind. - Die epitaktischen Source-/Drainregionen
76 und78 können mit Dotierstoffen implantiert werden, um Source-/Drainregionen zu bilden, gefolgt von einem Aktivierungsprozess. Die Source/Drain-Regionen können eine Dotierkonzentration im Bereich von zwischen ungefähr 1019/ cm3 und ungefähr 1021/cm3 aufweisen. Die n- und/oder p-Dotierstoffe für die Source/Drain-Regionen76 und78 können irgendwelche der zuvor beschriebenen Dotierstoffe sein. Gemäß einigen Ausführungsformen können die epitaktischen Source/Drain-Regionen76 und78 während des Wachstums in situ dotiert werden. - Infolge der Epitaxieprozesse, die verwendet werden, um die epitaktischen Source/Drain-Regionen
76 und78 in der Region20N und Region20P zu bilden, weisen obere Flächen von epitaktischen Source/Drain-Regionen Facetten auf, die sich seitlich nach außen über Seitenwände der vorstehenden Finnen58 hinaus erweitern. Gemäß einigen Ausführungsformen bewirken diese Facetten, dass angrenzende Source/Drain-Regionen eines gleichen FinFETs verschmelzen. Bei anderen Ausführungsformen verbleiben angrenzende Source/Drain-Regionen76 (oder78 ), nachdem der Epitaxieprozess abgeschlossen ist, getrennt. - In
12 wird die Kontaktätzstoppschicht (CESL)80 und das Zwischenschichtdielektrikum (ILD)82 über der in11 veranschaulichten Struktur abgeschieden. Der entsprechende Prozess ist als Prozess220 in dem in20 gezeigten Verfahrensablauf veranschaulicht. Die CESL80 kann ein Dielektrikum wie Siliziumnitrid, Siliziumoxid, Siliziumoxinitrid oder dergleichen umfassen, die eine unterschiedliche Ätzrate wie das Material der darüber liegenden ILD82 aufweist. Die ILD82 kann aus einem Dielektrikum gebildet und durch jedes geeignete Verfahren, wie CVD, PECVD oder FCVD, abgeschieden werden. Die ILD82 kann auch aus einem Dielektrikum einschließlich Phosphorsilikatglas (PSG), Borosilikatglas (BSG), bordotiertem Phosphorsilikatglas (BPSG), undotiertem Silikatglas (USG) oder dergleichen gebildet werden. - Nach dem Abscheiden der CESL
80 und des ILD82 wird ein Planarisierungsprozess wie ein CMP-Prozess oder ein mechanischer Polierprozess ausgeführt, um die obere Fläche des ILD82 an die oberen Flächen der Dummygatestapel72 oder der oberen Fläche der Hartmaske70 anzugleichen. Der Planarisierungsprozess kann auch Abschnitte der Gateabstandselemente74 entfernen. Nach dem Planarisierungsprozess sind die oberen Flächen der Dummygatestapel72 , Gateabstandselemente74 und des ILD82 auf gleichem Niveau. -
13 veranschaulicht das selektive Entfernen des Dummygatestapels72 (siehe12 ), wodurch der Graben75 gebildet wird, der sich gemäß einigen Beispielen von Ausführungsformen sowohl in die NMOS-Region20N als auch in die PMOS-Region20P erstrecken kann. Gemäß einigen Ausführungsformen werden Trockenätzprozesse verwendet, um die Dummygatestapel72 zu entfernen. Der entsprechende Prozess ist als Prozess222 in dem in20 gezeigten Verfahrensablauf veranschaulicht. Der Dummygatestapel72 kann unter Verwendung von entweder Trocken- oder Nassätzen selektiv geätzt werden. Wenn Trockenätzen verwendet wird, kann das Prozessgas CF4, CHF3, NF3, SF6, Br2, HBr, C12 oder Kombinationen davon umfassen. Verdünnungsgase wie N2, O2 oder Ar können optional verwendet werden. Wenn Nassätzen verwendet wird, können die Chemikalien NH4OH:H2O2:H2O (APM), NH2OH, KOH, HNO3:NH4F:H2O und/oder dergleichen umfassen. - Gemäß einigen Ausführungsformen, bei denen der Dummygatestapel
72 ein Siliziumoxid als Dummygatedielektrikum66 umfasst, kann das Siliziumoxid unter Verwendung eines Nassätzprozesses, der eine verdünnte Fluorwasserstoffsäure verwendet, entfernt werden. Wenn für das ILD82 und das Dummygatedielektrikum66 ähnliche Materialien verwendet werden, kann eine Maske verwendet werden, um das ILD82 während des Entfernens des Dummygatedielektrikums66 zu schützen. -
14 veranschaulicht einen Querschnitt des Wafers10 , in dem der Austauschgatestapel95 gebildet wird, der Austauschgatedielektrikum96 und Austauschgateelektrode98 umfasst. Der entsprechende Prozess ist als Prozess224 in dem in20 gezeigten Verfahrensablauf veranschaulicht.15 veranschaulicht eine perspektivische Ansicht der in14 gezeigten Struktur. Die Bildung des Austauschgatestapels95 kann das Bilden/Abscheiden von einer bzw. von Dielektrikumschichten und leitenden Schichten über den Dielektrikumschichten und das Ausführen eines Planarisierungsprozesses, um die Abschnitte der Dielektrikumschicht und der leitenden Schicht über dem ILD82 zu entfernen. Gemäß einigen Ausführungsformen umfassen die Gatedielektrika96 Siliziumoxid, Siliziumnitrid oder Mehrschichten davon. Gemäß einigen Ausführungsformen umfassen die Gatedielektrika96 ein High-k-Dielektrikum, und bei diesen Ausführungsformen können die Gatedielektrika96 einen k-Wert von größer als ungefähr 7,0 aufweisen und können ein Metalloxid oder ein Silikat von Hf, Al, Zr, La, Mg, Ba, Ti, Pb und Kombinationen davon umfassen. Die Bildungsverfahren des Gatedielektrikums96 können Molekularstrahlabscheidung (MBD), ALD, PECVD und dergleichen umfassen. - Die Gateelektroden
98 können ein metallhaltiges Material wie TiN, TiO, TaN, TaC, Co, Ru, Al, W, Kombinationen davon oder mehrere Schichten davon umfassen. Die Bildung der Gatedielektrika96 in der Region20N und Region20P kann gleichzeitig erfolgen, sodass die Gatedielektrika96 in den Regionen20N und20P aus einem gleichen Dielektrikum gebildet werden und die Bildung der Gateelektroden98 gleichzeitig erfolgen kann, sodass die Gateelektroden98 in den Regionen20N und20P aus einem gleichen leitenden Material gebildet werden. Gemäß einigen Ausführungsformen können die Gatedielektrika96 in der NMOS-Region20N und PMOS-Region20P durch unterschiedliche Prozesse gebildet werden, sodass die Gatedielektrika96 unterschiedliche Materialien sein können und/oder die Gateelektroden98 in jeder Region durch unterschiedliche Prozesse gebildet werden können, sodass die Gateelektroden98 unterschiedliche Materialien sein können. Es können verschiedene Maskierungsschritte verwendet werden, um geeignete Regionen bei der Verwendung unterschiedlicher Prozesse zu maskieren und freizulegen. - Gemäß einigen Ausführungsformen wird der Austauschgatestapel
95 ausgespart, sodass eine Aussparung direkt über dem verbleibenden Abschnitt des Gatestapels95 und zwischen gegenüberliegenden Abschnitten der Gateabstandselemente74 gebildet wird. Ein Dielektrikum, wie Siliziumnitrid, Siliziumoxinitrid oder dergleichen wird dann in die Aussparung gefüllt gefolgt von einem Planarisierungsprozess, um die Abschnitte der Dielektrikumschicht zu entfernen, die höher sind als die Gateabstandselemente74 und ILD82 , sodass eine Hartmaske86 hinterlassen wird, die den Gatestapel95 abdeckt. Die Source/Drain-Silizidregionen (nicht gezeigt) und die Gatekontaktanschlüsse können dann gebildet werden, um mit den Source/Drain-Regionen76 und78 elektrisch zu verbinden. Ein Gatekontaktanschluss (nicht gezeigt) kann auch gebildet werden, um mit dem Gatestapel95 zu verbinden. Daher werden der N-FinFET90 und der P-FinFET92 gebildet. - Die
16 und17 veranschaulichen ein Beispiel, in dem der n-FinFET90 und der p-FinFET92 gebildet werden können.16 veranschaulicht beispielsweise eine Static Random Access Memory- (SRAM) -Zelle100 , welche die Pullup-Transistoren PU1 und PU2 , die Pulldown-TransistorenPD-1 undPD-2 und die DurchgangsgatetransistorenPG 1 undPG 2 umfasst. Die Transistoren werden miteinander verbunden und werden mit dem Stromversorgungsknoten VDD, der Masse VSS, Wortleitung WL und den Bitleitungen BL und BLB (eine komplementäre Bitleitung) verbunden. -
17 veranschaulicht ein Layout der SRAM-Zelle100 , die eine n-Wannenregion und zwei p-Wannenregionen auf den gegenüberliegenden Seiten der n-Wannenregion umfasst. Die Halbleiterfinnen102 ,104 ,106 und108 werden als parallel zueinander gebildet und die Gatestapel112 ,114 ,116 und118 werden als die entsprechenden darunterliegenden Halbleiterfinnen102 ,104 ,106 und108 überkreuzend gebildet, um die TransistorenPG 1 ,PD-1 ,PU-1 ,PU-2 ,PD-2 undPG 2 zu bilden. Gemäß einigen Ausführungsformen der vorliegenden Offenbarung entspricht die Querschnittansicht, die von der Ebene erlangt ist, welche die Linie A-A in17 enthält, der in14 gezeigten Struktur. Der Gatestapel114 in17 entspricht dem Gatestapel95 in den14 und15 . Die Finnen102 und104 in17 entsprechen jeweils den vorstehenden Finnen58 in der NMOS-Region20N und der PMOS-Region20P . Der Pulldown-TransistorPD-1 und der Pullup-Transistor-PU1 in17 entsprechen jeweils den FinFETs90 und92 in den14 und15 . - Die
18 und19 veranschaulichen die Experimentresultate, die den Effekt des Co-Implantationsprozesses erkennen lassen. Es wurde Proben mit der Struktur, die der ähnlich ist, was in8 gezeigt ist, gemessen. In den18 und19 sind p-Wannen- (PW) -Konzentrationen als die Funktionen der Tiefe in den Wafer10 veranschaulicht. Die Niveaus der vorstehenden Finnen58 und die Niveaus der Unterfinnen60 in8 sind in den18 und19 auch gekennzeichnet. Die p-Dotierstoffkonzentrationen in den Proben wurden unter Verwendung von Sekundärionenmassenspektrometrie (SIMS) gemessen. Die Dotierkonzentrationen reflektieren die durchschnittlichen Dotierkonzentrationen bei unterschiedlichen Tiefen, wobei der Dotierstoff (Bor) in den STI-Regionen56 (8 ) und der Dotierstoff in den Unterfinnen60 gemittelt sind und die mittlere Dotierkonzentration als die Dotierkonzentration bei Unterfinnenniveau gezeigt ist. Die Dotierkonzentration in den vorstehenden Finnen58 ist als die Dotierkonzentration bei dem vorstehende Finne-Niveau gezeigt. -
18 veranschaulicht das SIMS-Resultat, das von einer Probe erlangt ist, die dem ähnlich ist, was in8 gezeigt ist, außer dass keine Co-Implantation ausgeführt wurde. Die Linie132 stellt die durch SIMS erlangte p-Wannendotierstoff-(Bor)-Konzentration dar. Die Linie142 ist von der Probe mit einer Struktur erlangt, die der in8 ähnlich ist, außer dass die STI-Regionen56 entfernt wurden. Dementsprechend ist der p-Wannendotierstoff, der in die STI-Regionen56 diffundiert ist, auch zusammen mit den STI-Regionen56 entfernt und die entsprechende Dotierkonzentration ist als Linie134 veranschaulicht. Im Vergleich dazu reflektiert die Linie132 , dass der p-Wannendotierstoff, der in die STI-Regionen56 diffundiert ist, auch detektiert wird. Es wurde beobachtet, dass die Abschnitte der Linie134 im Unterfinnenniveau niedrigere Borkonzentrationen aufweisen als die Linie132 . Dies zeigt an, dass das Bor in den Untergebieten60 in die STI-Regionen56 diffundiert ist. -
19 veranschaulicht das SIMS-Resultat, das von einer Probe erlangt wurde, bei der eine Co-Implantation ausgeführt wurde. Die Probe weist die in8 gezeigte Struktur auf. Die Linie142 stellt die durch SIMS erlangte Borkonzentration dar. Die Linie144 ist von der Probe mit einer Struktur erlangt, die der in8 ähnlich ist, außer dass die STI-Regionen56 geätzt wurden. Dementsprechend wurde irgendein Teil des p-Wannendotierstoffs, der in die STI-Regionen56 diffundiert ist, auch zusammen mit den STI-Regionen56 entfernt, wobei die Resultate als die Linie144 enthüllt sind. Im Vergleich dazu reflektiert die Linie142 , dass das Bor, das in die STI-Regionen56 diffundiert ist, auch detektiert wird. Die Abschnitte der Linie144 im Unterfinnenniveau weisen die gleiche Borkonzentration wie die Linie142 auf. Dies zeigt an, dass im Wesentlichen kein Bor entfernt wird, wenn die STI-Regionen56 entfernt werden, was bedeutet, dass mit der Co-Implantation kein signifikanter Teil an Bor von den Unterfinnen60 in die STI-Regionen56 diffundiert wird. -
19 veranschaulicht auch die beispielhafte Verteilung von Kohlenstoff. Gemäß einigen Ausführungsformen der vorliegenden Offenbarung erstreckt sich Kohlenstoff in die Unterfinnen60 und kann sich unter die Unterfinnen60 (unter die STI-Regionen56 ) erstrecken. Die höchste Konzentration an Kohlenstoff kann sich nah den Unterseiten der Unterfinnen60 befinden. Kohlenstoff kann sich in die vorstehenden Finnen58 erstrecken oder auch nicht. - Die Ausführungsformen der vorliegenden Offenbarung weisen einige vorteilhafte Merkmale auf. Durch die Co-Implantation wird die p-Wannendotierungsdiffusion in die STI-Regionen reduziert oder im Wesentlichen eliminiert. Die gegenseitige Diffusion zwischen p-Wannendotierstoffen und n-Wannendotierstoffen kann auch reduziert sein. Indem die Position der Co-Implantation angepasst wird, kann das Dotierungsprofil in den Wannenregionen und Unterfinnen effektiv gesteuert werden.
- Gemäß einigen Ausführungsformen der vorliegenden Offenbarung umfasst ein Verfahren zum Bilden einer Halbleitervorrichtung das Ausführen eines ersten Implantationsprozesses an einem Halbleitersubstrat, um eine tiefe p-Wannenregion zu bilden; das Ausführen eines zweiten Implantationsprozesses an dem Halbleitersubstrat mit einem diffusionshemmenden Element, um eine Co-Implantationsregion zu bilden; das Ausführen eines dritten Implantationsprozesses an dem Halbleitersubstrat, um eine flache p-Wannenregion über der tiefen p-Wannenregion zu bilden, wobei die Co-Implantationsregion von einer oberen Fläche des Halbleitersubstrats durch einen Abschnitt der flachen p-Wannenregion beabstandet wird und die tiefe p-Wannenregion und die flache p-Wannenregion miteinander verbunden werden; und das Bilden eines n-FinFET, wobei die tiefe p-Wannenregion und die flache p-Wannenregion als eine Wannenregion des n-FinFET agieren. Bei einer Ausführungsform wird im zweiten Implantationsprozess Kohlenstoff implantiert. Bei einer Ausführungsform umfasst das Verfahren ferner das Implantieren des Halbleitersubstrats, um eine n-Wannenregion zu bilden, welche die tiefe p-Wannenregion und die flache p-Wannenregion verbindet. Bei einer Ausführungsform umfasst der zweite Implantationsprozess eine geneigte Implantation und die Co-Implantationsregion erstreckt sich in die n-Wannenregion. Bei einer Ausführungsform umfasst das Verfahren ferner das Ätzen des Halbleitersubstrats, um einen ersten Graben und einen zweiten Graben zu bilden, der sich in das Halbleitersubstrat erstreckt, wobei sich ein Abschnitt der tiefen p-Wannenregion und ein Abschnitt der flachen p-Wannenregion zwischen dem ersten Graben und dem zweiten Graben befindet, und wobei Unterseiten des ersten Grabens und des zweiten Grabens niedriger sind als eine Unterseite der Co-Implantationsregion. Bei einer Ausführungsform umfasst das Verfahren ferner das Füllen des ersten Grabens und des zweiten Grabens, um entsprechend eine erste Isolierungsregion und eine zweite Isolierungsregion zu bilden; und das Aussparen der ersten Isolierungsregion und der zweiten Isolierungsregion. Bei einer Ausführungsform befinden sich obere Flächen der ersten Isolierungsregion und der zweiten Isolierungsregion im Wesentlichen auf gleichem Niveau mit einer oberen Fläche der Co-Implantationsregion. Bei einer Ausführungsform sind obere Flächen der ersten Isolierungsregion und der zweiten Isolierungsregion niedriger als eine obere Fläche der Co-Implantationsregion. Bei einer Ausführungsform umfasst das Verfahren ferner das Implantieren des Halbleitersubstrats, um eine Antidurchgriffsregion in der Co-Implantationsregion zu bilden.
- Gemäß einigen Ausführungsformen der vorliegenden Offenbarung umfasst ein Verfahren zum Bilden einer Halbleitervorrichtung das Bilden einer ersten Implantationsmaske über einem Halbleitersubstrat; das Ausführen eines ersten Implantationsprozesses an dem Halbleitersubstrat, um eine p-Wannenregion zu bilden, wobei der erste Implantationsprozess durch die erste Implantationsmaske ausgeführt wird; das Ausführen eines zweiten Implantationsprozesses an dem Halbleitersubstrat, um eine Co-Implantationsregion zu bilden, wobei Kohlenstoff durch die erste Implantationsmaske implantiert wird; das Entfernen der ersten Implantationsmaske; das Bilden einer zweiten Implantationsmaske über dem Halbleitersubstrat; das Ausführen eines dritten Implantationsprozesses an dem Halbleitersubstrat, um eine n-Wannenregion zu bilden, welche die p-Wannenregion verbindet, wobei der dritte Implantationsprozess durch die zweite Implantationsmaske ausgeführt wird; und das Bilden eines n-FinFETs und eines p-FinFETs entsprechend basierend auf der p-Wannenregion und der n-Wannenregion. Bei einer Ausführungsform umfasst der zweite Implantationsprozess eine Neigungsimplantation durch die erste Implantationsmaske. Bei einer Ausführungsform umfasst der zweite Implantationsprozess ferner zusätzlich zu der Neigungsimplantation eine Drehimplantation. Bei einer Ausführungsform umfasst das Verfahren ferner das Ätzen des Halbleitersubstrats, um einen ersten Graben und einen zweiten Graben zu bilden, die sich in das Halbleitersubstrat erstreckt, wobei sich ein Abschnitt der p-Wannenregion zwischen dem ersten Graben und dem zweiten Graben befindet, und wobei Unterseiten des ersten Grabens und des zweiten Grabens niedriger sind als eine Unterseite der Co-Implantationsregion. Bei einer Ausführungsform umfasst das Verfahren ferner das Füllen des ersten Grabens und des zweiten Grabens, um entsprechend eine erste Isolierungsregion und eine zweite Isolierungsregion zu bilden; und das Aussparen der ersten Isolierungsregion und der zweiten Isolierungsregion, wobei der n-FinFET und der p-FinFET basierend auf oberen Abschnitten der p-Wannenregion und der n-Wannenregion gebildet werden und die oberen Abschnitte der p-Wannenregion und der n-Wannenregion höher sind als obere Flächen der ersten Isolierungsregion und der zweiten Isolierungsregion. Bei einer Ausführungsform umfasst das Verfahren ferner das Implantieren des Halbleitersubstrats, um eine Antidurchgriffsregion in der Co-Implantationsregion zu bilden.
- Gemäß einigen Ausführungsformen der vorliegenden Offenbarung umfasst eine Halbleitervorrichtung ein Bulk-Halbleitersubstrat; eine erste Isolierungsregion und eine zweite Isolierungsregion, welche das Bulk-Halbleitersubstrat überlappen; eine Unterfinne zwischen Rändern der ersten Isolierungsregion und der zweiten Isolierungsregion und diese kontaktierend; eine vorstehende Finne, welche die Unterfinne überlappt, wobei die vorstehende Finne höher ist als obere Flächen der ersten Isolierungsregion und der zweiten Isolierungsregion und die vorstehende Finne aus einem Halbleitermaterial gebildet ist; eine p-Wannenregion, die sich in die Unterfinne und die vorstehende Finne erstreckt; und eine Co-Implantationsregion, die einen Abschnitt in der Unterfinne aufweist. Bei einer Ausführungsform befindet sich eine obere Fläche der Co-Implantationsregion im Wesentlichen an einer Grenzfläche zwischen der Unterfinne und der vorstehenden Finne. Bei einer Ausführungsform befindet sich eine untere Fläche der Co-Implantationsregion im Wesentlichen auf gleichem Niveau wie untere Flächen der ersten Isolierungsregion und der zweiten Isolierungsregion. Bei einer Ausführungsform ist eine untere Fläche der Co-Implantationsregion niedriger als untere Flächen der ersten Isolierungsregion und der zweiten Isolierungsregion und die Halbleitervorrichtung umfasst ferner eine n-Wannenregion mit einem unteren Abschnitt, der einen unteren Abschnitt der p-Wannenregion kontaktiert, wobei sich die Co-Implantationsregion weiter in den unteren Abschnitt der n-Wannenregion erstreckt. Bei einer Ausführungsform umfasst die Halbleitervorrichtung ferner eine Antidurchgriffsregion in der Co-Implantationsregion.
- Das vorhergehende beschreibt Merkmale von mehreren Ausführungsformen, sodass der Fachmann die Aspekte der vorliegenden Offenbarung besser verstehen kann. Dem Fachmann sollte offensichtlich sein, dass er ohne Weiteres die vorliegende Offenbarung als eine Basis verwenden kann, um andere Prozesse und Strukturen zu konzipieren oder zu modifizieren, um die gleichen Zwecke auszuführen und/oder die gleichen Vorteile der hier eingeführten Ausführungsformen zu erreichen. Der Fachmann sollte auch realisieren, dass solche äquivalenten Aufbauten nicht vom Sinn und Umfang der vorliegenden Offenbarung abweichen, und dass er verschiedene Änderungen, Ersetzungen und Modifikationen hierin vornehmen kann, ohne vom Sinn und Umfang der vorliegenden Offenbarung abzuweichen.
- ZITATE ENTHALTEN IN DER BESCHREIBUNG
- Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
- Zitierte Patentliteratur
-
- US 62753150 [0001]
Claims (20)
- Verfahren zum Bilden einer Halbleitervorrichtung, wobei das Verfahren umfasst: Ausführen eines ersten Implantationsprozesses an einem Halbleitersubstrat, um eine tiefe p-Wannenregion zu bilden; Ausführen eines zweiten Implantationsprozesses an dem Halbleitersubstrat mit einem diffusionshemmenden Element, um eine Co-Implantationsregion zu bilden; Ausführen eines dritten Implantationsprozesses an dem Halbleitersubstrat, um eine flache p-Wannenregion über der tiefen p-Wannenregion zu bilden, wobei die Co-Implantationsregion von einer oberen Fläche des Halbleitersubstrats durch einen Abschnitt der flachen p-Wannenregion beabstandet wird und die tiefe p-Wannenregion und die flache p-Wannenregion miteinander verbunden werden; und Bilden eines n-Finnenfeldeffekttransistors (FinFET), wobei die tiefe p-Wannenregion und die flache p-Wannenregion als eine Wannenregion des n-FinFET agieren.
- Verfahren nach
Anspruch 1 , wobei in dem zweiten Implantationsprozess Kohlenstoff implantiert wird. - Verfahren nach
Anspruch 1 oder2 , ferner umfassend: Implantieren des Halbleitersubstrats, um eine n-Wannenregion zu bilden, welche die tiefe p-Wannenregion und die flache p-Wannenregion verbindet. - Verfahren nach einem der vorstehenden Ansprüche, wobei der zweite Implantationsprozess eine geneigte Implantation umfasst und die Co-Implantationsregion sich in die n-Wannenregion erstreckt.
- Verfahren nach einem der vorstehenden Ansprüche, ferner umfassend: Ätzen des Halbleitersubstrats, um einen ersten Graben und einen zweiten Graben zu bilden, die sich in das Halbleitersubstrat erstrecken, wobei sich ein Abschnitt der tiefen p-Wannenregion und ein Abschnitt der flachen p-Wannenregion zwischen dem ersten Graben und dem zweiten Graben befinden, und wobei Unterseiten des ersten Grabens und des zweiten Grabens niedriger sind als eine Unterseite der Co-Implantationsregion.
- Verfahren nach
Anspruch 5 , ferner umfassend: Füllen des ersten Grabens und des zweiten Grabens, um entsprechend eine erste Isolierungsregion bzw. eine zweite Isolierungsregion zu bilden; und Aussparen der ersten Isolierungsregion und der zweiten Isolierungsregion. - Verfahren nach
Anspruch 6 , wobei sich obere Flächen der ersten Isolierungsregion und der zweiten Isolierungsregion im Wesentlichen auf gleichem Niveau mit einer oberen Fläche der Co-Implantationsregion befinden. - Verfahren nach
Anspruch 6 , wobei obere Flächen der ersten Isolierungsregion und der zweiten Isolierungsregion niedriger sind als eine obere Fläche der Co-Implantationsregion. - Verfahren nach einem der vorstehenden Ansprüche, ferner umfassend das Implantieren des Halbleitersubstrats, um eine Antidurchgriffsregion in der Co-Implantationsregion zu bilden.
- Verfahren zum Bilden einer Halbleitervorrichtung, wobei das Verfahren umfasst: Bilden einer ersten Implantationsmaske über einem Halbleitersubstrat; Ausführen eines ersten Implantationsprozesses an dem Halbleitersubstrat, um eine p-Wannenregion zu bilden, wobei der erste Implantationsprozess durch die erste Implantationsmaske ausgeführt wird; Ausführen eines zweiten Implantationsprozesses an dem Halbleitersubstrat, um eine Co-Implantationsregion zu bilden, wobei Kohlenstoff durch die erste Implantationsmaske implantiert wird; Entfernen der ersten Implantationsmaske; Bilden einer zweiten Implantationsmaske über dem Halbleitersubstrat; Ausführen eines dritten Implantationsprozesses an dem Halbleitersubstrat, um eine n-Wannenregion zu bilden, welche die p-Wannenregion verbindet, wobei der dritte Implantationsprozess durch die zweite Implantationsmaske ausgeführt wird; und Bilden eines n-Finnenfeldeffekttransistors (FinFET) und eines p-FinFET entsprechend basierend auf der p-Wannenregion bzw. der n-Wannenregion.
- Verfahren nach
Anspruch 10 , wobei der zweite Implantationsprozess eine Neigungsimplantation durch die erste Implantationsmaske umfasst. - Verfahren nach
Anspruch 11 , wobei der zweite Implantationsprozess ferner zusätzlich zu der Neigungsimplantation eine Drehimplantation umfasst. - Verfahren nach einem der
Ansprüche 10 bis12 , ferner umfassend: Ätzen des Halbleitersubstrats, um einen ersten Graben und einen zweiten Graben zu bilden, die sich in das Halbleitersubstrat erstrecken, wobei sich ein Abschnitt der p-Wannenregion zwischen dem ersten Graben und dem zweiten Graben befindet, und wobei Unterseiten des ersten Grabens und des zweiten Grabens niedriger sind als eine Unterseite der Co-Implantationsregion. - Verfahren nach
Anspruch 13 , ferner umfassend: Füllen des ersten Grabens und des zweiten Grabens, um entsprechend eine erste Isolierungsregion bzw. eine zweite Isolierungsregion zu bilden; und Aussparen der ersten Isolierungsregion und der zweiten Isolierungsregion, wobei der n-FinFET und der p-FinFET basierend auf oberen Abschnitten der p-Wannenregion bzw. der n-Wannenregion gebildet werden und die oberen Abschnitte der p-Wannenregion und der n-Wannenregion höher sind als obere Flächen der ersten Isolierungsregion und der zweiten Isolierungsregion. - Verfahren nach einem der
Ansprüche 10 bis14 , ferner umfassend ein Implantieren des Halbleitersubstrats, um eine Antidurchgriffsregion in der Co-Implantationsregion zu bilden. - Halbleitervorrichtung, aufweisend: ein Bulk-Halbleitersubstrat; eine erste Isolierungsregion und eine zweite Isolierungsregion, welche das Bulk-Halbleitersubstrat überlappen; eine Unterfinne zwischen Rändern der ersten Isolierungsregion und der zweiten Isolierungsregion und diese kontaktierend; eine vorstehende Finne, welche die Unterfinne überlappt, wobei die vorstehende Finne höher ist als obere Flächen der ersten Isolierungsregion und der zweiten Isolierungsregion und die vorstehende Finne aus einem Halbleitermaterial gebildet ist; eine p-Wannenregion, die sich in die Unterfinne und die vorstehende Finne erstreckt; und eine Co-Implantationsregion, die einen Abschnitt in der Unterfinne aufweist.
- Halbleitervorrichtung nach
Anspruch 16 , wobei sich eine obere Fläche der Co-Implantationsregion im Wesentlichen an einer Grenzfläche zwischen der Unterfinne und der vorstehenden Finne befindet. - Halbleitervorrichtung nach
Anspruch 16 oder17 , wobei sich eine untere Fläche der Co-Implantationsregion im Wesentlichen auf gleichem Niveau wie untere Flächen der ersten Isolierungsregion und der zweiten Isolierungsregion befindet. - Halbleitervorrichtung nach einem von
Anspruch 16 bis18 , wobei eine untere Fläche der Co-Implantationsregion niedriger ist als untere Flächen der ersten Isolierungsregion und der zweiten Isolierungsregion und die Halbleitervorrichtung ferner aufweist: eine n-Wannenregion mit einem unteren Abschnitt, der einen unteren Abschnitt der p-Wannenregion kontaktiert, wobei sich die Co-Implantationsregion ferner in den unteren Abschnitt der n-Wannenregion erstreckt. - Halbleitervorrichtung nach einem von
Anspruch 16 bis19 , ferner aufweisend eine Antidurchgriffsregion in der Co-Implantationsregion.
Applications Claiming Priority (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US201862753150P | 2018-10-31 | 2018-10-31 | |
US62/753,150 | 2018-10-31 | ||
US16/559,042 | 2019-09-03 | ||
US16/559,042 US10930507B2 (en) | 2018-10-31 | 2019-09-03 | Reduce well dopant loss in FinFETs through co-implantation |
Publications (1)
Publication Number | Publication Date |
---|---|
DE102019124222A1 true DE102019124222A1 (de) | 2020-04-30 |
Family
ID=70326350
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE102019124222.3A Pending DE102019124222A1 (de) | 2018-10-31 | 2019-09-10 | Reduzieren von Wannendotierstoffverlust in FinFETs durch Co-Implantation |
Country Status (5)
Country | Link |
---|---|
US (3) | US10930507B2 (de) |
KR (1) | KR102289284B1 (de) |
CN (1) | CN111128738B (de) |
DE (1) | DE102019124222A1 (de) |
TW (1) | TWI729522B (de) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11450743B2 (en) * | 2020-10-21 | 2022-09-20 | Taiwan Semiconductor Manufacturing Co., Ltd. | Method of forming a semiconductor device with implantation of impurities at high temperature |
US11784226B2 (en) * | 2020-11-13 | 2023-10-10 | Taiwan Semiconductor Manufacturing Company, Ltd. | Semiconductor gate-all-around device having an anti-punch-through (APT) layer including carbon |
US20230034803A1 (en) * | 2021-07-29 | 2023-02-02 | Taiwan Semiconductor Manufacturing Co., Ltd. | Contact Formation with Reduced Dopant Loss and Increased Dimensions |
Family Cites Families (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3386101B2 (ja) | 1996-08-29 | 2003-03-17 | シャープ株式会社 | 半導体装置の製造方法 |
US7268052B1 (en) * | 2003-09-24 | 2007-09-11 | Cypress Semiconductor Corporation | Method for reducing soft error rates of memory cells |
KR100735627B1 (ko) | 2004-12-30 | 2007-07-04 | 매그나칩 반도체 유한회사 | 반도체 소자의 게이트 구조 및 그 형성 방법 |
WO2008016851A1 (en) | 2006-07-28 | 2008-02-07 | Applied Materials, Inc. | Use of carbon co-implantation with millisecond anneal to produce ultra-shallow junctions |
US9269804B2 (en) * | 2012-07-28 | 2016-02-23 | Semiwise Limited | Gate recessed FDSOI transistor with sandwich of active and etch control layers |
JP2014038898A (ja) | 2012-08-13 | 2014-02-27 | Toshiba Corp | 半導体装置 |
DE102013104019B4 (de) * | 2012-10-15 | 2015-02-12 | Taiwan Semiconductor Mfg. Co., Ltd. | Verfahren und Struktur zur Steigerung der Leistungsfähigkeit und der Minderung der NBTI (Negative Bias Temperature Instability) eines MOSFET |
US9082698B1 (en) * | 2014-03-07 | 2015-07-14 | Globalfoundries Inc. | Methods to improve FinFet semiconductor device behavior using co-implantation under the channel region |
US9543438B2 (en) * | 2014-10-15 | 2017-01-10 | Taiwan Semiconductor Manufacturing Company, Ltd. | Contact resistance reduction technique |
KR102316220B1 (ko) | 2014-11-14 | 2021-10-26 | 삼성전자주식회사 | 반도체 장치 및 그 제조 방법 |
CN106449405B (zh) | 2015-08-12 | 2019-05-28 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构的形成方法 |
US9607838B1 (en) * | 2015-09-18 | 2017-03-28 | Taiwan Semiconductor Manufacturing Co., Ltd. | Enhanced channel strain to reduce contact resistance in NMOS FET devices |
US11164746B2 (en) * | 2018-06-26 | 2021-11-02 | Taiwan Semiconductor Manufacturing Co., Ltd. | Method of manufacturing semiconductor devices and a semiconductor device |
-
2019
- 2019-09-03 US US16/559,042 patent/US10930507B2/en active Active
- 2019-09-10 DE DE102019124222.3A patent/DE102019124222A1/de active Pending
- 2019-10-05 TW TW108136153A patent/TWI729522B/zh active
- 2019-10-30 KR KR1020190136564A patent/KR102289284B1/ko active IP Right Grant
- 2019-10-30 CN CN201911044198.2A patent/CN111128738B/zh active Active
-
2021
- 2021-02-22 US US17/181,665 patent/US11348792B2/en active Active
-
2022
- 2022-05-25 US US17/664,930 patent/US11978634B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
US11348792B2 (en) | 2022-05-31 |
US11978634B2 (en) | 2024-05-07 |
US10930507B2 (en) | 2021-02-23 |
TW202036786A (zh) | 2020-10-01 |
US20220301874A1 (en) | 2022-09-22 |
CN111128738A (zh) | 2020-05-08 |
KR20200050414A (ko) | 2020-05-11 |
CN111128738B (zh) | 2023-04-25 |
US20200135469A1 (en) | 2020-04-30 |
KR102289284B1 (ko) | 2021-08-17 |
US20210202253A1 (en) | 2021-07-01 |
TWI729522B (zh) | 2021-06-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE102017111545B4 (de) | Implantationen zur herstellung von source-/drain-bereichen für verschiedene transistoren | |
DE102018100062B4 (de) | Drive-In-Verfahren für Gatestruktur-Passivierungsspezies und eine dadurch ausgebildete Struktur | |
DE102019117191B4 (de) | Halbleitervorrichtung und Verfahren zu deren Herstellung | |
DE102017117795B4 (de) | Fets und verfahren zu deren herstellung | |
DE102018109911A1 (de) | Finnen-basierte Streifen-Zellenstruktur zur Verbesserung der Speicherleistung | |
DE102017127554B3 (de) | Halbleiterfabrikationsverfahren mit Vermeidung von Gatehöhenverlust in Planarisierungsprozessen | |
DE102017117793B4 (de) | Verfahren zur Herstellung von Multi-Gate-Transistoren und resultierende Strukturen | |
DE102015206391B4 (de) | Thyristor-Direktzugriffsspeicher und Verfahren zu dessen Herstellung | |
DE102020114875B4 (de) | Finfet-vorrichtung und verfahren | |
DE102017117949A1 (de) | Verringerung von rippenverlust beim ausbilden von finfets | |
US11978634B2 (en) | Reduce well dopant loss in FinFETs through co-implantation | |
DE102020115611A1 (de) | Halbleitervorrichtung und verfahren | |
DE102019111297B4 (de) | Halbleiter-Bauelement und Verfahren | |
DE102019118621A1 (de) | Strukturieren ultraschmaler gräben durch plasmaätzen | |
DE102019126285B4 (de) | Steuerung von Schwellenspannungen durch Blockierschichten | |
DE102020115554A1 (de) | Doppeldotiermittel-source/drain-regionen und deren herstellungsverfahren | |
DE102019122443A1 (de) | Transistoren mit Halbleiter-Stapelschichten als Kanäle | |
DE102020105435B4 (de) | Halbleitervorrichtung und Verfahren | |
DE102021103538A1 (de) | Halbleitervorrichtung und verfahren | |
DE102020115408A1 (de) | Halbleitervorrichtung und verfahren | |
DE102023101119A1 (de) | Transistor-source/drain-bereiche und verfahren zu deren erzeugung | |
DE102021116786B4 (de) | Verfahren zur herstellung einer halbleitervorrichtung | |
DE102021113537A1 (de) | Transistor-gate-kontakte und verfahren zu deren bildung | |
DE102020129561A1 (de) | Verfahren zum abstimmen von schwellenspannungen vontransistoren | |
DE102019118385B4 (de) | Herstellungsverfahren für eine halbleitervorrichtung |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
R012 | Request for examination validly filed | ||
R016 | Response to examination communication |