DE102020115554A1 - Doppeldotiermittel-source/drain-regionen und deren herstellungsverfahren - Google Patents

Doppeldotiermittel-source/drain-regionen und deren herstellungsverfahren Download PDF

Info

Publication number
DE102020115554A1
DE102020115554A1 DE102020115554.9A DE102020115554A DE102020115554A1 DE 102020115554 A1 DE102020115554 A1 DE 102020115554A1 DE 102020115554 A DE102020115554 A DE 102020115554A DE 102020115554 A1 DE102020115554 A1 DE 102020115554A1
Authority
DE
Germany
Prior art keywords
source
impurities
region
drain region
epitaxial
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE102020115554.9A
Other languages
English (en)
Inventor
Yu-Chang Lin
Tien-Shun Chang
Chung-Feng Nieh
Huicheng Chang
Yee-Chia Yeo
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of DE102020115554A1 publication Critical patent/DE102020115554A1/de
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26586—Bombardment with radiation with high-energy radiation producing ion implantation characterised by the angle between the ion beam and the crystal planes or the main crystal surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823431—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823814—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the source or drain structures, e.g. specific source or drain implants or silicided source or drain structures or raised source or drain structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/223—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a gaseous phase
    • H01L21/2236—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a gaseous phase from or into a plasma phase
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H01L21/26513—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically active species
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/2658—Bombardment with radiation with high-energy radiation producing ion implantation of a molecular ion, e.g. decaborane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823418—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the source or drain structures, e.g. specific source or drain implants or silicided source or drain structures or raised source or drain structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823821—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
    • H01L27/0924—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors including transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
    • H01L27/0928—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors comprising both N- and P- wells in the substrate, e.g. twin-tub
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/36—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the concentration or distribution of impurities in the bulk material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66636—Lateral single gate silicon transistors with source or drain recessed by etching or first recessed by etching and then refilled
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823418—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the source or drain structures, e.g. specific source or drain implants or silicided source or drain structures or raised source or drain structures
    • H01L21/823425—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the source or drain structures, e.g. specific source or drain implants or silicided source or drain structures or raised source or drain structures manufacturing common source or drain regions between a plurality of conductor-insulator-semiconductor structures

Abstract

Ein Verfahren umfasst das Bilden einer Source/Drain-Region in einer Halbleiterfinne; nach dem Bilden der Source/Drain-Region, das Implantieren von ersten Verunreinigungen in die Source/Drain-Region; und nach dem Implantieren der ersten Verunreinigungen, das Implantieren von zweiten Verunreinigungen in die Source/Drain-Region. Die ersten Verunreinigungen weisen eine geringere Bildungsenthalpie als die zweiten Verunreinigungen auf. Das Verfahren umfasst ferner nach dem Implantieren der zweiten Verunreinigungen das Tempern der Source/Drain-Region.

Description

  • ALLGEMEINER STAND DER TECHNIK
  • Halbleitervorrichtungen werden bei einer Vielfalt an elektronischen Anwendungen, wie zum Beispiel Personal Computer, Mobiltelefone, Digitalkameras und sonstige elektronische Geräte, verwendet. Halbleitervorrichtungen werden typischerweise durch sequentielles Abscheiden von Isolier- oder Dielektrikumsschichten, leitfähigen Schichten und Halbleiterschichten aus Material über einem Halbleitersubstrat und Strukturieren der verschiedenen Materialschichten unter Verwendung von Lithographie zum Bilden von Schaltungskomponenten und Elementen darauf hergestellt.
  • Die Halbleiterindustrie verbessert weiterhin die Integrationsdichte verschiedener elektronischer Komponenten (z. B. Transistoren, Dioden, Widerstände, Kondensatoren usw.) durch kontinuierliche Verringerungen der Mindestmerkmalsgröße, welche ermöglichen, dass mehr Komponenten in einem gegebenen Bereich integriert werden.
  • Figurenliste
  • Aspekte der vorliegenden Offenbarung lassen sich am besten anhand der folgenden detaillierten Beschreibung in Verbindung mit den beiliegenden Zeichnungen verstehen. Es ist zu beachten, dass gemäß der branchenüblichen Praxis verschiedene Merkmale nicht maßstabsgetreu dargestellt sind. Tatsächlich können die Abmessungen der verschiedenen Merkmale zugunsten einer klaren Erläuterung willkürlich vergrößert oder verkleinert sein.
    • 1 veranschaulicht ein Beispiel eines FinFET in einer dreidimensionalen Ansicht gemäß einigen Ausführungsformen.
    • 2, 3, 4, 5, 6, 7, 8A, 8B, 9A, 9B, 10, 11, 12A, 12B, 12C, 13A, 13B, 14A, 14B, 15A, 15B, 15C, 16, 17, 18A, 18B, 19A, 19B, 20A, 20B, 21A, 21B, 21C, 22A, 22B, 23A und 23B sind Querschnitts- und Draufsichten von Zwischenstufen bei der Herstellung von FinFETs gemäß einigen Ausführungsformen.
    • 15D veranschaulicht Verunreinigungskonzentrationen in einer Vorrichtung gemäß einigen Ausführungsformen.
  • DETAILLIERTE BESCHREIBUNG
  • Die folgende Offenbarung stellt viele verschiedene Ausführungsformen oder Beispiele zum Implementieren verschiedener Merkmale der Erfindung bereit. Es werden nachfolgend spezifische Beispiele von Komponenten und Anordnungen beschrieben, um die vorliegende Offenbarung zu vereinfachen. Diese sind natürlich nur Beispiele und sollen nicht einschränkend sein. Zum Beispiel kann das Bilden eines ersten Merkmals über oder auf einem zweiten Merkmal in der folgenden Beschreibung Ausführungsformen umfassen, in welchen das erste und das zweite Merkmal in direktem Kontakt gebildet sind, und auch Ausführungsformen umfassen, in welchen zusätzliche Merkmale zwischen dem ersten und dem zweiten Merkmal gebildet sein können, so dass das erste und das zweite Merkmal möglicherweise nicht in direktem Kontakt stehen. Zusätzlich kann die vorliegende Offenbarung Bezugszeichen und/oder Buchstaben in den verschiedenen Beispielen wiederholen. Diese Wiederholung dient der Einfachheit und Klarheit und gibt an sich keine Beziehung zwischen den verschiedenen erläuterten Ausführungsformen und/oder Konfigurationen vor.
  • Ferner können räumlich bezogene Begriffe, wie etwa „darunterliegend“, „unterhalb“, „unterer“, „oberhalb“, „oberer“ und dergleichen hierin für eine bequemere Beschreibung zum Beschreiben der Beziehung eines Elements oder Merkmals zu (einem) anderen Element(en) oder Merkmal(en), wie in den Zeichnungen veranschaulicht, verwendet werden. Die räumlich bezogenen Begriffe sollen verschiedene Ausrichtungen der Vorrichtung im Gebrauch oder Betrieb zusätzlich zu der in den Zeichnungen dargestellten Ausrichtung umfassen. Die Vorrichtung kann anders (um 90 Grad gedreht oder mit anderen Ausrichtungen) ausgerichtet sein und die räumlich bezogenen Deskriptoren, die hierin verwendet werden, können dementsprechend gleichermaßen interpretiert werden.
  • Verschiedene Ausführungsformen umfassen das Implantieren von zwei verschiedenen Arten von Dotiermitteln in eine Source/Drain-Region für eine verbesserte Übergangsabruptheit (z. B. verringerter Leckagestrom) und für einen verringerten Source/Drain-Kontaktwiderstand. In einem Ausführungsformverfahren werden erste Dotiermittel in eine Source/Drain-Region gefolgt von einer Implantierung von zweiten Dotiermitteln implantiert. Die ersten Dotiermittel sind ein anderes Element als die zweiten Dotiermittel und die ersten Dotiermittel können eine geringere Bildungsenthalpie als die zweiten Dotiermittel aufweisen. Zum Beispiel können die ersten Dotiermittel Arsen, Kohlenstoff, Antimon oder dergleichen aufweisen und können die zweiten Dotiermittel Phosphor oder dergleichen aufweisen. In konkreten Ausführungsformen wird das Arsen in die Source/Drain-Regionen gefolgt von einer Phosphordimerimplantation (P2-Implantation) implantiert. Infolge ihrer geringeren Bildungsenthalpie werden die ersten Dotiermittel stärker an Lücken in der Source/Drain-Region angezogen und bilden stabilere Bindungen mit diesen. Zum Beispiel können die ersten Dotiermittel verwendet werden, um die Diffusion der zweiten Dotiermittel zu verringern und die Bindung der zweiten Dotiermittel mit den Lücken zu verringern. Durch Verringern der Diffusion des zweiten Dotiermittels kann eine höhere Konzentration des zweiten Dotiermittels in einem Kontaktbereich der Source/Drain-Region erzielt werden, wodurch der Source/Drain-Kontaktwiderstand verringert wird. Ferner erlaubt die Verwendung von zwei verschiedenen Elementen als Dotiermittel einen Übergang mit verbesserter Abruptheit und geringerer Diffusion, wodurch eine verbesserte Kurzkanalsteuerung (z. B. zum Angehen der Auswirkungen von draininduzierter Barrieresenkung (DIBL, drain-induced barrier lowering) bei fortschrittlichen Prozessknoten) bereitgestellt wird. Verschiedene Ausführungsformen können einen oder mehrere der folgenden nichteinschränkenden Vorteile bereitstellen: verbesserte Übergangsabruptheit, verringerte Diffusion der zweiten Dotiermittel und verringerter Source/Drain-Kontaktwiderstand.
  • 1 veranschaulicht ein Beispiel eines FinFET in einer dreidimensionalen Ansicht gemäß einigen Ausführungsformen. Der FinFET weist eine Finne 52 auf einem Substrat 50 (z. B. ein Halbleitersubstrat) auf. Isolationsregionen 56 sind in dem Substrat 50 angeordnet, und die Finne 52 steht oberhalb von und zwischen benachbarten Isolationsregionen 56 vor. Wenngleich die Isolationsregionen 56 als separat von dem Substrat 50 beschrieben/veranschaulicht sind, kann der Begriff „Substrat“, wie er hierin verwendet wird, verwendet werden, um sich nur auf das Halbleitersubstrat oder ein Halbleitersubstrat einschließlich Isolationsregionen zu beziehen. Zusätzlich können die Finne 52 und/oder das Substrat 50 ein einzelnes Material oder mehrere Materialien aufweisen, wenngleich die Finne 52 als ein einzelnes kontinuierliches Material veranschaulicht ist, wie das Substrat 50. In diesem Zusammenhang bezieht sich die Finne 52 auf den Abschnitt, der sich zwischen den benachbarten Isolationsregionen 56 erstreckt.
  • Eine Gate-Dielektrikumsschicht 92 befindet sich entlang von Seitenwänden und über einer oberen Fläche der Finne 52 und eine Gate-Elektrode 94 befindet sich über der Gate-Dielektrikumsschicht 92. Source/Drain-Regionen 82 sind auf gegenüberliegenden Seiten der Finne 52 bezüglich der Gate-Dielektrikumsschicht 92 und der Gate-Elektrode 94 angeordnet. 1 veranschaulicht ferner Referenzquerschnitte, die in nachstehenden Zeichnungen verwendet werden. Der Querschnitt A-A befindet sich entlang einer Längsachse der Gate-Elektrode 94 und in einer Richtung, zum Beispiel senkrecht zu der Richtung des Stromflusses zwischen den Source/Drain-Regionen 82 des FinFET. Der Querschnitt B-B ist senkrecht zu dem Querschnitt A-A und befindet sich entlang einer Längsachse der Finne 52 und in einer Richtung von zum Beispiel einem Stromfluss zwischen den Source/Drain-Regionen 82 des FinFET. Der Querschnitt C-C ist parallel zu dem Querschnitt A-A und erstreckt sich durch eine Source/Drain-Region des FinFET. Die darauffolgenden Zeichnungen beziehen sich der Klarheit wegen auf diese Referenzquerschnitte.
  • Einige hierin erläuterte Ausführungsformen werden im Kontext von FinFETs erläutert, die unter Verwendung eines Gate-Last-Prozesses gebildet werden. In anderen Ausführungsformen kann ein Gate-First-Prozess verwendet werden. Ebenfalls ziehen einige Ausführungsformen Aspekte in Betracht, die bei planaren Vorrichtungen, wie etwa planaren FETs, Nanostruktur-Feldeffekttransistoren (NSFETs) (z. B. Nanoschicht, Nanodraht, Gate-all-around oder dergleichen), oder dergleichen verwendet werden.
  • Die 2 bis 23B sind Querschnittsansichten von Zwischenstufen bei der Herstellung von FinFETs gemäß einigen Ausführungsformen. Die 2 bis 7 veranschaulichen den Referenzquerschnitt A-A, der in 1 veranschaulicht ist, mit Ausnahme von mehreren Finnen/FinFETs. Die 8A, 9A, 18A, 19A, 20A, 21A, 22A und 23A sind entlang des Referenzquerschnitts A-A veranschaulicht, der in 1 veranschaulicht ist, und 8B, 9B, 10, 12A, 13A, 14A, 15A, 16, 17, 18B, 19B, 20B, 21B, 22B und 23B sind entlang eines ähnlichen Querschnitts B-B veranschaulicht, der in 1 veranschaulicht ist, mit Ausnahme von mehreren Finnen/FinFETs. Die 12B, 12C, 15B und 15C sind entlang des Referenzquerschnitts C-C veranschaulicht, der in 1 veranschaulicht ist, mit Ausnahme von mehreren Finnen/FinFETs.
  • In 2 ist ein Substrat 50 bereitgestellt. Das Substrat 50 kann ein Halbleitersubstrat, wie etwa ein Bulk-Halbleitersubstrat, ein Halbleiter-auf-Isolator-Substrat (SOI-Substrat, semiconductor-on-insulator substrate) oder dergleichen, sein, welches dotiert (z. B. mit einem p- oder einem n-Dotiermittel) oder undotiert sein kann. Das Substrat 50 kann ein Wafer, wie etwa ein Siliziumwafer, sein. Allgemein ist ein SOI-Substrat eine Schicht eines Halbleitermaterials, die auf einer Isolatorschicht gebildet ist. Die Isolatorschicht kann zum Beispiel eine vergrabene Oxidschicht (BOX layer, buried oxide layer), eine Siliziumoxidschicht oder dergleichen sein. Die Isolatorschicht wird auf einem Substrat, typischerweise einem Silizium- oder Glassubstrat, bereitgestellt. Es können auch andere Substrate, wie etwa ein mehrschichtiges Substrat oder ein Gradientsubstrat, verwendet werden. In einigen Ausführungsformen kann das Halbleitermaterial des Substrats 50 Silizium; Germanium; einen Verbundhalbleiter einschließlich Siliziumcarbid, Galliumarsenid, Galliumphosphid, Indiumphosphid, Indiumarsenid und/oder Indiumantimonid; einen Legierungshalbleiter einschließlich Siliziumgermanium, Galliumarsenidphosphid, Aluminiumindiumarsenid, Aluminiumgalliumarsenid, Galliumindiumarsenid, Galliumindiumphosphid und/oder Galliumindiumarsenidphosphid; oder Kombinationen davon umfassen.
  • Das Substrat 50 weist eine n-Region 50N und eine p-Region 50P auf. Die n-Region 50N kann zum Bilden von n-Vorrichtungen, wie etwa NMOS-Transistoren, z. B. n-FinFETs, dienen. Die p-Region 50P kann zum Bilden von p-Vorrichtungen, wie etwa PMOS-Transistoren, z. B. p-FinFETs, dienen. Die n-Region 50N kann physisch von der p-Region 50P getrennt sein (wie durch den Teiler 51 veranschaulicht ist), und es kann eine beliebige Anzahl an Vorrichtungsmerkmalen (z. B. andere aktive Vorrichtungen, dotierte Regionen, Isolationsstrukturen usw.) zwischen der n-Region 50N und der p-Region 50P angeordnet sein.
  • In 3 sind Finnen 52 in dem Substrat 50 gebildet. Die Finnen 52 sind Halbleiterstreifen. In einigen Ausführungsformen können die Finnen 52 in dem Substrat 50 durch Ätzen von Gräben in dem Substrat 50 gebildet werden. Das Ätzen kann ein beliebiger akzeptabler Ätzprozess, wie etwa ein reaktives Ionenätzen (RIE, reactive ion etch), ein neutrales Strahlätzen (NBE, neutral beam etch), dergleichen oder eine Kombination davon sein. Das Ätzen kann anisotrop sein.
  • Die Finnen können durch ein beliebiges geeignetes Verfahren strukturiert werden. Zum Beispiel können die Finnen 52 unter Verwendung eines oder mehrerer Photolithographieprozesse einschließlich Doppelstrukturierungs- oder Mehrfachstrukturierungsprozessen strukturiert werden. Allgemein kombinieren Doppelstrukturierungs- oder Mehrfachstrukturierungsprozesse Photolithographie- und selbstausgerichtete Prozesse, was das Erzeugen von Strukturen ermöglicht, die zum Beispiel Steigungen aufweisen, die kleiner als das, was ansonsten unter Verwendung eines einzigen direkten Photolithographieprozesses erhalten werden kann, sind. Zum Beispiel wird in einer Ausführungsform eine Opferschicht über einem Substrat gebildet und unter Verwendung eines Photolithographieprozesses strukturiert. Abstandshalter werden entlang der strukturierten Opferschicht unter Verwendung eines selbstausgerichteten Prozesses gebildet. Die Opferschicht wird dann entfernt und die verbleibenden Abstandshalter können dann verwendet werden, um die Finnen zu strukturieren. In einigen Ausführungsformen kann die Maske (oder eine andere Schicht) auf den Finnen 52 verbleiben.
  • In 4 ist ein Isolationsmaterial 54 über dem Substrat 50 und zwischen benachbarten Finnen 52 gebildet. Das Isolationsmaterial 54 kann ein Oxid, wie etwa Siliziumoxid, ein Nitrid, dergleichen oder eine Kombination davon sein und kann durch eine chemische Dampfabscheidung mit hoher Plasmadichte (HDP-CVD, high-density plasma chemical vapor deposition), eine fließfähige CVD (FCVD) (z. B. eine CVD-basierte Materialabscheidung in einem Fernplasmasystem und eine Nachhärtung, um es in ein anderes Material, wie etwa ein Oxid, umzuwandeln), dergleichen oder eine Kombination davon sein. Es können andere Isolationsmaterialien verwendet werden, die durch einen beliebigen akzeptablen Prozess gebildet werden. In der veranschaulichten Ausführungsform ist das Isolationsmaterial 54 Siliziumoxid, das durch einen FCVD-Prozess gebildet ist. Es kann ein Temperprozess durchgeführt werden, nachdem das Isolationsmaterial gebildet ist. In einer Ausführungsform ist das Isolationsmaterial 54 derart gebildet, dass überschüssiges Isolationsmaterial 54 die Finnen 52 bedeckt. Wenngleich das Isolationsmaterial 54 als eine einzelne Schicht veranschaulicht ist, können einige Ausführungsformen mehrere Schichten verwenden. Zum Beispiel kann in einigen Ausführungsformen zunächst eine Auskleidung (nicht gezeigt) entlang einer Fläche des Substrats 50 und der Finnen 52 gebildet werden. Danach kann ein Füllmaterial, wie etwa die zuvor erläuterten, über der Auskleidung gebildet werden.
  • In 5 wird ein Entfernungsprozess bei dem Isolationsmaterial 54 angewendet, um überschüssiges Isolationsmaterial 54 über den Finnen 52 zu entfernen. In einigen Ausführungsformen kann ein Planarisierungsprozess, wie etwa ein chemisch-mechanisches Polieren (CMP), ein Rückätzprozess, Kombinationen davon oder dergleichen, verwendet werden. Der Planarisierungsprozess legt die Finnen 52 frei, so dass die oberen Flächen der Finnen 52 und des Isolationsmaterials 54 auf einer Höhe liegen, nachdem der Planarisierungsprozess abgeschlossen ist. In einigen Ausführungsformen, in welchen eine Maske auf den Finnen 52 verbleibt, kann der Planarisierungsprozess die Maske freilegen oder die Maske entfernen, so dass jeweils die oberen Flächen der Maske oder der Finnen 52 und das Isolationsmaterial 54 auf einer Höhe liegen, nachdem der Planarisierungsprozess abgeschlossen ist.
  • In 6 ist das Isolationsmaterial 54 ausgespart, um Flachgrabenisolationsregionen (STI regions, shallow trench isolation regions) 56 zu bilden. Das Isolationsmaterial 54 ist derart ausgespart, dass die oberen Abschnitte der Finnen 52 in der n-Region 50N und in der p-Region 50P zwischen benachbarten STI-Regionen 56 vorstehen. Ferner können die oberen Flächen der STI-Regionen 56 eine flache Oberfläche, wie veranschaulicht, eine konvexe Oberfläche, eine konkave Oberfläche (wie etwa Kümpeln) oder eine Kombination davon aufweisen. Die oberen Flächen der STI-Regionen 56 können flach, konvex und/oder konkav durch ein geeignetes Ätzen gebildet werden. Die STI-Regionen 56 können unter Verwendung eines akzeptablen Ätzprozesses, wie etwa eines Ätzprozesses, der bezüglich des Materials des Isolationsmaterials 54 selektiv ist (d. h., das Material des Isolationsmaterials 54 mit einer schnelleren Rate als das Material der Finnen 52 ätzt), ausgespart werden. Zum Beispiel kann eine Oxidentfernung unter Verwendung von zum Beispiel verdünnter Flusssäure (dHF, dilute Hydrofluoric) verwendet werden.
  • Der bezüglich 2 bis 6 beschriebene Prozess ist nur ein Beispiel dafür, wie die Finnen 52 gebildet werden können. In einigen Ausführungsformen können die Finnen durch einen epitaxialen Züchtungsprozess gebildet werden. Zum Beispiel kann eine Dielektrikumsschicht über einer oberen Fläche des Substrats 50 gebildet werden und können Gräben durch die Dielektrikumsschicht geätzt werden, um das darunterliegende Substrat 50 freizulegen. Es können homoepitaxiale Strukturen epitaxial in den Gräben gezüchtet werden, und die Dielektrikumsschicht kann derart ausgespart werden, dass die homoepitaxialen Strukturen von der Dielektrikumsschicht vorstehen, um Finnen zu bilden. Zusätzlich können in einigen Ausführungsformen heteroepitaxiale Strukturen für die Finnen 52 verwendet werden. Zum Beispiel können die Finnen 52 in 5 ausgespart werden und kann ein Material, das sich von den Finnen 52 unterscheidet, epitaxial über den ausgesparten Finnen 52 gezüchtet werden. In solchen Ausführungsformen weisen die Finnen 52 das ausgesparte Material sowie das epitaxial gezüchtete Material, das über dem ausgesparten Material angeordnet ist, auf. In noch einer weiteren Ausführungsform kann eine Dielektrikumsschicht über einer oberen Fläche des Substrats 50 gebildet werden und können Gräben durch die Dielektrikumsschicht geätzt werden. Es können dann heteroepitaxiale Strukturen epitaxial in den Gräben unter Verwendung eines Materials, das sich von dem Substrat 50 unterscheidet, gezüchtet werden, und die Dielektrikumsschicht kann derart ausgespart werden, dass die heteroepitaxialen Strukturen von der Dielektrikumsschicht vorstehen, um die Finnen 52 zu bilden. In einigen Ausführungsformen, wo homoepitaxiale oder heteroepitaxiale Strukturen epitaxial gezüchtet werden, können die epitaxial gezüchteten Materialien in-situ während dem Züchten dotiert werden, was vorherige und darauffolgende Implantierungen überflüssig machen kann, wenngleich In-situ- und Implantationsdotierung zusammen verwendet werden können.
  • Ferner kann es vorteilhaft sein, ein Material in der n-Region 50N (z. B. eine NMOS-Region), das sich von dem Material in der p-Region 50P (z. B. eine PMOS-Region) unterscheidet, epitaxial zu züchten. In verschiedenen Ausführungsformen können obere Abschnitte der Finnen 52 aus Siliziumgermanium (SixGe1-x, wobei x im Bereich von 0 bis 1 liegen kann), Siliziumcarbid, reinem oder im Wesentlichen reinem Germanium, einem III-V-Verbundhalbleiter, einem II-VI-Verbundhalbleiter oder dergleichen gebildet sein. Zum Beispiel umfassen die verfügbaren Materialien zum Bilden des III-V-Verbundhalbleiters Indiumarsenid, Aluminiumarsenid, Galliumarsenid, Indiumphosphid, Galliumnitrid, Indiumgalliumarsenid, Indiumaluminiumarsenid, Galliumantimonid, Aluminiumantimonid, Aluminiumphosphid, Galliumphosphid und dergleichen, ohne jedoch darauf beschränkt zu sein.
  • Ferner können in 6 geeignete Wannen (nicht gezeigt) in den Finnen 52 und/oder dem Substrat 50 gebildet sein. In einigen Ausführungsformen kann eine P-Wanne in der n-Region 50N gebildet sein und kann eine N-Wanne in der p-Region 50P gebildet sein. In einigen Ausführungsformen sind eine P-Wanne oder eine N-Wanne sowohl in der n-Region 50N als auch der p-Region 50P gebildet.
  • In den Ausführungsformen mit verschiedenen Wannentypen können die verschiedenen Implantierungsschritte für die n-Region 50N und die p-Region 50P unter Verwendung eines Fotolacks und/oder anderer Masken (nicht gezeigt) erzielt werden. Zum Beispiel kann ein Fotolack über den Finnen 52 und den STI-Regionen 56 in der n-Region 50N gebildet werden. Der Fotolack wird strukturiert, um die p-Region 50P des Substrats 50 freizulegen. Der Fotolack kann unter Verwendung einer Spin-on-Technik gebildet werden und kann unter Verwendung akzeptabler Photolithographietechniken strukturiert werden. Nachdem der Fotolack strukturiert ist, wird eine n-Verunreinigungsimplantierung in der p-Region 50P durchgeführt und kann der Fotolack als eine Maske wirken, um im Wesentlichen zu verhindern, dass n-Verunreinigungen in die n-Region 50N implantiert werden. Die n-Verunreinigungen können Phosphor, Arsen, Antimon oder dergleichen sein und in der Region mit einer Konzentration von 1018 cm-3 oder weniger, wie etwa zwischen ungefähr 1016 cm-3 und ungefähr 1018 cm-3, implantiert werden. Nach der Implantierung wird der Fotolack entfernt, wie etwa durch einen akzeptablen Veraschungsprozess.
  • Auf die Implantierung der p-Region 50P folgend wird ein Fotolack über den Finnen 52 und den STI-Regionen 56 in der p-Region 50P gebildet. Der Fotolack wird strukturiert, um die n-Region 50N des Substrats 50 freizulegen. Der Fotolack kann unter Verwendung einer Spin-on-Technik gebildet werden und kann unter Verwendung akzeptabler Photolithographietechniken strukturiert werden. Nachdem der Fotolack strukturiert ist, kann eine p-Verunreinigungsimplantierung in der n-Region 50N durchgeführt werden und kann der Fotolack als eine Maske wirken, um im Wesentlichen zu verhindern, dass p-Verunreinigungen in die p-Region 50P implantiert werden. Die p-Verunreinigungen können Bor, Borfluorid, Indium oder dergleichen sein, die in der Region mit einer Konzentration von 1018 cm-3 oder weniger, wie etwa zwischen ungefähr 1016 cm-3 und ungefähr 1018 cm-3, implantiert sind. Nach der Implantierung kann der Fotolack entfernt werden, wie etwa durch einen akzeptablen Veraschungsprozess.
  • Nach den Implantierungen der n-Region 50N und der p-Region 50P kann ein Tempern durchgeführt werden, um den Implantierungsschaden zu reparieren und die p- und/oder n-Verunreinigungen zu aktivieren, die implantiert wurden. In einigen Ausführungsformen können die gezüchteten Materialien der epitaxialen Finnen in-situ während dem Züchten dotiert werden, was die Implantierungen überflüssig machen kann, wenngleich eine In-situ- und eine Implantationsdotierung zusammen verwendet werden können.
  • In 7 wird eine Dummy-Dielektrikumsschicht 60 auf den Finnen 52 gebildet. Die Dummy-Dielektrikumsschicht 60 kann zum Beispiel Siliziumoxid, Siliziumnitrid, eine Kombination davon, oder dergleichen sein und kann gemäß akzeptablen Techniken abgeschieden oder thermisch gezüchtet werden. Eine Dummy-Gate-Schicht 62 ist über der Dummy-Dielektrikumsschicht 60 gebildet und eine Maskenschicht 64 ist über der Dummy-Gate-Schicht 62 gebildet. Die Dummy-Gate-Schicht 62 kann über der Dummy-Dielektrikumsschicht 60 abgeschieden und dann planarisiert werden, wie etwa durch ein CMP. Die Maskenschicht 64 kann über der Dummy-Gate-Schicht 62 abgeschieden werden. Die Dummy-Gate-Schicht 62 kann ein leitfähiges oder nichtleitfähiges Material sein und kann aus einer Gruppe ausgewählt werden, die amorphes Silizium, polykristallines Silizium (Polysilizium), polykristallines Siliziumgermanium (Poly-SiGe), Metallnitride, Metallsilizide, Metalloxide und Metalle umfasst. Die Dummy-Gate-Schicht 62 kann durch physische Dampfabscheidung (PVD, physical vapor deposition), CVD, Sputterabscheidung oder sonstige Techniken zum Abscheiden des ausgewählten Materials abgeschieden werden. Die Dummy-Gate-Schicht 62 kann aus anderen Materialien mit einer hohen Ätzselektivität aus dem Ätzen von Isolationsregionen, z. B. der STI-Regionen 56 und/oder der Dummy-Dielektrikumsschicht 60, hergestellt sein. Die Maskenschicht 64 kann eine oder mehrere Schichten aus zum Beispiel Siliziumnitrid, Siliziumoxynitrid oder dergleichen aufweisen. In diesem Beispiel werden eine einzelne Dummy-Gate-Schicht 62 und eine einzelne Maskenschicht 64 über der n-Region 50N und der p-Region 50P gebildet. Es ist zu beachten, dass die Dummy-Dielektrikumsschicht 60 zu Veranschaulichungszwecken nur die Finnen 52 bedeckend gezeigt ist. In einigen Ausführungsformen kann die Dummy-Dielektrikumsschicht 60 derart abgeschieden werden, dass die Dummy-Dielektrikumsschicht 60 die STI-Regionen 56 bedeckt, wobei sie sich über die STI-Regionen und zwischen der Dummy-Gate-Schicht 62 und den STI-Regionen 56 erstreckt.
  • Die 8A bis 16B veranschaulichen verschiedene zusätzliche Schritte bei der Herstellung von Ausführungsformvorrichtungen. Die 8A bis 16B veranschaulichen Merkmale in jeder der n-Region 50N und der p-Region 50P. Zum Beispiel können die Strukturen, die in 8A bis 16B veranschaulicht sind, sowohl bei der n-Region 50N als auch der p-Region 50P angewendet werden. Unterschiede (falls vorhanden) bezüglich der Strukturen der n-Region 50N und der p-Region 50P sind in dem Text beschrieben, der jede FIG. begleitet.
  • In 8A und 8B kann die Maskenschicht 64 (siehe 7) unter Verwendung akzeptabler Photolithographie- und Ätztechniken zum Bilden von Masken 74 strukturiert werden. Die Struktur der Masken 74 kann dann auf die Dummy-Gate-Schicht 62 übertragen werden. In einigen Ausführungsformen (nicht veranschaulicht) kann die Struktur der Masken 74 auch durch eine akzeptable Ätztechnik zum Bilden von Dummy-Gates 72 auf die Dummy-Dielektrikumsschicht 60 übertragen werden. Die Dummy-Gates 72 bedecken jeweilige Kanalregionen 58 der Finnen 52. Die Struktur der Masken 74 kann verwendet werden, um jedes der Dummy-Gates 72 physisch von benachbarten Dummy-Gates zu trennen. Die Dummy-Gates 72 können auch eine Längsrichtung aufweisen, die im Wesentlichen senkrecht zu der Längsrichtung der jeweiligen epitaxialen Finnen 52 ist.
  • Ferner können in 8A und 8B Gate-Dichtungsabstandshalter 80 auf freigelegten Flächen der Dummy-Gates 72, der Masken 74 und/oder der Finnen 52 gebildet sein. Eine thermische Oxidation oder ein Abscheiden, gefolgt von einem anisotropen Ätzen, kann die Gate-Dichtungsabstandshalter 80 bilden. Die Gate-Dichtungsabstandshalter 80 können aus Siliziumoxid, Siliziumnitrid, Siliziumoxynitrid oder dergleichen gebildet sein.
  • Nach dem Bilden der Gate-Dichtungsabstandshalter 80 können Implantierungen für leicht dotierte Source/Drain-Regionen (LDD-Regionen) (nicht explizit veranschaulicht) durchgeführt werden. In den Ausführungsformen mit verschiedenen Vorrichtungstypen, die ähnlich wie die zuvor in 6 erläuterten Implantierungen sind, kann eine Maske, wie etwa ein Fotolack, über der n-Region 50N gebildet werden, während die p-Region 50P freigelegt wird, und können Verunreinigungen eines geeigneten Typs (z. B. p-Typ) in die freigelegten Finnen 52 in der p-Region 50P implantiert werden. Die Maske kann dann entfernt werden. Darauffolgend kann eine Maske, wie etwa ein Fotolack, über der p-Region 50P gebildet werden, während die n-Region 50N freigelegt wird, und können Verunreinigungen eines geeigneten Typs (z. B. n-Typ) in die freigelegten Finnen 52 in der n-Region 50N implantiert werden. Die Maske kann dann entfernt werden. Die n-Verunreinigungen können die beliebigen der zuvor erläuterten n-Verunreinigungen sein, und die p-Verunreinigungen können die beliebigen der zuvor erläuterten p-Verunreinigungen sein. Die leicht dotierten Source/Drain-Regionen können eine Verunreinigungskonzentration von ungefähr 1015 cm-3 bis ungefähr 1019 cm-3 aufweisen. Es kann ein Tempern verwendet werden, um den Implantierungsschaden zu reparieren und die implantierten Verunreinigungen zu aktivieren.
  • In 9A und 9B sind Gate-Abstandshalter 86 auf den Gate-Dichtungsabstandshaltern 80 entlang von Seitenwänden der Dummy-Gates 72 und der Masken 74 gebildet. Die Gate-Abstandshalter 86 können durch konformales Abscheiden eines Isoliermaterials und darauffolgendes anisotropes Ätzen des Isoliermaterials gebildet werden. Das Isoliermaterial der Gate-Abstandshalter 86 kann Siliziumoxid, Siliziumnitrid, Siliziumoxynitrid, Siliziumcarbonitrid, eine Kombination davon oder dergleichen sein.
  • Es ist zu beachten, dass die vorherige Offenbarung allgemein einen Prozess zum Bilden von Abstandshaltern und LDD-Regionen beschreibt. Es können andere Prozesse und Sequenzen verwendet werden. Zum Beispiel können weniger oder zusätzliche Abstandshalter verwendet werden, kann eine andere Sequenz von Schritten verwendet werden (z. B. werden die Gate-Dichtungsabstandshalter 80 möglicherweise nicht vor dem Bilden der Gate-Abstandshalter 86 geätzt, was zu „L-förmigen“ Gate-Dichtungsabstandshaltern führt, können Abstandshalter gebildet und entfernt werden und/oder dergleichen). Ferner können die n- und p-Vorrichtungen unter Verwendung unterschiedlicher Strukturen und Schritte gebildet werden. Zum Beispiel können LDD-Regionen für n-Vorrichtungen vor dem Bilden der Gate-Dichtungsabstandshalter 80 gebildet werden, während die LDD-Regionen für p-Vorrichtungen nach dem Bilden der Gate-Dichtungsabstandshalter 80 gebildet werden können.
  • In 10 bis 15 sind epitaxiale Source/Drain-Regionen 82 in den Finnen 52 gebildet. Die epitaxialen Source/Drain-Regionen 82 sind in den Finnen 52 gebildet, so dass jedes Dummy-Gate 72 zwischen jeweiligen benachbarten Paaren der epitaxialen Source/Drain-Regionen 82 angeordnet ist. In einigen Ausführungsformen können sich die epitaxialen Source/Drain-Regionen 82 in die Finnen 52 hinein erstrecken und auch durch diese hindurch verlaufen. In einigen Ausführungsformen werden die Gate-Abstandshalter 86 verwendet, um die epitaxialen Source/Drain-Regionen 82 von den Dummy-Gates 72 um eine geeignete seitliche Distanz zu trennen, so dass die epitaxialen Source/Drain-Regionen 82 nicht darauffolgend gebildete Gates der resultierenden FinFETs kurzschließen. Ein Material der epitaxialen Source/Drain-Regionen 82 kann ausgewählt werden, um eine Belastung in den jeweiligen Kanalregionen 58 auszuüben, wodurch die Leistung verbessert wird.
  • Die epitaxialen Source/Drain-Regionen 82 in der n-Region 50N können in Bezug auf die epitaxialen Source/Drain-Regionen 82 in der p-Region 50P getrennt gebildet und anders sein. Zum Beispiel veranschaulichen 10, 11, 12A, 13A, 14A und 15A Querschnittsansichten entlang der Linie B-B von 1 des Bildens der epitaxialen Source/Drain-Regionen 82 in der n-Region 50N. Die Schritte, die in 10 bis 15A beschrieben sind, können durchgeführt werden, während die p-Region 50P (nicht explizit veranschaulicht) maskiert wird. In 10 sind die Source/Drain-Regionen der Finnen 52 in der n-Region 50N strukturiert, um Aussparungen 20 in den Finnen 52 zu bilden. Zum Beispiel können die Aussparungen 20 in den Finnen 52 auf gegenüberliegenden Seiten der Dummy-Gates 72 (siehe z. B. 19B) gebildet werden, wie etwa zwischen benachbarten Dummy-Gates 72. Das Strukturieren der Aussparungen 20 kann zum Beispiel durch eine Kombination aus Photolithographie und Ätzen erzielt werden. In einigen Ausführungsformen können die Finnen 52 übergeätzt werden, so dass sich die Aussparungen 20 direkt unter den Gate-Abstandshaltern 86 erstrecken.
  • In 11 werden optionale epitaxiale Regionen 22 in den Aussparungen 20 gezüchtet. Die epitaxialen Regionen 22 können nur teilweise die Aussparungen 20 füllen. Zum Beispiel können die epitaxialen Regionen 22 gezüchtet werden, um Seiten und Unterseiten der Aussparungen 20 zu bedecken. Die epitaxialen Regionen 22 können durch einen beliebigen akzeptablen Prozess gezüchtet werden und können ein beliebiges akzeptables Material, wie es etwa für n-FinFETs geeignet ist, aufweisen. Wenn zum Beispiel die Finne 52 Silizium ist, können die epitaxialen Regionen 22 Silizium, Siliziumcarbid, Silziumphosphid oder dergleichen aufweisen. In einigen Ausführungsformen kann ein Material der epitaxialen Regionen 22 in der n-Region 50N ausgewählt werden, um eine Zugspannung auf den Kanalregionen 58 auszuüben. In einigen Ausführungsformen weisen die epitaxialen Regionen 22 eine Dicke T1 in einem Bereich von ungefähr 3 nm bis ungefähr 7 nm auf.
  • Die epitaxialen Regionen 22 und/oder die Finnen 52 können mit Dotiermitteln während der Epitaxie unter Verwendung eines In-situ-Dotierprozesses implantiert werden. Zum Beispiel können erste n-Verunreinigungen in die Abscheidungskammer fließen, während die epitaxialen Regionen 22 gezüchtet werden. Die ersten n-Verunreinigungen, die in den epitaxialen Regionen 22 implantiert werden, können Phosphor, Arsen, Kohlenstoff, Antimon oder dergleichen sein. Die epitaxialen Regionen 22 können eine Verunreinigungskonzentration in einem Bereich von ungefähr 5×1019 cm-3 bis ungefähr 2×1020 cm-3 aufweisen. In anderen Ausführungsformen können die epitaxialen Regionen 22 eine andere Verunreinigungskonzentration aufweisen. Die Verunreinigungskonzentration in den epitaxialen Regionen 22 kann durch die gesamten epitaxialen Regionen 22 hindurch konstant sein oder verändert sein. Zum Beispiel können die epitaxialen Regionen 22 eine Gradientenverunreinigungskonzentration aufweisen, die in einer Richtung von Seitenwänden der Finnen 52 weg, auf welchen die epitaxialen Regionen 22 gezüchtet werden, zunimmt.
  • In 12A kann der epitaxiale Züchtungsprozess weiterhin verbleibende Abschnitte der Aussparungen 20 mit den epitaxialen Regionen 24a und 24b füllen. Das Züchten der epitaxialen Regionen 24a und 24b kann in-situ (z. B. in einer selben Kammer) wie die epitaxialen Regionen 22 und unter Verwendung eines selben Prozesses wie die epitaxialen Regionen 22 durchgeführt werden. Ferner können die epitaxialen Regionen 24a und 24b ein selbes Material wie die epitaxialen Regionen 22 aufweisen, wie etwa Silizium, Siliziumcarbid, Siliziumphosphid oder dergleichen. In einigen Ausführungsformen kann ein Material der epitaxialen Regionen 24a und 24b in der n-Region 50N ausgewählt werden, um eine selbe Art von Belastung (z. B. Zugspannung) auf den Kanalregionen 58 wie die epitaxialen Regionen 22 auszuüben. In einigen Ausführungsformen weisen die epitaxialen Regionen 24a und 24b eine kombinierte Dicke T2 in einem Bereich von ungefähr 50 nm bis ungefähr 70 nm auf. Die Dicke T2 kann von einer obersten Fläche der epitaxialen Regionen 24b zu einer untersten Stelle der epitaxialen Regionen 24a gemessen werden.
  • Die epitaxialen Regionen 24a, die epitaxialen Regionen 24b und/oder die Finnen 52 können mit Dotiermitteln während der Epitaxie unter Verwendung eines In-Situ-Dotierprozesses implantiert werden. Zum Beispiel können zweite n-Verunreinigungen in die Abscheidungskammer fließen, während die epitaxialen Regionen 22 gezüchtet werden. Die zweiten n-Verunreinigungen, die in den epitaxialen Regionen 24a und 24b implantiert werden, können Phosphor, Arsen, Kohlenstoff, Antimon oder dergleichen sein. In einigen Ausführungsformen können die zweiten n-Verunreinigungen ein anderes Element als die ersten n-Verunreinigungen sein, die in den epitaxialen Regionen 22 implantiert werden. Zum Beispiel können in einer spezifischen Ausführungsform die epitaxialen Regionen 22 mit Arsen implantiert werden und können die epitaxialen Regionen 24a und 24b mit Phosphor implantiert werden. Es können andere Kombinationen von n-Verunreinigungen in anderen Ausführungsformen verwendet werden.
  • Ferner kann eine Dotiermittelkonzentration der zweiten n-Verunreinigungen in den epitaxialen Regionen 24a und 24b anders sein. Zum Beispiel kann eine Konzentration der zweiten n-Verunreinigungen in den epitaxialen Regionen 24b größer als die zweiten n-Verunreinigungen in den epitaxialen Regionen 24a sein. Dies kann zum Beispiel durch Verändern einer Strömungsrate und/oder einer Konzentration eines Dotiermittelgases, das während der Epitaxie in die Prozesskammer strömt, erzielt werden. In einigen Ausführungsformen weisen die epitaxialen Regionen 24a eine Verunreinigungskonzentration in einem Bereich von ungefähr 5×1020 cm-3 bis ungefähr 1021 cm-3 auf und weisen die epitaxialen Regionen 24b eine Verunreinigungskonzentration in einem Bereich von ungefähr 1021 cm-3 bis ungefähr 3×1021 cm-3 auf. In anderen Ausführungsformen können die epitaxialen Regionen 24a und/oder 24b andere Verunreinigungskonzentrationen aufweisen. Die Verunreinigungskonzentration in den epitaxialen Regionen 24a und/oder 24b kann durch die gesamten jeweiligen epitaxialen Regionen 24a/24b konstant sein oder verändert sein. Zum Beispiel können die epitaxialen Regionen 24a/24b jeweils eine Gradientenverunreinigungskonzentration aufweisen, die in einer Richtung zu einer oberen Fläche der Finnen 52 hin zunimmt.
  • Somit werden epitaxiale Source/Drain-Regionen 82 gebildet. Die epitaxialen Source/Drain-Regionen 82 weisen die epitaxialen Regionen 22, 24a und 24b auf. Die epitaxialen Regionen 22 weisen erste Verunreinigungen (z. B. Arsen oder dergleichen) auf und die epitaxialen Regionen 24a und 24b weisen zweite Verunreinigungen (z. B. Phosphor oder dergleichen) auf. Die epitaxialen Regionen 22 können Seiten und Unterseiten der epitaxialen Regionen 24a/24b beschichten. Alternativ können eine oder mehrere der epitaxialen Regionen 22, 24a oder 24b von den epitaxialen Source/Drain-Regionen 82 weggelassen werden.
  • Die epitaxialen Source/Drain-Regionen 82 können Flächen aufweisen, die von jeweiligen Flächen der Finnen 52 angehoben sind, und können Facetten aufweisen. Infolge der Epitaxieprozesse, die verwendet werden, um die epitaxialen Source/Drain-Regionen 82 zu bilden, weisen die oberen Flächen der epitaxialen Source/Drain-Regionen Facetten auf, welche sich seitlich nach außen über Seitenwände der Finnen 52 hinweg erstrecken. In einigen Ausführungsformen bewirken diese Facetten, dass benachbarte Source/Drain-Regionen 82 eines selben FinFET zusammengefügt werden, wie durch 12B veranschaulicht ist. In anderen Ausführungsformen bleiben benachbarte Source/Drain-Regionen 82 getrennt, nachdem der Epitaxieprozess abgeschlossen ist, wie durch 12C veranschaulicht ist. In den in 12B und 12C veranschaulichten Ausführungsformen sind Gate-Abstandshalter 86 gebildet, die einen Abschnitt der Seitenwände der Finnen 52 bedecken, die sich oberhalb der STI-Regionen 56 erstrecken, wodurch das epitaxiale Züchten blockiert wird. In einigen anderen Ausführungsformen kann die Abstandshalterätzung, die verwendet wird, um die Gate-Abstandshalter 86 zu bilden, angepasst werden, um das Abstandshaltermaterial zu entfernen, um zu ermöglichen, dass sich die epitaxial gezüchtete Region zu der Oberfläche der STI-Region 56 erstreckt.
  • Die 13A bis 14B veranschaulichen zusätzliche Implantierungsschritte, welche auf den epitaxialen Source/Drain-Regionen 82 gebildet werden, nachdem die epitaxialen Source/Drain-Regionen 82 in einigen Ausführungsformen vollständig gezüchtet sind. In 13A und 13B wird eine erste Implantierung 26 auf den epitaxialen Source/Drain-Regionen 82 durchgeführt. Die erste Implantierung 26 kann in-situ mit dem Bilden der epitaxialen Source/Drain-Regionen 82 durchgeführt werden oder kann ex-situ in Bezug auf das Bilden der epitaxialen Source/Drain-Regionen 82 durchgeführt werden.
  • In einigen Ausführungsformen implantiert die erste Implantierung 26 dritte n-Verunreinigungen in die epitaxialen Source/Drain-Regionen 82. Die dritten Verunreinigungen können derart ausgewählt werden, dass sie eine relativ geringe Bildungsenthalpie aufweisen, und können Arsen, Antimon, Kohlenstoff oder dergleichen sein. Wie nachstehend ausführlicher erläutert werden wird, werden die dritten Verunreinigungen aufgrund ihrer relativ geringen Bildungsenthalpie stärker an Lücken (V) in den epitaxialen Source/Drain-Regionen 82 angezogen und können die dritten Verunreinigungen inaktive Cluster mit den Lücken bilden. Zum Beispiel kann in Ausführungsformen, wo die dritten Verunreinigungen Arsen sind, As4V als ein relativ stabiler Komplex gebildet werden (z. B. deaktiviert werden, um einen inaktiven Cluster zu bilden). Dementsprechend helfen die dritten Verunreinigungen dabei, die Diffusion von vierten Verunreinigungen zu verringern, die darauffolgend in die epitaxialen Source/Drain-Regionen 82 implantiert werden. Zum Beispiel weisen Lücken in dem Siliziumgitter eine stärkere Anziehung bezüglich der dritten Verunreinigungen (z. B. Arsen) als bezüglich der vierten Verunreinigungen (z. B. Phosphor) auf. Dementsprechend kann die Diffusion der vierten Verunreinigung verlangsamt werden, wenn die Lücken durch Bilden von stabilen Komplexen mit der dritten Verunreinigung verbraucht werden. Folglich kann der Source/Drain-Kontaktwiderstand verringert werden. Ferner kann das Implantieren der dritten Verunreinigungen eine verbesserte Übergangsabruptheit und eine verringerte Diffusion im Vergleich zu einem Übergang, der durch Implantieren nur der vierten Verunreinigungen gebildet wird, der nachstehend beschrieben wird, bereitstellen. Die dritten Verunreinigungen, die in der ersten Implantierung 26 implantiert werden, können dieselben oder andere als die ersten Verunreinigungen in den epitaxialen Regionen 22 sein.
  • Die erste Implantierung 26 kann Arsen, Antimon, Kohlenstoff oder dergleichen als ein Dotiermittelgas verwenden. Es können auch andere Trägergase (z. B. Stickstoff, Argon, Helium oder dergleichen) vorhanden sein. Die erste Implantierung 26 kann mit einer Implantationsenergie in einem Bereich von ungefähr 2keV bis ungefähr 20keV, wie etwa ungefähr 4keV, durchgeführt werden. Eine Implantierungsdosis der ersten Implantierung 26 kann in einem Bereich von ungefähr 5×1014 cm-3 bis ungefähr 1022 cm-3 liegen. Ein Implantierungswinkel der ersten Implantierung 26 kann in einem Bereich von ungefähr 3° bis ungefähr 15° liegen, und ein Rotationswinkel der ersten Implantierung 26 kann in einem Bereich von 0° bis 360° liegen. Zum Beispiel kann sich der Implantierungswinkel auf einen Winkel, in welchem die dritten Verunreinigungen von oberhalb in die epitaxialen Source/Drain-Regionen 82 implantiert werden, bezüglich einer Hauptfläche des Substrats beziehen. Ferner kann sich ein Rotationswinkel auf die Rotation des Wafers 10 um die Prozesskammer während der ersten Implantierung 26 beziehen. Zum Beispiel ist unter Bezugnahme auf 13B eine Draufsicht einer Prozesskammer 200 veranschaulicht. Die erste Implantierung 26 kann in der Prozesskammer 200 durchgeführt werden. Die Prozesskammer 200 weist eine Platte 202 auf, welche den Wafer 10 während der ersten Implantierung 26 stützt. Die Platte kann ferner mit einem Motor verbunden sein, welcher den Wafer 10 gemäß einem Rotationswinkel der ersten Implantierung 26 dreht, wie durch den Pfeil 28 angegeben ist. Der Wafer 10 kann eine beliebige Anzahl an Malen gedreht werden. Zum Beispiel wird der Wafer 10 in einigen Ausführungsformen nicht während einer gesamten Dauer der ersten Implantierung 26 gedreht. In anderen Ausführungsformen wird der Wafer 10 zwei Mal um 90° gedreht. In noch anderen Ausführungsformen wird der Wafer 10 vier Mal um 45° gedreht. Der Rotationswinkel und die Anzahl an Malen, die der Wafer gedreht wird, kann ein Nachtemperimplantierungsprofil der abgeschlossenen Struktur beeinflussen (siehe z. B. 15A bis 17). Dementsprechend können durch Einstellen des Rotationswinkels und der Rotationszeiten während der ersten Implantierung 26 verschiedene Implantierungsprofile erzielt werden. Wenngleich 13B eine Prozesskammer 200 mit einer spezifischen Konfiguration veranschaulicht, die einen einzelnen Wafer 10 verarbeitet, sind auch andere Konfigurationen möglich und kann eine andere Anzahl an Wafern gleichzeitig in der Prozesskammer 200 verarbeitet werden.
  • In 14A und 14B wird als Nächstes eine zweite Implantierung 30 auf den epitaxialen Source/Drain-Regionen 82 durchgeführt. Die zweite Implantierung 30 kann in-situ oder ex-situ in Bezug auf die erste Implantierung 26 durchgeführt werden. In einigen Ausführungsformen werden keine Temperprozesse zwischen der ersten Implantierung 26 und der zweiten Implantierung 30 durchgeführt.
  • In einigen Ausführungsformen implantiert die zweite Implantierung 30 vierte Verunreinigungen in die epitaxialen Source/Drain-Regionen 82. Die vierten Verunreinigungen können derart ausgewählt werden, dass sie eine relativ hohe Bildungsenthalpie im Vergleich zu den dritten Verunreinigungen aufweisen, die in der ersten Implantierung 26 implantiert werden. Zum Beispiel können die vier Verunreinigungen Phosphor (z. B. Phosphordimer (P2)) oder dergleichen aufweisen. In einigen konkreten Ausführungsformen implantiert die erste Implantierung 26 Arsen und implantiert die zweite Implantierung 30 Phosphordimer. Aufgrund der relativ hohen Bildungsenthalpie der vierten Verunreinigungen im Vergleich zu den dritten Verunreinigungen werden die vierten Verunreinigungen weniger an Lücken (V) in den epitaxialen Source/Drain-Regionen 82 angezogen. Zum Beispiel können die dritten Verunreinigungen stabile Komplexe mit den Lücken bilden, wodurch die Deaktivierung (z. B. durch die Bildung von Komplexen der vierten Verunreinigungen und der Lücken) und die Diffusion der vierten Verunreinigungen verringert werden. Folglich kann der Kontaktwiderstand aufgrund einer höheren Konzentration der vierten Verunreinigungen in einem Kontaktbereich der epitaxialen Source/Drain-Regionen 82 (z. B. der oberen Abschnitte der epitaxialen Source/Drain-Regionen 82) verringert werden. Ferner kann das Aufnehmen von dritten Verunreinigungen eine verbesserte Übergangsabruptheit und eine verringerte Diffusion als ein Übergang, der durch Implantieren nur der vierten Verunreinigungen gebildet ist, bereitstellen.
  • Die zweite Implantierung 30 kann Phosphor (z. B. Phosphordimer (P2)) oder dergleichen als ein Dotiermittelgas verwenden. Es können auch andere Trägergase (z. B. Stickstoff, Argon, Helium oder dergleichen) vorhanden sein. Die zweite Implantierung 30 kann mit einer Implantationsenergie in einem Bereich von ungefähr 2keV bis ungefähr 20keV durchgeführt werden. Eine Implantierungsdosis der zweiten Implantierung 30 kann mindestens ungefähr 4×1015 cm-3 betragen, wie etwa in einem Bereich von ungefähr 1018 cm-3 bis ungefähr 1022 cm-3. Es ist beobachtet worden, dass durch Implantieren der vierten Verunreinigungen mit einer hohen Dosis (z. B. in dem vorherigen Bereich) der Source/Drain-Kontaktwiderstand durch Bereitstellen von erhöhten Dotiermitteln in einem Kontaktbereich der epitaxialen Source/Drain-Regionen 82 verringert werden kann. Ein Implantierungswinkel der zweiten Implantierung 30 kann in einem Bereich von ungefähr 30 bis ungefähr 15° liegen, und ein Rotationswinkel der zweiten Implantierung 30 kann in einem Bereich von 0° bis 360° liegen. Zum Beispiel kann sich der Implantierungswinkel auf einen Winkel, in welchem die vierten Verunreinigungen von oberhalb in die epitaxialen Source/Drain-Regionen 82 implantiert werden, bezüglich einer Hauptfläche des Substrats beziehen. Ferner kann sich ein Rotationswinkel auf die Rotation des Wafers 10 um die Prozesskammer während der zweiten Implantierung 30 beziehen. Zum Beispiel ist unter Bezugnahme auf 14B eine Draufsicht der Prozesskammer 200 veranschaulicht. Die zweite Implantierung 30 kann in derselben Prozesskammer 200 wie die erste Implantierung 26 durchgeführt werden. Alternativ kann die zweite Implantierung 30 in einer anderen Prozesskammer 200 durchgeführt werden. Der Wafer 10 wird auf der Platte 202 gemäß einem Rotationswinkel der zweiten Implantierung 30 gedreht, wie durch den Pfeil 32 angegeben ist. Der Wafer 10 kann eine beliebige Anzahl an Malen gedreht werden. Zum Beispiel wird in einigen Ausführungsformen der Wafer 10 nicht während einer gesamten Dauer der zweiten Implantierung 30 gedreht. In anderen Ausführungsformen wird der Wafer 10 zwei Mal um 90° während der zweiten Implantierung 30 gedreht. In noch anderen Ausführungsformen wird der Wafer 10 vier Mal um 45° während der zweiten Implantierung 30 gedreht. Der Rotationswinkel und die Anzahl an Malen, die der Wafer gedreht wird, kann ein Nachtemperimplantierungsprofil der abgeschlossenen Struktur beeinflussen (siehe z. B. 15A bis 17). Dementsprechend können durch Einstellen des Rotationswinkels und der Rotationszeiten während der ersten Implantierung 26 und/oder der zweiten Implantierung 30 verschiedene Implantierungsprofile erzielt werden. Wenngleich 14B eine Prozesskammer 200 mit einer spezifischen Konfiguration veranschaulicht, die einen einzelnen Wafer 10 verarbeitet, sind auch andere Konfigurationen möglich und kann eine andere Anzahl an Wafern gleichzeitig in der Prozesskammer 200 verarbeitet werden.
  • Darauffolgend kann ein Temperprozess durchgeführt werden, um die dritten Dotiermittel und die vierten Dotiermittel zu aktivieren. Zum Beispiel kann in einigen Ausführungsformen der Temperprozess ein Mikrosekundentempern (µSSA) gefolgt von einem Laserspitzentempern (LSA, laser spike anneal) umfassen. In einigen Ausführungsformen kann das Übergangsprofil der vierten Dotiermitteln (z. B. Phosphor) dasselbe nach dem Temperprozess (z. B. nach dem µSSA/LSA) wie vor dem Temperprozess sein. Dementsprechend kann die Implantierung eines Elements mit geringerer Bildungsenthalpie dabei helfen, die Diffusion während dem Temperprozess zu verringern. Das µSSA kann bei einer Temperatur in einem Bereich von ungefähr 1050°C bis ungefähr 1150°C durchgeführt werden und das LSA kann bei einer Temperatur in einem Bereich von ungefähr 1100°C bis ungefähr 1250°C durchgeführt werden. Es kann/können (ein) andere(r) Temperprozess(e) in anderen Ausführungsformen verwendet werden.
  • Die 15A, 15B und 15C veranschaulichen die resultierende Struktur nach dem Temperprozess gemäß einigen Ausführungsformen. 15A veranschaulicht die Struktur entlang der Linie B-B von 1; 15B veranschaulicht die Struktur entlang der Linie C-C von 1 für zusammengefügte epitaxiale Source/Drain-Regionen 82; und 15C veranschaulicht die Struktur entlang der Linie C-C von 1 für nicht zusammengefügte epitaxiale Source/Drain-Regionen 82. Wie veranschaulicht ist, sind die dotierten Regionen 34 und 36 auf einer Oberseite der epitaxialen Source/Drain-Regionen 82 und der Finnen 52 gebildet. Die dotierten Regionen 34 weisen die dritten Verunreinigungen auf, die die relativ geringe Bildungsenthalpie aufweisen, und die dotierten Regionen 36 weisen die vierten Verunreinigungen auf, die die relativ hohe Bildungsenthalpie aufweisen. In den Ausführungsformen der 15A, 15B und 15C können die Seiten und Unterseiten der dotierten Regionen 36 durch die dotierten Regionen 34 bedeckt werden. Zum Beispiel können die dotierten Regionen 34 die dotierten Regionen 36 von den Finnen 52 und den unteren Abschnitten der epitaxialen Source/Drain-Regionen 82 trennen. Ferner können die dotierten Regionen 34 und 36 weiter zusätzliche Verunreinigungen, wie etwa die erste und/oder die zweite Verunreinigung, die in den epitaxialen Source/Drain-Regionen 82 implantiert sind (z. B. in-situ in Bezug auf die epitaxialen Regionen 22, 24A und 24B implantiert sind), aufweisen. Die ursprünglichen Grenzen für die epitaxialen Regionen 22, 24A und 24B sind zur Bezugnahme doppelt veranschaulicht.
  • Die dotierten Regionen 34 stellen einen steileren Übergang zur verbesserten Kurzkanalsteuerung (z B. verbesserten DIBL mit einer Kanallänge, die geringer als z. B. 10 nm ist, und verringertem Leckagestrom) bereit. Zum Beispiel wurde bei experimentellen Daten der Abschaltstrom um mindestens 20 % in Ausführungsformtransistoren verringert, wo sowohl die dritten als auch die vierten Verunreinigungen im Vergleich zu Transistoren, wo nur die vierten Verunreinigungen implantiert wurden, implantiert wurden. Ferner verringert das Implantieren der dritten Verunreinigungen die Diffusion der vierten Verunreinigungen und kann eine Konzentration der vierten Verunreinigungen in den dotierten Regionen 36 erhöht werden. Folglich kann der Kontaktwiderstand verringert werden. Zum Beispiel kann bei experimentellen Daten der Quellwiderstand (RS) um mindestens 20 % durch das Implantieren von Verunreinigungen mit relativ geringer Bildungsenthalpie (z. B. die dritten Verunreinigungen in den dotierten Regionen 34) vor dem Implantieren der Verunreinigungen mit relativ hoher Bildungsenthalpie (z. B. die vierten Verunreinigungen in den dotierten Regionen 36) verringert werden. Zum Beispiel kann die zusätzliche As-Implantierung den RS um 20 % oder mehr im Vergleich zu einer Struktur ohne diese As-Implantierung verbessern.
  • Die dotierten Regionen 36 können die Regionen 36A, 36B und 36C aufweisen und eine Dotiermittelkonzentration der vierten Verunreinigungen in den Regionen 36A, 36B und 36C kann verschieden sein. Zum Beispiel kann eine Konzentration der vierten Verunreinigungen in den Regionen 36B höher als in den Regionen 36A sein und kann eine Konzentration der vierten Verunreinigungen in den Regionen 36C höher als in den Regionen 36B sein. Die Konzentration der vierten Verunreinigungen in jeder der Regionen 36A, 36B und 36C kann verändert oder konstant sein. Zum Beispiel kann die dotierte Region 36 eine Gradientenkonzentration der vierten Verunreinigungen aufweisen, die in einer Richtung zu einer oberen Fläche der epitaxialen Source/Drain-Regionen 82 hin zunimmt (wie durch den Pfeil 38 angegeben ist). Gleichermaßen kann die Konzentration der dritten Verunreinigungen in der Region 34 konstant oder verändert sein. Zum Beispiel kann die dotierte Region 34 eine Gradientenkonzentration der dritten Verunreinigungen aufweisen, die in der Richtung des Pfeils 38 zunimmt.
  • 15D veranschaulicht eine Grafik 250 der Verunreinigungskonzentration in der epitaxialen Source/Drain-Region 82 in einer Ausführungsformvorrichtung, wie etwa entlang einer mittleren Linie einer epitaxialen Source/Drain-Region 82. Die Linie 252 stellt eine Konzentration der vierten Verunreinigungen (z. B. Phosphordimer) dar, während die Linie 254 eine Konzentration der dritten Verunreinigungen (z. B. Arsen) darstellt. Wie veranschaulicht ist, kann eine Nachtemperkonzentration der vierten Verunreinigungen (z. B. Phosphordimer) größer als 1022 cm-3 in einem Kontaktbereich (z. B. den dotierten Regionen 36C) der epitaxialen Source/Drain-Regionen 82 sein. Es ist beobachtet worden, dass durch Bereitstellen einer dotierten Region mit dieser Konzentration der Source/Drain-Kontaktwiderstand vorteilhafterweise verringert wird. Es sind auch andere Verunreinigungskonzentrationsprofile in anderen Ausführungsformen möglich.
  • Wie zuvor erläutert wurde, kann ein Profil der dotierten Regionen 34 und 36 durch Verändern der Prozessparameter (z. B. des Rotationswinkels) der Implantationsprozesse 26 und 30 eingestellt werden. 15A veranschaulicht ein Profil, das erzielt wird, indem der Wafer 10 nicht um die Prozesskammer während dem ersten Implantationsprozess 26 und dem zweiten Implantationsprozess 30 gedreht wird. 16 veranschaulicht eine alternative Ausführungsform, wo der Wafer 10 zwei Mal um 90° während jedem des ersten Implantationsprozesses 26 und des zweiten Implantationsprozesses 30 gedreht wird. In 16 geben gleiche Bezugszeichen gleiche Elemente an, die unter Verwendung der gleichen Prozesse wie in 15A gebildet werden. Wie durch 16 veranschaulicht ist, können die dotierten Regionen 34 auf Seiten der dotierten Regionen 36 angeordnet werden und können sich die dotierten Regionen 34 weiter unter den Gate-Abstandshaltern 86/Dummy-Gates 72 erstrecken. Die dotierten Regionen 36 können sich weiter in die epitaxialen Source/Drain-Regionen 82 als die dotierten Regionen 34 erstrecken. 17 veranschaulicht eine alternative Ausführungsform, wo die erste Implantierung 26 das viermalige Drehen des Wafers 10 um 90° umfasst und die zweite Implantierung 30 nicht das Drehen des Wafers 10 umfasst. In 17 geben gleiche Bezugszeichen gleiche Elemente an, die unter Verwendung der gleichen Prozesse wie in 15A gebildet werden. Wie durch 17 veranschaulicht ist, können die dotierten Regionen 34 auf Seiten der dotierten Regionen 36 angeordnet werden und können sich die dotierten Regionen 34 weiter unter den Gate-Abstandshaltern 86/Dummy-Gates 72 erstrecken. Die dotierten Regionen 34 können sich gleichermaßen unter den Gate-Abstandshaltern 86/Dummy-Gates 72 erstrecken und die dotierten Regionen 36 können sich weiter in die epitaxialen Source/Drain-Regionen 82 als die dotierten Regionen 34 erstrecken. In jeder der Ausführungsformen der 16 und 17 weisen die dotierten Regionen 34 Regionen 34A und 34B auf und kann eine Verunreinigungskonzentration der dritten Verunreinigungen in der Region 34A größer als in der Region 34B sein. Die Verunreinigungskonzentration in jeder der Regionen 34A und/oder 34B kann konstant oder verändert sein. Es sind auch andere Konfigurationen der dotierten Regionen 34 und 36 möglich.
  • Die epitaxialen Source/Drain-Regionen 82 in der p-Region 50P können durch Maskieren der n-Region 50N und Ätzen der Source/Drain-Regionen der Finnen 52 in der p-Region 50P zum Bilden von Aussparungen in den Finnen 52 gebildet werden. Dann werden die epitaxialen Source/Drain-Regionen 82 in der p-Region 50P epitaxial in den Aussparungen gezüchtet. Die epitaxialen Source/Drain-Regionen 82 können ein beliebiges akzeptables Material, wie es etwa für p-FinFETs geeignet ist, aufweisen. Zum Beispiel können die epitaxialen Source/Drain-Regionen 82 in der p-Region 50P Materialien, die eine Druckverformung in der Kanalregion 58 ausüben, wie etwa Siliziumgermanium, bordotiertes Siliziumgermanium, Germanium, Germaniumzinn oder dergleichen, aufweisen, wenn die Finne 52 Silizium ist. Die epitaxialen Source/Drain-Regionen 82 in der p-Region 50P können Flächen aufweisen, die von jeweiligen Flächen der Finnen 52 angehoben sind, und können Facetten aufweisen.
  • In 18A und 18B ist ein erstes Zwischenschichtdielektrikum (ILD, interlayer dielectric) 88 über der Struktur abgeschieden, die in 10A und 10B veranschaulicht ist. Das erste ILD 88 kann aus einem dielektrischen Material gebildet sein und kann durch ein beliebiges geeignetes Verfahren, wie etwa CVD, plasmaverstärktes CVD (PECVD, plasmaenhanced CVD) oder FCVD, abgeschieden werden. Dielektrische Materialien können Phosphosilikatglas (PSG), Borsilikatglas (BSG), bordotiertes Phosphosilikatglas (BPSG), undotiertes Silikatglas (USG) oder dergleichen umfassen. Es können andere Isolationsmaterialien verwendet werden, die durch einen beliebigen akzeptablen Prozess gebildet sind. In einigen Ausführungsformen ist eine Kontaktätzstoppschicht (CESL, contact etch stop layer) 87 zwischen dem ersten ILD 88 und den epitaxialen Source/Drain-Regionen 82, den Masken 74 und den Gate-Abstandshaltern 86 angeordnet. Die CESL 87 kann ein dielektrisches Material, wie etwa Siliziumnitrid, Siliziumoxid, Siliziumoxynitrid oder dergleichen, aufweisen, das eine geringere Ätzrate als das Material des darüberliegenden ersten ILD 88 aufweist.
  • In 19A und 19B kann ein Planarisierungsprozess, wie etwa ein CMP, durchgeführt werden, um die obere Fläche des ersten ILD 88 mit den oberen Flächen der Dummy-Gates 72 oder der Masken 74 zu nivellieren. Der Planarisierungsprozess kann auch die Masken 74 auf den Dummy-Gates 72 und Abschnitte der Gate-Dichtungsabstandshalter 80 und der Gate-Abstandshalter 86 entlang von Seitenwänden der Masken 74 entfernen. Nach dem Planarisierungsprozess liegen die oberen Flächen der Dummy-Gates 72, der Gate-Dichtungsabstandshalter 80, der Gate-Abstandshalter 86 und des ersten ILD 88 auf einer Höhe. Dementsprechend werden die oberen Flächen der Dummy-Gates 72 durch das erste ILD 88 freigelegt. In einigen Ausführungsformen können die Masken 74 verbleiben, wobei in diesem Fall der Planarisierungsprozess die obere Fläche des ersten ILD 88 mit den oberen Flächen der Masken 74 nivelliert.
  • In 20A und 20B werden die Dummy-Gates 72 und die Masken 74, falls vorhanden, in (einem) Ätzschritt(en) entfernt, so dass Aussparungen 90 gebildet werden. Abschnitte der Dummy-Dielektrikumsschicht 60 in den Aussparungen 90 können auch entfernt werden. In einigen Ausführungsformen werden nur die Dummy-Gates 72 entfernt und verbleibt die Dummy-Dielektrikumsschicht 60 und wird durch die Aussparungen 90 freigelegt. In einigen Ausführungsformen wird die Dummy-Dielektrikumsschicht 60 von den Aussparungen 90 in einer ersten Region eines Dies (z. B. eine Kernlogikregion) entfernt und verbleibt in den Aussparungen 90 in einer zweiten Region des Dies (z. B. einer Eingangs-/Ausgangsregion). In einigen Ausführungsformen werden die Dummy-Gates 72 durch einen anisotropen Trockenätzprozess entfernt. Zum Beispiel kann der Ätzprozess einen Trockenätzprozess unter Verwendung von (einem) Reaktionsgas(en), das/die selektiv die Dummy-Gates 72 ätzt/ätzen, ohne ein Ätzen oder mit einem geringen Ätzen des ersten ILD 88 oder der Gate-Abstandshalter 86 umfassen. Jede Aussparung 90 legt eine Kanalregion 58 einer jeweiligen Finne 52 frei und/oder liegt über dieser. Jede Kanalregion 58 ist zwischen benachbarten Paaren der epitaxialen Source/Drain-Regionen 82 angeordnet. Während dem Entfernen kann die Dummy-Dielektrikumsschicht 60 als eine Ätzstoppschicht verwendet werden, wenn die Dummy-Gates 72 geätzt werden. Die Dummy-Dielektrikumsschicht 60 kann dann wahlweise nach dem Entfernen der Dummy-Gates 72 entfernt werden.
  • In 21A und 21B sind Gate-Dielektrikumsschichten 92 und Gate-Elektroden 94 für Ersatzgates gebildet. 14C veranschaulicht eine detaillierte Ansicht der Region 89 von 14B. Die Gate-Dielektrikumsschichten 92 weisen eine oder mehrere Schichten auf, die in den Aussparungen 90, wie etwa auf den oberen Flächen und den Seitenwänden der Finnen 52 und auf Seitenwänden der Gate-Dichtungsabstandshalter 8o/Gate-Abstandshalter 86, abgeschieden sind. Die Gate-Dielektrikumsschichten 92 können auch auf der oberen Fläche des ersten ILD 88 gebildet sein. In einigen Ausführungsformen weisen die Gate-Dielektrikumsschichten 92 eine oder mehrere Dielektrikumsschichten, wie etwa eine oder mehrere Schichten aus Siliziumoxid, Siliziumnitrid, Metalloxid, Metallsilikat oder dergleichen, auf. Zum Beispiel weisen in einigen Ausführungsformen die Gate-Dielektrikumsschichten 92 eine Grenzschicht aus Siliziumoxid auf, die durch thermische oder chemische Oxidation und aus einem darüberliegenden dielektrischen high-k-Material, wie etwa ein Metalloxid oder ein Silikat aus Hafnium, Aluminium, Zirkonium, Lanthan, Mangan, Barium, Titan, Blei und Kombinationen davon, gebildet ist. Die Gate-Dielektrikumsschichten 92 können eine Dielektrikumsschicht aufweisen, die einen k-Wert aufweist, der größer als ungefähr 7,0 ist. Die Bildungsverfahren der Gate-Dielektrikumsschichten 92 können Molekularstrahlabscheidung (MBD, molecular-beam deposition), ALD, PECVD und dergleichen umfassen. In einigen Ausführungsformen, wo Abschnitte des Dummy-Gate-Dielektrikums 60 in den Aussparungen 90 verbleiben, weisen die Gate-Dielektrikumsschichten 92 ein Material des Dummy-Gate-Dielektrikums 60 auf (z. B. SiO2).
  • Die Gate-Elektroden 94 werden jeweils über den Gate-Dielektrikumsschichten 92 abgeschieden und füllen die verbleibenden Abschnitte der Aussparungen 90. Die Gate-Elektroden 94 können ein metallhaltiges Material, wie etwa Titannitrid, Titanoxid, Tantalnitrid, Tantalcarbid, Kobalt, Ruthenium, Aluminium, Wolfram, Kombinationen davon oder Mehrfachschichten davon aufweisen. Zum Beispiel kann die Gate-Elektrode 94 eine beliebige Anzahl an Auskleidungsschichten 94A, eine beliebige Anzahl an Austrittsarbeitsabstimmungsschichten 94B und ein Füllmaterial 94C, wie durch 21C veranschaulicht, aufweisen, wenngleich eine Einzelschicht-Gate-Elektrode 94 in 21B veranschaulicht ist. Nach dem Füllen der Aussparungen 90 kann ein Planarisierungsprozess, wie etwa ein CMP, durchgeführt werden, um die überschüssigen Abschnitte der Gate-Dielektrikumsschichten 92 und das Material der Gate-Elektroden 94 zu entfernen, wobei sich die überschüssigen Abschnitte über der oberen Fläche des ILD 88 befinden. Die verbleibenden Abschnitte von Material der Gate-Elektroden 94 und die Gate-Dielektrikumsschichten 92 bilden somit Ersatzgates der resultierenden FinFETs. Die Gate-Elektroden 94 und die Gate-Dielektrikumsschichten 92 können gemeinsam als „Gate-Stapel“ bezeichnet werden. Das Gate und die Gate-Stapel können sich entlang von Seitenwänden einer Kanalregion 58 der Finnen 52 erstrecken.
  • Das Bilden der Gate-Dielektrikumsschichten 92 in der n-Region 50N und der p-Region 50P kann gleichzeitig erfolgen, so dass die Gate-Dielektrikumsschichten 92 in jeder Region aus denselben Materialien gebildet sind, und das Bilden der Gate-Elektroden 94 kann gleichzeitig erfolgen, so dass die Gate-Elektroden 94 in jeder Region aus denselben Materialien gebildet sind. In einigen Ausführungsformen können die Gate-Dielektrikumsschichten 92 in jeder Region durch unterschiedliche Prozesse gebildet werden, so dass die Gate-Dielektrikumsschichten 92 verschiedene Materialien sein können, und/oder können die Gate-Elektroden 94 in jeder Region durch unterschiedliche Prozesse gebildet werden, so dass die Gate-Elektroden 94 verschiedene Materialien sein können. Es können verschiedene Maskierungsschritte verwendet werden, um geeignete Regionen zu maskieren und freizulegen, wenn unterschiedliche Prozesse verwendet werden.
  • In 22A und 22B ist eine Gate-Maske 96 über dem Gate-Stapel (einschließlich einer Gate-Dielektrikumsschicht 92 und einer entsprechenden Gate-Elektrode 94) gebildet und kann die Gate-Maske zwischen gegenüberliegenden Abschnitten der Gate-Abstandshalter 86 angeordnet sein. In einigen Ausführungsformen umfasst das Bilden der Gate-Maske 96 das Aussparen des Gate-Stapels, so dass eine Aussparung direkt über dem Gate-Stapel und zwischen gegenüberliegenden Abschnitten der Gate-Abstandshalter 86 gebildet wird. Eine Gate-Maske 96, die eine oder mehrere Schichten aus dielektrischem Material, wie etwa Siliziumnitrid, Siliziumoxynitrid oder dergleichen, aufweist, wird in die Aussparung gefüllt, gefolgt von einem Planarisierungsprozess zum Entfernen von überschüssigen Abschnitten des dielektrischen Materials, die sich über das erste ILD 88 erstrecken.
  • Wie auch in 22A und 22B veranschaulicht ist, wird ein zweites ILD 108 über dem ersten ILD 88 abgeschieden. In einigen Ausführungsformen ist das zweite ILD 108 ein fließfähiger Film, der durch ein fließfähiges CVD-Verfahren gebildet wird. In einigen Ausführungsformen ist das zweite ILD 108 aus einem dielektrischen Material, wie etwa PSG, BSG, BPSG, USG oder dergleichen, gebildet und kann durch ein beliebiges geeignetes Verfahren, wie etwa CVD und PECVD, abgeschieden werden. Die darauffolgend gebildeten Gate-Kontakte 110 (16A und 16B) verlaufen durch das zweite ILD 108 und die Gate-Maske 96, um die obere Fläche der ausgesparten Gate-Elektrode 94 zu berühren.
  • In 23A und 23B sind die Gate-Kontakte 110 und die Source/Drain-Kontakte 112 durch das zweite ILD 108 und das erste ILD 88 gemäß einigen Ausführungsformen gebildet. Die Öffnungen für die Source/Drain-Kontakte 112 sind durch das erste und das zweite ILD 88 und 108 gebildet, und die Öffnungen für den Gate-Kontakt 110 sind durch das zweite ILD 108 und die Gate-Maske 96 gebildet. Die Öffnungen können unter Verwendung akzeptabler Photolithographie- und Ätztechniken gebildet werden. Eine Auskleidung (nicht gezeigt), wie etwa eine Diffusionsbarriereschicht, eine Adhäsionsschicht oder dergleichen, und ein leitfähiges Material werden in den Öffnungen gebildet. Die Auskleidung kann Titan, Titannitrid, Tantal, Tantalnitrid oder dergleichen aufweisen. Das leitfähige Material kann Kupfer, eine Kupferlegierung, Silber, Gold, Wolfram, Kobalt, Aluminium, Nickel oder dergleichen sein. Es kann ein Planarisierungsprozess, wie etwa ein CMP, durchgeführt werden, um überschüssiges Material von einer Fläche des ILD 108 zu entfernen. Der verbleibende Auskleidung und das leitfähige Material bilden die Source/Drain-Kontakte 112 und die Gate-Kontakte 110 in den Öffnungen. Es kann ein Temperprozess durchgeführt werden, um ein Silizid an der Grenzfläche zwischen den epitaxialen Source/Drain-Regionen 82 und den Source/Drain-Kontakten 112 zu bilden. Die Source/Drain-Kontakte 112 sind physisch und elektrisch mit den epitaxialen Source/Drain-Regionen 82 gekoppelt, und die Gate-Kontakte 110 sind physisch und elektrisch mit den Gate-Elektroden 106 gekoppelt. Infolge des ersten Implantationsprozesses 26 und des zweiten Implantationsprozesses 30 kann eine Konzentration der vierten Verunreinigungen (z. B. Phosphordimer oder dergleichen) in einem Bereich erhöht werden, wo die Source/Drain-Kontakte 112 mit den epitaxialen Source/Drain-Regionen 82 verbunden sind. Folglich kann ein Kontaktwiderstand der Source/Drain-Kontakte 112 vorteilhafterweise verringert werden. Die Source/Drain-Kontakte 112 und die Gate-Kontakte 110 können in verschiedenen Prozessen gebildet werden oder können in demselben Prozess gebildet werden. Wenngleich sie derart gezeigt sind, dass sie in denselben Querschnitten gebildet sind, sei darauf hingewiesen, dass jeder der Source/Drain-Kontakte 112 und Gate-Kontakte 110 in verschiedenen Querschnitten gebildet sein kann, was ein Kurzschließen der Kontakte verhindern kann.
  • Die offenbarten FinFET-Ausführungsformen könnten auch bei Nanostrukturvorrichtungen, wie etwa Nanostruktur-Feldeffekttransistoren (NSFETs) (z. B. Nanoschicht, Nanodraht, Gate-all-around oder dergleichen), angewendet werden. In einer NSFET-Ausführungsform werden die Finnen durch Nanostrukturen ersetzt, die durch Strukturieren eines Stapels von sich abwechselnden Schichten von Kanalschichten und Opferschichten gebildet werden. Dummy-Gate-Stapel und Source/Drain-Regionen werden auf eine ähnliche Art wie die zuvor beschriebenen Ausführungsformen gebildet. Nachdem die Dummy-Gate-Stapel entfernt sind, können die Opferschichten teilweise oder vollständig in den Kanalregionen entfernt werden. Die Ersatzgatestrukturen werden auf eine ähnliche Art wie die zuvor beschriebenen Ausführungsformen gebildet, die Ersatzgatestrukturen können teilweise oder vollständig Öffnungen füllen, die durch Entfernen der Opferschichten zurückgelassen wurden, und die Ersatzgatestrukturen können teilweise oder vollständig die Kanalschichten in den Kanalregionen der NSFET-Vorrichtungen umgeben. Die ILDs und die Kontakte mit den Ersatzgatestrukturen und den Source/Drain-Regionen können auf eine ähnliche Art wie die zuvor beschriebenen Ausführungsformen gebildet werden. Eine Nanostrukturvorrichtung kann wie in der US-Patentanmeldung mit Veröffentlichungsnr. 2016/0365414 offenbart, welche durch Bezugnahme in diese Anmeldung aufgenommen ist, gebildet werden.
  • Verschiedene Ausführungsformen umfassen das Implantieren von zwei verschiedenen Arten von Dotiermitteln in eine Source/Drain-Region für eine verbesserte Übergangsabruptheit (z. B. für einen verringerten Leckagestrom) und für einen verbesserten Source/Drain-Kontaktwiderstand. In einem Ausführungsformverfahren werden erste Dotiermittel in eine Source/Drain-Region gefolgt von einer Implantierung von zweiten Dotiermitteln implantiert. Die ersten Dotiermittel können eine geringere Bildungsenthalpie als die zweiten Dotiermittel aufweisen. Zum Beispiel können die ersten Dotiermittel Arsen, Kohlenstoff, Antimon oder dergleichen aufweisen und können die zweiten Dotiermittel Phosphor oder dergleichen aufweisen. In konkreten Ausführungsformen wird das Arsen in die Source/Drain-Regionen gefolgt von einer Phosphordimerimplantation (P2-Implantation) implantiert. Infolge ihrer geringeren Bildungsenthalpie werden die ersten Dotiermittel stärker an Lücken in der Source/Drain-Region angezogen und bilden stabilere Bindungen mit diesen. Zum Beispiel können die ersten Dotiermittel verwendet werden, um die Diffusion der zweiten Dotiermittel zu verringern und die Bindung der zweiten Dotiermittel mit den Lücken zu verringern. Durch Verringern der Diffusion des zweiten Dotiermittels kann eine höhere Konzentration des zweiten Dotiermittels in einem Kontaktbereich der Source/Drain-Region erzielt werden, wodurch der Source/Drain-Kontaktwiderstand verringert wird. Ferner erlaubt die Verwendung von zwei verschiedenen Elementen als Dotiermittel einen Übergang mit verbesserter Abruptheit und geringerer Diffusion, wodurch eine verbesserte Kurzkanalsteuerung (z. B. zum Angehen der Auswirkungen von draininduzierter Barrieresenkung (DIBL) bei fortschrittlichen Prozessknoten), eine verringerte Leckage und eine verbesserte Vorrichtungsleistung bereitgestellt wird. Verschiedene Ausführungsformen können einen oder mehrere der folgenden nichteinschränkenden Vorteile bieten: verbesserte Übergangsabruptheit, verringerte Diffusion der zweiten Dotiermittel und verringerter Source/Drain-Kontaktwiderstand.
  • Gemäß einigen Ausführungsformen umfasst ein Verfahren das Bilden einer Source/Drain-Region in einer Halbleiterfinne; nach dem Bilden der Source/Drain-Region, das Implantieren von ersten Verunreinigungen in die Source/Drain-Region; nach dem Implantieren der ersten Verunreinigungen, das Implantieren von zweiten Verunreinigungen in die Source/Drain-Region, wobei die ersten Verunreinigungen eine geringere Bildungsenthalpie als die zweiten Verunreinigungen aufweisen; und nach dem Implantieren der zweiten Verunreinigungen, das Tempern der Source/Drain-Region. In einigen Ausführungsformen weisen die ersten Verunreinigungen Arsen, Antimon oder Kohlenstoff auf. In einigen Ausführungsformen weisen die zweiten Verunreinigungen Phosphor auf. In einigen Ausführungsformen umfasst das Implantieren der zweiten Verunreinigungen in die Source/Drain-Region das Implantieren von Phosphordimer in die Source/Drain-Region. In einigen Ausführungsformen umfasst das Bilden der Source/Drain-Region Folgendes: Ätzen einer Aussparung in der Halbleiterfinne; epitaxiales Züchten einer ersten Epitaxieregion in der Aussparung; In-situ-Dotieren der ersten Epitaxieregion mit dritten Verunreinigungen während dem epitaxialen Züchten der ersten Epitaxieregion; epitaxiales Züchten einer zweiten Epitaxieregion in der Aussparung und über der ersten Epitaxieregion; und In-situ-Dotieren der zweiten Epitaxieregion mit vierten Verunreinigungen während dem epitaxialen Züchten der zweiten Epitaxieregion, wobei die dritten Verunreinigungen ein anderes Element als die vierten Verunreinigungen sind. In einigen Ausführungsformen sind die dritten Verunreinigungen ein selbes Element wie die ersten Verunreinigungen. In einigen Ausführungsformen umfasst das Tempern der Source/Drain-Region Folgendes: Durchführen eines Mikrosekundentemperns (µSSA) auf der Source/Drain-Region; und nach dem Durchführen des µSSA, Durchführen eines Laserspitzentemperns (LSA) auf der Source/Drain-Region.
  • Gemäß einigen Ausführungsformen umfasst ein Verfahren das Ätzen einer Aussparung in einer Halbleiterfinne; das epitaxiale Züchten einer Source/Drain-Region in der Aussparung; nach dem epitaxialen Züchten der Source/Drain-Region, das Implantieren der Source/Drain-Region mit Arsen; nach dem Implantieren der Source/Drain-Region mit Arsen, das Implantieren der Source/Drain-Region mit Phosphordimer; und nach dem Implantieren der Source/Drain-Region mit Phosphordimer, das Aktivieren des Arsens und des Phosphordimers mit einem Temperprozess. In einigen Ausführungsformen umfasst das Implantieren der Source/Drain-Region mit Phosphordimer das Verwenden einer Implantierungsdosis in einem Bereich von 1018 cm-3 bis 1022 cm-3. In einigen Ausführungsformen wird kein Temperprozess zwischen dem Implantieren der Source/Drain-Region mit Arsen und dem Implantieren der Source/Drain-Region mit Phosphordimer durchgeführt. In einigen Ausführungsformen umfasst das Implantieren der Source/Drain-Region mit Arsen das zweimalige Drehen um 90° eines Wafers, der die Halbleiterfinne aufweist. In einigen Ausführungsformen umfasst das Implantieren der Source/Drain-Region mit Arsen das viermalige Drehen um 45° eines Wafers, der die Halbleiterfinne aufweist. In einigen Ausführungsformen umfasst das Implantieren der Source/Drain-Region mit Arsen das Nichtdrehen eines Wafers, der den Halbleiter aufweist, während einer gesamten Dauer des Implantierens der Source/Drain-Region mit Arsen.
  • Gemäß einigen Ausführungsformen weist eine Vorrichtung ein Halbleitersubstrat; einen Gate-Stapel an einer oberen Fläche des Halbleitersubstrats; eine Source/Drain-Region benachbart zu dem Gate-Stapel, wobei die Source/Drain-Region eine erste Epitaxieregion aufweist, die erste Verunreinigungen aufweist; eine erste dotierte Region, die zweite Verunreinigungen in der ersten Epitaxieregion aufweist; und eine zweite dotierte Region, die dritte Verunreinigungen in der ersten Epitaxieregion aufweist, wobei die zweiten Verunreinigungen eine geringere Bildungsenthalpie als die dritten Verunreinigungen aufweisen, wobei die erste dotierte Region Seiten der zweiten dotierten Region umgibt, auf. In einigen Ausführungsformen weist die Source/Drain-Region ferner eine zweite Epitaxieregion auf, die die erste Epitaxieregion umgibt, wobei die zweite Epitaxieregion vierte Verunreinigungen aufweist, und wobei die vierten Verunreinigungen ein anderes Element als die ersten Verunreinigungen sind. In einigen Ausführungsformen erstreckt sich die zweite dotierte Region niedriger als die erste dotierte Region. In einigen Ausführungsformen bedeckt die erste dotierte Region eine Unterseite der zweiten dotierten Region. In einigen Ausführungsformen sind die zweiten Verunreinigungen Arsen und weisen die dritten Verunreinigungen Phosphor auf. In einigen Ausführungsformen nimmt eine Konzentration der dritten Verunreinigungen in einer Richtung zu einer oberen Fläche der Source/Drain-Region hin zu. In einigen Ausführungsformen weist die Vorrichtung ferner einen Source/Drain-Kontakt auf, der sich in die zweite dotierte Region hinein erstreckt, wobei eine Konzentration der dritten Verunreinigungen an dem Source/Drain-Kontakt mindestens 1023 cm-3 beträgt.
  • Das Vorherige erläutert Merkmale verschiedener Ausführungsformen, so dass ein Fachmann die Aspekte der vorliegenden Offenbarung besser verstehen kann. Ein Fachmann sollte erkennen, dass er die vorliegende Offenbarung leicht als Grundlage zum Gestalten oder Abändern anderer Prozesse und Strukturen zum Erreichen derselben Zwecke und/oder Erzielen derselben Vorteile der hierin vorgestellten Ausführungsformen verwenden kann. Ein Fachmann sollte auch realisieren, dass sich solche äquivalenten Konstruktionen nicht von dem Wesen und Umfang der vorliegenden Offenbarung entfernen und er verschiedene Änderungen, Ersetzungen und Abänderungen hierin vornehmen kann, ohne sich von dem Wesen und Umfang der vorliegenden Offenbarung zu entfernen.

Claims (20)

  1. Verfahren umfassend: Bilden einer Source/Drain-Region in einer Halbleiterfinne; nach dem Bilden der Source/Drain-Region, Implantieren von ersten Verunreinigungen in die Source/Drain-Region; nach dem Implantieren der ersten Verunreinigungen, Implantieren von zweiten Verunreinigungen in die Source/Drain-Region, wobei die ersten Verunreinigungen eine geringere Bildungsenthalpie als die zweiten Verunreinigungen aufweisen; und nach dem Implantieren der zweiten Verunreinigungen, Tempern der Source/Drain-Region.
  2. Verfahren nach Anspruch 1, wobei die ersten Verunreinigungen Arsen, Antimon oder Kohlenstoff enthalten.
  3. Verfahren nach Anspruch 1 oder 2, wobei die zweiten Verunreinigungen Phosphor enthalten.
  4. Verfahren nach Anspruch 3, wobei das Implantieren der zweiten Verunreinigungen in die Source/Drain-Region das Implantieren von Phosphordimer in die Source/Drain-Region umfasst.
  5. Verfahren nach einem der vorherigen Ansprüche, wobei das Bilden der Source/Drain-Region Folgendes umfasst: Ätzen einer Aussparung in die Halbleiterfinne; epitaxiales Züchten einer ersten Epitaxieregion in der Aussparung; In-situ-Dotieren der ersten Epitaxieregion mit dritten Verunreinigungen während des epitaxialen Züchtens der ersten Epitaxieregion; epitaxiales Züchten einer zweiten Epitaxieregion in der Aussparung und über der ersten Epitaxieregion; und In-situ-Dotieren der zweiten Epitaxieregion mit vierten Verunreinigungen während des epitaxialen Züchtens der zweiten Epitaxieregion, wobei die dritten Verunreinigungen ein anderes Element als die vierten Verunreinigungen sind.
  6. Verfahren nach Anspruch 5, wobei die dritten Verunreinigungen ein gleiches Element wie die ersten Verunreinigungen sind.
  7. Verfahren nach einem der vorherigen Ansprüche, wobei das Tempern der Source/Drain-Region Folgendes umfasst: Durchführen eines Mikrosekunden-Temperns, µSSA, an der Source/Drain-Region; und nach dem Durchführen des µSSA, Durchführen eines Laserspitzentemperns, LSA, an der Source/Drain-Region.
  8. Verfahren umfassend: Ätzen einer Aussparung in eine Halbleiterfinne; epitaxiales Züchten einer Source/Drain-Region in der Aussparung; nach dem epitaxialen Züchten der Source/Drain-Region, Implantieren der Source/Drain-Region mit Arsen; nach dem Implantieren der Source/Drain-Region mit Arsen, Implantieren der Source/Drain-Region mit Phosphordimer; und nach dem Implantieren der Source/Drain-Region mit Phosphordimer, Aktivieren des Arsens und des Phosphordimers durch einen Temperprozess.
  9. Verfahren nach Anspruch 8, wobei das Implantieren der Source/Drain-Region mit Phosphordimer das Verwenden einer Implantierungsdosis in einem Bereich von 1018 cm-3 bis 1022 cm-3 umfasst.
  10. Verfahren nach Anspruch 8 oder 9, wobei kein Temperprozess zwischen dem Implantieren der Source/Drain-Region mit Arsen und dem Implantieren der Source/Drain-Region mit Phosphordimer durchgeführt wird.
  11. Verfahren nach einem der Ansprüche 8 bis 10, wobei das Implantieren der Source/Drain-Region mit Arsen das zweimalige Drehen um 90° eines Wafers umfasst, der die Halbleiterfinne aufweist.
  12. Verfahren nach einem der Ansprüche 8 bis 10, wobei das Implantieren der Source/Drain-Region mit Arsen das viermalige Drehen um 45° eines Wafers umfasst, der die Halbleiterfinne aufweist.
  13. Verfahren nach einem der Ansprüche 8 bis 12, wobei das Implantieren der Source/Drain-Region mit Arsen das Nichtdrehen eines Wafers, der den Halbleiter aufweist, während einer gesamten Dauer des Implantierens der Source/Drain-Region mit Arsen umfasst.
  14. Vorrichtung aufweisend: ein Halbleitersubstrat; einen Gate-Stapel an einer oberen Oberfläche des Halbleitersubstrats; eine Source/Drain-Region angrenzend an den Gate-Stapel, wobei die Source/Drain-Region eine erste Epitaxieregion aufweist, die erste Verunreinigungen aufweist; eine erste dotierte Region, die zweite Verunreinigungen in der ersten Epitaxieregion aufweist; und eine zweite dotierte Region, die dritte Verunreinigungen in der ersten Epitaxieregion aufweist, wobei die zweiten Verunreinigungen eine geringere Bildungsenthalpie aufweisen als die dritten Verunreinigungen, wobei die erste dotierte Region Seiten der zweiten dotierten Region umgibt.
  15. Vorrichtung nach Anspruch 14, wobei die Source/Drain-Region ferner eine zweite Epitaxieregion aufweist, die die erste Epitaxieregion umgibt, wobei die zweite Epitaxieregion vierte Verunreinigungen aufweist, und wobei die vierten Verunreinigungen ein anderes Element als die ersten Verunreinigungen sind.
  16. Vorrichtung nach Anspruch 14 oder 15, wobei sich die zweite dotierte Region tiefer als die erste dotierte Region erstreckt.
  17. Vorrichtung nach einem der Ansprüche 14 bis 16, wobei die erste dotierte Region eine Unterseite der zweiten dotierten Region bedeckt.
  18. Vorrichtung nach einem der Ansprüche 14 bis 17, wobei die zweiten Verunreinigungen Arsen sind und die dritten Verunreinigungen Phosphor aufweisen.
  19. Vorrichtung nach einem der Ansprüche 14 bis 18, wobei eine Konzentration der dritten Verunreinigungen in einer Richtung zu einer oberen Oberfläche der Source/Drain-Region hin zunimmt.
  20. Vorrichtung nach einem der Ansprüche 14 bis 19, die ferner einen Source/Drain-Kontakt aufweist, der sich in die zweite dotierte Region erstreckt, wobei eine Konzentration der dritten Verunreinigungen an dem Source/Drain-Kontakt mindestens 1023 cm-3 beträgt.
DE102020115554.9A 2020-05-29 2020-06-11 Doppeldotiermittel-source/drain-regionen und deren herstellungsverfahren Pending DE102020115554A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/887,154 US11935793B2 (en) 2020-05-29 2020-05-29 Dual dopant source/drain regions and methods of forming same
US16/887,154 2020-05-29

Publications (1)

Publication Number Publication Date
DE102020115554A1 true DE102020115554A1 (de) 2021-12-02

Family

ID=77227757

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102020115554.9A Pending DE102020115554A1 (de) 2020-05-29 2020-06-11 Doppeldotiermittel-source/drain-regionen und deren herstellungsverfahren

Country Status (5)

Country Link
US (2) US11935793B2 (de)
KR (2) KR20210148790A (de)
CN (1) CN113270370A (de)
DE (1) DE102020115554A1 (de)
TW (1) TWI780723B (de)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11935793B2 (en) * 2020-05-29 2024-03-19 Taiwan Semiconductor Manufacturing Co., Ltd. Dual dopant source/drain regions and methods of forming same
KR20220092689A (ko) * 2020-12-24 2022-07-04 삼성전자주식회사 반도체 장치 및 제조방법

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20180108654A1 (en) 2016-10-14 2018-04-19 GlobalFoundries, Inc. Finfet device with low resistance fins
US20180337234A1 (en) 2017-05-19 2018-11-22 Semiconductor Manufacturing International (Shanghai) Corporation Semiconductor device and manufacturing method therefor
US20190006363A1 (en) 2015-09-18 2019-01-03 Taiwan Semiconductor Manufacturing Co., Ltd. Enhanced channel strain to reduce contact resistance in nmos fet devices

Family Cites Families (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080023752A1 (en) * 2006-07-28 2008-01-31 International Business Machines Corporation BORON DOPED SiGe HALO FOR NFET TO CONTROL SHORT CHANNEL EFFECT
US8039375B2 (en) * 2007-05-21 2011-10-18 Taiwan Semiconductor Manufacturing Company, Ltd. Shallow junction formation and high dopant activation rate of MOS devices
US9245805B2 (en) 2009-09-24 2016-01-26 Taiwan Semiconductor Manufacturing Company, Ltd. Germanium FinFETs with metal gates and stressors
US8598003B2 (en) * 2009-12-21 2013-12-03 Intel Corporation Semiconductor device having doped epitaxial region and its methods of fabrication
US9263339B2 (en) * 2010-05-20 2016-02-16 Taiwan Semiconductor Manufacturing Company, Ltd. Selective etching in the formation of epitaxy regions in MOS devices
KR101811796B1 (ko) * 2010-10-06 2018-01-25 삼성전자주식회사 급경사 접합 프로파일을 갖는 소스/드레인 영역들을 구비하는 반도체 소자 및 그 제조방법
US8962400B2 (en) 2011-07-07 2015-02-24 Taiwan Semiconductor Manufacturing Company, Ltd. In-situ doping of arsenic for source and drain epitaxy
US8609518B2 (en) * 2011-07-22 2013-12-17 Taiwan Semiconductor Manufacturing Company, Ltd. Re-growing source/drain regions from un-relaxed silicon layer
US8647953B2 (en) * 2011-11-17 2014-02-11 United Microelectronics Corp. Method for fabricating first and second epitaxial cap layers
US9236267B2 (en) 2012-02-09 2016-01-12 Taiwan Semiconductor Manufacturing Company, Ltd. Cut-mask patterning process for fin-like field effect transistor (FinFET) device
US9159824B2 (en) 2013-02-27 2015-10-13 Taiwan Semiconductor Manufacturing Company, Ltd. FinFETs with strained well regions
US9093514B2 (en) 2013-03-06 2015-07-28 Taiwan Semiconductor Manufacturing Co., Ltd. Strained and uniform doping technique for FINFETs
US9136106B2 (en) 2013-12-19 2015-09-15 Taiwan Semiconductor Manufacturing Company, Ltd. Method for integrated circuit patterning
US10090392B2 (en) * 2014-01-17 2018-10-02 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor device and manufacturing method thereof
US10084063B2 (en) * 2014-06-23 2018-09-25 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor device and manufacturing method thereof
US9608116B2 (en) 2014-06-27 2017-03-28 Taiwan Semiconductor Manufacturing Company, Ltd. FINFETs with wrap-around silicide and method forming the same
WO2016036512A1 (en) * 2014-09-01 2016-03-10 Entegris, Inc. Phosphorus or arsenic ion implantation utilizing enhanced source techniques
US9406752B2 (en) * 2014-12-29 2016-08-02 Globalfoundries Inc. FinFET conformal junction and high EPI surface dopant concentration method and device
US9418897B1 (en) 2015-06-15 2016-08-16 Taiwan Semiconductor Manufacturing Company, Ltd. Wrap around silicide for FinFETs
US10164096B2 (en) * 2015-08-21 2018-12-25 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and manufacturing method thereof
CN106571359B (zh) 2015-10-10 2019-08-27 中芯国际集成电路制造(北京)有限公司 静电放电保护结构及其形成方法
US9520482B1 (en) 2015-11-13 2016-12-13 Taiwan Semiconductor Manufacturing Company, Ltd. Method of cutting metal gate
US10304957B2 (en) 2016-09-13 2019-05-28 Qualcomm Incorporated FinFET with reduced series total resistance
US9812363B1 (en) 2016-11-29 2017-11-07 Taiwan Semiconductor Manufacturing Company, Ltd. FinFET device and method of forming same
US10115728B1 (en) * 2017-04-27 2018-10-30 International Business Machines Corporation Laser spike annealing for solid phase epitaxy and low contact resistance in an SRAM with a shared PFET and NFET trench
US10461155B2 (en) * 2017-11-14 2019-10-29 Globalfoundries Inc. Epitaxial region for embedded source/drain region having uniform thickness
US10658510B2 (en) * 2018-06-27 2020-05-19 Taiwan Semiconductor Manufacturing Company, Ltd. Source/drain structure
US11309404B2 (en) 2018-07-05 2022-04-19 Applied Materials, Inc. Integrated CMOS source drain formation with advanced control
US10720530B2 (en) 2018-09-27 2020-07-21 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and methods of forming same
US11195951B2 (en) * 2018-11-27 2021-12-07 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device with self-aligned wavy contact profile and method of forming the same
US11955482B2 (en) * 2020-05-18 2024-04-09 Intel Corporation Source or drain structures with high phosphorous dopant concentration
US11935793B2 (en) * 2020-05-29 2024-03-19 Taiwan Semiconductor Manufacturing Co., Ltd. Dual dopant source/drain regions and methods of forming same
US11404561B2 (en) * 2020-08-03 2022-08-02 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and manufacturing method thereof
US20230238381A1 (en) * 2022-01-27 2023-07-27 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor structure and method of forming the same

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20190006363A1 (en) 2015-09-18 2019-01-03 Taiwan Semiconductor Manufacturing Co., Ltd. Enhanced channel strain to reduce contact resistance in nmos fet devices
US20180108654A1 (en) 2016-10-14 2018-04-19 GlobalFoundries, Inc. Finfet device with low resistance fins
US20180337234A1 (en) 2017-05-19 2018-11-22 Semiconductor Manufacturing International (Shanghai) Corporation Semiconductor device and manufacturing method therefor

Also Published As

Publication number Publication date
KR20240021202A (ko) 2024-02-16
TWI780723B (zh) 2022-10-11
TW202145313A (zh) 2021-12-01
US11935793B2 (en) 2024-03-19
US20210375687A1 (en) 2021-12-02
US20220359301A1 (en) 2022-11-10
CN113270370A (zh) 2021-08-17
KR20210148790A (ko) 2021-12-08

Similar Documents

Publication Publication Date Title
DE102020107101B3 (de) Verfahren zur Herstellung einer Halbleitervorrichtung
DE102017127554B3 (de) Halbleiterfabrikationsverfahren mit Vermeidung von Gatehöhenverlust in Planarisierungsprozessen
DE102020115611A1 (de) Halbleitervorrichtung und verfahren
DE102019118385A1 (de) Halbleitervorrichtung und Verfahren
DE102020114875B4 (de) Finfet-vorrichtung und verfahren
DE102019116036B4 (de) Halbleitervorrichtung und verfahren
DE102020113628A1 (de) Halbleitervorrichtung und verfahren
DE102020109491A1 (de) Halbleitervorrichtung und verfahren
DE102020109608A1 (de) Dummy-finnen und verfahren zu deren herstellung
DE102019121278B4 (de) Halbleitervorrichtung und Verfahren zur Herstellung
DE102020115554A1 (de) Doppeldotiermittel-source/drain-regionen und deren herstellungsverfahren
DE102021103538A1 (de) Halbleitervorrichtung und verfahren
DE102021101001A1 (de) Halbleitervorrichtung und verfahren
DE102020115408A1 (de) Halbleitervorrichtung und verfahren
DE102022105643A1 (de) Transistor-gatestrukturen und verfahren zu deren herstellung
DE102020110678B4 (de) Halbleitervorrichtung und -verfahren
DE102021108858A1 (de) Halbleitervorrichtung und herstellungsverfahren
DE102021100990A1 (de) Halbleitervorrichtung und verfahren
DE102021113537A1 (de) Transistor-gate-kontakte und verfahren zu deren bildung
DE102020114860A1 (de) Transistor-gates und verfahren zum bilden davon
DE102020132620A1 (de) Halbleitervorrichtung und Verfahren
DE102020120658A1 (de) Transistorgates und Verfahren zu deren Herstellung
DE102021116786B4 (de) Verfahren zur herstellung einer halbleitervorrichtung
DE102021113549B3 (de) Halbleitervorrichtung und verfahren
DE102021110397B4 (de) Source-/drainregionen und verfahren zu deren bildung

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R016 Response to examination communication