DE102021101001A1 - Halbleitervorrichtung und verfahren - Google Patents

Halbleitervorrichtung und verfahren Download PDF

Info

Publication number
DE102021101001A1
DE102021101001A1 DE102021101001.2A DE102021101001A DE102021101001A1 DE 102021101001 A1 DE102021101001 A1 DE 102021101001A1 DE 102021101001 A DE102021101001 A DE 102021101001A DE 102021101001 A1 DE102021101001 A1 DE 102021101001A1
Authority
DE
Germany
Prior art keywords
liner layer
fin
layer
range
silicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE102021101001.2A
Other languages
English (en)
Inventor
Wan-Yi Kao
Szu-Ping LEE
Che-Hao Chang
Chun-Heng Chen
Yung-Cheng Lu
Chi On Chui
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of DE102021101001A1 publication Critical patent/DE102021101001A1/de
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823878—Complementary field-effect transistors, e.g. CMOS isolation region manufacturing related aspects, e.g. to avoid interaction of isolation region with adjacent structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H01L21/76227—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials the dielectric materials being obtained by full chemical transformation of non-dielectric materials, such as polycristalline silicon, metals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823418—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the source or drain structures, e.g. specific source or drain implants or silicided source or drain structures or raised source or drain structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823431—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823821—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/0886—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate including transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
    • H01L27/0924—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors including transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H01L29/7851—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET with the body tied to the substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Photovoltaic Devices (AREA)
  • Element Separation (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

In einer Ausführungsform umfasst ein Verfahren: Bilden einer ersten Finne und einer zweiten Finne, die sich von einem Halbleitersubstrat erstrecken; Abscheiden einer Auskleidungsschicht entlang einer ersten Seitenwand der ersten Finne, einer zweiten Seitenwand der zweiten Finne und einer Oberseitenoberfläche des Halbleitersubstrats, wobei die Auskleidungsschicht aus Siliziumoxynitrid gebildet ist, das eine Stickstoffkonzentration in einer Spanne von 5% bis 30% aufweist; Abscheiden eines Füllmaterials auf der Auskleidungsschicht, wobei das Füllmaterial aus Silizium gebildet ist; Tempern der Auskleidungsschicht und des Füllmaterials, wobei das Tempern das Füllmaterial zu Siliziumoxid umwandelt, wobei das Tempern die Stickstoffkonzentration der Auskleidungsschicht zu einer Spanne von 1% bis 5% senkt; und Vertiefen der Auskleidungsschicht und des Füllmaterials, um ein Isolationsgebiet zwischen der ersten Finne und der zweiten Finne zu bilden.

Description

  • STAND DER TECHNIK
  • Halbleiterbauelemente werden in einer Vielfalt elektronischer Anwendungen verwendet, wie zum Beispiel Personal Computer, Funktelefonen, Digitalkameras und anderer elektrischer Ausrüstung. Halbleiterbauelemente werden typischerweise durch aufeinanderfolgendes Abscheiden isolierender oder dielektrischer Schichten, leitfähiger Schichten und Halbleiterschichten von Material über einem Halbleitersubstrat und Strukturieren der unterschiedlichen Materialschichten unter Verwendung von Lithografie gefertigt, um Schaltungskomponenten und Elemente davon zu bilden.
  • Die Halbleiterindustrie setzt fort, die Integrationsdichte unterschiedlicher elektronischer Komponenten (z.B. Transistoren, Dioden, Widerstände, Kondensatoren usw.) durch kontinuierliche Verringerung der Mindestmerkmalgröße zu verbessern, was gestattet, mehr Komponenten in einem gegebenen Bereich zu integrieren.
  • Figurenliste
  • Aspekte der vorliegenden Offenbarung lassen sich am besten anhand der folgenden detaillierten Beschreibung in Verbindung mit den beiliegenden Zeichnungen verstehen. Es ist zu beachten, dass gemäß der branchenüblichen Praxis verschiedene Merkmale nicht maßstabsgetreu dargestellt sind. Tatsächlich können die Abmessungen der verschiedenen Merkmale zugunsten einer klaren Erläuterung willkürlich vergrößert oder verkleinert sein.
    • 1 veranschaulicht ein Beispiel eines FinFET in einer dreidimensionalen Ansicht in Übereinstimmung mit manchen Ausführungsformen.
    • 2A, 2B, 3A, 3B, 4A, 4B, 5A, 5B, 6A und 6B sind Querschnittansichten von Zwischenstufen in der Herstellung von FinFETs in Übereinstimmung mit manchen Ausführungsformen.
    • 7 ist ein Ablaufdiagramm eines Beispielverfahrens zum Bilden von Finnen und STI-Gebieten in Übereinstimmung mit manchen Ausführungsformen.
    • 8 ist ein Graph, der die Stickstoffkonzentration von STI-Gebieten in Übereinstimmung mit manchen Ausführungsformen veranschaulicht.
    • 9A, 9B, 9C, 9D, 10A, 10B, 11A, 11B, 12A, 12B, 13A, 13B, 14A, 14B, 15A und 15B sind Querschnittansichten weiterer Zwischenstufen in der Herstellung von FinFETs in Übereinstimmung mit manchen Ausführungsformen.
    • 16 ist ein Diagramm experimenteller Daten aus verschiedenen Prozessen zur Bildung von STI-Gebieten.
  • AUSFÜHRLICHE BESCHREIBUNG
  • Die folgende Offenbarung stellt viele verschiedene Ausführungsformen, oder Beispiele, zum Implementieren verschiedener Merkmale der Erfindung bereit. Spezifische Beispiele von Komponenten und Anordnungen werden unten beschrieben, um die vorliegende Offenbarung zu vereinfachen. Diese sind selbstverständlich bloß Beispiele und nicht beabsichtigt begrenzend zu sein. Zum Beispiel kann die Bildung eines ersten Merkmals über oder auf einem zweiten Merkmal in der folgenden Beschreibung Ausführungsformen enthalten, in denen das erste und das zweite Merkmal in direktem Kontakt gebildet sind und kann auch Ausführungsformen enthalten, in denen zusätzliche Merkmale zwischen dem ersten und dem zweiten Merkmal gebildet sein können, sodass das erste und das zweite Merkmal nicht in direktem Kontakt sein könnten. Zusätzlich kann die vorliegende Offenbarung Referenznummern und/oder -buchstaben in den unterschiedlichen Beispielen wiederholen. Diese Wiederholung dient dem Zweck der Vereinfachung und Klarheit und gibt selbst keine Beziehung zwischen den unterschiedlichen besprochenen Ausführungsformen und/oder Konfigurationen vor.
  • Weiter können räumlich relative Ausdrücke wie „unterliegend“, „unterhalb“, „unter“, „überliegend“, „ober“ und dergleichen hierin zur Erleichterung der Beschreibung verwendet werden, um die Beziehung eines Elements oder Merkmals zu (einem) anderen Element(en) oder Merkmal(en) wie in den Figuren veranschaulicht zu beschreiben. Die räumlich relativen Ausdrücke sind beabsichtigt, verschiedene Ausrichtungen des Bauelements in Verwendung oder Betrieb zusätzlich zu der in den Figuren abgebildeten Ausrichtung zu umschließen. Die Vorrichtung kann anders ausgerichtet sein (um 90 Grad gedreht oder bei anderen Ausrichtungen) und die hierin verwendeten räumlich relativen Beschreibungsausdrücke können ebenso entsprechend ausgelegt werden.
  • In Übereinstimmung mit manchen Ausführungsformen werden Grabenisolationsgebiete (STI-Gebiete) gebildet, die eine Auskleidung aus Siliziumoxynitrid und ein Füllmaterial aus Siliziumoxid aufweisen. Das Siliziumoxynitrid weist eine Stickstoffkonzentration auf, die ausgewählt ist, darunterliegende Merkmale (z.B. Halbleiterfinnen) während nachfolgender Verarbeitung vor Oxidation zu schützen. Zum Beispiel kann während des Prozesses zum Bilden des Füllmaterials der STI-Gebiete ein Tempern durchgeführt werden. Die Auskleidung weist eine ausreichende Stickstoffkonzentration auf, um die Halbleiterfinnen während des Temperprozesses vor Oxidation zu schützen, weist aber auch eine Stickstoffkonzentration auf, die niedrig genug ist, dass Ätzbelastung während nachfolgender Verarbeitung vermieden wird.
  • 1 veranschaulicht ein Beispiel vereinfachter Finnenfeldeffekttransistoren (FinFETs) in einer dreidimensionalen Ansicht in Übereinstimmung mit manchen Ausführungsformen. Manche andere Merkmale der FinFETs (unten besprochen) werden zur Klarheit der Veranschaulichung ausgelassen. Die veranschaulichten FinFETs können auf eine Weise elektrisch gekoppelt sein, dass sie zum Beispiel als ein Transistor oder mehrere Transistoren, wie vier Transistoren, arbeiten.
  • Die FinFETs weisen Finnen 54 auf, die sich von einem Substrat 50 erstrecken. STI-Gebiete 66 sind über dem Substrat 50 angeordnet und die Finnen 54 ragen über und von zwischen benachbarten STI-Gebieten 66 vor. Obwohl die STI-Gebiete 66 beschrieben/veranschaulicht sind, von dem Substrat 50 getrennt zu sein, kann der Ausdruck „Substrat“, so wie er hierin verwendet wird, verwendet werden, um sich nur auf das Halbleitersubstrat oder ein Halbleitersubstrat inklusive Isolationsgebieten zu beziehen. Zusätzlich können, obwohl die Finnen 54 als ein einzelnes, durchgängiges Material des Substrats 50 veranschaulicht sind, die Finnen 54 und/oder das Substrat 50 ein einzelnes Material oder eine Vielzahl von Materialien beinhalten. In diesem Zusammenhang beziehen sich die Finnen 54 auf die Abschnitte, die sich über und von zwischen den benachbarten STI-Gebieten 66 erstrecken.
  • Gate-Strukturen 110 sind über Kanalgebieten der Finnen 54. Die Gate-Strukturen 110 weisen Gate-Dielektrika 112 und Gate-Elektroden 114 auf. Die Gate-Dielektrika 112 sind entlang von Seitenwänden und über Oberseitenoberflächen der Finnen 54 und die Gate-Elektroden 114 sind über den Gate-Dielektrika 112. Source/Drain-Gebiete 94 sind an gegenüberliegenden Seiten der Finnen 54 in Bezug auf die Gate-Strukturen 110 angeordnet. Gate-Abstandhalter 92 trennen die Source/Drain-Gebiete 94 von den Gate-Strukturen 110. In Ausführungsformen, wo mehrere Transistoren gebildet sind, können die Source/Drain-Gebiete 94 zwischen unterschiedlichen Transistoren geteilt werden. In Ausführungsformen, wo ein Transistor aus mehreren Finnen 54 gebildet ist, können benachbarte Source/Drain-Gebiete 94 elektrisch gekoppelt sein, wie etwa durch Vereinen der Source/Drain-Gebiete 94 durch epitaktisches Wachstum oder durch Kopplung der Source/Drain-Gebiete 94 mit einem selben Source/Drain-Kontakt. Eine oder mehrere Zwischenschichtdielektrikumschicht(en) (ILD-Schicht(en)) (weiter unten besprochen) sind über den Source/Drain-Gebieten 94 und/oder Gate-Elektroden 114, durch die Kontakte (weiter unten besprochen) mit den Source/Drain-Gebieten 94 und den Gate-Elektroden 114 gebildet werden.
  • 1 veranschaulicht weiter einige Referenzquerschnitte. Querschnitt A-A geht entlang einer Längsachse einer Gate-Elektrode 114. Querschnitt B-B geht senkrecht zum Querschnitt A-A und geht entlang einer Längsachse einer Finne 54. Querschnitt C-C ist parallel zu Querschnitt A-A und erstreckt sich durch Source/Drain-Gebiete 94 der FinFETs. Nachfolgende Figuren beziehen sich zur Klarheit auf diese Referenzquerschnitte.
  • Manche hierin besprochenen Ausführungsformen werden in dem Zusammenhang von FinFETs besprochen, die unter Verwendung eines Gate-Last-Prozesses gebildet werden. In anderen Ausführungsformen kann ein Gate-First-Prozess verwendet werden. Außerdem erwägen manche Ausführungsformen in planaren Bauelementen verwendete Aspekte, wie planare FETs.
  • 2A bis 6B sind Querschnittansichten von Zwischenstufen in der Herstellung von FinFETs in Übereinstimmung mit manchen Ausführungsformen. 2A, 3A, 4A, 5A und 6A veranschaulichen Referenzquerschnitt A-A, der in 1 veranschaulicht ist, und zeigen mehrere Finnen 54. 2A, 3A, 4A, 5A und 6A veranschaulichen Merkmale sowohl in einem n-Gebiet 50N als auch einem p-Gebiet 50P (weiter unten besprochen). 2B, 3B, 4B, 5B und 6B veranschaulichen Referenzquerschnitt B-B- der in 1 veranschaulicht ist, außer den mehreren Finnen 54. 2B, 3B, 4B, 5B und 6B veranschaulichen Merkmale sowohl in dem n-Gebiet 50N als auch dem p-Gebiet 50P. Zum Beispiel können die in 2B, 3B, 4B, 5B und 6B veranschaulichten Strukturen sowohl auf das n-Gebiet 20N als auch das p-Gebiet 50P angewendet werden und Unterschiede (falls es welche gibt) in den Strukturen des n-Gebiets 50N und des p-Gebiets 50P werden in dem Text der jede Figur begleitet beschrieben.
  • Wie unten ausführlicher besprochen wird, veranschaulichen 2A bis 6B einen Prozess, in dem Finnen 54 (siehe 2A und 2B) gebildet sind und STI-Gebiete 66 (siehe 6A und 6B) um die Finnen 54 gebildet sind. 7 ist ein Ablaufdiagramm eines Beispielverfahrens 200 zum Bilden der Finnen 54 und der STI-Gebiete 66 in Übereinstimmung mit manchen Ausführungsformen. Die STI-Gebiete 66 werden gebildet, indem anfänglich eine Auskleidungsschicht 62 (siehe 3A und 3B) und ein Füllmaterial 64 (siehe 4A und 4B) gebildet werden. Das Füllmaterial 64 kann durch einen fließbaren chemischen Gasphasenabscheidungsprozess (FCVD-Prozess) gebildet werden, wo ein erstes Material abgeschieden wird und dann nachfolgend zu einem zweiten Material, wie einem Oxid, umgewandelt wird. Vorteilhafterweise wird die Auskleidungsschicht 62 aus einem dielektrischen Material gebildet, dass dabei hilft, die Finnen 54 während Umwandlung des Füllmaterials 64 vor Oxidation zu schützen. Von solch einem dielektrischen Material wird behauptet, dass es gute „Oxidationsbeständigkeit“ aufweist, da es dabei hilft, Oxidation darunterliegender Merkmale, z.B. der Finnen 54, zu vermeiden oder verringern. Während des Umwandlungsprozesses wird die Zusammensetzung des dielektrischen Materials der Auskleidungsschicht 62 modifiziert. Nach dem Umwandlungsprozess weist das Material der Auskleidungsschicht 62 eine ähnliche Ätzrate wie das Füllmaterial 64 auf, relativ zu einem Ätzprozess, der verwendet wird, um die STI-Gebiete 66 zu vertiefen. Ätzbelastung während nachfolgender Verarbeitungsschritte kann daher vermieden oder verringert werden.
  • In 2A und 2B und Schritt 202 des Verfahrens 200 wird ein Substrat 50 bereitgestellt und Finnen 54 werden gebildet, die sich von dem Substrat 50 erstrecken. Das Substrat 50 kann ein Halbleitersubstrat, wie ein Bulkhalbleiter, ein Halbleiter-auf-Isolator-Substrat (SOI-Substrat) oder dergleichen sein, das dotiert (z.B. mit p- oder n-Dotierstoff) oder undotiert sein kann. Das Substrat 50 kann ein Wafer, wie ein Siliziumwafer sein. Im Allgemeinen ist ein SOI-Substrat eine Schicht aus einem Halbleitermaterial, das auf einer Isolatorschicht gebildet ist. Die Isolatorschicht kann zum Beispiel eine vergrabene Oxidschicht (BOX-Schicht), eine Siliziumoxidschicht oder dergleichen sein. Die Isolatorschicht ist auf einem Substrat bereitgestellt, typischerweise einem Silizium- oder Glassubstrat. Andere Substrate, wie ein mehrschichtiges oder abgestuftes Substrat, können auch verwendet werden. In manchen Ausführungsformen kann das Halbleitermaterial des Substrats 50 Silizium; Germanium; einen Verbindungshalbleiter, der Siliziumkarbid, Galliumarsenid, Galliumphosphid, Indiumphosphid, Indiumarsenid und/oder Indiumantimonid beinhaltet; einen Legierungshalbleiter, der Siliziumgermanium, Galliumarsenidphosphid, Aluminiumindiumarsenid, Aluminiumgalliumarsenid, Galliumindiumarsenid, Galliumindiumphosphid und/oder Galliumindiumarsenidphosphid beinhaltet; oder Kombinationen davon beinhalten.
  • Das Substrat 50 weist ein n-Gebiet 50N und ein p-Gebiet 50P auf. Das n-Gebiet 50N kann zum Bilden von n-Bauelementen, wie NMOS-Transistoren, z.B. n-FinFETs, dienen. Das p-Gebiet 50P kann zum Bilden von p-Bauelementen dienen, wie PMOS-Transistoren, z.B. p-FinFETs. Das n-Gebiet 50N kann physisch von dem p-Gebiet 50P getrennt sein und eine beliebige Zahl von Bauelementmerkmalen (z.B. andere aktive Bauelemente, dotierte Gebiete, Isolationsstrukturen usw.) können zwischen dem n-Gebiet 50N und dem p-Gebiet 50P abgeschieden sein.
  • Die Finnen 54 sind in dem Substrat 50 gebildet. Die Finnen 54 sind Halbleiterstreifen. In manchen Ausführungsformen können die Finnen 54 in dem Substrat 50 gebildet werden, indem Gräben 52 in dem Substrat 50 geätzt werden. Das Ätzen kann ein beliebiger akzeptabler Ätzprozess sein, wie ein reaktives Ionenätzen (RIE), Neutralstrahlätzen (NBE), dergleichen oder eine Kombination davon und kann mit Masken 56 durchgeführt werden, die eine Struktur der Finnen 54 aufweisen. Das Ätzen kann anisotrop sein.
  • Die Masken 56 können einschichtige Masken sein oder können mehrschichtige Masken sein, wie mehrschichtige Masken, die jeweils eine erste Maskenschicht 56A und eine zweite Maskenschicht 56B aufweisen. Die erste Maskenschicht 56A und die zweite Maskenschicht 56B können jeweils aus einem dielektrischen Material gebildet sein, wie Siliziumoxid, Siliziumnitrid, einer Kombination davon oder dergleichen und können gemäß akzeptablen Techniken abgeschieden oder thermisch wachsen gelassen werden. Das Material der ersten Maskenschicht 56A kann eine hohe Ätzselektivität von dem Ätzen des Materials der zweiten Maskenschicht 56B aufweisen. Zum Beispiel kann die erste Maskenschicht 56A aus Siliziumoxid gebildet sein und die zweite Maskenschicht 56B kann aus Siliziumnitrid gebildet sein.
  • Die Finnen 54 können durch ein beliebiges geeignetes Verfahren strukturiert werden. Zum Beispiel können die Finnen 54 unter Verwendung eines oder mehrerer Fotolithografieprozesse strukturiert werden, umfassend Doppelstrukturierungs- oder Mehrfachstrukturierungsprozesse. Im Allgemeinen kombinieren Doppelstrukturierungs- oder Mehrfachstrukturierungsprozesse Fotolithografie und selbstausgerichtete Prozesse, was gestattet, dass Strukturen erzeugt werden, die zum Beispiel kleinere Abstände aufweisen, als ansonsten unter Verwendung eines einzelnen direkten Fotolithografieprozesses erhältlich wären. Zum Beispiel ist in einer Ausführungsform eine Opferschicht über einem Substrat gebildet und unter Verwendung eines Fotolithografieprozesses strukturiert. Abstandhalter sind entlang der strukturierten Opferschicht unter Verwendung eines selbstausgerichteten Prozesses gebildet. Die Opferschicht wird dann entfernt und die verbleibenden Abstandhalter können dann verwendet werden, um die Finnen 54 zu strukturieren. In manchen Ausführungsformen können die Masken 56 auf den Finnen 54 bleiben.
  • In 3A und 3B und Schritt 204 des Verfahrens 200 wird eine Auskleidungsschicht 62 in den Gräben 52 in dem Substrat 50 abgeschieden, z.B. auf der Oberseitenoberfläche des Substrats 50, den Seitenwänden der Finnen 54 und den Oberseitenoberflächen der Masken 56 (falls vorhanden) oder den Finnen 54. Die Auskleidungsschicht 62 wird aus einem dielektrischen Material gebildet, das während nachfolgender Verarbeitung modifiziert wird. Beispiele dielektrischer Materialien umfassen Siliziumoxid, Siliziumnitrid, Siliziumoxynitrid, Siliziumoxycarbonitrid und dergleichen. Die Auskleidungsschicht 62 kann von einem Abscheidungsprozess gebildet werden, wie Atomschichtabscheidung (ALD), chemischer Gasphasenabscheidung (CVD), plasmaverstärkter CVD (PECVD) oder dergleichen. In manchen Ausführungsformen wird die Auskleidungsschicht 62 aus Siliziumoxynitrid durch ALD gebildet und die Stickstoffkonzentration (z.B. in Atomprozent) des Siliziumoxynitrids wird in nachfolgender Verarbeitung gesenkt.
  • Als ein Beispiel davon, die Auskleidungsschicht 62 zu bilden, kann das Substrat 50 in einer ALD-Kammer platziert werden, in der ALD-Zyklen durch aufeinanderfolgendes Einleiten von Quellvorproduktgasen in die ALD-Kammer durchgeführt wird, wodurch die Auskleidungsschicht 62 abgeschieden wird. Der ALD-Prozess ist ein konformer Abscheidungsprozess. Dementsprechend ist die Dicke der horizontalen Abschnitte der Auskleidungsschicht 62 gleich der Dicke der vertikalen Abschnitte der Auskleidungsschicht 62. Die Dicke T1 der Auskleidungsschicht 62 wird unten ausführlicher besprochen.
  • In Schritt 206 des Verfahrens 200 wird ein erster Puls eines ALD-Zyklus durchgeführt, indem ein Siliziumquellvorprodukt in die ALD-Kammer eingeleitet wird, wodurch das Substrat 50 dem Siliziumquellvorprodukt ausgesetzt wird. In manchen Ausführungsformen ist das Siliziumquellvorprodukt Hexachlordisilan (Si2Cl6, HCD), obwohl andere Siliziumquellvorprodukte verwendet werden können. Der erste Puls kann (z.B. die ALD-Kammer kann gehalten werden) bei einer Temperatur in der Spanne von etwa 450°C bis etwa 700°C und bei einem Druck in der Spanne von etwa 50 Pa bis etwa 200 Pa durchgeführt werden. In manchen Ausführungsformen wird kein Plasma eingeschaltet, wenn das Siliziumquellvorprodukt in die ALD-Kammer eingeleitet wird. Während des ersten Pulses werden OH-Bindungen an der Oberfläche des Substrats 50 aufgebrochen. Die OH-Bindungen können an der Oberfläche des Substrats 50 aufgrund der Bildung eines nativen Oxids und/oder Aussetzung zu Feuchtigkeit vor dem ALD-Prozess vorhanden sein. Wenn die OH-Bindungen aufgebrochen werden, werden Siliziumatome von dem Siliziumquellvorprodukt (gemeinsam mit daran gebundenen Chloratomen) an Sauerstoffatome gebunden, um O-Si-Cl-Bindungen zu bilden, wobei jedes Siliziumatom an drei Chloratome gebunden wird. Das Siliziumquellvorprodukt kann für eine Dauer in er Spanen von etwa 5 Sekunden bis etwa
    120 Sekunden in der ALD-Kammer behalten werden. Das Siliziumquellvorprodukt wird dann aus der ALD-Kammer gespült, wie etwa durch einen akzeptablen Absaugprozess und/oder durch Strömen eines Inertgases in die ALD-Kammer.
  • In Schritt 208 des Verfahrens 200 wird ein zweiter Puls eines ALD-Zyklus durchgeführt, indem ein Sauerstoffquellvorprodukt in die ALD-Kammer eingeleitet wird, wodurch das Substrat 50 dem Sauerstoffquellvorprodukt ausgesetzt wird. In manchen Ausführungsformen ist die Sauerstoffquelle Disauerstoff (O2), obwohl andere Sauerstoffquellvorprodukte verwendet werden können. Der zweite Puls kann (z.B. die ALD-Kammer kann gehalten werden) bei einer Temperatur in der Spanne von etwa 450°C bis etwa 700°C und bei einem Druck in der Spanne von etwa 600 Pa bis etwa 2000 Pa durchgeführt werden. In manchen Ausführungsformen wird kein Plasma eingeschaltet, wenn das Sauerstoffquellvorprodukt in die ALD-Kammer eingeleitet wird. Während des zweiten Pulses werden manche der Si-Cl-Bindungen aufgebrochen. Wenn die Si-Cl-Bindungen aufgebrochen werden, werden Sauerstoffatome des Sauerstoffquellvorprodukts an Siliziumatome gebunden, um O-Si-O-Bindungen zu bilden. Manche O-Si-O-Bindungen verbleiben, sodass jedes Siliziumatom an zwei Sauerstoffatome und ein Chloratom gebunden wird. Das Sauerstoffquellvorprodukt kann für eine Dauer in der Spanne von etwa 5 Sekunden bis etwa 100 Sekunden in der ALD-Kammer behalten werden. Das Sauerstoffquellvorprodukt wird dann aus der ALD-Kammer gespült, wie durch einen akzeptablen Absaugprozess und/oder durch Strömen eines Inertgases in die ALD-Kammer.
  • In Schritt 210 des Verfahrens 200 wird ein dritter Puls eines ALD-Zyklus durchgeführt, indem ein Stickstoffquellvorprodukt in die ALD-Kammer eingeleitet wird, wodurch das Substrat 50 dem Stickstoffquellvorprodukt ausgesetzt wird. In manchen Ausführungsformen ist das Stickstoffquellvorprodukt Ammoniak (NH3), obwohl andere Stickstoffquellvorprodukte verwendet werden können. Der dritte Puls kann (z.B. die ALD-Kammer kann gehalten werden) bei einer Temperatur in der Spanne von etwa 450°C bis etwa 700°C und bei einem Druck in der Spanne von etwa 600 Pa bis etwa 1500 Pa durchgeführt werden. In manchen Ausführungsformen wird kein Plasma eingeschaltet, wenn das Stickstoffquellvorprodukt in die ALD-Kammer eingeleitet wird. Während des dritten Pulses werden die restlichen Si-Cl-Bindungen aufgebrochen. Wenn die Si-Cl-Bindungen aufgebrochen sind, werden Stickstoffatome von dem Stickstoffquellvorprodukt an die Siliziumatome gebunden, um O-Si-N-Bindungen zu bilden. Als ein Ergebnis wird jedes Siliziumatom an zwei Sauerstoffatome und ein Stickstoffatom gebunden. Wasserstoffatome von dem Stickstoffquellvorprodukt werden ebenso an Sauerstoffatome gebunden, um OH-Bindungen zu bilden. Das Stickstoffquellvorprodukt kann für eine Dauer in der Spanne von etwa 5 Sekunden bis etwa 100 Sekunden in der ALD-Kammer gehalten werden. Das Stickstoffquellvorprodukt wird dann aus der ALD-Kammer gespült, wie durch einen akzeptablen Absaugprozess und/oder durch Strömen eines Inertgases in die ALD-Kammer.
  • In zuvor besprochenen Prozessen können die aufeinanderfolgend in den Schritten 206, 208, 210 durchgeführten Pulse als ein ALD-Zyklus bezeichnet werden, wobei der ALD-Zyklus in dem Wachstum einer Atomschicht (manchmal eine Monoschicht genannt) resultiert, die Siliziumatome und die entsprechenden gebundenen Gruppen von Stickstoffatomen und Sauerstoffatomen beinhaltet. Die aus einem ALD-Zyklus resultierende Atomschicht kann eine Dicke in der Spanne von etwa 20 Å bis etwa 60 Ä aufweisen.
  • Der ALD-Zyklus wird dann wiederholt, indem die Schritte 206, 208, 210 wiederholt werden, sodass eine Vielzahl von Atomschichten abgeschieden wird, um die Auskleidungsschicht 62 zu bilden. In nachfolgenden ALD-Zyklen werden die in einem vorherigen ALD-Zyklus gebildeten OH-Bindungen aufgebrochen und O-Si-Cl-Bindungen werden aufgrund der Pulsung des Siliziumquellvorprodukts gebildet. Manche O-Si-Cl-Bindungen werden dann aufgrund der Pulsung des Sauerstoffquellvorprodukts durch Si-O-Bindungen ersetzt. Ander Si-Cl-Bindungen werden dann durch Si-N-Bindungen ersetzt und mehr OH-Bindungen werden aufgrund der Pulsung des Stickstoffquellvorprodukts gebildet.
  • Der ALD-Zyklus wird wiederholt, bis die Auskleidungsschicht 62 eine gewünschte Dicke T1 aufweist. Die Dicke T1 kann in der Spanne von etwa 15 Å bis etwa 50 Å sein. Wie unten ausführlicher besprochen wird, hilft die Auskleidungsschicht 62 abzuscheiden, dass sie eine Dicke T1 in dieser Spanne aufweist, dabei, ausreichend Schutz vor Oxidation für die Finnen 54 bereitzustellen und hilft dabei, Ätzbelastung während nachfolgender Verarbeitungsschritte zu vermeiden. Es sollte begrüßt werden, dass abhängig von der gewünschten Dicke T1 der Auskleidungsschicht 62 viele Atomschichten abgeschieden werden können. Zum Beispiel, um die Auskleidungsschicht 62 mit der zuvor besprochenen Dicke T1 zu bilden, kann der ALD-Zyklus etwa 4 bis etwa 100-mal wiederholt werden. Den ALD-Zyklus einige Male in dieser Spanne zu wiederholen, erlaubt der Auskleidungsschicht 62 mit solch einer Dicke T1 gebildet zu werden. Den ALD-Zyklus einige Male außerhalb dieser Spanne zu wiederholen kann der Auskleidungsschicht 62 nicht erlauben, mit solch einer Dicke T1 gebildet zu werden.
  • Nachdem der ALD-Prozess abgeschlossen ist, weist die Auskleidungsschicht 62 eine Siliziumkonzentration in der Spanne von etwa 20% bis etwa 50%, eine Sauerstoffkonzentration in der Spanne von etwa 20% bis etwa 50% und eine Stickstoffkonzentration in der Spanne von etwa 5% bis etwa 30% auf. Wie unten ausführlicher besprochen wird, hilft die Auskleidungsschicht 62 mit einer Stickstoffkonzentration in dieser Spanne zu bilden, den Finnen 54 ausreichend Schutz vor Oxidation bereitzustellen und hilft, Ätzbelastung während nachfolgender Verarbeitungsschritten zu vermeiden. Die Pulse des ALD-Prozesses bei den zuvor besprochenen Temperaturen und für die zuvor besprochenen Dauern durchzuführen, erlaubt der Auskleidungsschicht 62, mit solch einer Stickstoffkonzentration gebildet zu werden. Die Pulse des ALD-Prozesses außerhalb der zuvor besprochenen Temperaturen oder außerhalb der zuvor besprochenen Dauern durchzuführen, kann der Auskleidungsschicht 62 nicht erlauben, mit solch einer Stickstoffkonzentration gebildet zu werden.
  • Nachfolgend wird in Schritt 212 des Verfahrens 200 ein Füllmaterial 64 (siehe 4A bis 5B) auf der Auskleidungsschicht 62 gebildet. Das Füllmaterial 64 kann durch chemische Gasphasenabscheidung mit hochdichtem Plasma (HDP-CVD), FCVD oder dergleichen gebildet werden. Insbesondere und unten weiter besprochen, wird das Füllmaterial 64 anfänglich aus einem ersten Material gebildet und nachfolgend zu einem zweiten Material umgewandelt. In manchen Ausführungsformen wird ein FCVD-Prozess durchgeführt, wo das Füllmaterial 64 anfänglich aus einem Halbleitermaterial gebildet wird und nachfolgend durch Nachhärten zu einem dielektrischen Material umgewandelt wird. Beispiele von Halbleitermaterialien umfassen Silizium, Germanium und dergleichen. Beispiele von dielektrischen Materialien umfassen Siliziumoxid, Siliziumnitrid, Siliziumoxynitrid, Siliziumoxycarbonitrid und dergleichen.
  • In 4A bis 4B und Schritt 214 des Verfahrens 200 wird eine erste Schicht für das Füllmaterial 64 auf der Auskleidungsschicht 62 abgeschieden. In der veranschaulichten Ausführungsform ist das Füllmaterial 64 eine Schicht aus amorphem Silizium, das durch eine CVD-basierte Materialabscheidung in einem fernen Plasma abgeschieden wird. Wie unten weiter besprochen, wird das Silizium zu einem anderen Material, wie einem Oxid, durch Nachhärten umgewandelt.
  • In 5A und 5B und Schritt 216 des Verfahrens 200 werden die Auskleidungsschicht 62 und das Füllmaterial 64 getempert, um das Füllmaterial 64 zu einem dielektrischen Material umzuwandeln. In manchen Ausführungsformen wird das Tempern durch einen Nasstemperprozess unter Verwendung von Dampf (H2O) als das Prozessgas durchgeführt, obwohl andere Prozessgase verwendet werden können. Das Prozessgas (z.B. H2O) kann durch In-situ-Dampferzeugung (ISSG) erzeugt werden, obwohl andere Techniken verwendet werden können, um das Prozessgas zu erzeugen. Der Nasstemperprozess treibt Sauerstoff von dem Prozessgas (z.B. Wasser/Dampf) in das Füllmaterial 64, wodurch das Füllmaterial 64 zu einem dielektrischen Material umgewandelt wird. In manchen Ausführungsformen ist das Füllmaterial 64 vor dem Nasstemperprozess Silizium und ist nach dem Nasstemperprozess Siliziumoxid. Der Nasstemperprozess wird bei einer hohen Temperatur durchgeführt, wie einer Temperatur in der Spanne von etwa 400°C bis etwa 750°C. Der Nasstemperprozess kann für eine Dauer in der Spanne von etwa 1 Stunde bis etwa 5 Stunden durchgeführt werden. Den Nasstemperprozess mit einer Temperatur unter etwa 400°C oder für eine Dauer kürzer 1 Stunde durchzuführen kann in unzureichend Oxidation des Füllmaterials 64 resultieren und den Nasstemperprozess mit einer Temperatur über etwa 750°C oder für eine Dauer länger 5 Stunden durchzuführen kann Oxidation der Finnen 54 veranlassen. In manchen Ausführungsformen kann die Temperatur des Nasstemperprozesses niedriger sein, wenn die Finnen 54 mit kleineren durchschnittlichen kritischen Abmessungen gebildet werden, wie kleiner als etwa 5 nm.
  • Die Auskleidungsschicht 62 schützt die Finnen 54 während des Nasstemperprozesses vor Oxidation. Wie zuvor angemerkt, kann die Auskleidungsschicht 62 aus einem dielektrischen Material gebildet werden, das gute Oxidationsbeständigkeit aufweist, wie Siliziumoxynitrid mit einer Stickstoffkonzentration von mindestens etwa 5%. Die Auskleidungsschicht 62 aus einem solchen dielektrischen Material zu bilden, erlaubt ihr, Sauerstoffatome davon zu blockieren, von dem Füllmaterial 64 in die Finnen 54 getrieben zu werden, Da das Vorhandensein von Stickstoff dabei helfen kann, Oxidation zu blockieren. Oxidation der Finnen 54 kann daher vermieden oder verringert werden, was die Leistung der FinFETs verbessern kann.
  • Die Zusammensetzung des dielektrischen Materials der Auskleidungsschicht 62 wird während des Nasstemperprozesses modifiziert. In Ausführungsformen, wo die Auskleidungsschicht 62 aus Siliziumoxynitrid gebildet wird, treibt der Nasstemperprozess Stickstoff aus der Auskleidungsschicht 62, um die Stickstoffkonzentration des Siliziumoxynitrids zu senken. Zum Beispiel kann, nachdem der Nasstemperprozess abgeschlossen ist, die Auskleidungsschicht 62 eine Siliziumkonzentration in der Spanne von etwa 20% bis etwa 50%, eine Sauerstoffkonzentration in der Spanne von etwa 20% bis etwa 50% und eine Stickstoffkonzentration kleiner 10%, wie kleiner 5%, wie in der Spanne von etwa 1% bis etwa 5% aufweisen. Die finale Stickstoffkonzentration der Auskleidungsschicht 62 kann auf etwa 10% der Anfangsstickstoffkonzentration der Auskleidungsschicht 62 unten sein. In manchen Ausführungsformen treibt der Nasstemperprozess einen Teil des Stickstoffs aus der Auskleidungsschicht 62, sodass die Auskleidungsschicht 62 Siliziumoxynitrid ist, das nach dem Nasstemperprozess eine geringere Stickstoffkonzentration als vor dem Nasstemperprozess aufweist. In manchen Ausführungsformen treibt der Nasstemperprozess den gesamten Stickstoff aus der Auskleidungsschicht 62, sodass die Auskleidungsschicht 62 nach dem Nasstemperprozess Siliziumoxid ist.
  • Wie zuvor erwähnt, wird die Auskleidungsschicht 62 so gebildet, dass die Anfangszusammensetzung des dielektrischen Materials der Auskleidungsschicht 62 eine Stickstoffkonzentration in der Spanne von etwa 5% bis etwa 30% aufweist. Falls die Anfangsstickstoffkonzentration der Auskleidungsschicht 62 kleiner 5% ist, kann die Auskleidungsschicht 62 keine adäquate Oxidationsbeständigkeit aufweisen, um die Finnen während des Nasstemperprozesses vor Oxidation zu schützen. Insbesondere kann der gesamte Stickstoff aus der Auskleidungsschicht 62 getrieben werden, bevor der Nasstemperprozess abgeschlossen ist. Unerwünschte Oxidation der Finnen 54 kann daher auftreten. Falls die Anfangsstickstoffkonzentration der Auskleidungsschicht 62 größer als etwa 30% ist, können die Auskleidungsschicht 62 und das Füllmaterial 64 verschiedene Ätzraten aufweisen. Insbesondere kann zu viel Stickstoff in der Auskleidungsschicht 62 verbleiben, nachdem der Nasstemperprozess abgeschlossen ist. Das Material der Auskleidungsschicht 62 kann daher eine hohe Ätzselektivität von dem Ätzen des Füllmaterials 64 aufweisen. Unerwünschte Ätzbelastung während nachfolgender Verarbeitungsschritte kann daher auftreten. Die Stickstoffkonzentration der Auskleidungsschicht 62 zu senken, reduziert die Ätzselektivität zwischen der Auskleidungsschicht 62 und dem Füllmaterial 64. Die Auskleidungsschicht 62 zu bilden, eine Anfangsstickstoffkonzentration in der Spanne von etwa 5% bis etwa 30% aufzuweisen, hilft daher, unerwünschte Oxidation der Finnen 54 zu vermeiden oder verringern und hilft sicherzustellen, dass die Ätzselektivität zwischen der Auskleidungsschicht 62 und dem Füllmaterial ausreichend verringert wird, um nachfolgende Ätzbelastung zu vermeiden.
  • Die Stickstoffkonzentration der Auskleidungsschicht 62 zu senken, kann die elektrische Leistung der Auskleidungsschicht 62 verbessern. Insbesondere wenn die Auskleidungsschicht 62 anfänglich mit einer größeren Stickstoffkonzentration gebildet wird, kann sie eine größere effektive Oxidladung in Bezug auf das Substrat 50 aufweisen, die Stickstoffkonzentration der Auskleidungsschicht 62 zu senken, senkt aber auch die effektive Oxidladung in Bezug auf das Substrat 50. Zum Beispiel kann die Grenzfläche der Auskleidungsschicht 62 und des Substrats 50 (z.B. jede der Finnen 54) eine effektive Oxidladung (Qeff) von bis zu etwa 5×1011 Coulomb vor dem Nasstemperprozess aufweisen und kann aber eine effektive Oxidladung (Qeff) hinunter bis zu etwa 2×1011 Coulomb nach dem Nasstemperprozess aufweisen. Die effektive Oxidladung der Grenzfläche der Auskleidungsschicht 62 und des Substrats 50 zu senken, kann Kanalverlust senken und Kanalmobilität der resultierenden FinFETs verbessern.
  • Die Dicke der Auskleidungsschicht 62 sinkt während des Nasstemperprozesses. Die Dicke der Auskleidungsschicht 62 sinkt, weil ein Teil der Auskleidungsschicht 62 zum Füllmaterial 64 umgewandelt wird. Insbesondere können obere Abschnitte der Auskleidungsschicht 62 (z.B. die Abschnitte nahe dem Füllmaterial 64) von einem Material der Auskleidungsschicht 62 (z.B. Siliziumoxynitrid) zu einem Material des Füllmaterials 64 (z.B. Siliziumoxid) umgewandelt werden. Im Gegenzug verbleiben untere Abschnitte der Auskleidungsschicht 62 (z.B. die Abschnitte fern des Füllmaterials 64) als das Material der Auskleidungsschicht 62 (z.B. Siliziumoxynitrid, obwohl mit einer verringerten Stickstoffkonzentration). Zum Beispiel können, nachdem der Nasstemperprozess abgeschlossen ist, die verbleibenden Abschnitte der Auskleidungsschicht 62 eine Dicke T2 in der Spanne von etwa 1Å bis etwa 10Å aufweisen. Die finale Dicke T2 der Auskleidungsschicht 62 kann etwa 10% bis etwa 30% der Anfangsdicke T1 der Auskleidungsschicht 62 sein.
  • Wie zuvor erwähnt, ist die Auskleidungsschicht 62 so gebildet, dass die Anfangsdicke T1 in der Spanne von etwa 15 Å bis etwa 50Å ist. Falls die Anfangsdicke T1 geringer als etwa 15 Å ist, kann die Auskleidungsschicht 62 keine adäquate Oxidationsbeständigkeit aufweisen, um die Finnen 54 während des Nasstemperprozesses vor Oxidation zu schützen. Insbesondere kann die Dicke der Auskleidungsschicht 62 so gesenkt werden, dass sie zu klein wird, bevor der Nasstemperprozess abgeschlossen ist und so kann die Auskleidungsschicht 6t2 nicht im Stande sein, Sauerstoffatome davon zu blockieren, von dem Füllmaterial 64 in die Finnen 54 getrieben zu werden. Unerwünschte Oxidation der Finnen 54 kann daher auftreten. Falls die Anfangsdicke T1 größer als etwa 50 Å ist, können die Auskleidungsschicht 62 und das Füllmaterial 64 verschiedene Ätzraten aufweisen. Insbesondere können die unteren Abschnitte der Auskleidungsschicht 62 (z.B. die Abschnitte fern des Füllmaterials 64) nicht genug ausgetriebenen Stickstoff aufweisen und so kann zu viel Stickstoff in der Auskleidungsschicht 62 verbleiben, nachdem der Nasstemperprozess abgeschlossen ist. Das Material der Auskleidungsschicht 62 kann daher eine höhere Ätzselektivität vom Ätzen des Füllmaterials 64 aufweisen. Unerwünschte Ätzbelastung während nachfolgender Verarbeitungsschritte kann daher auftreten. Die Auskleidungsschicht 62 so zu bilden, dass sie eine Anfangsdicke T1 in der Spanne von etwa 15 Å bis etwa 50 Å aufweist, hilft daher, unerwünschte Oxidation der Finnen 54 und nachfolgende Ätzbelastung zu vermeiden oder verringern.
  • In 6A und 6B und Schritt 218 des Verfahrens 200 werden die Auskleidungsschicht 62 und das Füllmaterial 64 vertieft, um STI-Gebiete 66 zwischen den Finnen 54 zu bilden. Die Auskleidungsschicht 62 und das Füllmaterial 64 können durch Planarisierung, Ätzen, Kombinationen davon oder dergleichen vertieft werden. Zum Beispiel können die Auskleidungsschicht 62 und das Füllmaterial 64 planarisiert und dann nachfolgend geätzt werden.
  • Die Auskleidungsschicht 62 und das Füllmaterial 64 können zuerst planarisiert werden. Überschüssige Abschnitte der Auskleidungsschicht 62 und das Füllmaterial 64 über den Finnen 54 werden dann entfernt. In manchen Ausführungsformen können ein Planarisierungsprozess wie ein chemisch-mechanischer Polierprozess (CMP), ein Rückätzprozess, Kombinationen davon oder dergleichen genutzt werden. Der Planarisierungsprozess legt die Finnen 54 frei, sodass Oberseitenoberflächen der Finnen 54, die Auskleidungsschicht 62 und das Füllmaterial 64 (innerhalb von Prozessvariationen) komplanar sind, nachdem der Planarisierungsprozess abgeschlossen ist. In Ausführungsformen, wo die Masken 56 auf den Finnen 54 bleiben, kann der Planarisierungsprozess die Masken 56 freilegen oder die Masken 56 entfernen, sodass Oberseitenoberflächen der Masken 56 oder der Finnen 54, beziehungsweise die Auskleidungsschicht 62, und das Füllmaterial 64 (innerhalb von Prozessvariationen) komplanar sind, nachdem der Planarisierungsprozess abgeschlossen ist.
  • Nach Planarisierung können die Auskleidungsschicht 62 und das Füllmaterial 64 geätzt werden, um die STI-Gebiete 66 zu bilden. Die Auskleidungsschicht 62 und das Füllmaterial 64 werden daher vertieft, sodass obere Abschnitte der Finnen 54 in dem n-Gebiet 50N und in dem p-Gebiet 50P zwischen benachbarten STI-Gebieten 66 vorragen. Weiter können die Oberseitenoberflächen der STI-Gebiete 66 eine flache Oberfläche, wie veranschaulicht, eine konvexe Oberfläche, eine konkave Oberfläche (wie Kümpeln) oder eine Kombination davon aufweisen. Die Oberseitenoberflächen der STI-Gebiete 66 können durch ein geeignetes Ätzen flach, konvex und/oder konkav gebildet sein. Die STI-Gebiete 66 können unter Verwendung eines akzeptablen Ätzprozesses geätzt werden, wie einem, der selektiv für das Material der Auskleidungsschicht 62 und das Füllmaterial 64 ist (z.B. Ätzen der Materialien der Auskleidungsschicht 62 und des Füllmaterials 64 bei einer schnelleren Rate als das Material der Finnen 54). Zum Beispiel kann ein Nassätzen unter Verwendung von zum Beispiel verdünnter Flusssäure (dHF-Säure) verwendet werden. Wie zuvor erwähnt, ist die finale Stickstoffkonzentration der Auskleidungsschicht 62 ausreichend niedrig, dass die Auskleidungsschicht 62 eine ähnliche Ätzrate wie das Füllmaterial 64 relativ zu dem Ätzprozess aufweist, der verwendet wird, um die STI-Gebiete 66 zu vertiefen. Zum Beispiel entfernt in manchen Ausführungsformen der Ätzprozess, der verwendet wird, um die STI-Gebiete 66 zu vertiefen, das (die) Material(ien) der Auskleidungsschicht 62 und das Füllmaterial 64 bei im Wesentlichen derselben Rate. Daher sind, nachdem die STI-Gebiete 66 gebildet sind, Oberseitenoberflächen der Auskleidungsschicht 62 und das Füllmaterial 64 (innerhalb von Prozessvariationen) komplanar. Jedes der resultierenden STI-Gebiete 66 weist eine Auskleidung oder Auskleidungsschicht (aufweisend einen vertieften Abschnitt der Auskleidungsschicht 62) und eine Hauptschicht (aufweisend einen vertieften Abschnitt des Füllmaterials 64) auf.
  • Der in Bezug auf 2A bis 6B beschriebene Prozess ist nur ein Beispiel dessen, wie die Finnen 54 gebildet werden können. In manchen Ausführungsformen können die Finnen 54 durch einen epitaktischen Wachstumsprozess gebildet werden. Zum Beispiel kann eine dielektrische Schicht über einer Oberseitenoberfläche des Substrats 50 gebildet werden und Gräben können durch die dielektrische Schicht geätzt werden, um das darunterliegende Substrat 50 freizulegen. Homoepitaktische Strukturen können epitaktisch in den Gräben wachsen gelassen werden und die dielektrische Schicht kann vertieft werden, sodass die homoepitaktischen Strukturen von der dielektrischen Schicht vorragen, um die Finnen 54 zu bilden. Zusätzlich können in manchen Ausführungsformen heteroepitaktische Strukturen für die Finnen 54 verwendet werden. Zum Beispiel können, bevor die STI-Gebiete 66 vollständig vertieft sind (z.B. nach der Planarisierung, aber vor dem Ätzen), die Finnen 54 vertieft werden und ein von den Finnen 54 verschiedenes Material kann epitaktisch über den vertieften Finnen 54 wachsen gelassen werden. In solchen Ausführungsformen weisen die Finnen 54 das vertiefte Material, wie auch das epitaktisch wachsen gelassene Material über dem vertieften Material angeordnet auf. In noch einer weiteren Ausführungsform kann eine dielektrische Schicht über einer Oberseitenoberfläche des Substrats 50 gebildet werden und Gräben können durch die dielektrische Schicht geätzt werden. Heteroepitaktische Strukturen können dann unter Verwendung eines von dem Substrat 50 verschiedenen Materials epitaktisch in den Gräben wachsen gelassen werden und die dielektrische Schicht kann vertieft werden, sodass die heteroepitaktischen Strukturen von der dielektrischen Schicht vorragen, um die Finnen 54 zu bilden. In manchen Ausführungsformen, wo homoepitaktische oder heteroepitaktische Strukturen epitaktisch wachsen gelassen werden, können die epitaktisch gewachsenen Materialien während Wachstums in-situ dotiert werden, was vorige und nachfolgende Implantationen unnötig machen kann, obwohl in-situ und Implantationsdotierung gemeinsam verwendet werden können.
  • Noch weiter kann es vorteilhaft sein, ein Material im n-Gebiet 50N (z.B. ein NMOS-Gebiet) wachsen zu lassen, das sich von dem Material im p-Gebiet 50P (z.B. ein PMOS-Gebiet) unterscheidet. In unterschiedlichen Ausführungsformen können obere Abschnitte der Finnen 54 aus Siliziumgermanium (SixGe1-x, wo x in der Spanne von 0 bis 1 sein kann), Siliziumkarbid, reinem oder im Wesentlichen reinen Germanium, einem III-V-Verbindungshalbleiter, einem II-VI-Verbindungshalbleiter oder dergleichen gebildet sein. Zum Beispiel umfassen die verfügbaren Materialien zum Bilden vom III-V-Verbindungshalbleiter Indiumarsenid, Aluminiumarsenid, Galliumarsenid, Indiumphosphid, Galliumnitrid, Indiumgalliumarsenid, Indiumaluminiumarsenid, Galliumantimonid, Aluminiumantimonid, Aluminiumphosphid, Galliumphosphid und dergleichen, sind aber nicht darauf begrenzt.
  • Weiter können angemessene Wannen (nicht gezeigt) in den Finnen 54 und/oder dem Substrat 50 gebildet werden. In manchen Ausführungsformen kann eine P-Wanne in dem n-Gebiet 50N gebildet werden und eine N-Wanne kann in dem p-Gebiet 50P gebildet werden. IN manchen Ausführungsformen werden eine P-Wanne oder eine N-Wanne sowohl in dem n-Gebiet 50N als auch dem p-Gebiet 50P gebildet.
  • In den Ausführungsformen mit verschiedenen Wannentypen können die verschiedenen Implantationsschritte für das n-Gebiet 50N und das p-Gebiet 50P unter Verwendung eines Fotolacks und/oder anderer Masken (nicht gezeigt) erzielt werden. Zum Beispiel kann ein Fotolack über den Finnen 54 und den STI-Gebieten 66 in dem n-Gebiet 50N gebildet werden. Der Fotolack wird strukturiert, um das p-Gebiet 50P des Substrats 50 freizulegen. Der Fotolack kann unter Verwendung einer Spin-on-Technik gebildet werden und kann unter Verwendung akzeptabler Fotolithografietechniken strukturiert werden. Sobald der Fotolack strukturiert ist, wird eine n-Verunreinigungsimplantation in dem p-Gebiet 50P durchgeführt und der Fotolack kann als eine Maske agieren, um im Wesentlichen n-Verunreinigungen daran zu hindern, in das n-Gebiet 50N implantiert zu werden. Die n-Verunreinigungen können Phosphor, Arsen, Antimon, oder dergleichen sein, das bei einer Konzentration gleich oder kleiner als 1018 cm-3 in das Gebiet implantiert wird, wie zwischen etwa 1016 cm-3 und etwa 1018 cm-3. Nach der Implantation wird der Fotolack entfernt, wie durch einen akzeptablen Veraschungsprozess.
  • Der Implantation des p-Gebiets 50P folgend wird ein Fotolack über den Finnen 54 und den STI-Gebieten 66 in dem p-Gebiet 50P gebildet. Der Fotolack wird strukturiert, um das n-Gebiet 50N des Substrats 50 freizulegen. Der Fotolack kann unter Verwendung einer Spin-on-Technik gebildet werden und kann unter Verwendung akzeptabler Fotolithografietechniken strukturiert werden. Sobald der Fotolack strukturiert ist, kann eine p-Verunreinigungsimplantation in dem n-Gebiet 50N durchgeführt werden und der Fotolack kann als eine Maske agieren, um im Wesentlichen p-Verunreinigungen daran zu hindern, in das p-Gebiet 50P implantiert zu werden. Die p-Verunreinigungen können Bor, Borfluorid, Indium oder dergleichen sein, das bei einer Konzentration gleich oder kleiner als 1018 cm-3 in das Gebiet implantiert wird, wie zwischen etwa 1016 cm-3 und etwa 1018 cm-3. Nach der Implantation kann der Fotolack entfernt werden, wie durch einen akzeptablen Veraschungsprozess.
  • Nach den Implantationen des n-Gebiets 50N und des p-Gebiets 50P kann ein Tempern durchgeführt werden, um Implantationsschaden zu reparieren und die p- und/oder n-Verunreinigungen zu aktivieren, die implantiert wurden. In manchen Ausführungsformen können die gewachsenen Materialien epitaktischer Finnen während des Wachstums in-situ dotiert werden, was die Implantationen unnötig machen kann, obwohl In-situ und Implantationsdotierung gemeinsam verwendet werden können.
  • 8 ist ein Graph, der die Stickstoffkonzentration der STI-Gebiete 66 bei verschiedenen Abständen von dem Substrat 50 in Übereinstimmung mit manchen Ausführungsformen veranschaulicht. Wie gezeigt, ist die Konzentration durch die Auskleidungsschicht 62 bei einer ersten Konzentration C1 zu einem ersten Abstand D1 konstant. Die erste Konzentration C1 ist die finale Stickstoffkonzentration der Auskleidungsschicht 62, die oben besprochen wurde (z.B. in der Spanne von etwa 1% bis etwa 5%). Der erste Abstand D1 ist die finale Dicke T1 der Auskleidungsschicht 62, die oben besprochen wurde (z.B. in der Spanne von etwa 1Å bis etwa 10Å). Ein Teil des Stickstoffs, der von der Auskleidungsschicht 62 während Temperns entfernt wird, wird in das Füllmaterial 64 nahe der Grenzfläche der Auskleidungsschicht 62 und das Füllmaterial 64 diffundiert. Daher sinkt die Stickstoffkonzentration (z.B. weist einen negativen Gradienten auf) über das Füllmaterial 64 zu einer zweiten Konzentration C2 bei einem zweiten Abstand D2. Die zweite Konzentration C2 kann etwa null sein. Der zweite Abstand D2 kann in der Spanne von etwa 10Å bis etwa 60 Å sein.
  • 9A bis 15B sind Querschnittansichten weiterer Zwischenstufen in der Herstellung von FinFETs in Übereinstimmung mit manchen Ausführungsformen. 9A, 10A, 11A, 12A, 13A, 14A und 15A veranschaulichen Referenzquerschnitt A-A, der in 1 veranschaulicht ist, und zeigen mehrere Finnen 54. 9B, 10B, 11B, 12B, 13B, 14B und 15B veranschaulichen Referenzquerschnitt B-B, der in 1 veranschaulicht ist, außer einer einzelnen Finne 54. 9C und 9D veranschaulichen Referenzquerschnitt C-C, der in 1 veranschaulicht ist, und zeigen mehrere Finnen 54. 9A bis 15B veranschaulichen Merkmale in beiden des n-Gebiets 50N und des p-Gebiets 50P. Zum Beispiel können die in 9A bis 15B veranschaulichten Strukturen sowohl auf das n-Gebiet 50N als auch das p-Gebiet 50P anwendbar sein und Unterschiede (falls es welche gibt) in den Strukturen des n-Gebiets 50N und des p-Gebiets 50P werden in dem Text beschrieben, der jede Figur begleitet.
  • In 9A und 9B sind Dummy-Dielektrika 70 über den Finnen 54 gebildet und Dummy-Gates 72 sind über den Dummy-Dielektrika 70 gebildet. Die Dummy-Gates 72 erstrecken sich entlang von Seitenwänden und Oberseitenoberflächen der Finnen 54. Als ein Beispiel vom Bilden der Dummy-Dielektrika 70 und der Dummy-Gates 72 wird eine dielektrische Dummy-Schicht auf den Finnen 54 gebildet. Die dielektrische Dummy-Schicht kann zum Beispiel Siliziumoxid, Siliziumnitrid, eine Kombination davon oder dergleichen sein und kann gemäß akzeptablen Techniken abgeschieden oder thermisch wachsen gelassen werden. Eine Dummy-Gate-Schicht wird über der dielektrischen Dummy-Schicht gebildet und eine Maskenschicht wird über der Dummy-Gate-Schicht gebildet. Die Dummy-Gate-Schicht kann über der dielektrischen Dummy-Schicht abgeschieden und dann, wie durch einen CMP, planarisiert werden. Die Maskenschicht kann über der Dummy-Gate-Schicht abgeschieden werden. Die Dummy-Gate-Schicht kann ein leitfähiges oder nichtleitfähiges Material sein und kann aus einer Gruppe ausgewählt sein, umfassend amorphes Silizium, polykristallines Silizium (Polysilizium), polykristallines Siliziumgermanium (poly-SiGe), metallische Nitride, metallische Silizide, metallische Oxide und Metalle. Die Dummy-Gate-Schicht kann durch physikalische Gasphasenabscheidung (PVD), CVD, Sputter-Abscheidung oder andere zum Abscheiden leitfähiger Materialien bekannte und verwendete Techniken abgeschieden werden. Die Dummy-Gate-Schicht kann aus anderen Materialien hergestellt werden, die eine hohe Ätzselektivität von dem Ätzen von Isolationsgebieten aufweisen. Die Maskenschicht kann zum Beispiel Siliziumnitrid, Siliziumoxynitrid oder dergleichen beinhalten. In diesem Beispiel sind eine einzelne Dummy-Gate-Schicht und eine einzelne Maskenschicht über das n-Gebiet 50N und das p-Gebiet 50P gebildet. Es wird angemerkt, dass die dielektrische Dummy-Schicht nur zu veranschaulichenden Zwecken gezeigt wird, nur die Finnen 54 abzudecken. In manchen Ausführungsformen kann di dielektrische Dummy-Schicht abgeschieden sein, sodass die dielektrische Dummy-Schicht die STI-Gebiete 66 abdeckt, die sich zwischen der Dummy-Gate-Schicht und den STI-Gebieten 66 erstrecken. Die Maskenschicht wird dann unter Verwendung akzeptabler Fotolithografie und Ätztechniken strukturiert, um Masken 74 zu bilden. Die Struktur der Masken 74 wird dann durch eine akzeptable Ätztechnik auf die Dummy-Gate-Schicht transferiert, um Dummy-Gates 72 zu bilden. In manchen Ausführungsformen wird die Struktur der Masken 74 weiter auf die dielektrische Dummy-Schicht transferiert, um Dummy-Dielektrika 70 zu bilden. Die Dummy-Gates 72 decken jeweilige Kanalgebiete 68 der Finnen 54 ab. Die Struktur der Masken 74 kann verwendet werden, um jedes der Dummy-Gates 72 physisch von angrenzenden Dummy-Gates zu trennen. Die Dummy-Gates 72 können auch eine Längsrichtung im Wesentlichen senkrecht zu der Längsrichtung der Finnen 54 aufweisen.
  • Gate-Abstandhalter 92 werden an freigelegten Oberflächen der Dummy-Gates 72, der Masken 74 und/oder der Finnen 54 gebildet. Die Gate-Abstandhalter 92 können gebildet werden, indem ein isolierendes Material einheitlich gebildet wird und nachfolgend das isolierende Material geätzt wird. Das isolierende Material der Gate-Abstandhalter 92 kann Siliziumnitrid, Siliziumcarbonitrid, Siliziumoxycarbonitrid, eine Kombination davon oder dergleichen sein und kann durch Wärmeoxidation, Abscheidung, eine Kombination davon oder dergleichen gebildet werden. In manchen Ausführungsformen werden die Gate-Abstandhalter 92 aus einem mehrschichtigen isolierenden Material gebildet und weisen mehrere Schichten auf. Zum Beispiel können die Gate-Abstandhalter 92 mehrere Schichten aus Siliziumcarbonitrid aufweisen, können mehrere Schichten aus Siliziumoxycarbonitrid aufweisen oder können eine Schicht aus Siliziumoxid zwischen zwei Schichten aus Siliziumnitrid aufweisen. Das Ätzen der Gate-Abstandhalter 92 kann anisotrop sein. Nach dem Ätzen können die Gate-Abstandhalter 92 gerade Seitenwände oder gekrümmte Seitenwände aufweisen.
  • Vor oder während der Bildung der Gate-Abstandhalter 92 können Implantationen für leicht dotierte Source/Drain-Gebiete (LDD-Gebiete) durchgeführt werden. In den Ausführungsformen mit verschiedenen Bauelementtypen, ähnlich den zuvor in 8 besprochenen Implantationen, kann eine Maske, wie ein Fotolack, über dem n-Gebiet 50N gebildet werden, während das p-Gebiet 50P freigelegt wird und Verunreinigungen eines geeigneten Typs (z.B. p) können in die freigelegten Finnen 54 in dem p-Gebiet 50P implantiert werden. Die Maske kann dann entfernt werden. Nachfolgend kann eine Maske, wie ein Fotolack, über dem p-Gebiet 50P gebildet werden, während das n-Gebiet 50N freigelegt wird und Verunreinigungen eines geeigneten Typs (z.B. n) können in den freigelegten Finnen 54 in dem n-Gebiet 50N implantiert werden. Die Maske kann dann entfernt werden. Die n-Verunreinigungen können die beliebige der zuvor besprochenen n-Verunreinigungen sein und die p-Verunreinigungen können beliebige der zuvor besprochenen p-Verunreinigungen sein. Die leicht dotierten Source/Drain-Gebiete können eine Konzentration von Verunreinigungen in der Spanne von etwa 1015 cm-3 bis etwa 1019) cm-3 aufweisen. Ein Tempern kann verwendet werden, um Implantationsschaden zu reparieren und um die implantierten Verunreinigungen zu aktivieren.
  • Epitaktische Source/Drain-Gebiete 94 werden in den Finnen 54 gebildet. Die epitaktischen Source/Drain-Gebiete 94 werden in den Finnen 54 gebildet, sodass jedes Dummy-Gate 72 zwischen jeweiligen benachbarten Paaren der epitaktischen Source/Drain-Gebiete 94 angeordnet ist. In manchen Ausführungsformen können sich die epitaktischen Source/Drain-Gebiete 94 in die Finnen 54 erstrecken und diese auch durchdringen. In manchen Ausführungsformen werden die Gate-Abstandhalter 92 verwendet, um die epitaktischen Source/Drain-Gebiete 94 von den Dummy-Gates 72 um einen angemessenen Seitenabstand zu trennen, sodass die epitaktischen Source/Drain-Gebiete 94 nachfolgend gebildete Gates der resultierenden FinFETs nicht kurzschließen. Ein Material der epitaktischen Source/Drain-Gebiete 94 kann ausgewählt werden, Spannung in den jeweiligen Kanalgebieten 68 auszuüben, wodurch die Leistung verbessert wird.
  • Das epitaktische Source/Drain-Gebiet 94 in dem n-Gebiet 50N kann gebildet werden, indem das p-Gebiet 50P maskiert wird und Source/Drain-Gebiete der Finnen 54 in dem n-Gebiet 50N geätzt werden, um Vertiefungen in den Finnen 54 zu bilden. Dann werden die epitaktischen Source/Drain-Gebiete 94 in dem n-Gebiet 50N epitaktisch in den Vertiefungen wachsen gelassen. Die epitaktischen Source/Drain-Gebiete 94 können ein beliebiges akzeptables Material beinhalten, wie für es für n-FinFETs angemessen ist. Zum Beispiel, falls die Finnen 54 Silizium sind, können die epitaktischen Source/Drain-Gebiete 94 in dem n-Gebiet 50N Materialien beinhalten, die eine Zugspannung in dem Kanalgebiet 68 ausüben, wie Silizium, Siliziumkarbid, phosphordotiertes Siliziumkarbid, Siliziumphosphid oder dergleichen. Die epitaktischen Source/Drain-Gebiete 94 in dem n-Gebiet 50N können von jeweiligen Oberflächen der Finnen 54 angehobene Oberflächen aufweisen und können Facetten aufweisen.
  • Die epitaktischen Source/Drain-Gebiete 94 in dem n-Gebiet 50P können gebildet werden, indem das n-Gebiet 50N maskiert wird und Source/Drain-Gebiete der Finnen 54 in dem p-Gebiet 50P geätzt werden, um Vertiefungen in den Finnen 54 zu bilden. Dann werden die epitaktischen Source/Drain-Gebiete 94 in dem p-Gebiet 50P epitaktisch in den Vertiefungen wachsen gelassen. Die epitaktischen Source/Drain-Gebiete 94 können ein beliebiges akzeptables Material beinhalten, wie es für p-FinFETs angemessen ist. Zum Beispiel, falls die Finnen 54 Silizium sind, können die epitaktischen Source/Drain-Gebiete 94 in dem p-Gebiet 50P Materialien beinhalten, die eine Kompressionsspannung in dem Kanalgebiet 68 ausüben, wie Siliziumgermanium, bordotiertes Siliziumgermanium, Germanium, Germaniumzinn oder dergleichen. Die epitaktischen Source/Drain-Gebiete 94 in dem p-Gebiet 50P weisen von jeweiligen Oberflächen der Finnen 54 angehobene Oberflächen auf und können Facetten aufweisen.
  • Die epitaktischen Source/Drain-Gebiete 94 und/oder die Finnen 54 können mit Dotierstoffen implantiert sein, um Source/Drain-Gebiete zu bilden, ähnlich dem zuvor besprochenen Prozess zum Bilden leicht dotierter Source/Drain-Gebiete, gefolgt von einem Tempern. Die Source/Drain-Gebiete können eine Verunreinigungskonzentration zwischen etwa 1019 cm-3 und etwa 1021 cm-3 aufweisen. Die n- und/oder p-Verunreinigungen für Source/Drain-Gebiete können beliebige der zuvor besprochenen Verunreinigungen sein. In manchen Ausführungsformen können die epitaktischen Source/Drain-Gebiete 94 während des Wachstums in-situ dotiert werden.
  • Als ein Ergebnis der Epitaxieprozesse, die verwendet werden, um die epitaktischen Source/Drain-Gebiete 94 in dem n-Gebiet 50N und dem p-Gebiet zu bilden, weisen obere Oberflächen der epitaktischen Source/Drain-Gebiete Facetten auf, die sich seitlich nach außen über Seitenwände der Finnen 54 hinaus erstrecken. In manchen Ausführungsformen veranlassen diese Facetten angrenzende epitaktische Source/Drain-Gebiete 94 eines selben FinFET, sich wie durch 9C veranschaulicht zusammenzufügen. In manchen Ausführungsformen verbleiben angrenzende epitaktische Source/Drain-Gebiete 94 getrennt, nachdem der Epitaxieprozess abgeschlossen ist, wie durch 9D veranschaulicht. In den in 9C und 9D veranschaulichten Ausführungsformen sind die Gate-Abstandhalter 92 gebildet, dass sie einen Abschnitt der Seitenwände der Finnen 54 abdecken, die sich über die STI-Gebiete 66 erstrecken, wodurch das epitaktische Wachstum blockiert wird. In manchen anderen Ausführungsformen kann das Abstandhalterätzen, das verwendet wird, um die Gate-Abstandhalter 92 zu bilden, angepasst werden, um das Abstandhaltermaterial zu entfernen, um dem epitaktischen Wachstumsgebiet zu erlauben, sich zu der Oberfläche der STI-Gebiete 66 zu erstrecken.
  • Es wird angemerkt, dass die vorige Offenbarung im Allgemeinen einen Prozess zum Bilden von Abstandhaltern, LDD-Gebieten und Source/Drain-Gebieten beschreibt. Andere Prozesse und Abfolgen können verwendet werden. Zum Beispiel können weniger oder zusätzliche Abstandhalter genutzt werden, kann eine verschiedene Abfolge von Schritten genutzt werden (z.B. können Abstandhalter gebildet und entfernt werden) und/oder dergleichen. Darüber hinaus können die n- und p-Gebiete unter Verwendung verschiedener Strukturen und Schritte gebildet werden.
  • In 10A und 10B wird eine erste ILD-Schicht 98 über den Masken 74 (falls vorhanden) oder den Dummy-Gates 72, den epitaktischen Source/Drain-Gebieten 94 und den Gate-Abstandhaltern 92 abgeschieden. Die erste ILD-Schicht 98 kann aus einem dielektrischen Material gebildet werden und kann durch ein geeignetes Verfahren abgeschieden werden, wie CVD, plasmaverstärktes CVD (PECVD) oder FCVD. Dielektrische Materialien können Phosphosilikatglas (PSG), Borosilikatglas (BSG), bordotiertes Phosphosilikatglas (BPSG) undotiertes Silikatglas (USG) oder dergleichen umfassen. Andere Isolationsmaterialien, die durch einen beliebigen akzeptablen Prozess gebildet sind, können verwendet werden. In manchen Ausführungsformen wird eine Kontaktätzstoppschicht (CESL) 96 zwischen der ersten ILD-Schicht 98 und den epitaktischen Source/Drain-Gebieten 94, den Masken 74 (falls vorhanden) oder den Dummy-Gates 72 und den Gate-Abstandhaltern 92 gebildet. Die CESL 96 kann aus einem dielektrischen Material gebildet werden, wie Siliziumnitrid, Siliziumoxid, Siliziumoxynitrid oder dergleichen, das eine hohe Ätzselektivität vom Ätzen der ersten ILD-Schicht 98 aufweist.
  • In 11A und 11B kann ein Planarisierungsprozess, wie ein CMP, durchgeführt werden, um die Oberseitenoberfläche der ersten ILD-Schicht 98 mit den Oberseitenoberflächen der Masken 74 (falls vorhanden) oder der Dummy-Gates 72 zu ebnen. Der Planarisierungsprozess kann auch die Masken 74 auf den Dummy-Gates 72 und Abschnitte der Gate-Abstandhalter 92 entlang von Seitenwänden der Masken 74 entfernen. Der Planarisierungsprozess kann auch Abschnitte der CESL 96 über den Gate-Abstandhaltern 92 und den Masken 74 (falls vorhanden) oder den Dummy-Gates 72 entfernen. Nach dem Planarisierungsprozess sind Oberseitenoberflächen der ersten ILD-Schicht 98, der Gate-Abstandhalter 92 und der Masken 74 (falls vorhanden) oder der Dummy-Gates 72 komplanar (innerhalb von Prozessvariationen). Dementsprechend sind die Oberseitenoberflächen der Masken 74 (falls vorhanden) oder die Dummy-Gates 72 durch die erste ILD-Schicht 98 freigelegt. In der veranschaulichten Ausführungsform verbleiben die Masken 74, in welchem Fall der Planarisierungsprozess die Oberseitenoberfläche der ersten ILD-Schicht 98 mit den Oberseitenoberflächen der Masken 74 ebnet. In einer anderen Ausführungsform werden die Masken 74 entfernt, in welchem Fall der Planarisierungsprozess die Oberseitenoberfläche der ersten ILD-Schicht 98 mit den Oberseitenoberflächen der Dummy-Gates 72 ebnet.
  • In 12A und 12B werden die Masken 74 (falls vorhanden) und die Dummy-Gates 72 in (einem) Ätzschritt(en) entfernt, sodass Vertiefungen 100 gebildet werden. Abschnitte der Dummy-Dielektrika 70 in den Vertiefungen 100 können auch entfernt werden. In manchen Ausführungsformen werden die Dummy-Gates 72 entfernt und die Dummy-Dielektrika 70 verbleiben und werden durch die Vertiefungen 100 freigelegt. In manchen Ausführungsformen werden die Dummy-Dielektrika 70 von Vertiefungen 100 in einem ersten Gebiet eines Dies (z.B. einem Kernlogikgebiet) entfernt und verbleiben in Vertiefungen 100 in einem zweiten Gebiet des Dies (z.B. ein Eingabe/Ausgabe-Gebiet). In manchen Ausführungsformen werden die Masken 74 und die Dummy-Gates 72 durch einen anisotropen Trockenätzprozess entfernt. Zum Beispiel kann der Ätzprozess einen Trockenätzprozess unter Verwendung von Reaktionsgas(en) umfassen, das/die die Materialien der Masken 74 und die Dummy-Gates 72 bei einer schnelleren Rate als die Materialien der ersten ILD-Schicht 98 und die Gate-Abstandhalter 92 ätzt/ätzen. Jede Vertiefung 100 legt ein Kanalgebiet 68 einer jeweiligen Finne 54 frei und/oder überlagert dieses. Jedes Kanalgebiet 68 ist zwischen benachbarten Paaren der epitaktischen Source/Drain-Gebiete 94 angeordnet. Während des Entfernens können die Dummy-Dielektrika 70 als Ätzstoppschichten verwendet werden, wenn die Dummy-Gates 72 geätzt werden. Die Dummy-Dielektrika 70 können dann optional nach dem Entfernen der Dummy-Gates 72 entfernt werden.
  • In 13A und 13B werden Gate-Dielektrika 112 und Gate-Elektroden 114 für Ersatz-Gates gebildet. Gate-Dielektrika 112 einer oder mehrerer Schichten, die in den Vertiefungen 100 abgeschieden sind, wie auf den Oberseitenoberflächen und den Seitenwänden der Finnen 54 und an Seitenwänden der Gate-Abstandhalter 92. Die Gate-Dielektrika 112 können auch auf der Oberseitenoberfläche der ersten ILD-Schicht 98 gebildet werden. In manchen Ausführungsformen weisen die Gate-Dielektrika 112 eine oder mehrere dielektrische Schichten auf, wie eine oder mehrere Schichten aus Siliziumoxid, Siliziumnitrid, Metalloxid, Metallsilikat oder dergleichen. Zum Beispiel weisen in manchen Ausführungsformen die Gate-Dielektrika 112 eine Grenzflächenschicht aus Siliziumoxid durch Wärme- oder chemische Oxidation gebildet und ein darüberliegendes High-k-Dielektrikum-Material, wie ein Metalloxid oder ein Silikat aus Hafnium, Aluminium, Zirkonium, Lanthan, Mangan, Barium, Titan, Blei und Kombinationen davon, auf. Die Gate-Dielektrika 112 können eine dielektrische Schicht aufweisen, die einen größeren k-Wert als etwa 7,0 aufweist. Die Bildungsverfahren der Gate-Dielektrika 112 können Molekularstrahlabscheidung (MBD), ALD, PECVD und dergleichen umfassen. In Ausführungsformen, wo Abschnitte der Dummy-Dielektrika 70 in den Vertiefungen 100 verbleiben, beinhalten die Gate-Dielektrika 112 ein Material der Dummy-Dielektrika 70 (z.B. Siliziumoxid).
  • Wie zuvor erwähnt, können die Gate-Dielektrika 112 eine Grenzflächenschicht aus Siliziumoxid aufweisen. Die Grenzflächen der Gate-Dielektrika 112 und des Substrats 50 (z.B. jede der Finnen 54) können eine effektive Oxidladung (Qeff) nach unten bis etwa 2,9 × 1011 Coulomb aufweisen. Wie zuvor erwähnt, weist die Auskleidungsschicht 62 gute elektrische Leistung nach dem Nasstemperprozess auf (oben in Bezug auf 5A und 5B besprochen). In manchen Ausführungsformen weist die Auskleidungsschicht 62 eine geringere effektive Oxidladung als die Gate-Dielektrika 112 in Bezug auf das Substrat 50 auf. Mit anderen Worten, die Grenzfläche der Auskleidungsschicht 62 und des Substrats 50 können eine geringere effektive Oxidladung (Qeff) als die Grenzflächen der Gate-Dielektrika 112 und des Substrats 50 aufweisen.
  • Die Gate-Elektroden 114 werden über den Gate-Dielektrika 112 abgeschieden beziehungsweise füllen die verbleibenden Abschnitte der Vertiefungen 100. Die Gate-Elektroden 114 können ein metallhaltiges Material beinhalten, wie Titannitrid, Titanoxid, Tantalnitrid, Tantalcarbid, Kobalt, Ruthenium, Aluminium, Wolfram, Kombinationen davon oder Mehrfachschichten davon. Zum Beispiel können, obwohl einschichtige Gate-Elektroden 114 veranschaulicht sind, die Gate-Elektroden 114 eine beliebige Zahl von Auskleidungsschichten, eine beliebige Zahl von Austrittsarbeitsabstimmungsschichten und ein Füllmaterial aufweisen. Nach der Füllung der Vertiefungen 100 kann ein Planarisierungsprozess, wie ein CMP, durchgeführt werden, um die überschüssigen Abschnitte der Gate-Dielektrika 112 und das Material der Gate-Elektroden 113 zu entfernen, wobei die überschüssigen Abschnitte über der Oberseitenoberfläche der ersten ILD-Schicht 98 sind. Die verbleibenden Abschnitte des (der) Material(ien) der Gate-Dielektrika 112 und der Gate-Elektroden 114 bilden daher Ersatz-Gates der resultierenden FinFETs. Die Gate-Dielektrika 112 und die Gate-Elektroden 114 können gemeinsam als Gate-Strukturen 110 oder „Gate-Stapel“ bezeichnet werden. Die Gate-Strukturen 110 erstrecken sich entlang von Seitenwänden der Kanalgebiete 68 der Finnen 54.
  • Die Bildung der Gate-Dielektrika 112 in dem n-Gebiet 50N und dem p-Gebiet 50P kann gleichzeitig erfolgen, sodass die Gate-Dielektrika 112 in jedem Gebiet aus denselben Materialien gebildet werden und die Bildung der Gate-Elektroden 114 kann gleichzeitig erfolgen, sodass die Gate-Elektroden 114 in jedem Gebiet aus denselben Materialien gebildet werden. In manchen Ausführungsformen können die Gate-Dielektrika 112 in jedem Gebiet durch individuelle Prozesse gebildet werden, sodass die Gate-Dielektrika 112 verschiedene Materialien sein können, und/oder die Gate-Elektroden 114 können in jedem Gebiet durch individuelle Prozesse gebildet werden, sodass die Gate-Elektroden 114 verschiedene Materialien sein können. Unterschiedliche Maskierungsschritte können verwendet werden, um angemessene Gebiete zu maskieren und freizulegen, wenn individuelle Prozesse verwendet werden.
  • In 14A und 14B wird eine zweite ILD-Schicht 118 über der ersten ILD-Schicht 98 abgeschieden. In manchen Ausführungsformen ist die zweite ILD-Schicht 118 ein fließbarer Film, der durch ein fließbares CVD-Verfahren gebildet wird. In manchen Ausführungsformen wird die zweite ILD-Schicht 118 aus einem dielektrischen Material wie PSG, BSG, BPSG, USG oder dergleichen gebildet und kann durch ein geeignetes Verfahren abgeschieden werden, wie CVD und PECVD. In manchen Ausführungsformen wird eine Ätzstoppschicht zwischen der ersten ILD-Schicht 98 und der zweiten ILD-Schicht 118 gebildet.
  • In manchen Ausführungsformen werden Gate-Masken 116 über jeweiligen Gate-Stapeln gebildet (aufweisend ein Gate-Dielektrikum 112 und eine entsprechende Gate-Elektrode 114), bevor die zweite ILD-Schicht 118 gebildet wird. Die Gate-Masken 116 werden zwischen gegenüberliegenden Paaren der Gate-Abstandhalter 92 angeordnet. In manchen Ausführungsformen weist die Gate-Masken 116 zu bilden auf, die Gate-Dielektrika 112 und die Gate-Elektroden 114 zu vertiefen, sodass Vertiefungen zwischen gegenüberliegenden Paaren der Gate-Abstandhalter 92 gebildet werden. Eine oder mehrere Schichten von dielektrischem Material, wie Siliziumnitrid, Siliziumoxynitrid oder dergleichen, werden in die Vertiefungen gefüllt und ein Planarisierungsprozess wird durchgeführt, um überschüssige Abschnitte des dielektrischen Materials zu entfernen, die sich über die erste ILD-Schicht 98 erstrecken. Die Gate-Masken 116 weisen die verbleibenden Abschnitte des dielektrischen Materials in den Vertiefungen auf. Nachfolgend gebildete Gate-Kontakte durchdringen die zweite ILD-Schicht 118 und die Gate-Masken 116, um die Oberseitenoberflächen der vertieften Gate-Elektroden 114 zu kontaktieren.
  • In 15A und 15B werden Source/Drain-Kontakte 122 und Gate-Kontakte 124 zu den epitaktischen Source/Drain-Gebieten 94 beziehungsweise en Gate-Elektroden 114 gebildet. Öffnungen für die Source/Drain-Kontakte 122 werden durch die zweite ILD-Schicht 118, die erste ILD-Schicht 98 und die CESL 96 gebildet. Öffnungen für die Gate-Kontakte 124 werden durch die zweite ILD-Schicht 118 und die Gate-Masken 116 gebildet. Die Öffnungen können unter Verwendung akzeptabler Fotolithografie und Ätztechniken gebildet werden. Eine Auskleidung, wie eine Diffusionsbarrierenschicht, eine Haftschicht oder dergleichen und ein leitfähiges Material werden in den Öffnungen gebildet. Die Auskleidung kann Titan, Titannitrid, Tantal, Tantalnitrid oder dergleichen beinhalten. Das leitfähige Material kann Kupfer, eine Kupferlegierung, Silber, Gold, Wolfram, Kobalt, Aluminium, Nickel oder dergleichen sein. Ein Planarisierungsprozess, wie ein CMP, kann durchgeführt werden, um überschüssiges Material von der Oberseitenoberfläche der zweiten ILD-Schicht 118 zu entfernen. Die verbleibende Auskleidung und leitfähiges Material bilden die Source/Drain-Kontakte 122 und die Gate-Kontakte 124 in den Öffnungen. Ein Temperprozess kann durchgeführt werden, um ein Silizid bei der Grenzfläche zwischen den epitaktischen Source/Drain-Gebieten 94 und den Source/Drain-Kontakten 122 zu bilden. Die Source/Drain-Kontakte 122 sind physisch und elektrisch mit den epitaktischen Source/Drain-Gebieten 94 gekoppelt und die Gate-Kontakte 124 sind physisch und elektrisch mit den Gate-Elektroden 114 gekoppelt. Die Source/Drain-Kontakte 122 und die Gate-Kontakte 124 können in verschiedenen Prozessen gebildet werden oder können in demselben Prozess gebildet werden. Obwohl als in denselben Querschnitten gebildet gezeigt, sollte begrüßt werden, dass jeder der Source/Drain-Kontakte 122 und der Gate-Kontakte 124 in verschiedenen Querschnitten gebildet werden kann, was Kurzschluss der Kontakte vermeiden kann.
  • Die offenbarten FinFET-Ausführungsformen können auch auf Nanostrukturbauelemente angewendet werden, wie Nanostruktur- (z.B. Nanoschicht, Nanodraht, Gate-All-Around oder dergleichen) Feldeffekttransistoren (NSFETs). In einer NSFET-Ausführungsform werden die Finnen durch Nanostrukturen ersetzt, die durch Strukturieren eines Stapels abwechselnder Schichten von Kanalschichten und Opferschichten gebildet sind. Dummy-Gate-Stapel und Source/Drain-Gebiete werden auf eine ähnliche Weise wie den zuvor beschriebenen Ausführungsformen gebildet. Nachdem die Dummy-Gate-Stapel entfernt wurden, können die Opferschichten teilweise oder vollständig in Kanalgebieten entfernt werden. Die Ersatz-Gate-Strukturen werden auf eine ähnliche Weise wie den zuvor beschriebenen Ausführungsformen gebildet, die Ersatz-Gate-Strukturen können teilweise oder vollständig übriggebliebene Öffnungen füllen, indem die Opferschichten entfernt werden und die Ersatz-Gate-Strukturen können die Kanalschichten in den Kanalgebieten der NSFET-Bauelemente teilweise oder vollständig umgeben. ILDs und Kontakte zu den Ersatz-Gate-Strukturen und den Source/Drain-Gebieten können auf eine ähnliche Weise wie die zuvor beschriebenen Ausführungsformen gebildet werden. Ein Nanostrukturbauelement kann, wie in US-Patentanmeldung Nr. 2016/0365414 offenbart, gebildet werden, die durch Bezugnahme in die vorliegende Anmeldung aufgenommen wird.
  • Wenn die Auskleidungsschicht 62 gebildet wird, erlaubt Durchführen der Pulse des ALD-Prozesses bei den zuvor besprochenen Temperaturen und für die zuvor besprochenen Dauern, dass die Auskleidungsschicht 62 mit der gewünschten Stickstoffkonzentration gebildet wird. 16 ist ein Diagramm experimenteller Daten von verschiedenen Prozessen zur Bildung der Auskleidungsschicht 62. Insbesondere zeigt 16 die Anfangs- und finalen Stickstoffkonzentrationen der Auskleidungsschicht 62 (z.B. vor und nach dem Nasstemperprozess), wenn der dritte Puls des ALD-Prozesses für verschiedene Dauern durchgeführt wurde. Die Datenpunkte in Gebiet 102 sind für Auskleidungsschichten, die gebildet werden, indem das Sauerstoffquellvorprodukt in der ALD-Kammer für eine Dauer in der zuvor besprochenen Spanne behalten wird. Diese Auskleidungsschichten haben eine Anfangsstickstoffkonzentration in der Spanne von etwa 5% bis etwa 30% aufgewiesen und haben eine finale Stickstoffkonzentration in der Spanne von etwa 1% bis etwa 5% aufgewiesen. Die Datenpunkte in Gebiet 104 sind für eine Auskleidungsschicht, die gebildet wird, indem das Sauerstoffquellvorprodukt in der ALD-Kammer für eine Dauer außerhalb der zuvor besprochenen Spanne behalten wird. Diese Auskleidungsschicht hat eine Anfangs- und eine finale Stickstoffkonzentration außerhalb der gewünschten Spannen aufgewiesen.
  • Ausführungsformen können Vorteile erzielen. Die Auskleidungsschicht 62 mit einer Anfangsstickstoffkonzentration in der Spanne von etwa 5% bis etwa 30% und einer Anfangsdicke in der Spanne von etwa 15 Å bis etwa 50 Å zu bilden, hilft der Auskleidungsschicht 62, ausreichend Sauerstoffbeständigkeit bereitzustellen, um die Finnen 54 während des Nasstemperprozesses zur Bildung des Füllmaterials 64 zu schützen und hilft auch sicherzustellen, dass die Ätzselektivität zwischen der Auskleidungsschicht 62 und dem Füllmaterial 64 nach dem Nasstemperprozess ausreichend verringert wird. Oxidation der Finnen 54 zu vermeiden hilft, Kanalmobilität der resultierenden FinFETs zu verbessern. Weiter kann die Auskleidungsschicht 62 aus Siliziumoxynitrid zu bilden gegenüber Bildung der Auskleidungsschicht 62 aus anderen dielektrischen Materialien, wie Siliziumnitrid, vorteilhaft sein. Zum Beispiel erleidet Siliziumoxynitrid geringeren Ladungseffekt als Siliziumnitrid, was hilft, Kanalverlust der resultierenden FinFETs zu verringern.
  • In einer Ausführungsform umfasst ein Verfahren: Bilden einer ersten Finne und einer zweiten Finne, die sich von einem Halbleitersubstrat erstrecken; Abscheiden einer Auskleidungsschicht entlang einer ersten Seitenwand der ersten Finne, einer zweiten Seitenwand der zweiten Finne und einer Oberseitenoberfläche des Halbleitersubstrats, wobei die Auskleidungsschicht aus Siliziumoxynitrid gebildet ist, das eine Stickstoffkonzentration in einer Spanne von 5% bis 30% aufweist; Abscheiden eines Füllmaterials auf der Auskleidungsschicht, wobei das Füllmaterial aus Silizium gebildet ist; Tempern der Auskleidungsschicht und des Füllmaterials, wobei das Tempern das Füllmaterial zu Siliziumoxid umwandelt, wobei das Tempern die Stickstoffkonzentration der Auskleidungsschicht auf eine Spanne von 1% bis 5% senkt; und Vertiefen der Auskleidungsschicht und des Füllmaterials, um ein Isolationsgebiet zwischen der ersten Finne und der zweiten Finne zu bilden.
  • In manchen Ausführungsformen des Verfahrens senkt das Tempern der Auskleidungsschicht und des Füllmaterials eine Dicke der Auskleidungsschicht. In manchen Ausführungsformen des Verfahrens ist die Dicke der Auskleidungsschicht vor dem Tempern in einer Spanne von 15 Å bis 50 Å und die Dicke der Auskleidungsschicht nach dem Tempern ist in einer Spanne von 1 Å bis 10 Å. In manchen Ausführungsformen des Verfahrens umfasst das Abscheiden der Auskleidungsschicht: Platzieren des Halbleitersubstrats in einer Abscheidungskammer; Durchführen eines Atomschichtabscheidungszyklus (ALD-Zyklus), umfassend: Einleiten von Hexachlordisilan in die Abscheidungskammer; Spülen des Hexachlordisilan aus der Abscheidungskammer; Einleiten von Sauerstoff in die Abscheidungskammer; Spülen des Sauerstoffs aus der Abscheidungskammer; Einleiten von Ammoniak in die Abscheidungskammer; und Spülen des Ammoniaks aus der Abscheidungskammer; und Wiederholen des ALD-Zyklus. In manchen Ausführungsformen des Verfahrens wird das Hexachlordisilan für eine Dauer in einer Spanne von 5 Sekunden bis
    120 Sekunden in der Abscheidungskammer behalten, der Sauerstoff wird in einer Spanne von 5 Sekunden bis 100 Sekunden in der Abscheidungskammer behalten, der Ammoniak wird für eine Dauer in einer Spanne von 5 Sekunden bis 100 Sekunden in der Abscheidungskammer gehalten und der ALD-Zyklus wird 5 bis 100-mal wiederholt. In manchen Ausführungsformen des Verfahrens werden das Einleiten von Hexachlordisilan, das Einleiten von Sauerstoff und das Einleiten von Ammoniak jeweils bei einer Temperatur in einer Spanne von 450°C bis 700°C durchgeführt. In manchen Ausführungsformen des Verfahrens umfasst das Tempern der Auskleidungsschicht und des Füllmaterials: Durchführen eines Nasstemperprozesses bei einer Temperatur in einer Spanne von 400°C bis 750°C und für eine Dauer in einer Spanne von
    1 Stunde bis 5 Stunden. In manchen Ausführungsformen des Verfahrens wird der Nasstemperprozess mit Dampf durchgeführt, der durch In-situ-Dampferzeugung (ISSG) erzeugt wird.
  • In einer Ausführungsform umfasst ein Verfahren: Bilden einer ersten Finne und einer zweiten Finne, die sich von einem Halbleitersubstrat erstrecken; Abscheiden eines ersten dielektrischen Materials mit einem Atomschichtabscheidungsprozess (ALD-Prozess), um eine Auskleidungsschicht entlang einer ersten Seitenwand der ersten Finne, einer zweiten Seitenwand der zweiten Finne und einer Oberseitenoberfläche des Halbleitersubstrats zu bilden; Abscheiden eines zweiten dielektrischen Materials mit einem fließbaren chemischen Gasphasenabscheidungsprozess (FCVD-Prozess), um ein Füllmaterial auf der Auskleidungsschicht zu bilden, wobei das zweite dielektrische Material von dem ersten dielektrischen Material verschieden ist, wobei ein Abschnitt der Auskleidungsschicht während des FCVD-Prozesses zu dem zweiten dielektrischen Material umgewandelt wird; und Vertiefen der Auskleidungsschicht und des Füllmaterials, um ein Isolationsgebiet zwischen der ersten Finne und der zweiten Finne zu bilden.
  • In manchen Ausführungsformen des Verfahrens umfasst das Vertiefen der Auskleidungsschicht und des Füllmaterials: Ätzen der Auskleidungsschicht und des Füllmaterials, wobei Oberseitenoberflächen der Auskleidungsschicht und des Füllmaterials nach dem Ätzen komplanar sind. In manchen Ausführungsformen des Verfahrens umfasst das Ätzen der Auskleidungsschicht und des Füllmaterials ein Nassätzen unter Verwendung von verdünnter Flusssäure (dHF-Säure) durchzuführen, wobei das Nassätzen die Auskleidungsschicht und das Füllmaterial bei derselben Rate entfernt. In manchen Ausführungsformen des Verfahrens ist das erste dielektrische Material vor dem FCVD-Prozess Siliziumoxynitrid, das eine Stickstoffkonzentration in einer Spanne von 5% bis 30% aufweist, und ist das erste dielektrische Material nach dem FCVD-Prozess Siliziumoxynitrid, das eine Stickstoffkonzentration in einer Spanne von 1% bis 5% aufweist. In manchen Ausführungsformen des Verfahrens weist die Auskleidungsschicht vor dem FCVD-Prozess eine Dicke in einer Spanne von 15 Å bis 50 Å auf und weist der restliche Abschnitt der Auskleidungsschicht nach dem FCVD-Prozess eine Dicke in einer Spanne von 1 Å bis 10Å auf. In manchen Ausführungsformen des Verfahrens umfasst Abscheiden des zweiten dielektrischen Materials mit dem FCVD-Prozess: Abscheiden von Silizium mit einem chemischen Gasphasenabscheidungsprozess (CVD-Prozess); und Durchführen eines Nasstemperprozesses, um das Silizium zu Siliziumoxid umzuwandeln. In manchen Ausführungsformen des Verfahrens tritt keine Oxidation der ersten Finne oder der zweiten Finne während des Nasstemperprozesses auf. In manchen Ausführungsformen umfasst das Verfahren weiter: Bilden einer Gate-Struktur auf der ersten Finne, der zweiten Finne und dem Isolationsgebiet; Bilden eines ersten Paares von Source/Drain-Gebieten in der ersten Finne und angrenzend an die Gate-Struktur; und Bilden eines zweiten Paares von Source/Drain-Gebieten in der zweiten Finne und angrenzend an die Gate-Struktur.
  • In einer Ausführungsform weist eine Struktur auf: eine erste Finne, die sich von einem Substrat erstreckt; eine zweite Finne, die sich von dem Substrat erstreckt; ein Isolationsgebiet zwischen der ersten Finne und der zweiten Finne, wobei das Isolationsgebiet aufweist: eine Hauptschicht aus Siliziumoxid; und eine Auskleidungsschicht aus Siliziumoxynitrid, das eine Stickstoffkonzentration in einer Spanne von 1% bis 5% aufweist, wobei die Auskleidungsschicht zwischen der Hauptschicht und jedem der ersten Finne, der zweiten Finne und des Substrats angeordnet ist, wobei Oberseitenoberflächen der Auskleidungsschicht und der Hauptschicht komplanar sind.
  • In manchen Ausführungsformen der Struktur weist die Auskleidungsschicht eine Dicke in einer Spanne von 1 Å bis 10Å auf. In manchen Ausführungsformen weist die Struktur weiter auf: ein Gate-Dielektrikum, das eine Grenzflächenschicht aus Siliziumoxid auf der ersten Finne, der zweiten Finne und dem Isolationsgebiet aufweist; und eine Gate-Elektrode auf dem Gate-Dielektrikum. In manchen Ausführungsformen der Struktur weisen Grenzflächen der Auskleidungsschicht mit jeder der ersten Finne und der zweiten Finne eine erste effektive Oxidladung auf und Grenzflächen der Grenzflächenschicht mit jeder der ersten Finne und der zweiten Finne weisen eine zweite effektive Oxidladung auf, wobei die zweite effektive Oxidladung größer als die erste effektive Oxidladung ist.
  • Das Vorangehende umreißt Merkmale einiger Ausführungsformen, sodass Fachkundige die Aspekte der vorliegenden Offenbarung besser verstehen werden. Fachkundige werden begrüßen, dass sie die vorliegende Offenbarung bereits als eine Basis dafür verwenden können, andere Prozesse und Strukturen zum Umsetzen derselben Zwecke und/oder Erzielen derselben Vorteile der hierin vorgestellten Ausführungsformen zu gestalten oder zu modifizieren. Fachkundige sollten auch erkennen, dass solche gleichwertigen Konstruktionen nicht von dem Wesen und Umfang der vorliegenden Offenbarung abweichen und dass sie verschiedene Änderungen, Ersetzungen und Abänderungen hierin vornehmen können, ohne von dem Wesen und Umfang der vorliegenden Offenbarung abzuweichen.
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Patentliteratur
    • US 2016/0365414 [0067]

Claims (20)

  1. Verfahren, umfassend: Bilden einer ersten Finne und einer zweiten Finne, die sich von einem Halbleitersubstrat erstrecken; Abscheiden einer Auskleidungsschicht entlang einer ersten Seitenwand der ersten Finne, einer zweiten Seitenwand der zweiten Finne und einer Oberseitenoberfläche des Halbleitersubstrats, wobei die Auskleidungsschicht aus Siliziumoxynitrid gebildet ist, das eine Stickstoffkonzentration in einer Spanne von 5% bis 30% aufweist; Abscheiden eines Füllmaterials auf der Auskleidungsschicht, wobei das Füllmaterial aus Silizium gebildet ist; Tempern der Auskleidungsschicht und des Füllmaterials, wobei das Tempern das Füllmaterial zu Siliziumoxid umwandelt, wobei das Tempern die Stickstoffkonzentration der Auskleidungsschicht zu einer Spanne von 1% bis 5% senkt; und Vertiefen der Auskleidungsschicht und des Füllmaterials, um ein Isolationsgebiet zwischen der ersten Finne und der zweiten Finne zu bilden.
  2. Verfahren nach Anspruch 1, wobei das Tempern der Auskleidungsschicht und des Füllmaterials eine Dicke der Auskleidungsschicht senkt.
  3. Verfahren nach Anspruch 2, wobei die Dicke der Auskleidungsschicht vor dem Tempern in einer Spanne von 15 Å bis 50 Å ist und die Dicke der Auskleidungsschicht nach dem Tempern in einer Spanne von 1 Å bis 10Å ist.
  4. Verfahren nach einem der Ansprüche 1 bis 3, wobei das Abscheiden der Auskleidungsschicht umfasst: Platzieren des Halbleitersubstrats in einer Abscheidungskammer; Durchführen eines Atomschichtabscheidungszyklus (ALD-Zyklus), umfassend: Einleiten von Hexachlordisilan in die Abscheidungskammer; Spülen des Hexachlordisilans aus der Abscheidungskammer; Einleiten von Sauerstoff in die Abscheidungskammer; Spülen des Sauerstoffs aus der Abscheidungskammer; Einleiten von Ammoniak in die Abscheidungskammer; und Spülen des Ammoniaks aus der Abscheidungskammer; und Wiederholen des ALD-Zyklus.
  5. Verfahren nach Anspruch 4, wobei das Hexachlordisilan für eine Dauer in einer Spanne von 5 Sekunden bis 120 Sekunden in der Abscheidungskammer gehalten wird, der Sauerstoff für eine Dauer in einer Spanne von 5 Sekunden bis 100 Sekunden in der Abscheidungskammer behalten wird, das Ammoniak für eine Dauer in einer Spanne von 5 Sekunden bis 100 Sekunden in der Abscheidungskammer behalten wird und der ALD-Zyklus 5 bis 100-mal wiederholt wird.
  6. Verfahren nach Anspruch 4 oder 5, wobei das Einleiten von Hexachlordisilan, das Einleiten von Sauerstoff und das Einleiten von Ammoniak jeweils bei einer Temperatur in einer Spanne von 450°C bis 700°C durchgeführt werden.
  7. Verfahren nach einem der Ansprüche 1 bis 6, wobei das Tempern der Auskleidungsschicht und des Füllmaterials umfasst: Durchführen eines Nasstemperprozesses bei einer Temperatur in einer Spanne von 400°C bis 750°C und für eine Dauer in einer Spanne von 1 Stunde bis 5 Stunden.
  8. Verfahren nach Anspruch 7, wobei der Nasstemperprozess mit Dampf durchgeführt wird, der durch eine In-situ-Dampferzeugung (ISSG) erzeugt wird.
  9. Verfahren, umfassend: Bilden einer ersten Finne und einer zweiten Finne, die sich von einem Halbleitersubstrat erstrecken; Abscheiden eines ersten dielektrischen Materials mit einem Atomschichtabscheidungsprozess (ALD-Prozess), um eine Auskleidungsschicht entlang einer ersten Seitenwand der ersten Finne, einer zweiten Seitenwand der zweiten Finne und einer Oberseitenoberfläche des Halbleitersubstrats zu bilden; Abscheiden eines zweiten dielektrischen Materials mit einem fließbaren chemischen Gasphasenabscheidungsprozess (FCVD-Prozess), um ein Füllmaterial auf der Auskleidungsschicht zu bilden, wobei das zweite dielektrische Material von dem ersten dielektrischen Material verschieden ist, wobei ein Abschnitt der Auskleidungsschicht während des FCVD-Prozesses zu dem zweiten dielektrischen Material umgewandelt wird; und Vertiefen der Auskleidungsschicht und des Füllmaterials, um ein Isolationsgebiet zwischen der ersten Finne und der zweiten Finne zu bilden.
  10. Verfahren nach Anspruch 9, wobei das Vertiefen der Auskleidungsschicht und des Füllmaterials umfasst: Ätzen der Auskleidungsschicht und des Füllmaterials, wobei Oberseitenoberflächen der Auskleidungsschicht und des Füllmaterials nach dem Ätzen komplanar sind.
  11. Verfahren nach Anspruch 10, wobei das Ätzen der Auskleidungsschicht und des Füllmaterials umfasst, ein Nassätzen unter Verwendung von verdünnter Flusssäure (dHF-Säure) durchzuführen, wobei das Nassätzen die Auskleidungsschicht und das Füllmaterial bei derselben Rate entfernt.
  12. Verfahren nach einem der Ansprüche 9 bis 11, wobei das erste dielektrische Material vor dem FCVD-Prozess Siliziumoxynitrid ist, das eine Stickstoffkonzentration in einer Spanne von 5% bis 30% aufweist und das erste dielektrische Material nach dem FCVD-Prozess Siliziumoxynitrid ist, das eine Stickstoffkonzentration in einer Spanne von 1% bis 5% aufweist.
  13. Verfahren nach einem der Ansprüche 9 bis 12, wobei die Auskleidungsschicht vor dem FCVD-Prozess eine Dicke in einer Spanne von 15 Å bis 50 Å aufweist und der restliche Abschnitt der Auskleidungsschicht nach dem FCVD-Prozess eine Dicke in einer Spanne von 1 Å bis 10Å aufweist.
  14. Verfahren nach einem der Ansprüche 9 bis 13, wobei Abscheiden des zweiten dielektrischen Materials mit dem FCVD-Prozess umfasst: Abscheiden von Silizium mit einem chemischen Gasphasenabscheidungsprozess (CVD-Prozess); und Durchführen eines Nasstemperprozesses, um das Silizium zu Siliziumoxid umzuwandeln.
  15. Verfahren nach Anspruch 14, wobei keine Oxidation der ersten Finne oder der zweiten Finne während des Nasstemperprozesses auftritt.
  16. Verfahren nach einem der Ansprüche 9 bis 15, weiter umfassend: Bilden einer Gate-Struktur auf der ersten Finne, der zweiten Finne und dem Isolationsgebiet; Bilden eines ersten Paares von Source/Drain-Gebieten in der ersten Finne und angrenzend an die Gate-Struktur; und Bilden eines zweiten Paares von Source/Drain-Gebieten in der zweiten Finne und angrenzend an die Gate-Struktur.
  17. Struktur, aufweisend: eine erste Finne, die sich von einem Substrat erstreckt; eine zweite Finne, die sich von dem Substrat erstreckt; ein Isolationsgebiet zwischen der ersten Finne und der zweiten Finne, wobei das Isolationsgebiet aufweist: eine Hauptschicht aus Siliziumoxid; und eine Auskleidungsschicht aus Siliziumoxynitrid, das eine Stickstoffkonzentration in einer Spanne von 1% bis 5% aufweist, wobei die Auskleidungsschicht zwischen der Hauptschicht und jedem der ersten Finne, der zweiten Finne und des Substrats angeordnet ist, wobei Oberseitenoberflächen der Auskleidungsschicht und der Hauptschicht komplanar sind.
  18. Struktur nach Anspruch 17, wobei die Auskleidungsschicht eine Dicke in einer Spanne von 1 Ä bis 10Å aufweist.
  19. Struktur nach Anspruch 17 oder 18, weiter aufweisend: ein Gate-Dielektrikum, das eine Grenzflächenschicht aus Siliziumoxid auf der ersten Finne, der zweiten Finne und dem Isolationsgebiet aufweist; und eine Gate-Elektrode auf dem Gate-Dielektrikum.
  20. Struktur nach Anspruch 19, wobei Grenzflächen der Auskleidungsschicht mit jeder der ersten Finne und der zweiten Finne eine erste effektive Oxidladung aufweisen und Grenzflächen der Grenzflächenschicht mit jeder der ersten Finne und der zweiten Finne eine zweite effektive Oxidladung aufweisen, wobei die zweite effektive Oxidladung größer als die erste effektive Oxidladung ist.
DE102021101001.2A 2021-01-15 2021-01-19 Halbleitervorrichtung und verfahren Pending DE102021101001A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US17/149,950 US11469229B2 (en) 2021-01-15 2021-01-15 Semiconductor device and method
US17/149,950 2021-01-15

Publications (1)

Publication Number Publication Date
DE102021101001A1 true DE102021101001A1 (de) 2022-07-21

Family

ID=81594831

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102021101001.2A Pending DE102021101001A1 (de) 2021-01-15 2021-01-19 Halbleitervorrichtung und verfahren

Country Status (5)

Country Link
US (2) US11469229B2 (de)
KR (1) KR102530213B1 (de)
CN (1) CN114520184A (de)
DE (1) DE102021101001A1 (de)
TW (1) TWI807431B (de)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11469229B2 (en) * 2021-01-15 2022-10-11 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and method
KR102645785B1 (ko) 2023-10-05 2024-03-08 주식회사 제4의공간 이미지 처리를 통한 제품 수거 플랫폼 서비스 제공 방법, 장치 및 시스템

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20160322358A1 (en) 2015-04-30 2016-11-03 Taiwan Semiconductor Manufacturing Company, Ltd. Fets and methods of forming fets
US20160365414A1 (en) 2015-06-15 2016-12-15 Taiwan Semiconductor Manufacturing Company, Ltd. FINFET Structures and Methods of Forming the Same
US20190067283A1 (en) 2017-08-28 2019-02-28 Taiwan Semiconductor Manufacturing Co., Ltd. Fin field-effect transistor structure and method for forming the same
US20190157156A1 (en) 2017-11-17 2019-05-23 Taiwan Semiconductor Manufacturing Co., Ltd. Methods of fabricating semiconductor devices having isolation structures with liners
US20190165116A1 (en) 2017-11-30 2019-05-30 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and method of fabricating the same

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6498383B2 (en) 2001-05-23 2002-12-24 International Business Machines Corporation Oxynitride shallow trench isolation and method of formation
US9202917B2 (en) * 2013-07-29 2015-12-01 Taiwan Semiconductor Manufacturing Co., Ltd. Buried SiGe oxide FinFET scheme for device enhancement
US8796666B1 (en) * 2013-04-26 2014-08-05 Taiwan Semiconductor Manufacturing Company, Ltd. MOS devices with strain buffer layer and methods of forming the same
KR102352157B1 (ko) * 2015-09-01 2022-01-17 삼성전자주식회사 집적회로 소자
KR20170043683A (ko) * 2015-10-13 2017-04-24 에스케이하이닉스 주식회사 반도체장치 제조 방법
US10497577B2 (en) 2017-08-31 2019-12-03 Taiwan Semiconductor Manufacturing Company, Ltd. Fin field-effect transistor device and method
US11183423B2 (en) * 2017-11-28 2021-11-23 Taiwan Semiconductor Manufacturing Co., Ltd. Liner structure in interlayer dielectric structure for semiconductor devices
US10971391B2 (en) 2018-06-13 2021-04-06 Taiwan Semiconductor Manufacturing Company, Ltd. Dielectric gap fill
US11069812B2 (en) * 2018-09-28 2021-07-20 Taiwan Semiconductor Manufacturing Company, Ltd. Fin field-effect transistor device and method of forming the same
US20200161171A1 (en) * 2018-11-16 2020-05-21 Applied Materials, Inc. Scaled liner layer for isolation structure
US11469229B2 (en) * 2021-01-15 2022-10-11 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and method

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20160322358A1 (en) 2015-04-30 2016-11-03 Taiwan Semiconductor Manufacturing Company, Ltd. Fets and methods of forming fets
US20160365414A1 (en) 2015-06-15 2016-12-15 Taiwan Semiconductor Manufacturing Company, Ltd. FINFET Structures and Methods of Forming the Same
US20190067283A1 (en) 2017-08-28 2019-02-28 Taiwan Semiconductor Manufacturing Co., Ltd. Fin field-effect transistor structure and method for forming the same
US20190157156A1 (en) 2017-11-17 2019-05-23 Taiwan Semiconductor Manufacturing Co., Ltd. Methods of fabricating semiconductor devices having isolation structures with liners
US20190165116A1 (en) 2017-11-30 2019-05-30 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and method of fabricating the same

Also Published As

Publication number Publication date
US11469229B2 (en) 2022-10-11
TWI807431B (zh) 2023-07-01
KR102530213B1 (ko) 2023-05-08
CN114520184A (zh) 2022-05-20
US20230035349A1 (en) 2023-02-02
US20220231022A1 (en) 2022-07-21
TW202230532A (zh) 2022-08-01
KR20220103586A (ko) 2022-07-22

Similar Documents

Publication Publication Date Title
DE102020107101B3 (de) Verfahren zur Herstellung einer Halbleitervorrichtung
DE102020119976B4 (de) Verfahren zum herstellen einer halbleitervorrichtung
DE102020129544A1 (de) Gatestrukturen in transistoren und verfahren zu deren ausbildung
DE102019121278B4 (de) Halbleitervorrichtung und Verfahren zur Herstellung
DE102020115554A1 (de) Doppeldotiermittel-source/drain-regionen und deren herstellungsverfahren
DE102021101001A1 (de) Halbleitervorrichtung und verfahren
DE102021104817B4 (de) Halbleitervorrichtung und verfahren
DE102021107846A1 (de) Halbleitervorrichtung und verfahren
DE102022100442A1 (de) Transistor-source-/drain-bereiche und verfahren zu deren herstellung
DE102021113537A1 (de) Transistor-gate-kontakte und verfahren zu deren bildung
DE102021109560A1 (de) Transistor-gate-strukturen und verfahren zu deren bildung
DE102021118124A1 (de) Transistorisolationsbereiche und Verfahren zum Bilden derselben
DE102021105456A1 (de) Halbleitervorrichtung und verfahren
DE102021113003A1 (de) Nano-fet-halbleiterbauelement und verfahren zur bildung
DE102021100467A1 (de) Halbleitervorrichtung und verfahren
DE102021100990A1 (de) Halbleitervorrichtung und verfahren
DE102021108858A1 (de) Halbleitervorrichtung und herstellungsverfahren
DE102020114860A1 (de) Transistor-gates und verfahren zum bilden davon
DE102020128875A1 (de) Transistor-gate-struktur und verfahren zu deren herstellung
DE102021116786B4 (de) Verfahren zur herstellung einer halbleitervorrichtung
DE102021102416B4 (de) Verfahren zur herstellung einer halbleitervorrichtung
DE102021110397B4 (de) Source-/drainregionen und verfahren zu deren bildung
DE102021115793B4 (de) Transistor-source/drain-kontakte und verfahren zu deren bildung
DE102022110851A1 (de) Halbleitervorrichtung und verfahren
DE102021120072A1 (de) Transistorisolationsgebiete und deren herstellungsverfahren

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication