DE102021115793B4 - Transistor-source/drain-kontakte und verfahren zu deren bildung - Google Patents

Transistor-source/drain-kontakte und verfahren zu deren bildung Download PDF

Info

Publication number
DE102021115793B4
DE102021115793B4 DE102021115793.5A DE102021115793A DE102021115793B4 DE 102021115793 B4 DE102021115793 B4 DE 102021115793B4 DE 102021115793 A DE102021115793 A DE 102021115793A DE 102021115793 B4 DE102021115793 B4 DE 102021115793B4
Authority
DE
Germany
Prior art keywords
source
contact
gate
drain
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE102021115793.5A
Other languages
English (en)
Other versions
DE102021115793A1 (de
Inventor
Yang-Cheng WU
Yun-Hua Chen
Wen-Kuo HSIEH
Huan-Just Lin
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of DE102021115793A1 publication Critical patent/DE102021115793A1/de
Application granted granted Critical
Publication of DE102021115793B4 publication Critical patent/DE102021115793B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66545—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using a dummy, i.e. replacement gate in a process wherein at least a part of the final gate is self aligned to the dummy gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/0886—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate including transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41758—Source or drain electrodes for field effect devices for lateral devices with structured layout for source or drain region, i.e. the source or drain region having cellular, interdigitated or ring structure or being curved or angular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823871—Complementary field-effect transistors, e.g. CMOS interconnection or wiring or contact manufacturing related aspects
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/02068—Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28518—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table the conductive layers comprising silicides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H01L21/30608—Anisotropic liquid etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823418—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the source or drain structures, e.g. specific source or drain implants or silicided source or drain structures or raised source or drain structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823431—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823821—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
    • H01L27/0924—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors including transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41791—Source or drain electrodes for field effect devices for transistors with a horizontal current flow in a vertical sidewall, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66553—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using inside spacers, permanent or not
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/6656—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using multiple spacer layers, e.g. multiple sidewall spacers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H01L29/7851—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET with the body tied to the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7842—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate
    • H01L29/7848—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate the means being located in the source/drain region, e.g. SiGe source and drain

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Inorganic Chemistry (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Inductance-Capacitance Distribution Constants And Capacitance-Resistance Oscillators (AREA)
  • Thin Film Transistor (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Oscillators With Electromechanical Resonators (AREA)

Abstract

In einer Ausführungsform umfasst ein Verfahren: Abscheiden einer Schutzschicht auf einem Source/Drain-Gebiet und einer Gate-Maske, wobei die Gate-Maske auf einer Gate-Struktur angeordnet ist, die Gate-Struktur auf einem Kanalgebiet eines Substrats angeordnet ist, das Kanalgebiet an das Source/Drain-Gebiet angrenzt; Ätzen einer Öffnung durch die Schutzschicht, wobei die Öffnung das Source/Drain-Gebiet freilegt; Abscheiden eines Metalls in der Öffnung und auf der Schutzschicht; Tempern des Metalls, um ein Metall-Halbleiter-Legierungsgebiet auf dem Source/Drain-Gebiet zu bilden; und Entfernen eines Rests des Metalls aus der Öffnung mit einem Reinigungsprozess, wobei die Schutzschicht die Gate-Maske während des Reinigungsprozesses bedeckt.

Description

  • HINTERGRUND
  • Halbleitervorrichtungen werden in einer Reihe von elektronischen Anwendungen verwendet, wie zum Beispiel in Personal Computern, Mobiltelefonen, Digitalkameras und anderen elektronischen Geräten. Halbleitervorrichtungen werden typischerweise durch aufeinanderfolgendes Abscheiden von Isolier- oder Dielektrikumschichten, leitfähigen Schichten und Halbleitermaterialschichten über einem Halbleitersubstrat und Strukturieren der verschiedenen Materialschichten unter Verwendung von Lithografie zur Bildung von Schaltungskomponenten und Elementen darauf gefertigt.
  • Die Halbleiterindustrie verbessert ständig die Integrationsdichte von verschiedenen elektronischen Komponenten (z.B. Transistoren, Dioden, Widerstände, Kondensatoren usw.) durch fortlaufende Verringerungen in minimaler Strukturelementgröße, wodurch mehr Komponenten in einer bestimmten Fläche integriert werden können. Während jedoch die minimalen Strukturelementgrößen verringert werden, entstehen zusätzliche Probleme, die behandelt werden sollten.
  • JP H09 - 321 280 A offenbart einen MOS Transistor, welcher mit einem selbstausrichtenden Kontaktprozess hergestellt wird. DE 10 2019 200 725 A1 offenbart einen FinFET mit High-k-Abstandshalter und selbstausgerichteter Kontaktdeckschicht. US 9536980 B1 offenbart Gateabstandshalter und ein Verfahren, um diese herzustellen. US 5 447 875 A offenbart einen selbstausgerichteten Gateherstellungsprozess.
  • Figurenliste
  • Die Erfindung wird durch den Patentanspruch 1, welcher ein Verfahren definiert, und den Patentanspruch 18, welcher eine Vorrichtung definiert, definiert. Bevorzugte Ausführungsformen der Erfindung werden in den abhängigen Patentansprüchen, der Beschreibung sowie in den Zeichnungen bereitgestellt. Aspekte der vorliegenden Offenbarung lassen sich am besten anhand der folgenden detaillierten Beschreibung in Verbindung mit den beiliegenden Zeichnungen verstehen. Es ist zu beachten, dass gemäß der branchenüblichen Praxis verschiedene Strukturelemente nicht maßstabsgetreu dargestellt sind. Tatsächlich können die Abmessungen der verschiedenen Strukturelemente zugunsten einer klaren Erläuterung willkürlich vergrößert oder verkleinert sein.
    • 1 veranschaulicht ein Beispiel eines Finnen-Feldeffekttransistors (FinFET) in einer dreidimensionalen Ansicht in Übereinstimmung mit manchen Ausführungsformen.
    • 2-21B sind Ansichten von Zwischenstufen in der Herstellung von FinFETs in Übereinstimmung mit manchen Ausführungsformen.
    • 22A-22B sind Ansichten von FinFETs in Übereinstimmung mit manchen Ausführungsformen.
  • AUSFÜHRLICHE BESCHREIBUNG
  • Die folgende Offenbarung stellt viele verschiedene Ausführungsformen, oder Beispiele, zum Implementieren verschiedener Strukturelemente der Erfindung bereit. Spezifische Beispiele von Komponenten und Anordnungen werden unten beschrieben, um die vorliegende Offenbarung zu vereinfachen. Diese sind selbstverständlich bloß Beispiele und nicht beabsichtigt einschränkend zu sein. Zum Beispiel kann die Bildung eines ersten Strukturelements über oder auf einem zweiten Strukturelement in der folgenden Beschreibung Ausführungsformen enthalten, in denen das erste und das zweite Strukturelement in direktem Kontakt gebildet sind, und kann auch Ausführungsformen enthalten, in denen zusätzliche Strukturelemente zwischen dem ersten und dem zweiten Strukturelement gebildet sein können, sodass das erste und das zweite Strukturelement nicht in direktem Kontakt sein könnten. Zusätzlich kann die vorliegende Offenbarung Referenznummern und/oder -buchstaben in den unterschiedlichen Beispielen wiederholen. Diese Wiederholung dient dem Zweck der Vereinfachung und Klarheit und gibt selbst keine Beziehung zwischen den unterschiedlichen besprochenen Ausführungsformen und/oder Konfigurationen vor.
  • Weiter können räumlich relative Ausdrücke wie „unterliegend“, „unterhalb“, „unter“, „überliegend“, „ober“ und dergleichen hierin zur Erleichterung der Beschreibung verwendet werden, um die Beziehung eines Elements oder Strukturelements zu (einem) anderen Element(en) oder Strukturelement(en) wie in den Figuren veranschaulicht zu beschreiben. Die räumlich relativen Ausdrücke sind beabsichtigt, verschiedene Ausrichtungen des Bauelements in Verwendung oder Betrieb zusätzlich zu der in den Figuren abgebildeten Ausrichtung zu umschließen. Die Vorrichtung kann anders ausgerichtet sein (um 90 Grad gedreht oder bei anderen Ausrichtungen) und die hierin verwendeten räumlich relativen Beschreibungsausdrücke können ebenso entsprechend ausgelegt werden.
  • Gemäß verschiedenen Ausführungsformen werden anfänglich Kontaktöffnungen zu Source/Drain-Gebieten zu einer schmaleren Breite gebildet und dann in einem separaten Ätzprozess zu einer größeren Breite erweitert. Die Breiten der Kontaktöffnungen können besser kontrolliert werden, wodurch Kurzschluss zwischen angrenzenden Source/Drain-Gebieten vermieden wird. Zusätzlich wird eine Schutzschicht in den Kontaktöffnungen gebildet und verwendet, um umgebende Strukturelemente während der Bildung von Metall-Halbleiter-Legierungsgebieten auf den Source/Drain-Gebieten zu schützen. Dadurch kann Herstellungsertrag verbessert werden.
  • 1 veranschaulicht ein Beispiel von Finnen-Feldeffekttransistoren (FinFETs) in Übereinstimmung mit manchen Ausführungsformen. 1 ist eine dreidimensionale Ansicht, wo manche Strukturelemente der FinFETs der deutlichen Veranschaulichung wegen weggelassen sind. Die FinFETs weisen Finnen 52 auf, die sich von einem Substrat 50 (z.B. einem Halbleitersubstrat) erstrecken, wobei die Finnen 52 als Kanalgebiete 58 für die FinFETs dienen. Isolationsgebiete 56, wie Grabenisolationsgebiete (STI-Gebiete), sind zwischen angrenzenden Finnen 52 angeordnet, die über und zwischen angrenzenden Isolationsgebieten 56 hinaus vorragen. Obwohl die Isolationsgebiete 56 als von dem Substrat 50 getrennt beschrieben/veranschaulicht sind, kann sich, wie hier verwendet, der Begriff „Substrat“ nur auf das Halbleitersubstrat oder eine Kombination des Halbleitersubstrats und der Isolationsgebiete beziehen. Zusätzlich, obwohl die unteren Abschnitte der Finnen 52 als einzelne, fortlaufende Materialien mit dem Substrat 50 veranschaulicht sind, können die unteren Abschnitte der Finnen 52 und/oder des Substrats 50 ein einzelnes Material oder mehrere Materialien enthalten. In diesem Zusammenhang beziehen sich die Finnen 52 auf den Abschnitt, der sich zwischen den angrenzenden Isolationsgebieten 56 hinaus erstreckt.
  • Gate-Dielektrika 112 befinden sich entlang Seitenwänden und über oberen Oberflächen der Finnen 52. Gate-Elektroden 114 befinden sich über den Gate-Dielektrika 112. Epitaktische Source/Drain-Gebiete 88 sind an gegenüberliegenden Seiten der Finne 52 in Bezug auf die Gate-Dielektrika 112 und Gate-Elektroden 114 angeordnet. Verschiedene Finnen 52 können sich die epitaktischen Source/Drain-Gebiete 88 teilen. Zum Beispiel können angrenzende epitaktische Source/Drain-Gebiete 88 elektrisch verbunden sein, wie durch Verschmelzen der epitaktischen Source/Drain-Gebiete 88 durch epitaktisches Aufwachsen oder durch Koppeln der epitaktischen Source/Drain-Gebiete 88 mit einem selben Source/Drain-Kontakt.
  • 1 veranschaulicht weiter Referenzquerschnitte, die in späteren Figuren verwendet werden. Querschnitt A-A' verläuft entlang einer Längsachse einer Finne 52 und in einer Richtung zum Beispiel eines Stromflusses zwischen den epitaktischen Source/Drain-Gebieten 88 eines FinFET. Querschnitt B-B' ist senkrecht zu Querschnitt A-A' und erstreckt sich durch epitaktische Source/Drain-Gebiete 88 der FinFETs. Anschließende Figuren beziehen sich der Deutlichkeit wegen auf diese Referenzquerschnitte.
  • Manche hier besprochenen Ausführungsformen sind im Zusammenhang mit FinFETs besprochen, die unter Verwendung eines Gate-Last-Prozesses gebildet werden. In anderen Ausführungsformen kann ein Gate-First-Prozess verwendet werden. Ebenso ziehen manche Ausführungsformen Aspekte in Betracht, die in planaren Vorrichtungen, wie planaren FETs verwendet werden.
  • 2-21B sind Ansichten von Zwischenstufen in der Herstellung von FinFETs in Übereinstimmung mit manchen Ausführungsformen. 2, 3 und 4 sind dreidimensionale Ansichten, die eine ähnliche dreidimensionale Ansicht wie 1 zeigen. 5A, 6A, 7A, 8A, 9A, 10A, 11A, 12A, 13A, 14A, 15A, 16A, 17A, 18A, 19A, 20A und 21A sind Querschnittsansichten, die entlang eines ähnlichen Querschnitts wie Referenzquerschnitt A-A' in 1 veranschaulicht sind. 5B, 6B, 7B, 8B, 9B, 10B, 11B, 12B, 13B, 14B, 15B, 16B, 17B, 18B, 19B, 20B und 21B sind Querschnittsansichten, die entlang eines ähnlichen Querschnitts wie Referenzquerschnitt B-B' in 1 veranschaulicht sind.
  • In 2 ist ein Substrat 50 bereitgestellt. Das Substrat 50 kann ein Halbleitersubstrat, wie ein Bulk-Halbleiter, ein Halbleiter-auf-Isolator-Substrat (SOI-Substrat) oder dergleichen sein, das (z.B. mit einer p- oder einer n-Störstelle) dotiert oder undotiert sein kann. Das Substrat 50 kann ein Wafer, wie ein Siliziumwafer sein. Im Allgemeinen ist ein SOI-Substrat eine Schicht aus einem Halbleitermaterial, die auf einer Isolierschicht gebildet ist. Die Isolierschicht kann zum Beispiel eine vergrabene Oxidschicht (BOX-Schicht), eine Siliziumoxidschicht oder dergleichen sein. Die Isolierschicht ist auf einem Substrat, typischerweise einem Silizium- oder Glassubstrat, bereitgestellt. Andere Substrate, wie ein mehrschichtiges oder abgestuftes Substrat können auch verwendet werden. In manchen Ausführungsformen kann das Halbleitermaterial des Substrats 50 Silizium; Germanium; einen Verbindungshalbleiter, enthaltend Siliziumcarbid, Galliumarsenid, Galliumphosphid, Indiumphosphid, Indiumarsenid und/oder Indiumantimonid; einen Legierungshalbleiter, enthaltend Siliziumgermanium, Galliumarsenidphosphid, Aluminiumindiumarsenid, Aluminiumgalliumarsenid, Galliumindiumarsenid, Galliumindiumphosphid und/oder Galliumindiumarsenidphosphid; Kombinationen davon; oder dergleichen enthalten.
  • Das Substrat 50 weist ein n-Gebiet 50N und ein p-Gebiet 50P auf. Das n-Gebiet 50N kann zur Bildung von n-Vorrichtungen, wie NMOS-Transistoren, z.B. n-FinFETs, dienen und das p-Gebiet 50P kann zur Bildung von p-Vorrichtungen, wie PMOS-Transistoren, z.B. p-FinFETs, dienen. Das n-Gebiet 50N kann physisch von dem p-Gebiet 50P getrennt sein (nicht separat veranschaulicht) und eine beliebige Anzahl von Vorrichtungsstrukturelementen (z.B. andere aktive Vorrichtungen, dotierte Gebiete, Isolationsstrukturen usw.) können zwischen dem n-Gebiet 50N und dem p-Gebiet 50P angeordnet sein. Obwohl ein n-Gebiet 50N und ein p-Gebiet 50P veranschaulicht sind, kann eine beliebige Anzahl von n-Gebieten 50N und p-Gebieten 50P bereitgestellt sein.
  • Finnen 52 sind in dem Substrat 50 gebildet. Die Finnen 52 sind Halbleiterstreifen. Die Finnen 52 können in dem Substrat 50 durch Ätzen von Gräben in dem Substrat 50 gebildet werden. Das Ätzen kann ein annehmbarer Ätzprozess sein, wie ein reaktives Ionenätzen (RIE), neutrales Strahlätzen (NBE), dergleichen oder eine Kombination davon. Der Ätzprozess kann anisotrop sein.
  • Die Finnen 52 können durch jedes geeignete Verfahren strukturiert werden. Zum Beispiel können die Finnen 52 unter Verwendung eines oder mehrerer Fotolithografieprozesse strukturiert werden, umfassend Doppelstrukturierungs- oder Mehrfachstrukturierungsprozesse. Im Allgemeinen kombinieren Doppelstrukturierungs- oder Mehrfachstrukturierungsprozesse Fotolithografie- und selbstausgerichtete Prozesse, wodurch Strukturen erzeugt werden können, die zum Beispiel kleinere Teilungen aufweisen als sonst unter Verwendung eines einzelnen direkten Fotolithografieprozesses erhältlich wären. Zum Beispiel wird in einer Ausführungsform eine Opferschicht über einem Substrat gebildet und unter Verwendung eines Fotolithografieprozesses strukturiert. Abstandhalter werden entlang der strukturierten Opferschicht unter Verwendung eines selbstausgerichteten Prozesses gebildet. Die Opferschicht wird dann entfernt und die verbleibenden Abstandhalter können dann als Masken zum Strukturieren der Finnen 52 verwendet werden. In manchen Ausführungsformen kann die Maske (oder andere Schicht) auf den Finnen 52 verbleiben.
  • STI-Gebiete 56 werden über dem Substrat 50 und zwischen angrenzenden Finnen 52 gebildet. Die STI-Gebiete 56 werden um untere Abschnitte der Finnen 52 so angeordnet, dass obere Abschnitte der Finnen 52 zwischen angrenzenden STI-Gebieten 56 hinaus vorragen. Mit anderen Worten, die oberen Abschnitte der Finnen 52 erstrecken sich über die oberen Oberflächen der STI-Gebiete 56. Die STI-Gebiete 56 trennen die Strukturelemente angrenzender Vorrichtungen.
  • Die STI-Gebiete 56 können durch jedes geeignete Verfahren gebildet werden. Zum Beispiel kann ein Isoliermaterial über dem Substrat 50 und zwischen angrenzenden Finnen 52 gebildet werden. Das Isoliermaterial kann ein Oxid, wie Siliziumoxid, ein Nitrid, wie Siliziumnitrid, dergleichen oder eine Kombination davon sein, das durch einen chemischen Dampfphasenabscheidungsprozess (CVD-Prozess), wie CVD mittels Plasma hoher Dichte (HDP-CVD), fließfähige chemische Dampfphasenabscheidung (FCVD), dergleichen oder eine Kombination davon gebildet werden kann. Andere Isoliermaterialien, die durch einen annehmbaren Prozess gebildet werden, können verwendet werden. In manchen Ausführungsformen ist das Isoliermaterial Siliziumoxid, das durch FCVD gebildet wird. Ein Temperprozess kann durchgeführt werden, sobald das Isoliermaterial gebildet ist. Obwohl die STI-Gebiete 56 jeweils als eine einzelne Schicht veranschaulicht sind, können manche Ausführungsformen mehrere Schichten verwenden. Zum Beispiel kann in manchen Ausführungsformen zuerst eine Auskleidung (nicht separat veranschaulicht) entlang Oberflächen des Substrats 50 und der Finnen 52 gebildet werden. Danach kann ein Füllmaterial, wie die zuvor beschriebenen, über der Auskleidung gebildet werden. In einer Ausführungsform wird das Isoliermaterial so gebildet, dass überschüssiges Isoliermaterial die Finnen 52 bedeckt. Dann wird ein Entfernungsprozess an dem Isoliermaterial angewendet, um überschüssiges Isoliermaterial über den Finnen 52 zu entfernen. In manchen Ausführungsformen kann ein Planarisierungsprozess wie ein chemisch-mechanisches Polieren (CMP), ein Rückätzprozess, Kombinationen davon oder dergleichen verwendet werden. In Ausführungsformen, in welchen eine Maske auf den Finnen 52 verbleibt, kann der Planarisierungsprozess die Maske freilegen oder die Maske entfernen. Nach dem Planarisierungsprozess sind die oberen Oberflächen des Isoliermaterials und der Maske (falls vorhanden) oder der Finnen 52 komplanar (innerhalb von Prozessvariationen). Daher sind die oberen Oberflächen der Maske (falls vorhanden) oder der Finnen 52 durch das Isoliermaterial freigelegt. In der veranschaulichten Ausführungsform verbleibt keine Maske auf den Finnen 52. Das Isoliermaterial wird dann vertieft, um die STI-Gebiete 56 zu bilden. Das Isoliermaterial wird so vertieft, dass obere Abschnitte der Finnen 52 zwischen angrenzenden Abschnitten des Isoliermaterials hinaus vorragen. Weiter können die oberen Oberflächen der STI-Gebiete 56 eine flache Oberfläche, wie veranschaulicht, eine konvexe Oberfläche, eine konkave Oberfläche (wie Dishing) oder eine Kombination davon aufweisen. Die oberen Oberflächen der STI-Gebiete 56 können durch eine geeignete Ätzung flach, konvex und/oder konkav gebildet werden. Das Isoliermaterial kann unter Verwendung eines annehmbaren Ätzprozesses vertieft werden, wie jenes, der für das Material des Isoliermaterials selektiv ist (welches z.B. das Isoliermaterial der STI-Gebiete 56 selektiv bei einer schnelleren Rate ätzt als das Material der Finnen 52). Zum Beispiel kann eine Oxidentfernung unter Verwendung von verdünnter Flusssäure (dHF-Säure) durchgeführt werden.
  • Der zuvor beschriebene Prozess ist nur ein Beispiel, wie die Finnen 52 und die STI-Gebiete 56 gebildet werden können. In manchen Ausführungsformen können die Finnen 52 unter Verwendung einer Maske und eines epitaktischen Aufwachsprozesses gebildet werden. Zum Beispiel kann eine Dielektrikumschicht über einer oberen Oberfläche des Substrats 50 gebildet werden und Gräben können durch die Dielektrikumschicht geätzt werden, um das darunterliegende Substrat 50 freizulegen. Epitaktische Strukturen können epitaktisch in den Gräben aufwachsen gelassen werden und die Dielektrikumschicht kann so vertieft werden, dass die epitaktischen Strukturen von der Dielektrikumschicht vorragen, um die Finnen 52 zu bilden. In manchen Ausführungsformen, wo epitaktische Strukturen epitaktisch aufwachsen gelassen werden, können die epitaktisch aufgewachsenen Materialien während des Aufwachsens in situ dotiert werden, was frühere und/oder anschließende Implantationen vermeiden kann, obwohl In situ- und Implantationsdotierung gemeinsam verwendet werden können.
  • Weiter kann es vorteilhaft sein, ein Material im n-Gebiet 50N epitaktisch aufwachsen zu lassen, das sich von dem Material im p-Gebiet 50P unterscheidet. In verschiedenen Ausführungsformen können obere Abschnitte der Finnen 52 aus Silizium-Germanium (SixGe1-x, wo x im Bereich von 0 bis 1 sein kann), Siliziumcarbid, reinem oder im Wesentlichen reinem Germanium, einem III-V Verbindungshalbleiter, einem II-VI Verbindungshalbleiter oder dergleichen gebildet werden. Zum Beispiel enthalten die verfügbaren Materialien zur Bildung von III-V Verbindungshalbleiter, ohne aber darauf beschränkt zu sein, Indiumarsenid, Aluminiumarsenid, Galliumarsenid, Indiumphosphid, Galliumnitrid, Indiumgalliumarsenid, Indiumaluminiumarsenid, Galliumantimonid, Aluminiumantimonid, Aluminiumphosphid, Galliumphosphid und dergleichen.
  • Weiter können geeignete Wannen (nicht separat veranschaulicht) in den Finnen 52 und/oder dem Substrat 50 gebildet werden. Die Wannen können einen Leitfähigkeitstyp aufweisen, der einem Leitfähigkeitstyp von Source/Drain-Gebieten entgegengesetzt ist, der anschließend in jedem des n-Gebiets 50N und des p-Gebiets 50P gebildet wird. In manchen Ausführungsformen wird eine p-Wanne im n-Gebiet 50N gebildet und eine n-Wanne wird im p-Gebiet 50P gebildet. In manchen Ausführungsformen wird eine p-Wanne oder eine n-Wanne sowohl im n-Gebiet 50N als auch im p-Gebiet 50P gebildet.
  • In Ausführungsformen mit unterschiedlichen Wannentypen können unterschiedliche Implantierungsstufen für das n-Gebiet 50N und das p-Gebiet 50P unter Verwendung einer Maske (nicht separat veranschaulicht) wie eines Fotolacks erreicht werden. Zum Beispiel kann ein Fotolack über den Finnen 52 und den STI-Gebieten 56 im n-Gebiet 50N gebildet wird. Der Fotolack wird strukturiert, um das p-Gebiet 50P freizulegen. Der Fotolack kann unter Verwendung einer Spin-on-Technik gebildet werden und kann unter Verwendung annehmbarer Fotolithografietechniken strukturiert werden. Sobald der Fotolack strukturiert ist, wird eine n-Störstellenimplantation in dem p-Gebiet 50P durchgeführt und der Fotolack kann als eine Maske dienen, um im Wesentlichen zu verhindern, dass n-Störstellen in das n-Gebiet 50N implantiert werden. Die n-Störstellen können Phosphor, Arsen, Antimon oder dergleichen sein, die in das Gebiet zu einer Konzentration im Bereich von 1013 cm-3 bis 1014 cm-3 implantiert werden. Nach der Implantation wird der Fotolack entfernt, wie durch einen annehmbaren Veraschungsprozess.
  • Nach oder vor dem Implantieren des p-Gebiet 50Ps wird eine Maske (nicht separat veranschaulicht) wie ein Fotolack über den Finnen 52 und den STI-Gebieten 56 im p-Gebiet 50P gebildet. Der Fotolack wird strukturiert, um das n-Gebiet 50N freizulegen. Der Fotolack kann unter Verwendung einer Spin-on-Technik gebildet werden und kann unter Verwendung annehmbarer Fotolithografietechniken strukturiert werden. Sobald der Fotolack strukturiert ist, kann eine p-Störstellenimplantation in dem n-Gebiet 50N durchgeführt werden und der Fotolack kann als eine Maske dienen, um im Wesentlichen zu verhindern, dass p-Störstellen in das p-Gebiet 50P implantiert werden. Die p-Störstellen können Bor, Borfluorid, Indium oder dergleichen sein, die in das Gebiet zu einer Konzentration im Bereich von 1013 cm-3 bis 1014 cm-3 implantiert werden. Nach der Implantation wird der Fotolack entfernt, wie durch einen annehmbaren Veraschungsprozess.
  • Nach den Implantationen des n-Gebiets 50N und des p-Gebiets 50P kann ein Tempern durchgeführt werden, um Implantatsschäden zu reparieren und die implantierten p- und/oder n-Störstellen zu aktivieren. In manchen Ausführungsformen wo epitaktische Strukturen epitaktisch für die Finnen 52 aufwachsen gelassen werden, können die aufgewachsenen Materialien während des Aufwachsens in situ dotiert werden, was frühere und/oder anschließende Implantationen vermeiden kann, obwohl In situ- und Implantationsdotierung gemeinsam verwendet werden können.
  • In 3 wird eine Dummy-Dielektrikumschicht 62 auf den Finnen 52 gebildet. Die Dummy-Dielektrikumschicht 62 kann aus einem dielektrischen Material wie Siliziumoxid, Siliziumnitrid, einer Kombination davon oder dergleichen gebildet werden, das gemäß annehmbaren Techniken abgeschieden oder thermisch aufwachsen gelassen werden kann. Eine Dummy-Gate-Schicht 64 wird über der Dummy-Dielektrikumschicht 62 gebildet und eine Maske Schicht 66 wird über der Dummy-Gate-Schicht 64 gebildet. Die Dummy-Gate-Schicht 64 kann über der Dummy-Dielektrikumschicht 62 abgeschieden und dann planarisiert werden, wie durch ein CMP. Die Maskenschicht 66 kann über der Dummy-Gate-Schicht 64 abgeschieden werden. Die Dummy-Gate-Schicht 64 kann aus einem leitfähigen oder nicht leitfähigen Material gebildet sein, wie amorphem Silizium, polykristallinem Silizium (Polysilizium), polykristallinem Silizium-Germanium (Poly-SiGe), einem Metall, einem Metallnitrid, einem Metallsilicid, einem Metalloxid oder dergleichen, die durch physikalische Dampfphasenabscheidung (PVD), CVD oder dergleichen abgeschieden werden können. Die Dummy-Gate-Schicht 64 kann aus Material(ien) gebildet sein, das (die) eine hohe Ätzselektivität aus dem Ätzen von Isoliermaterialien aufweist (aufweisen), z.B. die STI-Gebiete 56 und/oder die Dummy-Dielektrikumschicht 62. Die Maskenschicht 66 kann aus einem dielektrischen Material wie Siliziumnitrid, Siliziumoxynitrid oder dergleichen gebildet sein. In diesem Beispiel werden eine einzelne Dummy-Gate-Schicht 64 und eine einzelne Maskenschicht 66 über dem n-Gebiet 50N und dem p-Gebiet 50P gebildet. In der veranschaulichten Ausführungsform bedeckt die Dummy-Dielektrikumschicht 62 die Finnen 52 und die STI-Gebiete 56, sodass sich die Dummy-Dielektrikumschicht 62 über die STI-Gebiete 56 und zwischen der Dummy-Gate-Schicht 64 und den STI-Gebieten 56 erstreckt. In einer anderen Ausführungsform bedeckt die Dummy-Dielektrikumschicht 62 nur die Finnen 52.
  • In 4 wird die Maskenschicht 66 unter Verwendung annehmbarer Fotolithografie- und Ätztechniken strukturiert, um Masken 76 zu bilden. Die Struktur der Masken 76 wird dann durch jede annehmbare Ätztechnik auf die Dummy-Gate-Schicht 64 übertragen, um Dummy-Gates 74 zu bilden. Die Struktur der Masken 76 kann optional durch jede annehmbare Ätztechnik weiter auf die Dummy-Dielektrikumschicht 62 übertragen werden, um Dummy-Dielektrika 72 zu bilden. Die Dummy-Gates 74 bedecken entsprechende Kanalgebiete 58 der Finnen 52. Die Struktur der Masken 76 kann verwendet werden, um angrenzende Dummy-Gates 74 physisch zu trennen. Die Dummy-Gates 74 können auch Längsrichtungen aufweisen, die im Wesentlichen senkrecht (innerhalb Prozessvariationen) zu der Längsrichtung der Finnen 52 sind. Die Masken 76 können während der Strukturierung des Dummy-Gates 74 entfernt werden oder können während anschließender Verarbeitung entfernt werden.
  • 5A-21B veranschaulichen verschiedenen zusätzliche Schritte in der Herstellung von Vorrichtungen einer Ausführungsform. 5A-21B veranschaulichen Strukturelemente in entweder dem n-Gebiet 50N oder dem p-Gebiet 50P. Zum Beispiel können die veranschaulichten Strukturen sowohl bei dem n-Gebiet 50N als auch dem p-Gebiet 50P anwendbar sein. Unterschiede (falls vorhanden) in den Strukturen des n-Gebiets 50N und des p-Gebiets 50P sind in dem Text zu jeder Figur beschrieben.
  • In 5A-5B werden Gate-Abstandhalter 82 über den Finnen 52, an freigelegten Seitenwänden der Masken 76 (falls vorhanden), den Dummy-Gates 74 und den Dummy-Dielektrika 72 gebildet. Die Gate-Abstandhalter 82 können durch konformes Abscheiden eines oder mehrerer Dielektrikummaterial(ien) und anschließendes Ätzen des Dielektrikummaterials (der Dielektrikummaterialien) gebildet werden. Annehmbare Dielektrikummaterialien können Siliziumoxid, Siliziumnitrid, Siliziumoxynitrid, Siliziumoxycarbonitrid oder dergleichen enthalten, die durch einen gleichförmigen Abscheidungsprozess wie chemische Dampfphasenabscheidung (CVD), plasmaverstärkte chemische Dampfphasenabscheidung (PECVD), Atomlagenabscheidung (ALD), plasmaverstärkte Atomlagenabscheidung (PEALD) oder dergleichen gebildet werden können Es können andere Isoliermaterialien, die durch einen annehmbaren Prozess gebildet werden können, verwendet werden. In der veranschaulichten Ausführungsform weisen die Gate-Abstandhalter 82 jeweils mehrere Schichten auf, z.B. eine erste Abstandhalterschicht 80A und eine zweite Abstandhalterschicht 80B. In manchen Ausführungsformen sind die ersten Abstandhalterschichten 80A und die zweiten Abstandhalterschichten 80B aus Siliziumoxycarbonitrid (z.B. SiOxNyC1-x-y, wo x und y im Bereich von 0 bis 1 sind) gebildet, wobei die ersten Abstandhalterschichten 80A aus einer gleichen oder einer unterschiedlichen Zusammensetzung von Siliziumoxycarbonitrid wie die zweiten Abstandhalterschichten 80B gebildet sind. Es kann jeder annehmbare Ätzprozess, wie ein Trockenätzen, ein Nassätzen, dergleichen oder eine Kombination davon durchgeführt werden, um das (die) Dielektrikummaterial(ien) zu strukturieren. Das Ätzen kann anisotrop sein. Das (die) Dielektrikummaterial(ien), wenn geätzt, hat (haben) Abschnitte, die an den Seitenwänden der Dummy-Gates 74 verbleiben (wodurch die Gate-Abstandhalter 82 gebildet werden). In manchen Ausführungsformen wird das Ätzen, das zum Bilden der Gate-Abstandhalter 82 verwendet wird, so eingestellt, dass das (die) Dielektrikummaterial(ien), wenn geätzt, auch Abschnitte aufweist (aufweisen), die an den Seitenwänden der Finnen 52 verbleiben (wodurch Finnen-Abstandhalter 84 gebildet wird). Nach dem Ätzen können die Finnen-Abstandhalter 84 (falls vorhanden) und die Gate-Abstandhalter 82 gerade Seitenwände (wie veranschaulicht) aufweisen oder können gekrümmte Seitenwände (nicht separat veranschaulicht) aufweisen.
  • Weiter können Implantationen durchgeführt werden, um leicht dotierte Source/Drain-Gebiete (LDD-Gebiete) zu bilden (nicht separat veranschaulicht). In den Ausführungsformen mit unterschiedlichen Vorrichtungsarten kann, ähnlich wie die zuvor beschriebenen Implantate für die Wannen, eine Maske (nicht separat veranschaulicht) wie ein Fotolack über dem n-Gebiet 50N gebildet werden, während das p-Gebiet 50P freigelegt ist, und eine passende Art von (z.B. p-) Störstellen kann in die Finnen 52 implantiert werden, die im p-Gebiet 50P freigelegt sind. Die Maske kann dann entfernt werden. Anschließend kann eine Maske (nicht separat veranschaulicht) wie ein Fotolack über dem p-Gebiet 50P gebildet werden, während das n-Gebiet 50N freigelegt ist, und eine passende Art von (z.B. n-) Störstellen kann in die Finnen 52 implantiert werden, die im n-Gebiet 50N freigelegt sind. Die Maske kann dann entfernt werden. Die n-Störstellen können jede der zuvor beschriebenen Störstellen sein und die p-Störstellen können jede der zuvor beschriebenen p-Störstellen sein. Während des Implantierens bleiben die Kanalgebiete 58 von den Dummy-Gates 74 bedeckt, sodass die Kanalgebiete 58 im Wesentlichen frei von der Störstelle bleiben, die zur Bildung der LDD-Gebiete implantiert wurde. Die LDD-Gebiete können eine Konzentration von Störstellen im Bereich von 1015 cm-3 bis 1019 cm-3 aufweisen. Tempern kann verwendet werden, um Implantationsschäden zu reparieren und die implantierten Störstellen zu aktivieren.
  • Es wird festgehalten, dass die vorstehende Offenbarung im Allgemeinen einen Prozess zum Bilden von Abstandhaltern und LDD-Gebieten beschreibt. Andere Prozesse und Abfolgen können verwendet werden. Zum Beispiel können weniger oder zusätzliche Abstandhalter benutzt werden, eine unterschiedliche Abfolge von Schritten kann benutzt werden, zusätzliche Abstandhalter können gebildet und entfern werden und/oder dergleichen. Weiter können die n-Vorrichtungen und die p-Vorrichtungen unter Verwendung unterschiedlicher Strukturen und Schritte gebildet werden.
  • In 6A-6B werden Source/Drain-Vertiefungen 86 in den Finnen 52 gebildet. In der veranschaulichten Ausführungsform erstrecken sich die Source/Drain-Vertiefungen 86 in die Finnen 52. Die Source/Drain-Vertiefungen 86 können sich auch in das Substrat 50 erstrecken. In verschiedenen Ausführungsformen können sich die Source/Drain-Vertiefungen 86 zu einer oberen Oberfläche des Substrats 50 erstrecken, ohne das Substrat 50 zu ätzen; die Finnen 52 können so geätzt werden, dass untere Oberflächen der Source/Drain-Vertiefungen 86 unter den oberen Oberflächen der STI-Gebiete 56 angeordnet sind; oder dergleichen. Die Source/Drain-Vertiefungen 86 können durch Ätzen der Finnen 52 unter Verwendung eines anisotropen Ätzprozesses, wie eines RIE, eines NBE oder dergleichen gebildet werden. Die Gate-Abstandhalter 82 und die Dummy-Gates 74 maskieren gemeinsam Abschnitte der Finnen 52 während der Ätzprozesse, die zum Bilden der Source/Drain-Vertiefungen 86 verwendet werden. Zeitlich gesteuerte Ätzprozesse können verwendet werden, um das Ätzen der Source/Drain-Vertiefungen 86 zu stoppen, sobald die Source/Drain-Vertiefungen 86 eine gewünschte Tiefe erreicht haben. Die Finnen-Abstandhalter 84 (falls vorhanden) können während oder nach dem Ätzen der Source/Drain-Vertiefungen 86 geätzt werden, sodass die Höhe der Finnen-Abstandhalter 84 verringert ist und die Finnen-Abstandhalter 84 einen Abschnitt der Seitenwände der Finnen 52 bedecken. Die Größe und Abmessungen der Source/Drain-Gebiete, die anschließend in den Source/Drain-Vertiefungen 86 gebildet werden, können durch Einstellen der Höhe der Finnen-Abstandhalter 84 kontrolliert werden.
  • In 7A-7B werden epitaktische Source/Drain-Gebiete 88 in den Source/Drain-Vertiefungen 86 gebildet. Die epitaktischen Source/Drain-Gebiete 88 werden somit in den Finnen 52 so angeordnet, dass jedes Dummy-Gate 74 (und entsprechendes Kanalgebiet 58) zwischen entsprechenden angrenzenden Paaren der epitaktischen Source/Drain-Gebiete 88 liegt. Die epitaktischen Source/Drain-Gebiete 88 grenzen daher an die Kanalgebiete 58 an. In manchen Ausführungsformen werden die Gate-Abstandhalter 82 verwendet, um die epitaktischen Source/Drain-Gebiete 88 von den Dummy-Gates 74 um eine passende seitliche Distanz zu trennen, sodass die epitaktischen Source/Drain-Gebiete 88 anschließend gebildete Gates der resultierenden FinFETs nicht kurzschließen. Ein Material der epitaktischen Source/Drain-Gebiete 88 kann gewählt werden, um Spannung auf die entsprechenden Kanalgebiete 58 auszuüben, wodurch Leistung verbessert wird.
  • Die epitaktischen Source/Drain-Gebiete 88 in dem n-Gebiet 50N können durch Maskieren des p-Gebiets 50P gebildet werden. Dann werden die epitaktischen Source/Drain-Gebiete 88 in dem n-Gebiet 50N epitaktisch in den Source/Drain-Vertiefungen 86 in dem n-Gebiet 50N aufwachsen gelassen. Die epitaktischen Source/Drain-Gebiete 88 können jedes annehmbare Material enthalten, das für n-Vorrichtungen passend ist. Wenn zum Beispiel die Finnen 52 Silizium sind, können die epitaktischen Source/Drain-Gebiete 88 in dem n-Gebiet 50N Materialien enthalten, die eine Zugdehnung auf die Kanalgebiete 58 ausüben, wie Silizium, Siliziumcarbid, phosphordotiertes Siliziumcarbid, Siliziumphosphid oder dergleichen. Die epitaktischen Source/Drain-Gebiete 88 in dem n-Gebiet 50N können als „n- Source/Drain-Gebiete“ bezeichnet werden. Die epitaktischen Source/Drain-Gebiete 88 in dem n-Gebiet 50N können Oberflächen aufweisen, die von entsprechenden Oberflächen der Finnen 52 angehoben sind, und können Facetten aufweisen.
  • Die epitaktischen Source/Drain-Gebiete 88 in dem p-Gebiet 50P können durch Maskieren des n-Gebiets 50N gebildet werden. Dann werden die epitaktischen Source/Drain-Gebiete 88 in dem p-Gebiet 50P epitaktisch in den Source/Drain-Vertiefungen 86 in dem p-Gebiet 50P aufwachsen gelassen. Die epitaktischen Source/Drain-Gebiete 88 können jedes annehmbare Material enthalten, das für p-Vorrichtungen passend ist. Wenn zum Beispiel die Finnen 52 Silizium sind, können die epitaktischen Source/Drain-Gebiete 88 in dem p-Gebiet 50P Materialien enthalten, die eine Druckverspannung auf die Kanalgebiete 58 ausüben, wie Siliziumgermanium, bordotiertes Siliziumgermanium, Germanium, Germaniumzinn oder dergleichen. Die epitaktischen Source/Drain-Gebiete 88 in dem p-Gebiet 50P können als „p-Source/Drain-Gebiete“ bezeichnet werden. Die epitaktischen Source/Drain-Gebiete 88 in dem p-Gebiet 50P können Oberflächen aufweisen, die von entsprechenden Oberflächen der Finnen 52 angehoben sind, und können Facetten aufweisen.
  • Die epitaktischen Source/Drain-Gebiete 88 und/oder die Finnen 52 können mit Störstellen implantiert sein, um Source/Drain-Gebiete zu bilden, ähnlich dem zuvor beschriebenen Prozess zum Bilden von LDD-Gebieten, gefolgt von einem Tempern. Die Source/Drain-Gebiete können eine Störstellenkonzentration im Bereich von 1019 cm-3 bis 1021 cm-3 aufweisen. Die n- und/oder p-Störstellen für Source/Drain-Gebiete können beliebige der zuvor beschriebenen Störstellen sein. In manchen Ausführungsformen können die epitaktischen Source/Drain-Gebiete 88 während des Aufwachsens in situ dotiert werden.
  • Als ein Ergebnis der Epitaxieprozesse, die zum Bilden der epitaktischen Source/Drain-Gebiete 88 verwendet werden, haben obere Oberflächen der epitaktischen Source/Drain-Gebiete Facetten, die sich seitlich über Seitenwände der Finnen 52 hinaus ausdehnen. In manchen Ausführungsformen bewirken diese Facetten, dass angrenzende epitaktische Source/Drain-Gebiete 88 verschmelzen, wie durch 7B veranschaulicht. In manchen Ausführungsformen bleiben angrenzende epitaktische Source/Drain-Gebiete 88 getrennt, nachdem der Epitaxieprozess beendet wurde (nicht separat veranschaulicht). In den veranschaulichten Ausführungsformen werden die Finnen-Abstandhalter 84 gebildet, um einen Abschnitt der Seitenwände der Finnen 52 zu bedecken, die sich über den STI-Gebieten 56 erstrecken, wodurch das epitaktische Aufwachsen blockiert wird. In einer anderen Ausführungsform wird die Abstandhalterätzung, die zum Bilden der Gate-Abstandhalter 82 verwendet wird, eingestellt, um die Finnen-Abstandhalter 84 nicht zu bilden, um so zu ermöglichen, dass sich die epitaktischen Source/Drain-Gebiete 88 zu der Oberfläche der STI-Gebiete 56 erstrecken.
  • Die epitaktischen Source/Drain-Gebiete 88 können eine oder mehrere Halbleitermaterialschichten aufweisen. Zum Beispiel können die epitaktischen Source/Drain-Gebiete 88 jeweils eine Auskleidungsschicht 88A, eine Hauptschicht 88B und eine Deckschicht 88C (oder allgemeiner, eine erste Halbleitermaterialschicht, eine zweite Halbleitermaterialschicht und eine dritte Halbleitermaterialschicht) aufweisen. Es kann eine beliebige Anzahl von Halbleitermaterialschichten für die epitaktischen Source/Drain-Gebiete 88 verwendet werden. Die Auskleidungsschichten 88A, die Hauptschichten 88B und die Deckschichten 88C können aus unterschiedlichen Halbleitermaterialien gebildet sein und können auf unterschiedliche Störstellenkonzentrationen dotiert sein. In manchen Ausführungsformen weisen die Hauptschichten 88B eine größere Konzentration von Störstellen als die Deckschichten 88C auf und die Deckschichten 88C weisen eine größere Konzentration von Störstellen als die Auskleidungsschichten 88A auf. In Ausführungsformen, in welchen die epitaktischen Source/Drain-Gebiete 88 drei Halbleitermaterialschichten aufweisen, können die Auskleidungsschichten 88A in den Source/Drain-Vertiefungen 86 aufwachsen gelassen werden, die Hauptschichten 88B können auf den Auskleidungsschichten 88A aufwachsen gelassen werden und die Deckschichten 88C können auf den Hauptschichten 88B aufwachsen gelassen werden. Bilden der Auskleidungsschichten 88A mit einer geringeren Konzentration an Störstellen als die Hauptschichten 88B kann Adhäsion in den Source/Drain-Vertiefungen 86 erhöhen und bilden der Deckschichten 88C mit einer geringeren Konzentration an Störstellen als die Hauptschichten 88B kann Ausdiffundieren von Dotierstoffen aus den Hauptschichten 88B während anschließender Verarbeitung verringern.
  • In 8A-8B wird ein erstes Zwischenschichtdielektrikum (ILD) 94 über den epitaktischen Source/Drain-Gebieten 88, den Gate-Abstandhaltern 82 und den Masken 76 (falls vorhanden) oder den Dummy-Gates 74 abgeschieden. Das erste ILD 94 kann aus einem Dielektrikummaterial gebildet sein, das durch jedes geeignete Verfahren abgeschieden werden kann, wie CVD, plasmaverstärkte CVD (PECVD), FCVD oder dergleichen. Annehmbare Dielektrikummaterialien können Phosphosilicatglas (PSG), Borsilicatglas (BSG), bordotiertes Phosphosilicatglas (BPSG) undotiertes Silicatglas (USG) oder dergleichen enthalten. Es können andere Isoliermaterialien, die durch einen annehmbaren Prozess gebildet werden, verwendet werden.
  • In manchen Ausführungsformen wird eine Kontaktätzstoppschicht (CESL) 92 zwischen dem ersten ILD 94 und den epitaktischen Source/Drain-Gebieten 88, den Gate-Abstandhaltern 82 und den Masken 76 (falls vorhanden) oder den Dummy-Gates 74 gebildet. Die CESL 92 kann aus einem Dielektrikummaterial, wie Siliziumnitrid, Siliziumoxid, Siliziumoxynitrid oder dergleichen mit einer hohen Ätzselektivität aus dem Ätzen des ersten ILD 94 gebildet werden. Die CESL 92 kann durch jedes geeignete Verfahren gebildet werden, wie CVD, ALD oder dergleichen.
  • In 9A-9B wird ein Entfernungsprozess durchgeführt, um die oberen Oberflächen des ersten ILD 94 mit den oberen Oberflächen der Masken 76 (falls vorhanden) oder der Dummy-Gates 74 zu ebnen. In manchen Ausführungsformen kann ein Planarisierungsprozess wie ein chemisch-mechanisches Polieren (CMP), ein Rückätzprozess, Kombinationen davon oder dergleichen benutzt werden. Der Planarisierungsprozess kann auch die Masken 76 auf den Dummy-Gates 74 und Abschnitte der Gate-Abstandhalter 82 entlang Seitenwänden der Masken 76 entfernen. Nach dem Planarisierungsprozess sind die oberen Oberflächen des ersten ILD 94, der CESL 92, der Gate-Abstandhalter 82 und der Masken 76 (falls vorhanden) oder der Dummy-Gates 74 komplanar (innerhalb von Prozessvariationen). Daher liegen die oberen Oberflächen der Masken 76 (falls vorhanden) oder der Dummy-Gates 74 durch das erste ILD 94 frei. In der veranschaulichten Ausführungsform verbleiben die Masken 76 und der Planarisierungsprozess ebnet die oberen Oberflächen des ersten ILD 94 mit den oberen Oberflächen der Masken 76.
  • In 10A-10B werden die Masken 76 (falls vorhanden) und die Dummy-Gates 74 in einem Ätzprozess entfernt, sodass Vertiefungen 96 gebildet werden. Abschnitte der Dummy-Dielektrika 72 in den Vertiefungen 96 können auch entfernt werden. In manchen Ausführungsformen werden nur die Dummy-Gates 74 entfernt und die Dummy-Dielektrika 72 verbleiben und werden durch die Vertiefungen 96 freigelegt. In manchen Ausführungsformen werden die Dummy-Dielektrika 72 aus Vertiefungen 96 in einem ersten Gebiet eines Dies (z.B. ein Kernlogikgebiet) entfernt und verbleiben in Vertiefungen 96 in einem zweiten Gebiet des Dies (z.B. ein Eingabe-/Ausgabegebiet). In manchen Ausführungsformen werden die Dummy-Gates 74 durch einen anisotropen Trockenätzprozess entfernt. Zum Beispiel kann der Ätzprozess einen Trockenätzprozess unter Verwendung von Reaktionsgas(en) enthalten, die die Dummy-Gates 74 selektiv bei einer schnelleren Rate als das erste ILD 94 oder die Gate-Abstandhalter 82 ätzen. Während der Entfernung können die Dummy-Dielektrika 72 als Ätzstoppschichten verwendet werden, wenn die Dummy-Gates 74 geätzt werden. Die Dummy-Dielektrika 72 können dann optional nach der Entfernung der Dummy-Gates 74 entfernt werden. Jede Vertiefung 96 legt ein Kanalgebiet 58 einer entsprechenden Finne 52 frei und/oder liegt über diesem.
  • In 11A-11B wird eine Gate-Dielektrikumschicht 102 in den Vertiefungen 96 gebildet. Eine Gate-Elektrode Schicht 104 wird auf der Gate-Dielektrikumschicht 102 gebildet. Die Gate-Dielektrikumschicht 102 und die Gate-Elektrodenschicht 104 sind Schichten für Ersatz-Gates und erstrecken sich jeweils entlang Seitenwänden und über oberen Oberflächen der Kanalgebiete 58.
  • Die Gate-Dielektrikumschicht 102 ist an den Seitenwänden und/oder den oberen Oberflächen der Finnen 52 und an den Seitenwänden der Gate-Abstandhalter 82 angeordnet. Die Gate-Dielektrikumschicht 102 kann auch auf den oberen Oberflächen des ersten ILD 94 und der Gate-Abstandhalter 82 gebildet werden. Die Gate-Dielektrikumschicht 102 kann ein Oxid wie Siliziumoxid oder ein Metalloxid, ein Silicat wie ein Metallsilicat, Kombinationen davon, mehrere Schichten davon oder dergleichen aufweisen. Die Gate-Dielektrikumschicht 102 kann ein High-k Dielektrikummaterial (z.B. ein Dielektrikummaterial mit einem k-Wert größer als etwa 0,7) aufweisen, wie ein Metalloxid oder ein Silicat von Hafnium, Aluminium, Zirconium, Lanthan, Mangan, Barium, Titan, Blei und Kombinationen davon. Die Bildungsverfahren der Gate-Dielektrikumschicht 102 können Molekularstrahlabscheidung (MBD), ALD, PECVD und dergleichen umfassen. In Ausführungsformen, wo Abschnitte der Dummy-Dielektrika 72 in den Vertiefungen 96 verbleiben, enthält die Gate-Dielektrikumschicht 102 ein Material der Dummy-Dielektrika 72 (z.B. Siliziumoxid). Obwohl eine einzelne Schicht von Gate-Dielektrikumschicht 102 veranschaulicht ist, kann die Gate-Dielektrikumschicht 102 eine beliebige Anzahl von Grenzflächenschichten und eine beliebige Anzahl von Hauptschichten aufweisen. Zum Beispiel kann die Gate-Dielektrikumschicht 102 eine Grenzflächenschicht und eine darüberliegende High-k Dielektrikumschicht aufweisen.
  • Die Gate-Elektrodenschicht 104 kann ein metallhaltiges Material enthalten, wie Titannitrid, Titanoxid, Tantalnitrid, Tantalcarbid, Wolfram, Kobalt, Ruthenium, Aluminium, Kombinationen davon, mehrere Schichten davon oder dergleichen. Obwohl eine einzelne Schicht von Gate-Elektrodenschicht 104 veranschaulicht ist, kann die Gate-Elektrodenschicht 104 eine beliebige Anzahl von Austrittsarbeitsabstimmungsschichten, eine beliebige Anzahl von Sperrschichten, eine beliebige Anzahl von Klebeschichten und ein Füllmaterial aufweisen.
  • Die Bildung der Gate-Dielektrikumschicht 102 in dem n-Gebiet 50N und dem p-Gebiet 50P kann gleichzeitig erfolgen, sodass die Gate-Dielektrikumschicht 102 in jedem Gebiet aus demselben Material (denselben Materialien) gebildet ist, und die Bildung der Gate-Elektrodenschicht 104 kann gleichzeitig erfolgen, sodass die Gate-Elektrodenschicht 104 in jedem Gebiet aus demselben Material (denselben Materialien) gebildet ist. In manchen Ausführungsformen können die Gate-Dielektrikumschichten 102 in jedem Gebiet durch unterschiedliche Prozesse gebildet werden, sodass die Gate-Dielektrikumschichten 102 aus unterschiedlichen Materialien sein können und/oder eine unterschiedliche Anzahl von Schichten aufweisen können und/oder die Gate-Elektrodenschichten 104 in jedem Gebiet können durch unterschiedliche Prozesse gebildet werden, sodass die Gate-Elektrodenschichten 104 aus unterschiedlichen Materialien sein können und/oder eine unterschiedliche Anzahl von Schichten aufweisen können. Verschiedenen Maskierungsschritte können zum Maskieren und Freilegen passender Gebiete verwendet werden, wenn unterschiedliche Prozesse verwendet werden.
  • In 12A-12B wird ein Entfernungsprozess durchgeführt, um die überschüssigen Abschnitte der Materialien der Gate-Dielektrikumschicht 102 und der Gate-Elektrodenschicht 104 zu entfernen, wobei sich die überschüssigen Abschnitte über den oberen Oberflächen des ersten ILD 94, der CESL 92 und der Gate-Abstandhalter 82 befinden, wodurch Gate-Dielektrika 112 und Gate-Elektroden 114 gebildet werden. In manchen Ausführungsformen kann ein Planarisierungsprozess wie ein chemisch-mechanisches Polieren (CMP), ein Rückätzprozess, Kombinationen davon oder dergleichen benutzt werden. Die Gate-Dielektrikumschicht 102 weist, wenn planarisiert, Abschnitte auf, die in den Vertiefungen 96 zurückbleiben (wodurch die Gate-Dielektrika 112 gebildet werden). Die Gate-Elektrodenschicht 104 weist, wenn planarisiert, Abschnitte auf, die in den Vertiefungen 96 zurückbleiben (wodurch die Gate-Elektroden 114 gebildet werden). Die oberen Oberflächen der Gate-Abstandhalter 82, der CESL 92, des ersten ILD 94, der Gate-Dielektrika 112 und der Gate-Elektroden 114 sind komplanar (innerhalb von Prozessvariationen). Die Gate-Dielektrika 112 und die Gate-Elektroden 114 bilden Ersatz-Gates der resultierenden FinFETs. Jedes entsprechende Paar aus einem Gate-Dielektrikum 112 und einer Gate-Elektrode 114 kann kollektiv als eine „Gate-Struktur“ bezeichnet werden. Die Gate-Strukturen erstrecken sich jeweils entlang oberen Oberflächen, Seitenwänden und unteren Oberflächen eines Kanalgebiets 58 von Finnen 52.
  • In 13A-13B werden Gate-Masken 116 über den Gate-Strukturen (die die Gate-Dielektrika 112 und die Gate-Elektroden 114 aufweisen) und optional den Gate-Abstandhaltern 82 gebildet. Die Gate-Masken 116 werden aus einem oder mehreren Dielektrikummaterial(ien) gebildet, die eine hohe Ätzselektivität aus dem Ätzen des ersten ILD 94 aufweisen. Annehmbare Dielektrikummaterialien können Siliziumnitrid, Siliziumcarbonitrid, Siliziumoxynitrid, Siliziumoxycarbonitrid oder dergleichen enthalten, die durch einen konformen Abscheidungsprozess gebildet werden, wie chemische Dampfphasenabscheidung (CVD), plasmaverstärkte chemische Dampfphasenabscheidung (PECVD), Atomlagenabscheidung (ALD), plasmaverstärkte Atomlagenabscheidung (PEALD) oder dergleichen. Es können andere Isoliermaterialien, die durch einen annehmbaren Prozess gebildet werden, verwendet werden.
  • Als ein Beispiel zur Bildung der Gate-Masken 116 können die Gate-Strukturen (die die Gate-Dielektrika 112 und die Gate-Elektroden 114 aufweisen) und optional die Gate-Abstandhalter 82 unter Verwendung eines annehmbaren Ätzprozesses vertieft werden. In der veranschaulichten Ausführungsform werden die Gate-Abstandhalter 82 und die Gate-Strukturen zu derselben Tiefe vertieft. In einer anderen Ausführungsform werden die Gate-Strukturen zu einer größeren Tiefe als die Gate-Abstandhalter 82 vertieft. In einer weiteren Ausführungsform werden die Gate-Strukturen vertieft, aber die Gate-Abstandhalter 82 werden nicht vertieft. Das (die) Dielektrikummaterial(ien) werden dann konform in den Vertiefungen abgeschieden und können auch auf den oberen Oberflächen des ersten ILD 94 gebildet werden. Ein Entfernungsprozess wird zum Entfernen der überschüssigen Abschnitte des Dielektrikummaterials (der Dielektrikummaterialien) durchgeführt, wobei sich überschüssige Abschnitte über den oberen Oberflächen des ersten ILD 94 befinden, wodurch die Gate-Masken 116 gebildet werden. In manchen Ausführungsformen können ein Planarisierungsprozess wie ein chemisch-mechanisches Polieren (CMP), ein Rückätzprozess, Kombinationen davon oder dergleichen benutzt werden. Das (die) Dielektrikummaterial(ien) weisen, wenn planarisiert, Abschnitte auf, die in den Vertiefungen verbleiben (wodurch die Gate-Masken 116 gebildet werden). Gate-Kontakte werden anschließend gebildet, um die Gate-Masken 116 zu durchdringen, um mit den oberen Oberflächen der Gate-Elektroden 114 in Kontakt zu gelangen.
  • In 14A-14B werden Kontaktöffnungen 122 durch das erste ILD 94 und die CESL 92 gebildet. Die Kontaktöffnungen 122 sind Source/Drain-Kontaktöffnungen, die durch einen selbstausgerichteten Kontaktprozess (SAC-Prozess) gebildet werden, sodass im Wesentlichen kein Rest des ersten ILD 94 in Eckgebieten 122C der Kontaktöffnungen 122 verbleibt. Die Eckgebiete 122C der Kontaktöffnungen 122 sind die Ecken, die durch die Seitenwände der CESL 92 und die oberen Oberflächen der epitaktischen Source/Drain-Gebiete 88 im Querschnitt von 14A definiert sind.
  • Als ein Beispiel zur Bildung der Kontaktöffnungen 122 kann eine Kontaktmaske 124 über dem ersten ILD 94 und den Gate-Masken 116 gebildet werden. Die Kontaktmaske 124 wird mit Schlitzöffnungen 126 mit einer Struktur der Kontaktöffnungen 122 strukturiert. Die Kontaktmaske 124 kann z.B. ein Fotolack, wie eine einzelne Schicht Fotolack, eine zweifache Schicht Fotolack, eine dreifache Schicht Fotolack oder dergleichen sein, die unter Verwendung annehmbarer Fotolithografietechniken strukturiert werden kann, um die Schlitzöffnungen 126 zu Bilden. Es können andere Arten von Masken, die durch einen annehmbaren Prozess gebildet werden, verwendet werden. Die Schlitzöffnungen 126 sind Streifen, die parallel zu den Längsrichtungen der Finnen 52 verlaufen, wobei sie das erste ILD 94 und die Gate-Masken 116 überlappen. Das erste ILD 94 kann dann unter Verwendung der Kontaktmaske 124 als eine Ätzmaske und unter Verwendung der CESL 92 als eine Ätzstoppschicht geätzt werden. Das Ätzen kann ein beliebiger annehmbarer Ätzprozess sein, wie jener, der für das Material des ersten ILD 94 selektiv ist (welcher z.B. das Material des ersten ILD 94 bei einer schnelleren Rate als das (die) Material(ien) der CESL 92 und der Gate-Masken 116 selektiv ätzt). Der Ätzprozess kann anisotrop sein. Die Abschnitte des ersten ILD 94, die nicht von der Kontaktmaske 124 bedeckt sind (z.B. durch die Schlitzöffnungen 126 freiliegen), werden somit geätzt, um die Kontaktöffnungen 122 zu bilden. Die Kontaktöffnungen 122 werden dann durch einen annehmbaren Ätzprozess durch die CESL 92 erweitert, um die epitaktischen Source/Drain-Gebiete 88 freizulegen. Nach den Ätzprozessen wird die Kontaktmaske 124 entfernt, wie durch einen beliebigen annehmbaren Veraschungsprozess.
  • Abhängig von der Selektivität der Ätzprozesse, die zum Bilden der Kontaktöffnungen 122 verwendet werden, kann es zu einem gewissen Verlust der CESL 92 und/oder der Gate-Masken 116 kommen. Unter Bezugnahme auf den Querschnitt von 14A können die Kontaktöffnungen 122 Trichterformen aufweisen, wo die oberen Abschnitte der Kontaktöffnungen 122 gekrümmte Seitenwände (z.B. konisch zulaufende Seitenwände) aufweisen und die unteren Abschnitte der Kontaktöffnungen 122 im Wesentlichen gerade Seitenwände (z.B. nicht konisch zulaufende Seitenwände) aufweisen. Die Abmessungen der CESL 92 und/oder der Gate-Masken 116 können verringert werden. Im Speziellen können obere Abschnitte der Gate-Masken 116 und der CESL 92 verringerte Breiten aufweisen, sodass die oberen Abschnitte der Gate-Masken 116 und der CESL 92 gekrümmte Seitenwände aufweisen und die unteren Abschnitte der Gate-Masken 116 und der CESL 92 im Wesentlichen gerade Seitenwände aufweisen. Weiter können die Gate-Masken 116 und die CESL 92 verringerte Höhen aufweisen und tatsächlich können die oberen Oberflächen der CESL 92 unter die oberen Oberflächen der Gate-Masken 116 vertieft sein, wodurch die gekrümmten Seitenwände der Gate-Masken 116 freigelegt werden.
  • In 15A-15B werden die Kontaktöffnungen 122 erweitert, um das Landefenster von Source/Drain-Kontakten zu vergrößern, die anschließend in den Kontaktöffnungen 122 gebildet werden. Zum Beispiel können die Kontaktöffnungen 122 vor Erweiterung eine anfängliche Breite im Bereich von 10 nm bis 100 nm aufweisen und nach Erweiterung können die Kontaktöffnungen 122 eine abschließende Breite im Bereich von 11 nm bis 105 nm aufweisen, wobei die abschließende Breite 1% bis 5% größer ist als die anfängliche Breite. Die Kontaktöffnungen 122 können unter Verwendung eines beliebigen annehmbaren Ätzprozesses erweitert werden, wie jenes, der für das Material des ersten ILD 94 selektiv ist (z.B. das Material des ersten ILD 94 selektiv bei einer schnelleren Rate ätzt als die Materialien der Gate-Masken 116). Der Ätzprozess kann isotrop sein, sodass die Höhe des ersten ILD 94 verringert ist und Ecken des ersten ILD 94 durch das Ätzen abgerundet werden. Zum Beispiel kann das erste ILD 94 vor dem Ätzen eine anfängliche Höhe im Bereich von 40 nm bis 80 nm aufweisen und nach dem Ätzen kann das erste ILD 94 eine abschließende Höhe im Bereich von 20 nm bis 60 nm aufweisen, wobei die abschließende Höhe um 25% bis 50% kleiner ist als die anfängliche Höhe. Die Kontaktöffnungen 122 können auch durch die CESL 92 erweitert werden.
  • In manchen Ausführungsformen ist der Ätzprozess ein Trockenätzen, das ohne Plasma durchgeführt wird. Wenn zum Beispiel das erste ILD 94 aus Siliziumoxid gebildet ist, kann das Trockenätzen mit einer Ätzgaslösung durchgeführt werden, die Fluorwasserstoff (HF) und optional Ammoniak (NH3) enthält. Die Ätzgaslösung kann über das erste ILD 94 und in die Kontaktöffnungen 122 fließen gelassen werden, während kein Plasma erzeugt wird. Einschluss von Ammoniak (NH3) in die Ätzgaslösung ist optional und ihr Einschluss senkt die Aktivierungsenergie der Reaktion zwischen der Ätzgaslösung und dem Material des ersten ILD 94, wodurch das Ätzen bei einer niederen Temperatur durchgeführt werden kann. In manchen Ausführungsformen wird das Trockenätzen bei einer niederen Temperatur durchgeführt, die nicht niedriger als Raumtemperatur ist. Wenn zum Beispiel die Ätzgaslösung kein Ammoniak (NH3) enthält, kann das Trockenätzen bei einer Temperatur im Bereich von 20 °C bis 40 °C durchgeführt werden und wenn die Ätzgaslösung Ammoniak (NH3) enthält, kann das Trockenätzen bei Raumtemperatur, wie einer Temperatur im Bereich von 20 °C bis 40 °C durchgeführt werden. Die Reaktion zwischen der Ätzgaslösung und dem Material des ersten ILD 94 ist exotherm und so kann deren Durchführung bei einer niederen Temperatur die Effizienz der Reaktion erhöhen. In Ausführungsformen, wo die Ätzgaslösung Fluorwasserstoff (HF) und Ammoniak (NH3) enthält, umfasst die Reaktion zwischen der Ätzgaslösung und dem Material des ersten ILD 94 zwei Diffusionen (z.B. Gasphasendiffusion und Oberflächendiffusion) und zwei Adsorptionen (z.B. Physisorption und Chemisorption) und so kann die Reaktion eine Inkubationsperiode aufweisen, die die Dauer des Trockenätzens erhöht. Zum Beispiel kann das Trockenätzen für eine Dauer im Bereich von 3 Sekunden bis 20 Sekunden durchgeführt werden. Das Trockenätzen wandelt das Material des ersten ILD 94 zu einem oder mehreren Nebenprodukt(en) um. Die Nebenprodukte können Gasphasennebenprodukt(e) (z.B. Siliziumtetrafluorid) und/oder Festphasennebenprodukt(e) (z.B. Ammoniumfluorsilicat) enthalten. Nach dem Trockenätzen kann eine thermische Behandlung bei einer ausreichend hohen Temperatur und Dauer durchgeführt werden, um das (die) Festphasennebenprodukt(e) zu sublimieren und zusätzliche(s) Gasphasennebenprodukt(e) zu erzeugen. Zum Beispiel kann eine thermische Behandlung bei einer Temperatur im Bereich von 100 °C bis 180 °C und für eine Dauer im Bereich von 60 Sekunden bis 240 Sekunden durchgeführt werden. Die thermische Behandlung kann bei einer höheren Temperatur als das Trockenätzen durchgeführt werden, insbesondere in Ausführungsformen, wo Ätzgaslösung Ammoniak (NH3) enthält. Sobald das (die) Festphasennebenprodukt(e) zu Gasphasennebenprodukt(en) sublimiert ist (sind), kann es (können sie) aus den Kontaktöffnungen 122, z.B. durch ein Vakuum, evakuiert werden. In manchen Ausführungsformen umfasst der Ätzprozess mehrere Zyklen des Trockenätzens und der thermischen Behandlung. Die Zyklen können durchgeführt werden, bis die Kontaktöffnungen 122 um ein gewünschtes Maß erweitert sind. Zum Beispiel können 1 bis 10 Zyklen des Trockenätzens und der thermischen Behandlung durchgeführt werden.
  • Wie zuvor festgehalten wurde, ist die abschließende Breite der Kontaktöffnungen 122 größer als die anfängliche Breite der Kontaktöffnungen 122. Der isotrope Ätzprozess zum Erweitern der Kontaktöffnungen 122 (beschrieben für 15A-15B) kann letztendlich besser gesteuert werden als der anisotrope Ätzprozess zum anfänglichen Bilden der Kontaktöffnungen 122 (beschrieben für 14A-14B). Anfängliches Bilden der Kontaktöffnungen 122 zu einer kleineren Breite und dann Erweitern derselben zu einer größeren Breite mit einem gut steuerbaren Ätzprozess kann Kurzschluss angrenzender epitaktischer Source/Drain-Gebiete 88 verhindern, verglichen mit anfänglichem Bilden der Kontaktöffnungen 122 zu einer größeren Breite. Weiter ist der isotrope Ätzprozess zum Erweitern der Kontaktöffnungen 122 für das erste ILD 94 selektiv, sodass die Gate-Masken 116 im Wesentlichen durch den Ätzprozess ungeätzt sind. Als solches wird die Breite der Kontaktöffnungen 122 im Querschnitt von 14B vergrößert, aber die Breite der Kontaktöffnungen 122 im Querschnitt von 14A bleibt im Wesentlichen unverändert. Kurzschluss der anschließend gebildeten Kontakte zu z.B. den Gate-Elektroden 114 kann somit vermieden werden.
  • In 16A-16B wird eine Schutzschicht 132 konform in den Kontaktöffnungen 122 und auf den Gate-Masken 116 abgeschieden. Die Schutzschicht 132 wird an den Seitenwänden und/oder den oberen Oberflächen der epitaktischen Source/Drain-Gebiete 88, der CESL 92, des ersten ILD 94 und der Gate-Masken 116 angeordnet. Vor allem wird die Schutzschicht 132 in Kontakt mit den gekrümmten Seitenwänden der Gate-Masken 116 und der CESL 92 gebildet, die durch den Ätzprozess zum anfänglichen Bilden der Kontaktöffnungen 122 freigelegt sind (beschrieben für 14A-14B). Die Schutzschicht 132 ist aus einem oder mehreren Dielektrikummaterial(ien) gebildet, die eine hohe Ätzselektivität aus dem Ätzen der epitaktischen Source/Drain-Gebiete 88 haben. Annehmbare Dielektrikummaterialien können Siliziumnitrid, Siliziumcarbonitrid, Siliziumoxynitrid, Siliziumoxycarbonitrid oder dergleichen enthalten, die durch einen konformen Abscheidungsprozess wie chemische Dampfphasenabscheidung (CVD), plasmaverstärkte chemische Dampfphasenabscheidung (PECVD), Atomlagenabscheidung (ALD), plasmaverstärkte Atomlagenabscheidung (PEALD) oder dergleichen gebildet werden können. Andere Isoliermaterialien, die durch einen annehmbaren Prozess gebildet werden, können verwendet werden. In manchen Ausführungsformen wird die Schutzschicht 132 durch ALD aus Siliziumnitrid gebildet. Die Schutzschicht 132 kann zu einer Dicke im Bereich von 1 nm bis 3 nm gebildet werden. Eine solche Dicke stellt ausreichenden Schutz für die darunterliegenden Strukturelemente in anschließender Verarbeitung bereit.
  • Vor allem wird die Schutzschicht 132 in den Kontaktöffnungen 122 abgeschieden, nachdem die Kontaktöffnungen 122 erweitert worden sind. Wie zuvor festgehalten wurde, ermöglicht das Erweitern der Kontaktöffnungen 122 eine Vergrößerung des Landefensters für anschließend gebildete Source/Drain-Kontakte. Das Erweitern der Kontaktöffnungen 122 vor dem Bilden der Schutzschicht 132 stellt sicher, dass der Erweiterungsprozess nicht durch die Schutzschicht 132 blockiert wird. Zusätzlich und wie anschließend beschrieben wird, hilft das Bilden der Schutzschicht 132 weitere Erweiterung der Kontaktöffnungen 122 während anschließender Verarbeitung zu vermeiden.
  • In 17A-17B werden die Kontaktöffnungen 122 durch die Schutzschicht 132 erweitert, um die epitaktischen Source/Drain-Gebiete 88 freizulegen. Die Kontaktöffnungen 122 können unter Verwendung jedes annehmbaren Ätzprozesses erweitert werden, wie jenes, der für das Material der Schutzschicht 132 selektiv ist (z.B. das Material der Schutzschicht 132 selektiv bei einer schnelleren Rate als das (die) Material(ien) der epitaktischen Source/Drain-Gebiete 88 ätzt). Der Ätzprozess kann anisotrop sein.
  • In manchen Ausführungsformen werden die Kontaktöffnungen 122 durch die Schutzschicht 132 durch ein Trockenätzen unter Verwendung von Carbonylsulfid (COS) erweitert. COS stellt eine hohe Ätzselektivität zwischen dem Isoliermaterial der Schutzschicht 132 (z.B. Siliziumnitrid) und Halbleitermaterialien mit einer hohen Störstellenkonzentration bereit. Wie zuvor festgehalten wurde, können die epitaktischen Source/Drain-Gebiete 88 Hauptschichten 88B und Deckschichten 88C aufweisen, wobei die Hauptschichten 88B eine größere Konzentration von Störstellen haben als die Deckschichten 88C. Durchführen eines Trockenätzens mit COS ermöglicht, dass die Kontaktöffnungen 122 durch die Schutzschicht 132 und die Deckschichten 88C erweitert werden, sodass die Kontaktöffnungen 122 die Hauptschichten 88B im Wesentlichen ohne Ätzen der Hauptschichten 88B freilegen. Die Source/Drain-Kontakte, die anschließend in den Kontaktöffnungen 122 gebildet werden, können somit die Hauptschichten 88B (z.B. hoch dotierte Gebiete) der epitaktischen Source/Drain-Gebiete 88 kontaktieren. Bilden von Source/Drain-Kontakten an hoch dotierten Gebieten der epitaktischen Source/Drain-Gebiete 88 senkt den Kontaktwiderstand der Vorrichtungen. Weiter erhöht ein Vermeiden eines Ätzens der Hauptschichten 88B die Menge an Majoritätsträgern, die in den epitaktischen Source/Drain-Gebiete 88 verfügbar sind. Somit kann Vorrichtungsleistung verbessert werden.
  • In manchen Ausführungsformen werden die Kontaktöffnungen 122 durch die Schutzschicht 132 durch einen selbstausgerichteten Prozess erweitert, der ähnlich dem selbstausgerichteten Prozess ist, der für die anfängliche Bildung der Kontaktöffnungen 122 beschrieben wurde. Zum Beispiel kann eine Maske mit einer Struktur von Schlitzöffnungen über der Schutzschicht 132 gebildet und als eine Ätzmaske verwendet werden, um die Kontaktöffnungen 122 durch die Schutzschicht 132 zu erweitern. Als solche werden die epitaktischen Source/Drain-Gebiete 88 durch die Schutzschicht 132 freigelegt, aber ein Großteil der Gate-Masken 116, des ersten ILD 94 und der CESL 92 bleibt von der Schutzschicht 132 bedeckt.
  • In 18A-18B werden Metall-Halbleiter-Legierungsgebiete 134 in den Kontaktöffnungen 122 und auf den Abschnitten der epitaktischen Source/Drain-Gebiete 88 gebildet, die durch die Kontaktöffnungen 122 freigelegt sind. Wenn zum Beispiel die Hauptschichten 88B der epitaktischen Source/Drain-Gebiete 88 freigelegt sind, werden die Metall-Halbleiter-Legierungsgebiete 134 so gebildet, dass sie sich auf den Hauptschichten 88B befinden und sich durch die Deckschichten 88C erstrecken (siehe 17A-17B). Die Metall-Halbleiter-Legierungsgebiete 134 können Silicidgebiete, die aus einem Metallsilicid gebildet sind (z.B. Titansilicid, Kobaltsilicid, Nickelsilicid usw.), Germanidgebiete, die aus einem Metallgermanid gebildet sind (z.B. Titangermanid, Kobaltgermanid, Nickelgermanid usw.), Siliziumgermanidgebiete, die sowohl aus einem Metallsilicid als auch einem Metallgermanid gebildet sind, oder dergleichen sein. Die Metall-Halbleiter-Legierungsgebiete 134 können durch Abscheiden eines Metalls 136 auf der Schutzschicht 132 und in den Kontaktöffnungen 122 (z.B. auf den epitaktischen Source/Drain-Gebieten 88) und dann Durchführen eines thermischen Temperprozesses gebildet werden. Das Metall 136 kann jedes Metall sein, das imstande ist, mit den Halbleitermaterialien (z.B. Silizium, Silizium-Germanium, Germanium usw.) der epitaktischen Source/Drain-Gebiete 88 zu reagieren, um eine Metall-Halbleiter-Legierung geringen Widerstands zu bilden, wie Nickel, Kobalt, Titan, Tantal, Platin, Wolfram, andere Edelmetalle, andere hochschmelzende Metalle, Seltenerdmetalle oder deren Legierungen. Das Metall 136 kann durch einen Abscheidungsprozess wie ALD, CVD, PVD oder dergleichen abgeschieden werden. Nach dem thermischen Temperprozess wird ein Reinigungsprozess durchgeführt, um jeden Rest des Metalls 136 zu entfernen, wie von Oberflächen der Metall-Halbleiter-Legierungsgebiete 134 und der Schutzschicht 132. Der Reinigungsprozess kann ein Nassätzen sein, das mit verdünnter Flusssäure (dHF-Säure) durchgeführt wird.
  • Wie zuvor festgehalten wurde, wird die Schutzschicht 132 so strukturiert, dass ein Großteil der Gate-Masken 116, des ersten ILD 94 und der CESL 92 von der Schutzschicht 132 bedeckt bleibt. Daher kann Ätzen der Gate-Masken 116, des ersten ILD 94 und der CESL 92 während des Reinigungsprozesses zum Entfernen des Restes des Metalls 136 vermieden werden, sodass kein Ätzen der Gate-Masken 116, des ersten ILD 94 oder der CESL 92 erfolgt. Schützen der Gate-Masken 116, des ersten ILD 94 und der CESL 92 mit der Schutzschicht 132 kann unerwünschte Erweiterung der Kontaktöffnungen 122 während Entfernung des Rests des Metalls 136 aus den Kontaktöffnungen 122 vermeiden. Dadurch kann ein Kurzschließen der anschließend gebildeten Kontakt zu z.B. den Gate-Elektroden 114 vermieden werden.
  • In 19A-19B werden Source/Drain-Kontakte 142 in den Kontaktöffnungen 122 gebildet. Die Source/Drain-Kontakte 142 werden mit den epitaktischen Source/Drain-Gebieten 88 verbunden und stehen physisch mit den Metall-Halbleiter-Legierungsgebieten 134 in Kontakt. Als ein Beispiel zur Bildung der Source/Drain-Kontakte 142 können eine Auskleidung (nicht separat veranschaulicht), wie eine Diffusionssperrschicht, eine Adhäsionsschicht oder dergleichen und ein leitfähiges Material in den Kontaktöffnungen 122 (z.B. auf den Metall-Halbleiter-Legierungsgebieten 134) gebildet werden. Die Auskleidung kann Titan, Titannitrid, Tantal, Tantalnitrid oder dergleichen enthalten. Das leitfähige Material kann Kupfer, eine Kupferlegierung, Silber, Gold, Wolfram, Kobalt, Aluminium, Nickel oder dergleichen sein. Ein Entfernungsprozess wird durchgeführt, um überschüssige Materialien von den oberen Oberflächen der Gate-Masken 116 zu entfernen. In manchen Ausführungsformen kann ein Planarisierungsprozess wie ein chemisch-mechanisches Polieren (CMP), ein Rückätzprozess, Kombinationen davon oder dergleichen benutzt werden. Die verbleibende Auskleidung und das leitfähige Material bilden die Source/Drain-Kontakte 142 in den Kontaktöffnungen 122.
  • Da die Schutzschicht 132 die Gate-Masken 116 und die CESL 92 während der Reinigung der Kontaktöffnungen 122 schützt (beschrieben für 18A-18B), können Verluste der CESL 92 und/oder der Gate-Masken 116 vermieden werden. Unter Bezugnahme auf den Querschnitt von 19A können die Source/Drain-Kontakte 142 somit eine ähnliche Trichterform wie die Kontaktöffnungen 122 (beschrieben für 14A) haben, wo die oberen Abschnitte der Source/Drain-Kontakte 142 gekrümmte Seitenwände (z.B. konisch zulaufende Seitenwände) aufweisen und die unteren Abschnitte der Source/Drain-Kontakte 142 im Wesentlichen gerade Seitenwände (z.B. nicht konisch zulaufende Seitenwände) aufweisen.
  • Der Entfernungsprozess, der durchgeführt wird, um überschüssige Materialien der Source/Drain-Kontakte 142 zu entfernen, entfernt auch Abschnitte der Schutzschicht 132 von den oberen Oberflächen der Gate-Masken 116. Die verbleibende Schutzschicht 132 bildet Kontaktabstandhalter 144 in den Kontaktöffnungen 122, um die Source/Drain-Kontakte 142. Die Abschnitte der Kontaktabstandhalter 144 entlang der oberen Abschnitte der Source/Drain-Kontakte 142 sind gekrümmt und die Abschnitte der Kontaktabstandhalter 144 entlang der unteren Abschnitte der Source/Drain-Kontakte 142 sind gerade. Abhängig von der Selektivität der Entfernungsprozesse, kann es zu einem gewissen Verlust der Gate-Masken 116 kommen, sodass die Gate-Masken 116 eine verringerte Höhe aufweisen. In der veranschaulichten Ausführungsform erstrecken sich die Kontaktabstandhalter 144 entlang der gekrümmten Seitenwände der verbleibenden Abschnitte der Gate-Masken 116 und der gekrümmten Seitenwände der CESL 92 und sind mit diesen in physischem Kontakt. In einer anderen Ausführungsform (die unten ausführlicher beschrieben wird) wird die Höhe der Gate-Masken 116 verringert, bis die oberen Oberflächen der Gate-Masken 116 und der CESL 92 komplanar (innerhalb einer Prozessvariation) sind, sodass die Kontaktabstandhalter 144 durch die CESL 92 physisch von den Seitenwänden der Gate-Masken 116 getrennt sind.
  • In 20A-20B wird ein zweites ILD 154 über dem ersten ILD 94, den Gate-Masken 116, den Source/Drain-Kontakten 142 und den Kontaktabstandhaltern 144 abgeschieden. In manchen Ausführungsformen ist das zweite ILD 154 ein fließfähiger Film, der durch ein fließfähiges CVD-Verfahren gebildet wird. In manchen Ausführungsformen wird das zweite ILD 154 aus einem Dielektrikummaterial wie PSG, BSG, BPSG, USG oder dergleichen gebildet, das durch jedes geeignete Verfahren, wie CVD, PECVD oder dergleichen abgeschieden werden kann.
  • In manchen Ausführungsformen wird eine Ätzstoppschicht (ESL) 152 zwischen dem zweiten ILD 154 und dem ersten ILD 94, den Gate-Masken 116, den Source/Drain-Kontakten 142 und den Kontaktabstandhaltern 144 gebildet. Die ESL 152 kann ein Dielektrikummaterial, wie Siliziumnitrid, Siliziumoxid, Siliziumoxynitrid oder dergleichen, mit einer hohen Ätzselektivität aus dem Ätzen des zweiten ILD 154 enthalten.
  • In 21A-21B werden Source/Drain-Kontakte 162 und Gate-Kontakte 164 gebildet, um mit den Source/Drain-Kontakten 142 bzw. den Gate-Elektroden 114 in Kontakt zu gelangen. Die Source/Drain-Kontakte 162 sind physisch und elektrisch an die Source/Drain-Kontakte 142 gekoppelt. Die Gate-Kontakte 164 sind physisch und elektrisch an die Gate-Elektroden 114 gekoppelt.
  • Als ein Beispiel zur Bildung der Source/Drain-Kontakte 162 und der Gate-Kontakte 164 werden Öffnungen durch das zweite ILD 154 und die ESL 152 gebildet. Die Öffnungen können unter Verwendung annehmbarer Fotolithografie- und Ätztechniken gebildet werden. Eine Auskleidung (nicht separat veranschaulicht), wie eine Diffusionssperrschicht, eine Adhäsionsschicht oder dergleichen und ein leitfähiges Material werden in den Öffnungen gebildet. Die Auskleidung kann Titan, Titannitrid, Tantal, Tantalnitrid oder dergleichen enthalten. Das leitfähige Material kann Kupfer, eine Kupferlegierung, Silber, Gold, Wolfram, Kobalt, Aluminium, Nickel oder dergleichen sein. Ein Planarisierungsprozess, wie ein CMP, kann durchgeführt werden, um überschüssiges Material von den oberen Oberflächen des zweiten ILD 154 zu entfernen. Die verbleibende Auskleidung und das leitfähige Material bilden die Source/Drain-Kontakte 162 und die Gate-Kontakte 164 in den Öffnungen. Die Source/Drain-Kontakte 162 und die Gate-Kontakte 164 können in unterschiedlichen Prozessen gebildet werden oder können in demselben Prozess gebildet werden. Obwohl als in denselben Querschnitten gebildet dargestellt, sollte klar sein, dass jeder der Source/Drain-Kontakte 162 und der Gate-Kontakte 164 in unterschiedlichen Querschnitten gebildet sein können, wodurch Kurzschließen der Kontakte vermieden wird.
  • 22A-22B sind Ansichten von FinFETs in Übereinstimmung mit manchen Ausführungsformen. Diese Ausführungsform ist der Ausführungsform von 21A-210B ähnlich mit der Ausnahme, dass die Kontaktabstandhalter 144 durch die CESL 92 physisch von den Seitenwänden der Gate-Masken 116 getrennt sind. Im Speziellen wird während des Entfernungsprozesses, der zum Entfernen überschüssiger Materialien der Source/Drain-Kontakte 142 durchgeführt wird, die Höhe der Gate-Masken 116 verringert, bis die oberen Oberflächen der Gate-Masken 116 und der CESL 92 komplanar (innerhalb einer Prozessvariation) sind, sodass die Kontaktabstandhalter 144 durch die CESL 92 physisch von den Seitenwänden der Gate-Masken 116 getrennt sind.
  • Ausführungsformen können Vorteile erreichen. Anfängliches Bilden der Kontaktöffnungen 122 zu einer kleineren Breite und dann Erweitern derselben zu einer größeren Breite kann Kurzschließen von angrenzenden epitaktischen Source/Drain-Gebieten 88 vermeiden, verglichen mit einem anfänglichen Bilden der Kontaktöffnungen 122 zu einer größeren Breite. Weiter hilft Bilden der Schutzschicht 132, die Gate-Masken 116, das erste ILD 94 und die CESL 92 zu schützen, sodass unerwünschte Erweiterung der Kontaktöffnungen 122 während Bildung der Metall-Halbleiter-Legierungsgebiete 134 vermieden werden kann. Kurzschließen der Source/Drain-Kontakte 142 zu angrenzenden leitfähigen Strukturelementen kann somit vermieden werden. Im Speziellen kann ein Vermeiden einer Erweiterung der Kontaktöffnungen 122 im Querschnitt von 18A das Risiko eines Kurzschließens zwischen den Source/Drain-Kontakten 142 und den Gate-Elektroden 114 oder dem Gate-Kontakte 164 verringern. Ebenso kann Vermeiden einer Erweiterung der Kontaktöffnungen 122 im Querschnitt von 18B das Risiko eines Kurzschließens zwischen angrenzenden Source/Drain-Kontakten 142 verringern. Somit kann Herstellungsertrag verbessert werden. Schließlich ermöglicht Ätzen der Schutzschicht 132 mit einem Ätzmittel wie Carbonylsulfid (COS), dass die Source/Drain-Kontakte 142 an den Hauptschichten 88B (z.B. hoch dotierte Gebiete) der epitaktischen Source/Drain-Gebiete 88 gebildet werden, während Ätzen der Hauptschichten 88B vermieden wird. Somit kann Vorrichtungsleistung verbessert werden.
  • Die offenbarten FinFET-Ausführungsformen könnten auch bei Nanostrukturvorrichtungen angewendet werden, wie Nanostruktur- (z.B. Nanoblatt, Nanodraht, Gate-all-Around oder dergleichen) Feldeffekttransistoren (NSFETs). In einer NSFET-Ausführungsform werden die Finnen durch Nanostrukturen ersetzt, die durch Strukturieren eines Stapels abwechselnder Schichten von Kanalschichten und Opferschichten gebildet werden. Dummy Gate-Strukturen und Source/Drain-Gebiete werden auf ähnliche Weise wie in den oben beschriebenen Ausführungsformen gebildet. Nachdem die Dummy-Gate Strukturen entfernt worden sind, können die Opferschichten teilweise oder vollständig in Kanalgebieten entfernt werden. Die Ersatz-Gate-Strukturen werden auf ähnliche Weise wie in den oben beschriebenen Ausführungsformen gebildet, die Ersatz-Gate-Strukturen können teilweise oder vollständig Öffnungen füllen, die durch Entfernen der Opferschichten verbleiben, und die Ersatz-Gate-Strukturen können teilweise oder vollständig die Kanalschichten in den Kanalgebieten der NSFET-Vorrichtungen umgeben. ILDs und Kontakte zu den Ersatz-Gate-Strukturen und den Source/Drain-Gebieten können auf ähnliche Weise wie die oben beschriebenen Ausführungsformen gebildet werden. Eine Nanostrukturvorrichtung kann wie in der Patentanmeldung US 2016 / 0 365 414 A1 beschrieben gebildet werden.
  • In einer Ausführungsform umfasst ein Verfahren: Abscheiden einer Schutzschicht auf einem Source/Drain-Gebiet und einer Gate-Maske, wobei die Gate-Maske auf einer Gate-Struktur angeordnet ist, die Gate-Struktur auf einem Kanalgebiet eines Substrats angeordnet ist, das Kanalgebiet an das Source/Drain-Gebiet angrenzt; Ätzen einer Öffnung durch die Schutzschicht, wobei die Öffnung das Source/Drain-Gebiet freilegt; Abscheiden eines Metalls in der Öffnung und auf der Schutzschicht; Tempern des Metalls, um ein Metall-Halbleiter-Legierungsgebiet auf dem Source/Drain-Gebiet zu bilden; und Entfernen eines Rests des Metalls aus der Öffnung mit einem Reinigungsprozess, wobei die Schutzschicht die Gate-Maske während des Reinigungsprozesses bedeckt. In manchen Ausführungsformen des Verfahrens umfasst der Reinigungsprozess Durchführen eines Nassätzens unter Verwendung verdünnter Flusssäure und kein Ätzen der Gate-Maske während des Nassätzens. In manchen Ausführungsformen des Verfahrens weist das Source/Drain-Gebiet eine Hauptschicht und eine Deckschicht auf und das Verfahren umfasst weiter: Ätzen der Öffnung durch die Deckschicht des Source/Drain-Gebiets, wobei die Öffnung die Hauptschicht des Source/Drain-Gebiets freilegt. In manchen Ausführungsformen des Verfahrens weist die Schutzschicht Siliziumnitrid auf und Ätzen der Öffnung weist Durchführen einer Trockenätzung unter Verwendung von Carbonylsulfid auf. In manchen Ausführungsformen des Verfahrens erfolgt kein Ätzen der Hauptschicht des Source/Drain-Gebiets während des Trockenätzens. In manchen Ausführungsformen des Verfahrens weist die Schutzschicht eine Dicke in einem Bereich von 1 nm bis 3 nm auf. In manchen Ausführungsformen umfasst das Verfahren weiter: Abscheiden einer Kontaktätzstoppschicht (CESL) auf dem Source/Drain-Gebiet; Bilden eines Zwischenschichtdielektrikums (ILD) auf der CESL; Bilden einer Kontaktöffnung durch das ILD und die CESL; und nach Bilden der Kontaktöffnung, Erweitern der Kontaktöffnung, wobei die Schutzschicht in der Kontaktöffnung nach Erweitern der Kontaktöffnung abgeschieden wird. In manchen Ausführungsformen des Verfahrens umfasst Erweitern der Kontaktöffnung Ätzen des ILD mit Fluorwasserstoff und Ammoniak bei Raumtemperatur.
  • In einer Ausführungsform umfasst ein Verfahren: Abscheiden einer Kontaktätzstoppschicht (CESL) auf einem Source/Drain-Gebiet; Bilden eines Zwischenschichtdielektrikums (ILD) auf der CESL; Bilden einer Kontaktöffnung durch das ILD und die CESL, wobei die Kontaktöffnung eine obere Oberfläche des Source/Drain-Gebiets und eine Seitenwand der CESL freilegt; nach Bilden der Kontaktöffnung, Erweitern der Kontaktöffnung durch Ätzen des ILDs mit einem isotropen Ätzprozess; und Bilden eines Source/Drain-Kontakts in der Kontaktöffnung. In manchen Ausführungsformen des Verfahrens umfasst der isotrope Ätzprozess: Durchführen eines Trockenätzens mit einer Ätzgaslösung in der Kontaktöffnung, wobei das Trockenätzen ohne Plasma durchgeführt wird, die Ätzgaslösung das ILD zu einem Festphasennebenprodukt umwandelt; Durchführen einer thermischen Behandlung, um das Festphasennebenprodukt zu einem Gasphasennebenprodukt zu sublimieren; und Evakuieren des Gasphasennebenprodukts aus der Kontaktöffnung. In manchen Ausführungsformen des Verfahrens enthält die Ätzgaslösung Fluorwasserstoff und Ammoniak und das Trockenätzen wird bei Raumtemperatur durchgeführt. In manchen Ausführungsformen des Verfahrens enthält die Ätzgaslösung Fluorwasserstoff und das Trockenätzen wird bei einer Temperatur in einem Bereich von 20 °C bis 40 °C durchgeführt. In manchen Ausführungsformen des Verfahrens wird das Trockenätzen bei einer ersten Temperatur durchgeführt und die thermische Behandlung wird bei einer zweiten Temperatur durchgeführt, wobei die zweite Temperatur höher als die erste Temperatur ist. In manchen Ausführungsformen des Verfahrens enthält das ILD Siliziumoxid und das Festphasennebenprodukt enthält Ammoniumfluorsilicat. In manchen Ausführungsformen umfasst das Verfahren weiter: Bilden einer Gate-Struktur auf einem Kanalgebiet eines Substrats, wobei das Kanalgebiet an das Source/Drain-Gebiet angrenzt; Bilden einer Gate-Maske auf der Gate-Struktur; nach Erweitern der Kontaktöffnung, Abscheiden einer Schutzschicht auf der Gate-Maske und in der Kontaktöffnung; Erweitern der Kontaktöffnung durch die Schutzschicht; und Bilden eines Metall-Halbleiter-Legierungsgebiets in der Kontaktöffnung, während die Schutzschicht die Gate-Maske bedeckt. In manchen Ausführungsformen des Verfahrens umfasst Bilden des Metall-Halbleiter-Legierungsgebiets Durchführen eines Reinigungsprozesses und kein Ätzen der Gate-Maske während des Reinigungsprozesses. In manchen Ausführungsformen des Verfahrens umfasst Erweitern der Kontaktöffnung durch die Schutzschicht Ätzen der Kontaktöffnung mit Carbonylsulfid.
  • In einer Ausführungsform weist eine Vorrichtung auf: eine Gate-Struktur auf einem Kanalgebiet eines Substrats; eine Gate-Maske auf der Gate-Struktur; ein Source/Drain-Gebiet angrenzend an das Kanalgebiet; einen Source/Drain-Kontakt, der mit dem Source/Drain-Gebiet verbunden ist, wobei der Source/Drain-Kontakt einen oberen Abschnitt mit gekrümmten Seitenwänden aufweist und einen unteren Abschnitt mit geraden Seitenwänden aufweist; und einen Kontaktabstandhalter um den Source/Drain-Kontakt, wobei der Kontaktabstandhalter mit einer Seitenwand der Gate-Maske in Kontakt steht. In manchen Ausführungsformen umfasst die Vorrichtung weiter: einen Gate-Abstandhalter zwischen der Gate-Struktur und dem Source/Drain-Gebiet; und eine Kontaktätzstoppschicht (CESL) zwischen dem Gate-Abstandhalter und dem Kontaktabstandhalter, wobei die CESL mit der Seitenwand der Gate-Maske in Kontakt steht. In manchen Ausführungsformen weist die Vorrichtung weiter auf: ein Metall-Halbleiter-Legierungsgebiet zwischen dem Source/Drain-Gebiet und dem Source/Drain-Kontakt, wobei der Kontaktabstandhalter mit einer Seitenwand des Metall-Halbleiter-Legierungsgebiets in Kontakt steht.

Claims (20)

  1. Verfahren, umfassend: Abscheiden einer Kontaktätzstoppschicht, CESL (92), auf einem Source/Drain-Gebiet (88); Bilden eines Zwischenschichtdielektrikums, ILD (94), auf der CESL (92); Bilden einer Kontaktöffnung (122) durch das ILD (94) und die CESL (92) und nach dem Bilden der Kontaktöffnung (122), Erweitern der Kontaktöffnung (122); nach dem Erweitern der Kontaktöffnung (122), Abscheiden einer Schutzschicht (132) in der Kontaktöffnung (122) auf dem Source/Drain-Gebiet (88) und einer Gate-Maske (116), wobei die Gate-Maske (116) auf einer Gate-Struktur angeordnet ist, die Gate-Struktur auf einem Kanalgebiet (58) eines Substrats (50) angeordnet ist und das Kanalgebiet (58) an das Source/Drain-Gebiet (88) angrenzt; Ätzen einer Öffnung durch die Schutzschicht (132), wobei die Öffnung das Source/Drain-Gebiet (88) freilegt; Abscheiden eines Metalls (136) in der Öffnung und auf der Schutzschicht (132); Tempern des Metalls (136), um ein Metall-Halbleiter-Legierungsgebiet (134) auf dem Source/Drain-Gebiet (88) zu bilden; und Entfernen eines Rests des Metalls (136) aus der Öffnung mit einem Reinigungsprozess, wobei die Schutzschicht (132) die Gate-Maske (116) während des Reinigungsprozesses bedeckt.
  2. Verfahren nach Anspruch 1, wobei der Reinigungsprozess ein Durchführen eines Nassätzens unter Verwendung verdünnter Flusssäure und kein Ätzen der Gate-Maske (116) während des Nassätzens umfasst.
  3. Verfahren nach Anspruch 1 oder 2, wobei das Source/Drain-Gebiet (88) eine Hauptschicht (88B) und eine Deckschicht (88C) aufweist, das Verfahren weiter umfassend Ätzen der Öffnung durch die Deckschicht (88C) des Source/Drain-Gebiets (88), wobei die Öffnung die Hauptschicht (88B) des Source/Drain-Gebiets (88) freilegt.
  4. Verfahren nach Anspruch 3, wobei die Schutzschicht (132) Siliziumnitrid enthält und das Ätzen der Öffnung ein Durchführen einer Trockenätzung unter Verwendung von Carbonylsulfid umfasst.
  5. Verfahren nach Anspruch 4, wobei kein Ätzen der Hauptschicht (88B) des Source/Drain-Gebiets (88) während des Trockenätzens erfolgt.
  6. Verfahren nach einem der vorstehenden Ansprüche, wobei die Schutzschicht (132) eine Dicke in einem Bereich von 1 nm bis 3 nm aufweist.
  7. Verfahren nach einem der vorstehenden Ansprüche, wobei eine abschließende Breite der Kontaktöffnungen (122) nach dem Erweitern um 1% - 5% größer ist als eine an anfängliche Breite der Kontaktöffnungen (122) vor dem Erweitern.
  8. Verfahren nach Anspruch 1, wobei das Erweitern der Kontaktöffnung (122) ein Ätzen des ILD mit Fluorwasserstoff und Ammoniak bei Raumtemperatur umfasst.
  9. Verfahren nach Patentanspruch 1, wobei die Kontaktöffnung (122) eine obere Oberfläche des Source/Drain-Gebiets (88) und eine Seitenwand der CESL (92) freilegt, und wobei das Erweitern der Kontaktöffnung (122) durch Ätzen des ILDs (94) mit einem isotropen Ätzprozess durchgeführt wird und wobei das Verfahren ferner ein Bilden eines Source/Drain-Kontakts (142, 162) in der Kontaktöffnung (122) umfasst.
  10. Verfahren nach Anspruch 9, wobei der isotrope Ätzprozess umfasst: Durchführen eines Trockenätzens mit einer Ätzgaslösung in der Kontaktöffnung (122), wobei das Trockenätzen ohne Plasma durchgeführt wird und die Ätzgaslösung das ILD (94) zu einem Festphasennebenprodukt umwandelt; Durchführen einer thermischen Behandlung, um das Festphasennebenprodukt zu einem Gasphasennebenprodukt zu sublimieren; und Evakuieren des Gasphasennebenprodukts aus der Kontaktöffnung (122).
  11. Verfahren nach Anspruch 10, wobei die Ätzgaslösung Fluorwasserstoff und Ammoniak enthält und das Trockenätzen bei Raumtemperatur durchgeführt wird.
  12. Verfahren nach Anspruch 10, wobei die Ätzgaslösung Fluorwasserstoff enthält und das Trockenätzen bei einer Temperatur in einem Bereich von 20 °C bis 40 °C durchgeführt wird.
  13. Verfahren nach einem der Ansprüche 10 bis 12, wobei das Trockenätzen bei einer ersten Temperatur durchgeführt wird und die thermische Behandlung bei einer zweiten Temperatur durchgeführt wird, wobei die zweite Temperatur höher als die erste Temperatur ist.
  14. Verfahren nach einem der Ansprüche 10 bis 13, wobei das ILD Siliziumoxid enthält und das Festphasennebenprodukt Ammoniumfluorsilicat enthält.
  15. Verfahren nach einem der Ansprüche 9 bis 14, weiter umfassend: Bilden einer Gate-Struktur auf einem Kanalgebiet (58) eines Substrats (50), wobei das Kanalgebiet (58) an das Source/Drain-Gebiet (88) angrenzt; Bilden einer Gate-Maske (116) auf der Gate-Struktur; nach dem Erweitern der Kontaktöffnung (122), Abscheiden einer Schutzschicht (132) auf der Gate-Maske (116) und in der Kontaktöffnung (122); Verlängern der Kontaktöffnung (122) durch die Schutzschicht (132); und Bilden eines Metall-Halbleiter-Legierungsgebiets (134) in der Kontaktöffnung (122), während die Schutzschicht (132) die Gate-Maske (116) bedeckt.
  16. Verfahren nach Anspruch 15, wobei das Bilden des Metall-Halbleiter-Legierungsgebiets (134) ein Durchführen eines Reinigungsprozesses und kein Ätzen der Gate-Maske (116) während des Reinigungsprozesses umfasst.
  17. Verfahren nach Anspruch 15 oder 16, wobei das Verlängern der Kontaktöffnung (122) durch die Schutzschicht (132) ein Ätzen der Kontaktöffnung (122) mit Carbonylsulfid umfasst.
  18. Vorrichtung, aufweisend: eine Gate-Struktur auf einem Kanalgebiet (58) eines Substrats (50); eine Gate-Maske (116) auf der Gate-Struktur; ein Source/Drain-Gebiet (88) angrenzend an das Kanalgebiet (58); eine Kontaktätzstoppschicht, CESL (92), auf dem Source/Drain-Gebiet (88); ein Zwischenschichtdielektrikum, ILD (94), auf der CESL (92); einen Source/Drain-Kontakt (142, 162), der mit dem Source/Drain-Gebiet (88) verbunden ist, wobei der Source/Drain-Kontakt (142, 162) einen oberen Abschnitt mit gekrümmten Seitenwänden aufweist und einen unteren Abschnitt mit geraden Seitenwänden aufweist; und einen Kontaktabstandhalter (144) um den Source/Drain-Kontakt (142, 162), wobei der Kontaktabstandhalter (144) mit einer Seitenwand der Gate-Maske (116), der CESL (92) und des ILD (94) in Kontakt steht.
  19. Vorrichtung nach Anspruch 18, weiter aufweisend: einen Gate-Abstandhalter (82) zwischen der Gate-Struktur und dem Source/Drain-Gebiet (88); und wobei die Kontaktätzstoppschicht, CESL (92) zwischen dem Gate-Abstandhalter (82) und dem Kontaktabstandhalter (144) angeordnet ist, wobei die CESL (92) mit der Seitenwand der Gate-Maske (116) in Kontakt steht.
  20. Vorrichtung nach Anspruch 18 oder 19, weiter aufweisend: ein Metall-Halbleiter-Legierungsgebiet (134) zwischen dem Source/Drain-Gebiet (88) und dem Source/Drain-Kontakt (142, 162), wobei der Kontaktabstandhalter (144) mit einer Seitenwand des Metall-Halbleiter-Legierungsgebiets (134) in Kontakt steht.
DE102021115793.5A 2021-02-18 2021-06-18 Transistor-source/drain-kontakte und verfahren zu deren bildung Active DE102021115793B4 (de)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US202163150745P 2021-02-18 2021-02-18
US63/150,745 2021-02-18
US17/339,452 2021-06-04
US17/339,452 US11798943B2 (en) 2021-02-18 2021-06-04 Transistor source/drain contacts and methods of forming the same

Publications (2)

Publication Number Publication Date
DE102021115793A1 DE102021115793A1 (de) 2022-08-18
DE102021115793B4 true DE102021115793B4 (de) 2022-10-13

Family

ID=82610892

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102021115793.5A Active DE102021115793B4 (de) 2021-02-18 2021-06-18 Transistor-source/drain-kontakte und verfahren zu deren bildung

Country Status (5)

Country Link
US (2) US11798943B2 (de)
KR (2) KR102618415B1 (de)
CN (1) CN114975611A (de)
DE (1) DE102021115793B4 (de)
TW (1) TWI804955B (de)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5447875A (en) 1993-04-22 1995-09-05 Texas Instruments Incorporated Self-aligned silicided gate process
JPH09321280A (ja) 1996-05-24 1997-12-12 Sony Corp Ｍｏｓトランジスタおよびその製造方法
US20160365414A1 (en) 2015-06-15 2016-12-15 Taiwan Semiconductor Manufacturing Company, Ltd. FINFET Structures and Methods of Forming the Same
US9536980B1 (en) 2015-07-28 2017-01-03 Taiwan Semiconductor Manufacturing Company, Ltd. Gate spacers and methods of forming same
DE102019200725A1 (de) 2018-02-22 2019-08-22 Globalfoundries Inc. FinFET mit High-k-Abstandshalter und selbstausgerichteter Kontaktdeckschicht

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4717653B2 (ja) 2006-02-08 2011-07-06 パナソニック株式会社 半導体装置及び半導体装置の製造方法
US9236267B2 (en) 2012-02-09 2016-01-12 Taiwan Semiconductor Manufacturing Company, Ltd. Cut-mask patterning process for fin-like field effect transistor (FinFET) device
US9105490B2 (en) 2012-09-27 2015-08-11 Taiwan Semiconductor Manufacturing Company, Ltd. Contact structure of semiconductor device
US9236300B2 (en) 2012-11-30 2016-01-12 Taiwan Semiconductor Manufacturing Company, Ltd. Contact plugs in SRAM cells and the method of forming the same
US9209272B2 (en) * 2013-09-11 2015-12-08 Taiwan Semiconductor Manufacturing Company, Ltd. Oxidation and etching post metal gate CMP
US9136106B2 (en) 2013-12-19 2015-09-15 Taiwan Semiconductor Manufacturing Company, Ltd. Method for integrated circuit patterning
US9653461B2 (en) * 2014-03-28 2017-05-16 Taiwan Semiconductor Manufacturing Company, Ltd. FinFETs with low source/drain contact resistance
US9406804B2 (en) 2014-04-11 2016-08-02 Taiwan Semiconductor Manufacturing Company, Ltd. FinFETs with contact-all-around
US9443769B2 (en) 2014-04-21 2016-09-13 Taiwan Semiconductor Manufacturing Company, Ltd. Wrap-around contact
US9831183B2 (en) * 2014-08-07 2017-11-28 Taiwan Semiconductor Manufacturing Company, Ltd. Contact structure and method of forming
US9520482B1 (en) 2015-11-13 2016-12-13 Taiwan Semiconductor Manufacturing Company, Ltd. Method of cutting metal gate
KR102480447B1 (ko) * 2015-11-20 2022-12-22 삼성전자주식회사 반도체 장치 및 그 제조 방법
US9548366B1 (en) 2016-04-04 2017-01-17 Taiwan Semiconductor Manufacturing Company, Ltd. Self aligned contact scheme
US9685439B1 (en) * 2016-05-02 2017-06-20 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and manufacturing method thereof
KR102591632B1 (ko) 2016-12-09 2023-10-20 삼성전자주식회사 반도체 소자의 제조 방법
US10325911B2 (en) * 2016-12-30 2019-06-18 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and manufacturing method thereof
US10186456B2 (en) * 2017-04-20 2019-01-22 Taiwan Semiconductor Manufacturing Company, Ltd. Methods for forming contact plugs with reduced corrosion
US10629693B2 (en) * 2017-11-17 2020-04-21 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor structure with barrier layer and method for forming the same
US10749007B2 (en) * 2018-03-14 2020-08-18 Taiwan Semiconductor Manufacturing Co., Ltd. Gate structure with desired profile for semiconductor devices
US10332819B1 (en) * 2018-03-29 2019-06-25 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and method for manufacturing the same
US10714578B2 (en) * 2018-05-30 2020-07-14 Taiwan Semiconductor Manufacturing Co., Ltd. Methods for forming recesses in source/drain regions and devices formed thereof
US10867861B2 (en) 2018-09-28 2020-12-15 Taiwan Semiconductor Manufacturing Company, Ltd. Fin field-effect transistor device and method of forming the same
US10943818B2 (en) * 2018-10-31 2021-03-09 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and method

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5447875A (en) 1993-04-22 1995-09-05 Texas Instruments Incorporated Self-aligned silicided gate process
JPH09321280A (ja) 1996-05-24 1997-12-12 Sony Corp Ｍｏｓトランジスタおよびその製造方法
US20160365414A1 (en) 2015-06-15 2016-12-15 Taiwan Semiconductor Manufacturing Company, Ltd. FINFET Structures and Methods of Forming the Same
US9536980B1 (en) 2015-07-28 2017-01-03 Taiwan Semiconductor Manufacturing Company, Ltd. Gate spacers and methods of forming same
DE102019200725A1 (de) 2018-02-22 2019-08-22 Globalfoundries Inc. FinFET mit High-k-Abstandshalter und selbstausgerichteter Kontaktdeckschicht

Also Published As

Publication number Publication date
US20230369325A1 (en) 2023-11-16
KR102618415B1 (ko) 2023-12-27
CN114975611A (zh) 2022-08-30
DE102021115793A1 (de) 2022-08-18
US20220262792A1 (en) 2022-08-18
TW202234522A (zh) 2022-09-01
US11798943B2 (en) 2023-10-24
KR20220118284A (ko) 2022-08-25
TWI804955B (zh) 2023-06-11
KR20240000440A (ko) 2024-01-02

Similar Documents

Publication Publication Date Title
DE102019116036B4 (de) Halbleitervorrichtung und verfahren
DE102020115611A1 (de) Halbleitervorrichtung und verfahren
DE102020119976A1 (de) Halbleitervorrichtung und verfahren
DE102019109857A1 (de) Halbleiter-bauelement und herstellungsverfahren
DE102020109491A1 (de) Halbleitervorrichtung und verfahren
DE102020109608A1 (de) Dummy-finnen und verfahren zu deren herstellung
DE102020129544A1 (de) Gatestrukturen in transistoren und verfahren zu deren ausbildung
DE102021116181A1 (de) Transistor-gatestrukturen und verfahren zum bilden derselben
DE102021104817B4 (de) Halbleitervorrichtung und verfahren
DE102020115408A1 (de) Halbleitervorrichtung und verfahren
DE102021113537A1 (de) Transistor-gate-kontakte und verfahren zu deren bildung
DE102021115793B4 (de) Transistor-source/drain-kontakte und verfahren zu deren bildung
DE102021108858A1 (de) Halbleitervorrichtung und herstellungsverfahren
DE102020120658A1 (de) Transistorgates und Verfahren zu deren Herstellung
DE102021106455A1 (de) Halbleitervorrichtung und verfahren
DE102020133689A1 (de) Ionenimplantation für nano-fet
DE102021102596A1 (de) Halbleitervorrichtung und verfahren
DE102020132620A1 (de) Halbleitervorrichtung und Verfahren
DE102020128875A1 (de) Transistor-gate-struktur und verfahren zu deren herstellung
DE102020114867A1 (de) Halbleitervorrichtung und verfahren
DE102020114860A1 (de) Transistor-gates und verfahren zum bilden davon
DE102021110397B4 (de) Source-/drainregionen und verfahren zu deren bildung
DE102021113549B3 (de) Halbleitervorrichtung und verfahren
DE102021120222B4 (de) Halbleiter-gates und verfahren zu deren herstellung
DE102021116786B4 (de) Verfahren zur herstellung einer halbleitervorrichtung

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final