DE102021100467A1 - Halbleitervorrichtung und verfahren - Google Patents

Halbleitervorrichtung und verfahren Download PDF

Info

Publication number
DE102021100467A1
DE102021100467A1 DE102021100467.5A DE102021100467A DE102021100467A1 DE 102021100467 A1 DE102021100467 A1 DE 102021100467A1 DE 102021100467 A DE102021100467 A DE 102021100467A DE 102021100467 A1 DE102021100467 A1 DE 102021100467A1
Authority
DE
Germany
Prior art keywords
ild
source
gate
concentration
spacer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE102021100467.5A
Other languages
English (en)
Inventor
Shahaji B. More
Chandrashekhar Prakash SAVANT
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of DE102021100467A1 publication Critical patent/DE102021100467A1/de
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823871—Complementary field-effect transistors, e.g. CMOS interconnection or wiring or contact manufacturing related aspects
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
    • H01L27/0924—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors including transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41791—Source or drain electrodes for field effect devices for transistors with a horizontal current flow in a vertical sidewall, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02247—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by nitridation, e.g. nitridation of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02321—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer
    • H01L21/02323—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer introduction of oxygen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02321—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer
    • H01L21/02329—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer introduction of nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
    • H01L21/0234—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour treatment by exposure to a plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02345—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to radiation, e.g. visible light
    • H01L21/02348—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to radiation, e.g. visible light treatment by exposure to UV light
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28123—Lithography-related aspects, e.g. sub-lithography lengths; Isolation-related aspects, e.g. to solve problems arising at the crossing with the side of the device isolation; Planarisation aspects
    • H01L21/28141—Lithography-related aspects, e.g. sub-lithography lengths; Isolation-related aspects, e.g. to solve problems arising at the crossing with the side of the device isolation; Planarisation aspects insulating part of the electrode is defined by a sidewall spacer, e.g. dummy spacer, or a similar technique, e.g. oxidation under mask, plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76834—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers formation of thin insulating films on the sidewalls or on top of conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823821—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823864—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate sidewall spacers, e.g. double spacers, particular spacer material or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823878—Complementary field-effect transistors, e.g. CMOS isolation region manufacturing related aspects, e.g. to avoid interaction of isolation region with adjacent structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4983—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET with a lateral structure, e.g. a Polysilicon gate with a lateral doping variation or with a lateral composition variation or characterised by the sidewalls being composed of conductive, resistive or dielectric material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/6656—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using multiple spacer layers, e.g. multiple sidewall spacers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H01L29/7851—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET with the body tied to the substrate
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0665—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure
    • H01L29/0669—Nanowires or nanotubes
    • H01L29/0673—Nanowires or nanotubes oriented parallel to a substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66545—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using a dummy, i.e. replacement gate in a process wherein at least a part of the final gate is self aligned to the dummy gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/775—Field effect transistors with one dimensional charge carrier gas channel, e.g. quantum wire FET

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

Bei einer Ausführungsform weist eine Vorrichtung auf: eine Gate-Struktur über einem Substrat; einen Gate-Abstandhalter der Gate-Struktur benachbart; eine Source/Drain-Region dem Gate-Abstandhalter benachbart; ein erstes Zwischenschichtdielektrikum (ILD) auf der Source/Drain-Region, wobei das erste ILD eine erste Konzentration eines Fremdstoffs aufweist; und ein zweites ILD auf dem ersten ILD, wobei das zweite ILD eine zweite Konzentration des Fremdstoffs aufweist, wobei die zweite Konzentration kleiner als die erste Konzentration ist, wobei obere Oberflächen des zweiten ILD, des Gate-Abstandhalters und der Gate-Struktur koplanar sind; und einen Source/Drain-Kontakt, der sich durch das zweite ILD und das erste ILD erstreckt, wobei der Source/Drain-Kontakt mit der Source/Drain-Region gekoppelt ist.

Description

  • PRIORITÄTSANSPRUCH UND QUERVERWEIS
  • Diese Anmeldung beansprucht die Priorität der vorläufigen US-Patentanmeldung Nr. 63/082,537 , eingereicht am 24. September 2020, und der vorläufigen US-Patentanmeldung Nr. 63/065,571 , eingereicht am 14. August 2020, welche durch Bezugnahme in die vorliegende Anmeldung aufgenommen werden.
  • STAND DER TECHNIK
  • Halbleitervorrichtungen werden in einer Vielfalt von elektronischen Anwendungen, wie zum Beispiel in Personalcomputern, Mobiltelefonen, Digitalkameras und anderen elektronischen Vorrichtungen, verwendet. Halbleitervorrichtungen werden für gewöhnlich durch sequenzielles Abscheiden von isolierenden oder dielektrischen Schichten, leitfähigen Schichten und Halbleitermaterialschichten über einem Halbleitersubstrat und Strukturieren der verschiedenen Materialschichten unter Einsatz von Lithographie, um Schaltungskomponenten und -elemente darauf auszubilden, hergestellt.
  • Die Halbleiterindustrie verbessert laufend die Integrationsdichte verschiedener elektronischer Komponenten (z.B. Transistoren, Dioden, Widerstände, Kondensatoren usw.) durch laufende Reduktionen der minimalen Merkmalgröße, die es ermöglichen, mehr Komponenten in eine bestimmte Fläche zu integrieren.
  • Figurenliste
  • Aspekte der vorliegenden Offenbarung lassen sich am besten anhand der folgenden detaillierten Beschreibung in Verbindung mit den beiliegenden Figuren verstehen. Es wird betont, dass gemäß der branchenüblichen Praxis verschiedene Merkmale nicht maßstabsgetreu dargestellt sind. Tatsächlich können die Abmessungen der verschiedenen Merkmale zugunsten einer klaren Erläuterung willkürlich vergrößert oder verkleinert sein.
    • 1 zeigt ein Beispiel eines FinFET in einer dreidimensionalen Ansicht.
    • 2 bis 14B sind verschiedene Ansichten von Zwischenstadien bei der Herstellung von FinFETs, gemäß einigen Ausführungsformen.
    • 15A bis 15B sind Querschnittansichten von FinFETs, gemäß einigen anderen Ausführungsformen.
    • 16A bis 16B sind Spektrogramme, welche die Zusammensetzungen von Zwischenschicht-Dielektrika zeigen, gemäß einigen anderen Ausführungsformen.
  • AUSFÜHRLICHE BESCHREIBUNG
  • Die folgende Offenbarung stellt viele verschiedene Ausführungsformen oder Beispiele zum Implementieren verschiedener Merkmale der Erfindung bereit. Nachstehend werden konkrete Beispiele für Komponenten und Anordnungen beschrieben, um die vorliegende Offenbarung zu vereinfachen. Diese sind natürlich lediglich Beispiele und nicht als einschränkend zu verstehen. Zum Beispiel kann die Ausbildung eines ersten Merkmals über oder auf einem zweiten Merkmal in der folgenden Beschreibung Ausführungsformen umfassen, bei denen das erste und das zweite Merkmal in direktem Kontakt ausgebildet sind, und kann auch Ausführungsformen umfassen, bei denen zwischen dem ersten und dem zweiten Merkmal zusätzliche Merkmale ausgebildet sein können, derart, dass die ersten und die zweiten Merkmale möglicherweise nicht in direktem Kontakt stehen. Darüber hinaus kann die vorliegende Offenbarung Bezugszahlen und/oder -buchstaben in den verschiedenen Beispielen wiederholen. Diese Wiederholung dient dem Zweck der Einfachheit und Klarheit und schreibt nicht automatisch eine Beziehung zwischen den verschiedenen besprochenen Ausführungsformen und/oder Konfigurationen vor.
  • Ferner können in diesem Dokument räumlich relative Begriffe wie „darunter“, „unter“, „untere“, „über“, „obere“ und dergleichen zur Erleichterung der Beschreibung verwendet werden, um die Beziehung eines Elements oder Merkmals zu (einem) anderen Element(en) oder Merkmal(en), wie sie in den Figuren dargestellt ist, zu beschreiben. Die räumlich relativen Begriffe sollen zusätzlich zu der in den Figuren dargestellten Ausrichtung andere Ausrichtungen der Vorrichtung bei der Verwendung oder beim Betrieb miteinschließen. Die Vorrichtung kann auf eine andere Weise (um 90 Grad gedreht oder in anderen Ausrichtungen) ausgerichtet sein, und die in diesem Dokument verwendeten räumlich relativen Bezeichnungen können desgleichen dementsprechend ausgelegt werden.
  • Gemäß verschiedenen Ausführungsformen wird eine Kontaktätzstoppschicht (CESL) abgeschieden und dann mit einem Nitrierbehandlungsprozess behandelt, um ihre Stickstoffkonzentration zu erhöhen. Ein Zwischenschicht-Dielektrikum (ILD) wird über der CESL ausgebildet und dann mit einem Oxidhärtungsprozess behandelt, um seine Fremdstoffkonzentration zu reduzieren. Die Kombination aus dem Nitrierbehandlungsprozess und dem Oxidhärtungsprozess trägt dazu bei, ein ILD auszubilden, welches gut an darunterliegenden Schichten anhaftet und auch eine ausreichende Barrierefähigkeit aufweist, um die darunterliegenden Schichten vor Oxidation zu schützen.
  • 1 zeigt ein Beispiel für vereinfachte Finnen-Feldeffekttransistoren (FinFETs) in einer dreidimensionalen Ansicht, gemäß einigen Ausführungsformen. Einige andere Merkmale der FinFETs (unten besprochen) werden zugunsten der besseren Übersichtlichkeit der Darstellung weggelassen. Die dargestellten FinFETs können auf eine Weise elektrisch verbunden oder gekoppelt werden, dass sie beispielsweise als ein Transistor oder mehrere Transistoren, beispielsweise zwei Transistoren, betrieben werden.
  • Die FinFETs weisen Finnen 52 auf, die sich von einem Substrat 50 wegerstrecken. Flachgrabenisolationsregionen (STI-Regionen) 56 sind über dem Substrat 50 angeordnet, und die Finnen 52 ragen oberhalb und zwischen benachbarten STI-Regionen 56 vor. Wenngleich die STI-Regionen 56 als von dem Substrat 50 getrennt beschrieben/dargestellt sind, kann in diesem Dokument der Begriff „Substrat“ verwendet werden, um nur das Halbleitersubstrat oder ein Halbleitersubstrat einschließlich Isolationsregionen zu bezeichnen. Darüber hinaus können, wenngleich die Finnen 52 als ein einziges, durchgängiges Material des Substrats 50 dargestellt sind, die Finnen 52 und/oder das Substrat 50 ein einziges Material oder eine Vielzahl von Materialien aufweisen. In diesem Zusammenhang beziehen sich die Finnen 52 auf die Abschnitte, welche sich zwischen den benachbarten STI-Regionen 56 erstrecken.
  • Gate-Dielektrika 102 sind entlang Seitenwänden und über oberen Oberflächen der Finnen 52 angeordnet, und Gate-Elektroden 104 sind über den Gate-Dielektrika 102 angeordnet. Source/Drain-Regionen 88 sind in in Bezug auf die Gate-Dielektrika 102 und Gate-Elektroden 104 entgegengesetzten Seiten der Finne 52 angeordnet. Gate-Abstandhalter 82 trennen die Source/Drain-Regionen 88 von den Gate-Dielektrika 102 und den Gate-Elektroden 104. Ein ILD 94 ist über den Source/Drain-Regionen 88 und den STI-Regionen 56 angeordnet. Bei Ausführungsformen, bei denen mehrere Transistoren ausgebildet sind, können die Source/Drain-Regionen 88 von mehreren Transistoren gemeinsam genutzt werden. Bei Ausführungsformen, bei denen ein Transistor aus mehreren Finnen 52 ausgebildet ist, können benachbarte Source/Drain-Regionen 88 elektrisch verbunden werden, beispielsweise durch Zusammenführen der Source/Drain-Regionen 88 durch epitaktisches Wachstum oder durch Koppeln der Source/Drain-Regionen 88 mit einem selben Source/Drain-Kontakt.
  • 1 stellt ferner mehrere Referenzquerschnitte dar. Der Querschnitt A-A verläuft entlang einer Längsachse einer Finne 52 und in einer Richtung von beispielsweise einem Stromfluss zwischen den Source/Drain-Regionen 88 der FinFETs. Der Querschnitt B-B verläuft im rechten Winkel zum Querschnitt A-A und entlang einer Längsachse einer Gate-Elektrode 104 und in einer Richtung, beispielsweise im rechten Winkel zu der Richtung des Stromflusses zwischen den Source/Drain-Regionen 88 der FinFETs. Der Querschnitt C-C verläuft parallel zum Querschnitt B-B und erstreckt sich durch die Source/Drain-Regionen 88 der FinFETs. Nachfolgende Figuren beziehen sich der Klarheit halber auf diese Referenzquerschnitte.
  • 2 bis 14B sind verschiedene Ansichten von Zwischenstadien bei der Herstellung von FinFETs, gemäß einigen Ausführungsformen. 2 und 3 sind dreidimensionale Ansichten. 5A, 6A, 7A, 8A, 9A, 10A, 11A, 12A, 13A und 14A sind Querschnittansichten entlang dem Referenzquerschnitt A-A aus 1, außer dass drei Gate-Strukturen dargestellt sind. 5B, 6B, 7B, 8B, 9B, 10B, 11B, 12B, 13B und 14B sind Querschnittansichten entlang Referenzquerschnitt B-B aus 1, außer dass nur zwei Finnen 52 dargestellt sind. 5C, 5D, 9C und 9D sind Querschnittansichten entlang Referenzquerschnitt C-C aus 1, außer dass nur zwei Finnen 52 dargestellt sind.
  • In 2 wird ein Substrat 50 bereitgestellt. Das Substrat 50 kann ein Halbleitersubstrat, beispielsweise ein Bulk-Halbleiter, ein Halbleiter-auf-Isolator-Substrat (SOI-Substrat) oder dergleichen, sein, welches dotiert (z.B. mit einem p- oder n-Dotiermittel) oder undotiert sein kann. Das Substrat 50 kann ein Wafer, beispielweise ein Silizium-Wafer, sein. Im Allgemeinen ist ein SOI-Substrat eine Schicht aus einem Halbleitermaterial, die auf einer Isolatorschicht ausgebildet ist. Die Isolatorschicht kann beispielsweise eine vergrabene Oxidschicht (BOX-Schicht), eine Siliziumoxidschicht oder dergleichen sein. Die Isolatorschicht wird auf einem Substrat, für gewöhnlich auf einem Silizium- oder Glassubstrat, bereitgestellt. Andere Substrate wie etwa ein mehrschichtiges Substrat oder Gradientensubstrat können ebenfalls verwendet werden. Bei manchen Ausführungsformen kann das Halbleitermaterial des Substrats 50 enthalten: Silizium; Germanium; einen Verbindungshalbleiter enthaltend Siliziumcarbid, Galliumarsenid, Galliumphosphid, Indiumphosphid, Indiumarsenid und/oder Indiumantimonid; einen Legierungshalbleiter enthaltend Silizium-Germanium, Galliumarsenidphosphid, Aluminiumindiumarsenid, Aluminiumgalliumarsenid, Galliumindiumarsenid, Galliumindiumphosphid und/oder Galliumindiumarsenidphosphid; oder Kombinationen daraus.
  • Das Substrat 50 weist eine n-Region 50N und eine p-Region 50P auf. Die n-Region 50N kann zum Ausbilden von Vorrichtungen vom n-Typ wie etwa NMOS-Transistoren, z.B. FinFETs vom n-Typ, dienen. Die p-Region 50P kann zum Ausbilden von Vorrichtungen vom p-Typ wie etwa PMOS-Transistoren, z.B. FinFETs vom p-Typ, dienen. Die n-Region 50N kann von der p-Region 50P physisch getrennt sein, und jedwede Anzahl von Vorrichtungsmerkmalen (z.B. andere aktive Vorrichtungen, dotierte Regionen, Isolationsstrukturen usw.) kann zwischen der n-Region 50N und der p-Region 50P angeordnet werden.
  • In dem Substrat 50 sind Finnen 52 ausgebildet. Die Finnen 52 sind Halbleiterleisten. Bei manchen Ausführungsformen können die Finnen 52 durch Ätzen von Gräben in das Substrat 50 in dem Substrat 50 ausgebildet werden. Das Ätzen kann jedweder annehmbare Ätzprozess wie etwa reaktives Ionenätzen (RIE), neutrales Strahlenätzen (NBE), dergleichen oder eine Kombination daraus sein. Das Ätzen kann anisotrop sein.
  • Die Finnen können durch jedwedes geeignete Verfahren strukturiert werden. Beispielsweise können die Finnen 52 unter Verwendung eines oder mehrerer Fotolithografieprozesse, einschließlich Doppelstrukturierungs- und Multistrukturierungsprozessen, strukturiert werden. Im Allgemeinen kombinieren Doppelstrukturierungs- oder Multistrukturierungsprozesse Fotolithografie und selbstjustierende Prozesse, was ermöglicht, Strukturen zu schaffen, welche beispielsweise Pitch-Größen aufweisen, die kleiner als das sind, was sonst mittels eines einzigen, direkten Fotolithografieprozesses erzielbar ist. Beispielsweise wird bei einer Ausführungsform eine Opferschicht über einem Substrat ausgebildet und mittels eines Fotolithografieprozesses strukturiert. Mittels eines selbstjustierenden Prozesses werden Abstandhalter entlang der strukturierten Opferschicht ausgebildet. Die Opferschicht wird dann entfernt, und die zurückbleibenden Abstandhalter können dann verwendet werden, um die Finnen zu strukturieren. Bei manchen Ausführungsformen kann die Maske (oder andere Schicht) auf den Finnen 52 bleiben.
  • Über dem Substrat 50 und zwischen benachbarten Finnen 52 werden STI-Regionen 56 ausgebildet. Als Beispiel, um die STI-Regionen 56 auszubilden, kann ein Isolationsmaterial über dem Substrat 50 und zwischen benachbarten Finnen 52 ausgebildet werden. Das Isolationsmaterial kann ein Oxid, beispielsweise Siliziumoxid, ein Nitrid, dergleichen oder eine Kombination daraus sein und kann durch eine chemische Gasphasenabscheidung mit hochdichtem Plasma (HDP-CVD), eine fließfähige CVD (FCVD) (z.B. eine CVD-basierte Materialabscheidung in einem entfernten Plasmasystem und Nachhärten, um es in ein anderes Material, beispielsweise ein Oxid, umzuwandeln), dergleichen oder eine Kombination daraus ausgebildet werden. Andere Isolationsmaterialien, die durch einen beliebigen annehmbaren Prozess ausgebildet werden, können verwendet werden. Bei manchen Ausführungsformen ist das Isolationsmaterial mittels FCVD ausgebildetes Siliziumoxid. Sobald das Isolationsmaterial ausgebildet wurde, kann ein Temperprozess durchgeführt werden. Bei einer Ausführungsform wird das Isolationsmaterial derart ausgebildet, dass überschüssiges Isolationsmaterial die Finnen 52 bedeckt. Wenngleich die STI-Regionen 56 als einzige Schicht dargestellt sind, können manche Ausführungsformen mehrere Schichten verwenden. Zum Beispiel kann bei manchen Ausführungsformen zunächst eine Auskleidung (nicht dargestellt) entlang einer Oberfläche des Substrats 50 und der Finnen 52 ausgebildet werden. Danach kann ein Füllmaterial, beispielsweise die oben besprochenen, über der Auskleidung ausgebildet werden. Ein Entfernungsprozess wird dann auf das Isolationsmaterial angewandt, um überschüssiges Isolationsmaterial über den Finnen 52 zu entfernen. Bei manchen Ausführungsformen kann ein Planarisierungsprozess, beispielsweise ein chemisch-mechanischer Polierprozess (CMP-Prozess), ein Rückätzprozess, Kombinationen daraus oder dergleichen verwendet werden. Der Planarisierungsprozess legt die Finnen 52 frei, derart, dass, nachdem der Planarisierungsprozess abgeschlossen wurde, obere Oberflächen der Finnen 52 und des Isolationsmaterials (innerhalb Prozessschwankungen) koplanar sind. Bei Ausführungsformen, bei denen eine Maske auf den Finnen 52 bleibt, kann der Planarisierungsprozess die Maske freilegen oder die Maske entfernen, derart, dass, nachdem der Planarisierungsprozess abgeschlossen wurde, obere Oberflächen der Maske bzw. der Finnen 52 und des Isolationsmaterials (innerhalb Prozessschwankungen) koplanar sind. Das Isolationsmaterial wird vertieft, um die STI-Regionen 56 auszubilden. Das Isolationsmaterial wird dann derart vertieft, dass obere Abschnitte der Finnen 52 in der n-Region 50N und in der p-Region 50P zwischen benachbarten STI-Regionen 56 vorragen. Ferner können die oberen Oberflächen der STI-Regionen 56 eine flache Oberfläche wie dargestellt, eine konvexe Oberfläche, eine konkave Oberfläche (beispielsweise „Dishing“) oder eine Kombination daraus aufweisen. Die oberen Oberflächen der STI-Regionen 56 können mittels eines geeigneten Ätzvorgangs flach, konvex und/oder konkav ausgebildet werden. Die STI-Regionen 56 können durch einen annehmbaren Ätzprozess wie etwa einen, der selektiv auf das Material des Isolationsmaterials ist (z.B. das Material des Isolationsmaterials mit einer schnelleren Rate als das Material der Finnen 52 ätzt), vertieft werden. Zum Beispiel kann eine Oxidentfernung, beispielsweise mittels verdünnter Flusssäure (dHF-Säure), angewandt werden.
  • Der in Bezug auf 2 beschriebene Prozess ist nur ein Beispiel, wie die Finnen 52 ausgebildet werden können. Bei manchen Ausführungsformen können die Finnen 52 mittels eines epitaktischen Wachstumsprozesses ausgebildet werden. Beispielsweise kann eine dielektrische Schicht über einer oberen Oberfläche des Substrats 50 ausgebildet werden, und Gräben können durch die dielektrische Schicht geätzt werden, um das darunterliegende Substrat 50 freizulegen. Homoepitaktische Strukturen können in den Gräben epitaktisch aufgewachsen werden, und die dielektrische Schicht kann derart vertieft werden, dass die homoepitaktischen Strukturen von der dielektrischen Schicht vorragen, um Finnen zu bilden. Zusätzlich dazu können bei manchen Ausführungsformen heteroepitaktische Strukturen für die Finnen 52 verwendet werden. Beispielsweise können die Finnen 52 vertieft werden, und ein Material, das sich von dem der Finnen 52 unterscheidet, kann über dem vertieften Material epitaktisch aufgewachsen werden. Bei derartigen Ausführungsformen weisen die Finnen 52 das vertiefte Material sowie das über dem vertieften Material angeordnete epitaktisch aufgewachsene Material auf. Bei noch einer weiteren Ausführungsform kann eine dielektrische Schicht über einer oberen Oberfläche des Substrats 50 ausgebildet werden, und Gräben können durch die dielektrische Schicht geätzt werden. Heteroepitaktische Strukturen können dann in den Gräben mittels eines Materials, das sich von dem des Substrats 50 unterscheidet, epitaktisch aufgewachsen werden, und die dielektrische Schicht kann derart vertieft werden, dass die heteroepitaktischen Strukturen von der dielektrischen Schicht vorragen, um die Finnen 52 zu bilden. Bei manchen Ausführungsformen, bei denen homoepitaktische und heteroepitaktische Strukturen epitaktisch aufgewachsen werden, können die epitaktisch aufgewachsenen Materialien während des Wachstums in-situ-dotiert werden, was vorhergehende und nachfolgende Implantationen eventuell ausschließt, wenngleich In-Situ- und Implantationsdotieren gemeinsam angewandt werden können.
  • Ferner kann es auch vorteilhaft sein, ein Material in der n-Region 50N (z.B. einer NMOS-Region) epitaktisch aufzuwachsen, das sich von dem Material in der p-Region 50P (z.B. einer PMOS-Region) unterscheidet. Bei mehreren Ausführungsformen können obere Abschnitte der Finnen 52 aus Silizium-Germanium (SixGe1-x, wobei x im Bereich von 0 bis 1 sein kann), Siliziumcarbid, reinem oder im Wesentlichen reinem Germanium, einem III-V-Verbindungshalbleiter, einem II-VI-Verbindungshalbleiter oder dergleichen ausgebildet werden. Beispielsweise umfassen die verfügbaren Materialien zum Herstellen eines III-V-Verbindungshalbleiters, sind jedoch nicht beschränkt auf, Indiumarsenid, Aluminiumarsenid, Galliumarsenid, Indiumphosphid, Galliumnitrid, Indiumgalliumarsenid, Indiumaluminiumarsenid, Galliumantimonid, Aluminiumantimonid, Aluminiumphosphid, Galliumphosphid und dergleichen.
  • Ferner können geeignete Wannen (nicht dargestellt) in den Finnen 52 und/oder dem Substrat 50 ausgebildet werden. Bei manchen Ausführungsformen kann eine p-Wanne in der n-Region 50N ausgebildet werden, und eine n-Wanne kann in der p-Region 50P ausgebildet werden. Bei manchen Ausführungsformen wird eine p-Wanne oder eine n-Wanne sowohl in der n-Region 50N als auch in der p-Region 50P ausgebildet.
  • Bei den Ausführungsformen mit verschiedenen Wannentypen können die verschiedenen Implantierungsschritte für die N-Region 50N und die p-Region 50P mittels eines Fotoresists und/oder anderer Masken (nicht dargestellt) realisiert werden. Beispielsweise kann ein Fotoresist über den Finnen 52 und den STI-Regionen 56 in der n-Region 50N ausgebildet werden. Der Fotoresist wird strukturiert, um die p-Region 50P freizulegen. Der Fotoresist kann durch Verwendung einer Aufschleudertechnik ausgebildet und mittels annehmbarer Fotolithografiemethoden strukturiert werden. Sobald der Fotoresist strukturiert wurde, wird eine n-Fremdstoffimplantation in der p-Region 50P durchgeführt, und der Fotoresist kann als Maske dienen, um im Wesentlichen zu verhindern, dass n-Dotierstoffe in die n-Region 50N implantiert werden. Die n-Fremdstoffe können Phosphor, Arsen, Antimon oder dergleichen sein, die in der Region bis zu einer Konzentration von kleiner gleich etwa 1018 cm-3, beispielsweise im Bereich von etwa 1016 cm-3 bis etwa 1018 cm-3, implantiert werden. Nach der Implantation wird der Fotoresist entfernt, beispielsweise durch einen annehmbaren Veraschungsprozess.
  • Nach dem Implantieren der p-Region 50P wird ein Fotoresist über den Finnen 52 und den STI-Regionen 56 in der p-Region 50P ausgebildet. Der Fotoresist wird strukturiert, um die n-Region 50N freizulegen. Der Fotoresist kann durch Verwendung einer Aufschleudermethode ausgebildet und mittels annehmbarer Fotolithografiemethoden strukturiert werden. Sobald der Fotoresist strukturiert wurde, kann eine p-Fremdstoffimplantation in der n-Region 50N durchgeführt werden, und der Fotoresist kann als Maske dienen, um im Wesentlichen zu verhindern, dass p-Fremdstoffe in die p-Region 50P implantiert werden. Die p-Fremdstoffe können Bor, Borfluorid, Indium oder dergleichen sein, die in der Region bis zu einer Konzentration von kleiner gleich 1018 cm-3, beispielsweise im Bereich von etwa 1016 cm-3 bis etwa 1018 cm-3, implantiert werden. Nach der Implantation kann der Fotoresist entfernt werden, beispielsweise durch einen annehmbaren Veraschungsprozess.
  • Nach den Implantationen der n-Region 50N und der p-Region 50P kann Tempern durchgeführt werden, um Implantationsschäden zu reparieren und die p- und/oder n-Fremdstoffe, welche implantiert wurden, zu aktivieren. Bei manchen Ausführungsformen können die aufgewachsenen Materialien von epitaktischen Finnen während des Wachstums in-situ-dotiert werden, was die Implantationen eventuell ausschließt, wenngleich In-Situ- und Implantationsdotieren gemeinsam angewandt werden können.
  • In 3 wird eine Dummy-Dielektrikumschicht 62 auf den Finnen 52 ausgebildet. Die Dummy-Dielektrikumschicht 62 kann beispielsweise Siliziumoxid, Siliziumnitrid, eine Kombination daraus oder dergleichen sein und kann gemäß annehmbaren Methoden abgeschieden oder thermisch aufgewachsen werden. Eine Dummy-Gate-Schicht 64 wird über der Dummy-Dielektrikumschicht 62 ausgebildet, und eine Maskenschicht 66 wird über der Dummy-Gate-Schicht 64 ausgebildet. Die Dummy-Gate-Schicht 64 kann über der Dummy-Dielektrikumschicht 62 abgeschieden und dann planarisiert werden, beispielsweise mittels CMP. Die Maskenschicht 66 kann über der Dummy-Gate-Schicht 64 abgeschieden werden. Die Dummy-Gate-Schicht 64 kann ein leitfähiges oder nichtleitfähiges Material sein und aus einer Gruppe umfassend amorphes Silizium, polykristallines Silizium (Polysilizium), polykristallines Silizium-Germanium (poly-SiGe), metallische Nitride, metallische Silizide, metallische Oxide und Metalle ausgewählt werden. Die Dummy-Gate-Schicht 64 kann mittels physikalischer Gasphasenabscheidung (PVD), CVD, Sputterabscheidung oder anderer Methoden zum Abscheiden des gewählten Materials abgeschieden werden. Die Dummy-Gate-Schicht 64 kann aus anderen Materialien hergestellt werden, die eine hohe Ätzselektivität gegenüber dem Ätzen von Isolationsregionen, z.B. den STI-Regionen 56 und/oder der Dummy-Dielektrikumschicht 62, aufweisen. Die Maskenschicht 66 kann eine oder mehrere Schichten aus beispielsweise Siliziumnitrid, Siliziumoxynitrid oder dergleichen enthalten. In diesem Beispiel werden eine einzige Dummy-Gate-Schicht 64 und eine einzige Maskenschicht 66 über die n-Region 50N und die p-Region 50P ausgebildet. Bei der dargestellten Ausführungsform überdeckt die Dummy-Dielektrikumschicht 62 die STI-Regionen 56, wobei sie sich über die STI-Regionen 56 und zwischen der Dummy-Gate-Schicht 64 und den STI-Regionen 56 erstreckt. Bei einer anderen Ausführungsform überdeckt die Dummy-Dielektrikumschicht 62 nur die Finnen 52.
  • In 4 kann die Maskenschicht 66 mittels annehmbarer Fotolithografie- und Ätzmethoden strukturiert werden, um Masken 76 auszubilden. Die Struktur der Masken 76 kann dann auf die Dummy-Gate-Schicht 64 übertragen werden, um Dummy-Gates 74 auszubilden. Bei manchen Ausführungsformen wird die Struktur der Masken 76 mittels einer annehmbaren Ätzmethode auch auf die Dummy-Dielektrikumschicht 62 übertragen, um Dummy-Dielektrika 72 auszubilden. Die Dummy-Gates 74 überdecken jeweilige Kanalregionen 58 der Finnen 52. Die Struktur der Masken 76 kann verwendet werden, um jedes der Dummy-Gates 74 physisch von benachbarten Dummy-Gates 74 zu trennen. Die Dummy-Gates 74 können auch eine Längsrichtung aufweisen, die im Wesentlichen im rechten Winkel zu der Längsrichtung der Finnen 52 verläuft.
  • 5A bis 14B zeigen verschiedene zusätzliche Schritte bei der Herstellung von Vorrichtungsausführungsformen. 5A bis 14B zeigen Merkmale in beiden von der n-Region 50N und der p-Region 50P. Beispielsweise können die in 5A bis 14B dargestellten Strukturen sowohl auf die n-Region 50N als auch auf die p-Region 50P anwendbar sein. Unterschiede (falls vorhanden) bei den Strukturen der n-Region 50N und der p-Region 50P werden in dem zu der jeweiligen Figur zugehörigen Text beschrieben.
  • In 5A und 5B werden Gate-Abstandhalter 82 an Seitenwänden der Dummy-Gates 74 und der Masken 76 ausgebildet. Die Gate-Abstandhalter 82 können durch konformes Abscheiden eines oder mehrerer Isoliermaterialien und nachfolgendes Ätzen des(der) Isoliermaterials (Isoliermaterialien) ausgebildet werden. Das(die) Isoliermaterial(ien) kann(können) aus dielektrischen Materialien mit niedrigem k-Wert, beispielsweise Siliziumoxid, Siliziumnitrid, Siliziumcarbonitrid, Siliziumoxycarbonitrid, einer Kombination daraus oder dergleichen, bestehen, welche durch einen konformen Abscheidungsprozess wie etwa chemische Dampfphasenabscheidung (CVD), plasmagestützte chemische Dampfphasenabscheidung (PECVD), Atomlagenabscheidung (ALD) oder dergleichen, ausgebildet werden. Das(die) Isoliermaterial(ien) weist(weisen), wenn es geätzt wurde, Teile auf, die auf den Seitenwänden der Dummy-Gates 74 und der Masken 76 zurückbleiben (und somit die Gate-Abstandhalter 82 bilden). Nach dem Ätzen können die Gate-Abstandhalter 82 gerade Seitenwände (wie dargestellt) oder gekrümmte Seitenwände (nicht dargestellt) aufweisen.
  • Gemäß verschiedenen Ausführungsformen weisen die Gate-Abstandhalter 82 jeweils mehrere Schichten auf, z.B. eine erste Abstandhalterschicht 80A und eine zweite Abstandhalterschicht 80B. Bei manchen Ausführungsformen sind die ersten Abstandhalterschichten 80A und die zweiten Abstandhalterschichten 80B jeweils aus Siliziumoxycarbonitrid (z.B. SiOxNyC1-x-y, wobei x und y im Bereich von 0 bis 1 liegen) gebildet. Beispielsweise können die ersten Abstandhalterschichten 80A und die zweiten Abstandhalterschichten 80B jeweils aus Siliziumoxycarbonitrid ausgebildet werden, das eine Zusammensetzung von etwa 4 Atom-% bis etwa 10 Atom-% Sauerstoff, von etwa 10 Atom-% bis etwa 45 Atom-% Stickstoff und von etwa 5 Atom-% bis etwa 20 Atom-% Kohlenstoff aufweist.
  • Das Siliziumoxycarbonitrid der ersten Abstandhalterschichten 80A weist eine andere Zusammensetzung auf als das Siliziumoxycarbonitrid der zweiten Abstandhalterschichten 80B. Die ersten Abstandhalterschichten 80A können aus mehr Stickstoff (in Atomprozent) zusammengesetzt sein als die zweiten Abstandhalterschichten 80B, und die zweiten Abstandhalterschichten 80B können aus mehr Sauerstoff (in Atomprozent) zusammengesetzt sein als die ersten Abstandhalterschichten 80A. Das Ausbilden der ersten Abstandhalterschichten 80A aus stickstoffreichem Siliziumoxycarbonitrid erhöht deren Ätzselektivität bei den Dummy-Dielektrika 72 in Bezug auf einen Ätzprozess (nachstehend ausführlicher besprochen), der verwendet wird, um die Dummy-Dielektrika 72 in einer nachfolgenden Verarbeitung zu entfernen. Das Ausbilden der zweiten Abstandhalterschichten 80B aus sauerstoffreichem Siliziumoxycarbonitrid verringert die relative Permittivität (z.B. Dielektrizitätskonstante, auch als k-Wert bekannt) der zweiten Abstandhalterschichten 80B, was ermöglicht, dass die Gate-Abstandhalter 82 eine größere elektrische Isolationsfähigkeit aufweisen. Bei manchen Ausführungsformen weist das Siliziumoxycarbonitrid der ersten Abstandhalterschichten 80A einen k-Wert im Bereich von etwa 4,8 bis etwa 5,5 auf, und das Siliziumoxycarbonitrid der zweiten Abstandhalterschichten 80B weist einen k-Wert im Bereich von etwa 3,8 bis etwa 5 auf.
  • Das Siliziumoxycarbonitrid der ersten Abstandhalterschichten 80A und der zweiten Abstandhalterschichten 80B kann durch Verwendung von Dielektrikummaterialvorläufern abgeschieden werden, die einen Siliziumquellenvorläufer (z.B.: Hexachlordisilan (Si2Cl6)), einen Sauerstoffquellenvorläufer (z.B. Sauerstoffgas (02)), einen Kohlenstoffquellenvorläufer (z.B. Propylen (C3H6)) und einen Stickstoffquellenvorläufer (z.B. Ammoniak (NH3)) umfassen. Bei Ausführungsformen, bei denen die Abscheidung mittels CVD erfolgt, können die Zusammensetzungen der Abstandhalterschichten durch Steuern der Durchflussraten der Quellenvorläufer während der CVD gesteuert werden. Nach der Ausbildung kann ein annehmbarer Ätzprozess wie etwa Trockenätzen, Nassätzen, dergleichen oder eine Kombination daraus durchgeführt werden, um die Abstandhalterschichten zu strukturieren. Das Ätzen kann anisotrop sein. Beispielsweise können die Abstandhalterschichten durch anisotropes Ätzen des Materials der zweiten Abstandhalterschichten 80B unter Verwendung des Materials der ersten Abstandhalterschichten 80A als Ätzstoppschicht und daraufhin durch anisotropes Ätzen des Materials der ersten Abstandhalterschichten 80A unter Verwendung der zweiten Abstandhalterschichten 80B als Ätzmaske strukturiert werden.
  • Während oder nach dem Ausbilden der Gate-Abstandhalter 82 können Implantationen für leicht dotierte Source/Drain-Regionen (LDD-Regionen) 86 durchgeführt werden. Bei den Ausführungsformen mit verschiedenen Vorrichtungstypen kann ähnlich den Implantationen für die zuvor besprochenen Wannen, eine Maske wie etwa ein Fotoresist über der n-Region 50N ausgebildet werden, während die p-Region 50P freigelegt wird, und Fremdstoffe von einem geeigneten Typ (z.B. p-Typ) können in die freigelegten Finnen 52 in der p-Region 50P implantiert werden. Dann kann die Maske entfernt werden. Danach kann eine Maske wie etwa ein Fotoresist über der p-Region 50P ausgebildet werden, während die n-Region 50N freigelegt wird, und Fremdstoffe von einem geeigneten Typ (z.B. n-Typ) können in die freigelegten Finnen 52 in der n-Region 50N implantiert werden. Dann kann die Maske entfernt werden. Die n-Fremdstoffe können jedwede der zuvor besprochenen n-Fremdstoffe sein, und die p-Fremdstoffe können jedwede der zuvor besprochenen p-Fremdstoffe sein. Die LDD-Regionen 86 können eine Fremdstoffkonzentration im Bereich von etwa 1015 cm-3 bis etwa 1019 cm-3 aufweisen. Tempern kann durchgeführt werden, um Implantationsschäden zu reparieren und die implantierten Fremdstoffe zu aktivieren.
  • Dann werden epitaktische Source/Drain-Regionen 88 in den Finnen 52 ausgebildet. Die epitaktischen Source/Drain-Regionen 88 werden derart in den Finnen 52 ausgebildet, dass jedes Dummy-Gate 74 (und die entsprechende Kanalregion 58) zwischen jeweiligen benachbarten Paaren der epitaktischen Source/Drain-Regionen 88 angeordnet ist. Bei manchen Ausführungsformen können sich die epitaktischen Source/Drain-Regionen 88 in die Finnen 52 hinein und auch durch diese hindurch erstrecken. Bei manchen Ausführungsformen werden die Gate-Abstandhalter 82 verwendet, um die epitaktischen Source/Drain-Regionen 88 in einem geeigneten seitlichen Abstand von den Dummy-Gates 74 zu trennen, so dass die epitaktischen Source/Drain-Regionen 88 nachfolgend ausgebildete Gates der resultierenden FinFETs nicht kurzschließen. Ein Material der epitaktischen Source/Drain-Regionen 88 kann ausgewählt werden, um in den jeweiligen Kanalregionen 58 Spannung auszuüben und dadurch die Leistung zu verbessern.
  • Die epitaktischen Source/Drain-Regionen 88 in der n-Region 50N können durch Maskieren der p-Region 50P und Ätzen von Source/Drain-Regionen der Finnen 52 in der n-Region 50N, um Vertiefungen in den Finnen 52 auszubilden, ausgebildet werden. Dann werden die epitaktischen Source/Drain-Regionen 88 in der n-Region 50N in den Vertiefungen epitaktisch aufgewachsen. Die epitaktischen Source/Drain-Regionen 88 können jedwedes annehmbare Material aufweisen, welches für FinFETs vom n-Typ geeignet ist. Wenn beispielsweise die Finnen 52 Silizium sind, können die epitaktischen Source/Drain-Regionen 88 in der n-Region 50N Materialien aufweisen, die eine Zugbeanspruchung in den Kanalregionen 58 ausüben, wie etwa Silizium, Siliziumcarbid, phosphordotiertes Siliziumcarbid, Siliziumphosphid oder dergleichen. Die epitaktischen Source/Drain-Regionen 88 in der n-Region 50N können Oberflächen aufweisen, die von jeweiligen Oberflächen der Finnen 52 erhaben sind, und können Facetten aufweisen.
  • Die epitaktischen Source/Drain-Regionen 88 in der p-Region 50P können durch Maskieren der n-Region 50N und Ätzen von Source/Drain-Regionen der Finnen 52 in der p-Region 50P, um Vertiefungen in den Finnen 52 auszubilden, ausgebildet werden. Dann werden die epitaktischen Source/Drain-Regionen 88 in der p-Region 50P in den Vertiefungen epitaktisch aufgewachsen. Die epitaktischen Source/Drain-Regionen 88 können jedwedes annehmbare Material aufweisen, welches für FinFETs vom p-Typ geeignet ist. Wenn beispielsweise die Finnen 52 Silizium sind, können die epitaktischen Source/Drain-Regionen 88 in der p-Region 50P Materialien aufweisen, die eine Druckbeanspruchung in den Kanalregionen 58 ausüben, wie etwa Siliziumgermanium, bordotiertes Siliziumgermanium, Germanium, Germaniumzinn oder dergleichen. Die epitaktischen Source/Drain-Regionen 88 in der p-Region 50P können Oberflächen aufweisen, die von jeweiligen Oberflächen der Finnen 52 erhaben sind, und können Facetten aufweisen.
  • Die epitaktischen Source/Drain-Regionen 88 und/oder die Finnen 52 können mit Dotierstoffen implantiert werden, um Source/Drain-Regionen zu bilden, ähnlich dem Prozess, der zuvor für das Ausbilden der LDD-Regionen 86 beschrieben wurde, gefolgt von einem Tempervorgang. Die Source/Drain-Regionen können eine Fremdstoffkonzentration zwischen etwa 1019 cm-3 und etwa 1021 cm-3 aufweisen. Die Fremdstoffe vom n-Typ und/oder p- Typ für die Source/Drain-Regionen können jedwede der zuvor besprochenen Fremdstoffe sein. Bei manchen Ausführungsformen können die epitaktischen Source/Drain-Regionen 88 während des Wachstums in-situ-dotiert werden.
  • Infolge der Epitaxieprozesse, die verwendet werden, um die epitaktischen Source/Drain-Regionen 88 in der n-Region 50N und der p-Region 50P auszubilden, können obere Oberflächen der epitaktischen Source/Drain-Regionen Facetten aufweisen, die sich seitlich über Seitenwände der Finnen 52 hinaus erstrecken. Bei manchen Ausführungsformen bewirken diese Facetten, dass benachbarte Source/Drain-Regionen 88 ineinander übergehen, wie durch 5C veranschaulicht wird. Bei manchen Ausführungsformen bleiben, nachdem der Epitaxieprozess abgeschlossen ist, benachbarte Source/Drain-Regionen 88 getrennt, wie durch 5D veranschaulicht wird. Der Abstandhalterätzvorgang, der verwendet wird, um die Gate-Abstandhalter 82 auszubilden, kann adaptiert werden, um auch Finnenabstandhalter 84 an Seitenwänden der Finnen 52 auszubilden. Bei der dargestellten Ausführungsform überdecken die Finnenabstandhalter 84 einen Abschnitt der Seitenwände der Finnen 52, die sich oberhalb der STI-Regionen 56 erstrecken, und blockieren dadurch das epitaktische Wachstum. Die Finnenabstandhalter 84 zwischen benachbarten Finnen 52 können (wie dargestellt) zusammengeführt werden oder können geätzt werden, so dass sie getrennt sind. Bei einer anderen Ausführungsform wird der Abstandhalterätzvorgang, der verwendet wird, um die Gate-Abstandhalter 82 auszubilden, derart adaptiert, dass die Gate-Abstandhalter 82 nicht an den STI-Regionen 56 ausgebildet werden, um zu ermöglichen, dass sich die epitaktisch aufgewachsenen Regionen zu der Oberfläche der STI-Regionen 56 erstrecken.
  • In 6A und 6B wird eine CESL 90 auf den epitaktischen Source/Drain-Regionen 88, den Gate-Abstandhaltern 82 und den Masken 76 ausgebildet. Die CESL 90 wird aus einem dielektrischen Material, das eine andere Ätzrate als das Material einer nachfolgend ausgebildeten ILD-Schicht (nachstehend ausführlicher besprochen) aufweist, ausgebildet. Zum Beispiel kann die CESL 90 aus dielektrischen Materialien mit niedrigem k-Wert, beispielsweise aus Siliziumoxid, Siliziumnitrid, Siliziumcarbonitrid, Siliziumoxycarbonitrid, einer Kombination daraus oder dergleichen, ausgebildet werden, welche durch einen konformen Abscheidungsprozess wie etwa chemische Dampfphasenabscheidung (CVD), plasmagestützte chemische Dampfphasenabscheidung (PECVD), Atomlagenabscheidung (ALD) oder dergleichen, ausgebildet werden können. Bei manchen Ausführungsformen wird die CESL 90 aus Siliziumnitrid ausgebildet. Zum Beispiel kann die CESL 90 aus Siliziumnitrid mit einer anfänglichen Zusammensetzung von etwa 15 Atom-% bis etwa 55 Atom-% Stickstoff ausgebildet werden. Die CESL 90 kann mit einer geringen Dicke, beispielsweise mit einer Dicke im Bereich von etwa 2 nm bis etwa 10 nm, ausgebildet werden.
  • In 7A und 7B wird ein Nitrierbehandlungsprozess 92 durchgeführt, um die Stickstoffkonzentration (in Atomprozent) der CESL 90 zu erhöhen. Der Nitrierbehandlungsprozess 92 kann die Stickstoffkonzentration der CESL 90 um bis zu etwa 25 Atom-% erhöhen. Das vorhergehende Beispiel fortführend kann, wenn die CESL 90 aus Siliziumnitrid mit einer geringen Dicke ausgebildet wird, diese nach dem Nitrierbehandlungsprozess 92 eine endgültige Zusammensetzung von etwa 15 Atom-% bis etwa 55 Atom-% Stickstoff aufweisen. Insbesondere weist die CESL 90 bei manchen Ausführungsformen nach dem Nitrierbehandlungsprozess 92 eine endgültige Zusammensetzung von etwa 20 Atom-% bis etwa 40 Atom-% Stickstoff auf. Siliziumnitrid mit einer hohen Stickstoffkonzentration kann dazu beitragen, eine Oxidation von darunterliegenden Merkmalen, z.B. der epitaktischen Source/Drain-Regionen 88, in nachfolgenden Verarbeitungen zu vermeiden oder zu reduzieren. Nach dem Nitrierbehandlungsprozess 92 weist die CESL 90 eine höhere Stickstoffkonzentration (in Atomprozent) als die Abstandhalterschichten der Gate-Abstandhalter 82 auf. Bei manchen Ausführungsformen weist die CESL 90 vor dem Nitrierbehandlungsprozess 92 eine geringere Stickstoffkonzentration (in Atomprozent) als die Abstandhalterschichten der Gate-Abstandhalter 82 auf und weist nach dem Nitrierbehandlungsprozess 92 eine größere Stickstoffkonzentration (in Atomprozent) als die Abstandhalterschichten der Gate-Abstandhalter 82 auf. Zusätzlich dazu, dass der Nitrierbehandlungsprozess 92 dazu beiträgt, eine Oxidation von darunterliegenden Merkmalen bei nachfolgenden Verarbeitungen zu vermeiden oder zu reduzieren, kann er auch diffundierte wasserstoffbasierte Spezies in die CESL 90 in Richtung der Grenzfläche der CESL 90 und darunterliegender Merkmale bewirken. Diese wasserstoffbasierten Spezies können an der Grenzfläche der CESL 90 und darunterliegender Merkmale auch interfaziale Dangling Bonds (unabgesättigte Grenzflächenbindungen) passivieren und/oder Bulk-Sauerstoffleerstellen terminieren. Auf diese Weise können Defekte in den darunterliegenden Merkmalen repariert werden.
  • Bei manchen Ausführungsformen ist der Nitrierbehandlungsprozess 92 ein Ammoniakeinweichprozess, bei dem die CESL 90 Ammoniak (NH3) ausgesetzt wird. Der Ammoniakeinweichprozess kann in einer Kammer wie etwa einer Ätzkammer durchgeführt werden. Eine Gasquelle wird in der Kammer abgegeben. Die Gasquelle umfasst Ammoniakgas und ein Trägergas. Das Trägergas kann ein Inertgas wie etwa Ar, He, Xe, Ne, Kr, Rn, dergleichen oder Kombinationen daraus sein. Bei manchen Ausführungsformen macht das Ammoniakgas von etwa 1% bis etwa 10% der Gasquelle aus, und das Trägergas macht von etwa 90% bis etwa 99% der Gasquelle aus. Die Gasquelle kann mit einer Durchströmungsrate von etwa 200 sccm bis etwa 2000 sccm abgegeben werden. Der Stickstoff in dem Ammoniak bindet sich leicht an jedwede offenen Bindungen von Siliziumatomen der CESL 90, nitriert dadurch die CESL 90 und erzeugt Wasserstoffnebenprodukte, die aus der Kammer abgezogen werden können. Der Ammoniak wird in der Kammer gehalten, bis die CESL 90 in einem gewünschten Maß nitriert wurde. Bei manchen Ausführungsformen wird der Ammoniakeinweichprozess bei einer Temperatur von etwa 50°C bis etwa 500°C und für eine Dauer von etwa 2 Sekunden bis etwa 100 Sekunden durchgeführt.
  • Bei manchen Ausführungsformen ist der Nitrierbehandlungsprozess 92 ein Stickstoffradikalenbehandlungsprozess, bei dem die CESL 90 freien Stickstoffradikalen ausgesetzt wird. Der Stickstoffradikalenbehandlungsprozess kann in einer Kammer, beispielsweise einer Ätzkammer, durchgeführt werden. Eine Gasquelle wird in der Kammer abgegeben. Die Gasquelle weist eine Vielzahl von Radikalenvorläufergasen und ein Trägergas auf. Die Radikalenvorläufergase umfassen H2 und N2. Das Trägergas kann ein Inertgas wie etwa Ar, He, Xe, Ne, Kr, Rn, dergleichen oder Kombinationen daraus sein. Bei manchen Ausführungsformen macht der H2 von etwa 1% bis etwa 10% der Gasquelle aus, der N2 macht von etwa 1% bis etwa 10% der Gasquelle aus, und das Trägergas macht von etwa 90% bis etwa 99% der Gasquelle aus. Die Gasquelle kann mit einer Durchströmungsrate von etwa 100 sccm bis etwa 1000 sccm abgegeben werden. Von der Gasquelle wird ein Plasma erzeugt. Das Plasma kann durch einen Plasmagenerator wie etwa einen transformatorgekoppelten Plasmagenerator, ein induktiv gekoppeltes Plasmasystem, ein magnetisch verstärktes reaktives Ionenätzsystem, ein Elektronen-Zyklotron-Resonanzsystem, einen Generator für entfernt erzeugtes Plasma oder dergleichen erzeugt werden. Der Plasmagenerator erzeugt Hochfrequenzleistung, die durch Anlegen einer Spannung über der Zündspannung an Elektroden in der Kammer, welche die Gasquelle enthält, ein Plasma aus der Gasquelle erzeugt. Wenn das Plasma erzeugt wird, werden stickstofffreie Radikale und entsprechende Ionen erzeugt. Die stickstofffreien Radikale binden sich leicht an jedwede offenen Bindungen von Siliziumatomen der CESL 90 und nitrieren dadurch die CESL 90. Die stickstofffreien Radikale werden in der Kammer gehalten, bis die CESL 90 in einem gewünschten Maß nitriert wurde. Bei manchen Ausführungsformen wird der Stickstoffradikalenbehandlungsprozess bei einer Temperatur von etwa 100 °C bis etwa 500 °C, für eine Dauer von etwa 1 Sekunde bis etwa 100 Sekunden und bei einem Druck von etwa 0,1 Torr bis etwa 50 Torr durchgeführt.
  • Der Nitrierbehandlungsprozess 92 kann so durchgeführt werden, dass nur ein oberer Abschnitt der CESL 90 nitriert wird, oder kann so durchgeführt werden, dass die gesamte Dicke der CESL 90 nitriert wird. Das Ausmaß der Nitrierung hängt von der Dauer des Nitrierbehandlungsprozesses 92 ab. Wenn die gesamte Dicke der CESL 90 nitriert wird, kann auch die Stickstoffkonzentration von oberen Abschnitten der Gate-Abstandhalter 82 (z.B. einige oder alle der zweiten Abstandhalterschichten 80B) erhöht werden. Nitrieren der Gate-Abstandhalter 82 kann deren k-Wert erhöhen. Wie oben festgehalten wurde, werden die zweiten Abstandhalterschichten 80B anfangs mit einem niedrigen k-Wert ausgebildet. Infolgedessen können die Gate-Abstandhalter 82 in der Lage sein, einen gewünschten k-Wert aufrechtzuerhalten, auch wenn eine gewisse Nitrierung der zweiten Abstandhalterschichten 80B stattfindet.
  • In 8A und 8B wird ein erstes ILD 94 auf der CESL 90 abgeschieden. Das erste ILD 94 ist aus einem dielektrischen Material ausgebildet und kann mittels eines beliebigen geeigneten Verfahrens wie etwa CVD, plasmaunterstützter CVD (PECVD) oder FCVD abgeschieden werden. Dielektrische Materialien können Oxide wie etwa Phosphorsilikatglas (PSG), Borsilikatglas (BSG), bordotiertes Phosphorsilikatglas (BPSG), undotiertes Silikatglas (USG) oder dergleichen umfassen. Andere Isolationsmaterialien, die durch jeden beliebigen annehmbaren Prozess ausgebildet werden, können angewandt werden. Bei manchen Ausführungsformen ist das erste ILD 94 ein mittels FCVD abgeschiedenes siliziumbasiertes Oxid. Die Abscheidung (z.B. FCVD) kann auf einer niedrigen Temperatur, beispielsweise einer Temperatur im Bereich von etwa 50 °C bis etwa 180 °C, durchgeführt werden.
  • Wie oben festgehalten wurde, kann Behandeln der CESL 90, um deren Stickstoffkonzentration zu erhöhen, dazu beitragen, eine Oxidation der epitaktischen Source/Drain-Regionen 88 zu vermeiden oder zu reduzieren. Insbesondere kann Nitrieren der CESL 90 dazu beitragen, dass sie Sauerstoffatome besser daran hindern kann, beim Abscheiden des ersten ILD 94 (z.B. einem siliziumbasierten Oxid) in die epitaktischen Source/Drain-Regionen 88 getrieben zu werden, da das Vorhandensein von mehr Stickstoff dazu beitragen kann, die Oxidation zu blockieren. Somit kann eine Oxidation der epitaktischen Source/Drain-Regionen 88 in nachfolgenden Verarbeitungen vermieden oder reduziert werden, was die Leistung der FinFETs verbessern kann.
  • FCVD kann verwendet werden, um das erste ILD 94 mit plasmabasierten Vorläufern wie etwa Trisilanamin (TSA) abzuscheiden, wobei die lückenfüllenden Eigenschaften des FCVD-Prozesses verstärkt werden und ermöglicht wird, dass das erste ILD 94 in Lücken um die epitaktischen Source/Drain-Regionen 88 herum ausgebildet wird. Allerdings ist das Abscheiden des ersten ILD 94 mittels FCVD unter Verwendung von TSA mit mehreren Herausforderungen verbunden. Gemäß verschiedenen Ausführungsformen werden Behandlungsprozesse durchgeführt, um die Herausforderungen des Abscheidens des ersten ILD 94 mittels FCVD unter Verwendung von TSA zu bewältigen.
  • Abscheiden des ersten ILD 94 mittels FCVD unter Verwendung von TSA kann ein dielektrisches Material mit einem niedrigen reaktiven Haftkoeffizienten (RSC) ergeben, was auf andere Weise die Anhaftung an der darunterliegenden Schicht (z.B. der CESL 90) reduzieren kann. Behandeln der CESL 90 mit dem Nitrierbehandlungsprozess 92 (oben für 7A und 7B besprochen) vor dem Abscheiden des ersten ILD 94 kann dazu beitragen, die Anhaftung des ersten ILD 94 an der CESL 90 zu verstärken. Insbesondere ermöglicht Erhöhen der Stickstoffkonzentration der CESL 90 dem ersten ILD 94, sich besser an die CESL 90 zu adsorbieren. Somit kann ein gewünschtes Maß an Anhaftung zwischen der CESL 90 und dem ersten ILD 94 erreicht werden, selbst wenn das erste ILD 94 einen niedrigen RSC aufweist. Die Ausbildung von Lücken oder Leerräumen zwischen dem ersten ILD 94 und der CESL 90 kann somit vermieden oder reduziert werden.
  • Abscheiden des ersten ILD 94 mittels FCVD kann auch ein dielektrisches Material von niedriger Qualität ergeben. Insbesondere kann es eine niedrige Sauerstoffdichte aufweisen, was seine elektrische Isolationsfähigkeit reduziert. Ferner kann es eine große Menge an Fremdstoffen, z.B. H und/oder N, aufweisen, die an Siliziumatome des ersten ILD 94 gebunden sind, um z.B. Si-H-Bindungen und/oder Si-N-Bindungen auszubilden. Diese Fremdstoffe stellen einen Weg zur Kontaminationsdiffundierung (z.B. von Sauerstoff) zu den epitaktischen Source/Drain-Regionen 88 in nachfolgenden Verarbeitungen bereit. Wie nachstehend ausführlicher beschrieben wird, werden ein oder mehrere Behandlungsprozesse an dem ersten ILD 94 durchgeführt, um dessen Qualität nach der Abscheidung zu verbessern, beispielsweise durch Entfernen von Fremdstoffen von dem ersten ILD 94. Die Kontaminationsdiffundierungswege zu den epitaktischen Source/Drain-Regionen 88 können somit reduziert werden, was dazu beiträgt, eine Oxidation der epitaktischen Source/Drain-Regionen 88 in nachfolgenden Verarbeitungen zu vermeiden.
  • Bei dieser Ausführungsform ist das erste ILD 94 nicht über den Dummy-Gates 74 ausgebildet, sondern vielmehr zwischen Abschnitten der Gate-Abstandhalter 82 begrenzt. Die oberen Oberflächen des ersten ILD 94 sind somit, relativ zu dem Substrat 50, unter den oberen Oberflächen der Gate-Abstandhalter 82 und der Masken 76 angeordnet. Insbesondere wird das erste ILD 94 abgeschieden, bis die Lücken um die epitaktischen Source/Drain-Regionen 88 herum gefüllt sind. Ein derartiger Abscheidungsprozess bewirkt auch, dass die oberen Oberflächen des ersten ILD 94 konkav sind. Wie nachstehend ausführlicher besprochen wird, kann dann ein dielektrisches Material von hoher Qualität auf dem ersten ILD 94 abgeschieden werden, um die Ausbildung der ILDs zu vervollständigen. Bei einer anderen Ausführungsform (die nachstehend ausführlicher beschrieben wird) wird das erste ILD 94 auch über den Dummy-Gates 74 ausgebildet.
  • In 9A und 9B wird ein Oxidhärtungsprozess 96 durchgeführt, um Fremdstoffe von dem ersten ILD 94 zu entfernen und die Sauerstoffkonzentration (in Atomprozent) und somit die Sauerstoffdichte des ersten ILD 94 zu erhöhen. Der Oxidhärtungsprozess 96 entfernt Fremdstoffe von dem ersten ILD 94 durch Aufbrechen von Bindungen (z.B. Si-H-Bindungen, Si-N-Bindungen usw.) zwischen den Fremdstoffen und Siliziumatomen des ersten ILD 94. Die Fremdstoffe können dann ausgegast werden, und die offenen Bindungen von Siliziumatomen des ersten ILD 94 können sich dann an Sauerstoff binden. Die Sauerstoffdichte des ersten ILD 94 kann somit erhöht werden, während die Fremdstoffe in dem ersten ILD 94 entfernt werden. Die elektrische Isolationsfähigkeit des ersten ILD 94 kann somit verbessert werden. Ferner verstärkt das Reduzieren von Fremdstoffen in dem ersten ILD 94 dessen Barrierefähigkeit, was Kontaminationswege zu den epitaktischen Source/Drain-Regionen 88 reduziert und dazu beiträgt, eine Oxidation der epitaktischen Source/Drain-Regionen 88 in nachfolgenden Verarbeitungen zu vermeiden. Der Oxidhärtungsprozess 96 umfasst einen Ultraviolett-Härtungsprozess (UV-Härtungsprozess) und einen Temperprozess. Wahlweise umfasst der Oxidhärtungsprozess 96 auch einen Ozonhärtungsprozess.
  • Der Ozonhärtungsprozess umfasst, das erste ILD 94 Ozon auszusetzen. Der Ozonhärtungsprozess kann in einer Kammer, beispielsweise einer Ätzkammer, durchgeführt werden. Eine Gasquelle wird in der Kammer abgegeben. Die Gasquelle umfasst Ozongas (O3-Gas) und ein Trägergas. Das Trägergas kann ein Inertgas wie etwa Ar, He, Xe, Ne, Kr, Rn, dergleichen oder Kombinationen daraus sein. Bei manchen Ausführungsformen macht das Ozongas von etwa 10% bis etwa 40% der Gasquelle aus, und das Trägergas macht von etwa 60% bis etwa 90% der Gasquelle aus. Die Gasquelle kann mit einer Durchströmungsrate von etwa 1000 sccm bis etwa 1500 sccm abgegeben werden. Das Ozon bricht die Bindungen (z.B. Si-H-Bindungen, Si-N-Bindungen usw.) zwischen den Fremdstoffen und den Siliziumatomen des ersten ILD 94 auf und ermöglicht, dass die Fremdstoffe sich miteinander rekombinieren (z.B. um H2 zu bilden) und ausgegast werden, wodurch die Fremdstoffe von dem ersten ILD 94 entfernt werden. Der Ozonhärtungsprozess wird bei einer niedrigen Temperatur durchgeführt, um Siliziumverlust durch Ausdiffundieren von siliziumgebundenen Fremdstoffen zu vermeiden. Bei manchen Ausführungsformen wird der Ozonhärtungsprozess bei einer Temperatur von etwa 50 °C bis etwa 500 °C und für eine Dauer von etwa 50 Sekunden bis etwa 1000 Sekunden durchgeführt.
  • Der UV-Härtungsprozess umfasst, den ersten ILD 94 UV-Licht in einer Umgebung auszusetzen. Die Umgebung kann ein Inertgas wie etwa Ar, He, Xe, Ne, Kr, Rn, dergleichen oder Kombinationen daraus aufweisen. Das UV-Licht kann eine Wellenlänge im Bereich von etwa 250 nm bis etwa 1250 nm aufweisen. Der UV-Härtungsprozess kann direktional sein, wenngleich bei manchen Beispielen mehrere UV-Härtungsprozesse durchgeführt werden können, um eine konformere Behandlung zu realisieren. Das UV-Licht bricht die Bindungen (z.B. Si-H-Bindungen, Si-N-Bindungen usw.) zwischen den Fremdstoffen und den Siliziumatomen des ersten ILD 94 auf und ermöglicht, dass die Fremdstoffe ausgegast werden, wodurch die Fremdstoffe von dem ersten ILD 94 entfernt werden. Der UV-Härtungsprozess wird bei einer niedrigen Temperatur durchgeführt, um Siliziumverlust durch Ausdiffundieren von siliziumgebundenen Fremdstoffen zu vermeiden. Bei manchen Ausführungsformen wird der UV-Härtungsprozess bei einer Temperatur von etwa 4 °C bis etwa 80 °C, mit einer Energie von etwa 10 eV bis etwa 100 eV und für eine Dauer von etwa 50 Sekunden bis etwa 500 Sekunden durchgeführt.
  • Bei dieser Ausführungsform überdeckt ein zweites ILD 98 das erste ILD 94 während des UV-Härtungsprozesses. Das zweite ILD 98 kann nach dem Ozon-Härtungsprozess (falls durchgeführt) ausgebildet werden. Das zweite ILD 98 wird aus einem dielektrischen Material wie etwa Siliziumoxid, Siliziumnitrid, Siliziumcarbonitrid, Siliziumoxycarbonitrid, einer Kombination daraus oder dergleichen ausgebildet. Das zweite ILD 98 kann aus demselben Material wie das erste ILD 94, jedoch durch einen anderen Prozess, ausgebildet werden. Bei manchen Ausführungsformen ist das zweite ILD 98 ein Oxid, das mittels CVD abgeschieden wird. Beispielsweise kann CVD verwendet werden, um das zweite ILD 98 bei einer niedrigen Temperatur unter Verwendung von Tetraethylorthosilikat (TEOS) als Vorläufer abzuscheiden. Abscheiden des zweiten ILD 98 mittels CVD unter Verwendung von TEOS ergibt ein dielektrisches Material von hoher Qualität. Insbesondere kann das zweite ILD 98 mit einer höheren Sauerstoffdichte und einer geringeren Menge an Fremdstoffen ausgebildet werden als jener, mit welcher das erste ILD 94 anfangs ausgebildet wird. Allerdings weist eine TEOSbasierte CVD nicht die lückenfüllenden Eigenschaften einer TSA-basierten FCVD auf. Somit wird bei manchen Ausführungsformen das erste ILD 94 (mittels TSA-basierter FCVD) abgeschieden, bis die Lücken 94G um die epitaktischen Source/Drain-Regionen 88 herum gefüllt sind (siehe 9C und 9D) und die epitaktischen Source/Drain-Regionen 88 überdeckt sind, und das zweite ILD 98 (mittels TEOS-basierter CVD) wird dann auf das erste ILD 94 abgeschieden. Das erste ILD 94 kann in einer Dicke im Bereich von etwa 50 nm bis etwa 500 nm ausgebildet werden, und das zweite ILD 98 kann in einer Dicke im Bereich von etwa 20 nm bis etwa 60 nm ausgebildet werden. Bei manchen Ausführungsformen wird mehr von dem zweiten ILD 98 als von dem ersten ILD 94 abgegeben, so dass mehr dielektrisches Material von hoher Qualität verwendet wird. Zusätzlich dazu, dass es ein dielektrisches Material von hoher Qualität ist (und somit weniger Fremdstoffe enthält), weist das zweite ILD 98 auch eine höhere Lichtdurchlässigkeit als das erste ILD 94 auf, was dazu beiträgt, dass während des UV-Härtungsprozesses UV-Licht tiefer in das erste ILD 94 eindringen kann. Beispielsweise kann das dielektrische Material des zweiten ILD 98 sogar eine Lichtdurchlässigkeit von etwa 90% aufweisen. Das zweite ILD 98 kann eine ausreichend geringe Menge von UV-Licht absorbieren, so dass das UV-Licht in der Lage ist, zu den Böden der Gräben zwischen den epitaktischen Source/Drain-Regionen 88 vorzudringen. Somit können die oberen Abschnitte des ersten ILD 94 und die unteren Abschnitte des ersten ILD 94 eine gleichmäßige Konzentration von Fremdstoffen aufweisen, welche sogar Null sein kann. Somit kann die Effizienz des UV-Härtungsprozesses verbessert werden.
  • Bei manchen Ausführungsformen wird das zweite ILD 98 weggelassen. Das Weglassen des zweiten ILD 98 kann die Menge an Verarbeitungsschritten reduzieren und dadurch die Fertigungskosten senken. Wenn das zweite ILD 98 weggelassen wird, kann es zu etwas Absorption von UV-Licht in dem ersten ILD 94 kommen, derart, dass das UV-Licht eventuell nicht in der Lage ist, zu den Böden der Gräben zwischen den epitaktischen Source/Drain-Regionen vorzudringen. Somit können obere Abschnitte des ersten ILD 94 mehr von dem UV-Licht ausgesetzt werden als untere Abschnitte des ersten ILD 94. Von den oberen Abschnitten des ersten ILD 94 können mehr Fremdstoffe als von den unteren Abschnitten des ersten ILD 94 entfernt werden, derart, dass die Konzentration der Fremdstoffe in dem ersten ILD 94 in einer Richtung, die sich von dem oberen Ende des ersten ILD 94 zu dem unteren Ende des ersten ILD 94 erstreckt, abnimmt.
  • Der Temperprozess wird nach dem Ozonhärtungsprozess (falls durchgeführt) und dem UV-Härtungsprozess durchgeführt. Bei manchen Ausführungsformen ist der Temperprozess Nasstempern, das unter Verwendung von Dampf (H2O) als Prozessgas durchgeführt wird, wenngleich andere Prozessgase verwendet werden können. Das Prozessgas (z.B. H2O) kann durch In-Situ-Dampferzeugung (ISSG) erzeugt werden, wenngleich andere Methoden verwendet werden können, um das Prozessgas zu erzeugen. Der Temperprozess treibt Sauerstoff aus dem Prozessgas (z.B. Wasser/Dampf) in das erste ILD 94, wo er sich mit den offenen Bindungen von Siliziumatomen bindet, die durch den Ozonhärtungsprozess und/oder den UV-Härtungsprozess erzeugt wurden, und dadurch die Sauerstoffdichte des ersten ILD 94 erhöht. Der Temperprozess wird bei einer hohen Temperatur durchgeführt, um die Ausbildung von Si-O-Bindungen zu fördern. Bei manchen Ausführungsformen wird der Temperprozess bei einer Temperatur von etwa 500 °C bis etwa 900 °C und für eine Dauer von etwa 5 Sekunden bis etwa 300 Sekunden durchgeführt.
  • Nach dem Oxidhärtungsprozess 96 weist das erste ILD 94 eine niedrige Fremdstoffkonzentration auf. Wenn beispielsweise das erste ILD 94 mit H-Fremdstoffen ausgebildet wird, kann die endgültige H-Dosierung in dem ersten ILD 94 im Bereich von 5E15 cm-3 bis etwa 4E18 cm-3 liegen, wobei siliziumgebundene Fremdstoffe (z.B. Si-H-Bindungen) weniger als etwa 0,9% des ersten ILD 94 ausmachen. Insbesondere kann bei manchen Ausführungsformen die endgültige H-Dosierung in dem ersten ILD 94 im Bereich von 1E18 cm-3 bis etwa 4E18 cm-3 liegen. Das Reduzieren von Fremdstoffen in dem ersten ILD 94 verstärkt dessen Barrierefähigkeit, wobei Kontaminationsdiffundierungswege zu den epitaktischen Source/Drain-Regionen 88 (z.B. durch das erste ILD 94) reduziert werden. Eine Oxidation der epitaktischen Source/Drain-Regionen 88 in nachfolgenden Verarbeitungen kann somit vermieden oder reduziert werden, was die Leistung der FinFETs verbessern kann.
  • Es sollte zu erkennen sein, dass der Oxidhärtungsprozess 96 durchgeführt werden kann, um die Fremdstoffe in dem ersten ILD 94 zu reduzieren, jedoch nicht zu eliminieren, und dass dadurch eine Oxidation der epitaktischen Source/Drain-Regionen 88 reduziert aber nicht ganz vermieden werden kann. Bei manchen Ausführungsformen ist die Fremdstoffkonzentration des ersten ILD 94 nach dem Oxidhärtungprozess 96 immer noch größer als die Fremdstoffkonzentration des zweiten ILD 98. Beispielsweise kann das zweite ILD 98 im Wesentlichen null Fremdstoffe aufweisen, während das erste ILD 94 eine Fremdstoffkonzentration ungleich Null aufweisen kann (oder nicht). Die endgültige Fremdstoffkonzentration des ersten ILD 94 wird durch die Parameter des Oxidhärtungsprozesses 96 bestimmt, welche derart gewählt werden können, dass sie in den hierin besprochenen Bereichen liegen. Solche Parameter können ermöglichen, dass der Oxidhärtungsprozess 96 eine gewünschte Verarbeitungszeit erreicht und dabei dennoch die Menge von Fremdstoffen in dem ersten ILD 94 ausreichend reduziert, damit die epitaktischen Source/Drain-Regionen 88 ihre gewünschte Leistung erbringen. Eine Wahl von Parametern außerhalb der hierin besprochenen Bereiche kann eventuell nicht ermöglichen, dass der Oxidhärtungsprozess 96 eine gewünschte Verarbeitungszeit oder Fremdstoffreduktion erreicht. Bei manchen Ausführungsformen können die epitaktischen Source/Drain-Regionen 88 immer noch oxidieren, jedoch ist die endgültige Sauerstoffdosis der epitaktischen Source/Drain-Regionen 88 sehr gering, beispielsweise kleiner als etwa 4E18 cm-3.
  • In 10A und 10B kann ein Planarisierungsprozess, beispielsweise CMP, durchgeführt werden, um die oberen Oberflächen des zweiten ILD 98 mit den oberen Oberflächen der Dummy-Gates 74 oder der Masken 76 zu nivellieren. Der Planarisierungsprozess kann auch die Masken 76 auf den Dummy-Gates 74 sowie Abschnitte der Gate-Abstandhalter 82 entlang Seitenwänden der Masken 76 entfernen. Nach dem Planarisierungsprozess sind obere Oberflächen des zweiten ILD 98, der Gate-Abstandhalter 82 und der Masken 76 (falls vorhanden) oder der Dummy-Gates 74 koplanar (innerhalb Prozessschwankungen). Dementsprechend werden die oberen Oberflächen der Masken 76 (falls vorhanden) oder der Dummy-Gates 74 durch das zweite ILD 98 freigelegt. Nach der Planarisierung kann das erste ILD 94 dicker sein als das zweite ILD 98. Beispielsweise kann das zweite ILD 98 eine Dicke im Bereich von etwa 10 nm bis etwa 100 nm aufweisen.
  • In 11A und 11B werden die Masken 76 (falls vorhanden) und die Dummy-Gates 74 in einem oder mehreren Ätzschritten entfernt, so dass Vertiefungen 100 ausgebildet werden. Abschnitte der Dummy-Dielektrika 72 in den Vertiefungen 100 können ebenfalls entfernt werden. Bei manchen Ausführungsformen werden nur die Dummy-Gates 74 entfernt, und die Dummy-Dielektrika 72 bleiben zurück und werden durch die Vertiefungen 100 freigelegt. Bei manchen Ausführungsformen werden die Dummy-Dielektrika 72 aus Vertiefungen 100 in einer ersten Region eines Die (z.B. einer Kernlogikregion) entfernt und bleiben in Vertiefungen 100 in einer zweiten Region des Die (z.B. einer Eingabe/Ausgabe-Region) bestehen. Bei manchen Ausführungsformen werden die Dummy-Gates 74 mittels eines anisotropen Trockenätzprozesses entfernt. Beispielsweise kann der Ätzprozess einen Trockenätzprozess umfassen, der sich Reaktionsgas(en) bedient, welche(s) die Dummy-Gates 74 selektiv mit einer schnelleren Rate als das zweite ILD 98, das erste ILD 94 oder die Gate-Abstandhalter 82 (z.B. die ersten Abstandhalterschichten 80A, siehe 5A) ätzt(ätzen). Jede Vertiefung 100 legt eine Kanalregion 58 einer jeweiligen Finne 52 frei oder liegt über dieser. Während des Entfernens können die Dummy-Dielektrika 72 als Ätzstoppschichten verwendet werden, wenn die Dummy-Gates 74 geätzt werden. Die Dummy-Dielektrika 72 können dann nach dem Entfernen der Dummy-Gates 74 optional entfernt werden.
  • In 12A und 12B werden Gate-Dielektrika 102 und Gate-Elektroden 104 für Ersatz-Gates ausgebildet. Die Gate-Dielektrika 102 weisen eine oder mehrere Schichten auf, die in den Vertiefungen 100 abgeschieden werden, beispielsweise auf den oberen Oberflächen und den Seitenwänden der Finnen 52 und auf Seitenwänden der Gate-Abstandhalter 82. Die Gate-Dielektrika 102 können auch auf den oberen Oberflächen des zweiten ILD 98 ausgebildet werden. Bei manchen Ausführungsformen weisen die Gate-Dielektrika 102 eine oder mehrere dielektrische Schichten, beispielsweise eine oder mehrere Schichten aus Siliziumoxid, Siliziumnitrid, Metalloxid, Metallsilikat oder dergleichen, auf. Beispielsweise weisen die Gate-Dielektrika 102 bei manchen Ausführungsformen eine interfaziale Schicht aus Siliziumoxid, das durch thermische oder chemische Oxidation ausgebildet wird, und einem darüberliegenden dielektrischen Material mit hohem k-Wert wie etwa ein Metalloxid oder ein Silikat von Hafnium, Aluminium, Zirkonium, Lanthan, Mangan, Barium, Titan, Blei und Kombinationen daraus auf. Die Gate-Dielektrika 102 können eine dielektrische Schicht mit einem k-Wert größer als etwa 7,0 aufweisen. Die Verfahren zum Ausbilden der Gate-Dielektrika 102 können Molekularstrahlabscheidung (MBD), ALD, PECVD und dergleichen umfassen. Bei Ausführungsformen, bei denen Abschnitte der Dummy-Dielektrika 72 in den Vertiefungen 100 bestehen bleiben, weisen die Gate-Dielektrika 102 ein Material der Dummy-Dielektrika 72 (z.B. Siliziumoxid) auf.
  • Die Gate-Elektroden 104 werden jeweils über den Gate-Dielektrika 102 abgeschieden und füllen die verbleibenden Abschnitte der Vertiefungen 100. Die Gate-Elektroden 104 können ein metallhaltiges Material wie etwa Titannitrid, Titanoxid, Tantalnitrid, Tantalcarbid, Kobalt, Ruthenium, Aluminium, Wolfram, Kombinationen daraus oder Multilayer daraus aufweisen. Beispielsweise können, wenngleich einschichtige Gate-Elektroden 104 dargestellt sind, die Gate-Elektroden 104 jede beliebige Anzahl von Auskleidungsschichten, jede beliebige Anzahl von Austrittsarbeitseinstellungsschichten und ein Füllmaterial aufweisen. Nach dem Füllen der Vertiefungen 100 kann ein Planarisierungsprozess, beispielsweise CMP, durchgeführt werden, um die überschüssigen Abschnitte der Gate-Dielektrika 102 und des Materials der Gate-Elektroden 104 zu entfernen, wobei sich die überschüssigen Abschnitte über den oberen Oberflächen des zweiten ILD 98 befinden. Die oberen Oberflächen des zweiten ILD 98, der Gate-Abstandhalter 82 und der Gate-Elektroden 104 sind somit koplanar (innerhalb Prozessschwankungen). Die zurückbleibenden Materialabschnitte der Gate-Elektroden 104 und der Gate-Dielektrika 102 bilden somit Ersatz-Gates der resultierenden FinFETs. Die Gate-Dielektrika 102 und die Gate-Elektroden 104 können jeweils gemeinsam als „Gate-Struktur“ bezeichnet werden. Die Gate-Strukturen erstrecken sich jeweils entlang Seitenwänden einer Kanalregion 58 der Finnen 52.
  • Die Ausbildung der Gate-Dielektrika 102 in der n-Region 50N und der p-Region 50P kann gleichzeitig erfolgen, derart, dass die Gate-Dielektrika 102 in jeder Region aus denselben Materialien ausgebildet werden, und die Ausbildung der Gate-Elektroden 104 kann gleichzeitig erfolgen, derart, dass die Gate-Elektroden 104 in jeder Region aus denselben Materialien ausgebildet werden. Bei manchen Ausführungsformen können die Gate-Dielektrika 102 in jeder Region durch getrennte Prozesse ausgebildet werden, derart, dass die Gate-Dielektrika 102 verschiedene Materialien sein können, und/oder die Gate-Elektroden 104 in jeder Region können durch getrennte Prozesse ausgebildet werden, derart, dass die Gate-Elektroden 104 verschiedene Materialien sein können. Verschiedene Maskierschritte können verwendet werden, um bei Verwendung getrennter Prozesse jeweils geeignete Regionen zu maskieren oder freizulegen.
  • In 13A und 13B wird ein drittes ILD 108 über den Gate-Abstandhaltern 82, dem zweiten ILD 98, den Gate-Dielektrika 102 und den Gate-Elektroden 104 abgeschieden. Bei manchen Ausführungsformen ist das dritte ILD 108 ein fließfähiger Film, der mittels eines fließfähigen CVD-Verfahrens ausgebildet wird. Bei manchen Ausführungsformen wird das dritte ILD 108 aus einem dielektrischen Material wie etwa PSG, BSG, BPSG, USG oder dergleichen ausgebildet und kann mittels eines beliebigen geeigneten Verfahrens wie etwa CVD und PECVD abgeschieden werden.
  • Optional werden Gate-Masken 106 über den Gate-Strukturen (umfassend die Gate-Dielektrika 102 und die entsprechenden Gate-Elektroden 104) vor der Ausbildung des dritten ILD 108 ausgebildet. Die Gate-Masken 106 werden zwischen gegenüberliegenden Abschnitten der Gate-Abstandhalter 82 angeordnet. Bei manchen Ausführungsformen umfasst Ausbilden der Gate-Masken 106 Vertiefen der Gate-Strukturen, so dass Vertiefungen direkt über den Gate-Strukturen und zwischen gegenüberliegenden Abschnitten der Gate-Spacer 82 ausgebildet werden. Eine oder mehrere Schichten aus dielektrischem Material, beispielsweise aus Siliziumnitrid, Siliziumoxynitrid oder dergleichen, werden in die Vertiefungen gefüllt, gefolgt von einem Planarisierungsprozess, um überschüssige Abschnitte des dielektrischen Materials, die sich über das zweite ILD 98 erstrecken, zu entfernen. Die Gate-Masken 106 weisen die Abschnitte des dielektrischen Materials auf, welche in den Vertiefungen zurückbleiben. Nachfolgend ausgebildete Gate-Kontakte werden durch die Gate-Masken 106 und das erste ILD 108 hindurch durchdringen, um die oberen Oberflächen der vertieften Gate-Elektroden 104 zu kontaktieren.
  • In 14A und 14B werden Source/Drain-Kontakte 110 und Gate-Kontakte 112 ausgebildet, um die epitaktischen Source/Drain-Regionen 88 bzw. die Gate-Elektroden 104 zu kontaktieren. Öffnungen für die Source/Drain-Kontakte 110 werden durch die CESL 90, das erste ILD 94, das zweite ILD 98 und das dritte ILD 108 ausgebildet, und Öffnungen für die Gate-Kontakte 112 werden durch die Gate-Masken 106 und das dritte ILD 108 ausgebildet. Die Öffnungen können unter Verwendung von annehmbarer Fotolithographie- und Ätzmethoden ausgebildet werden. Eine Auskleidung (nicht dargestellt), beispielsweise eine Diffusionsbarrierenschicht, eine Haftschicht oder dergleichen, und ein leitfähiges Material werden in den Öffnungen ausgebildet. Die Auskleidung kann Titan, Titannitrid, Tantal, Tantalnitrid oder dergleichen enthalten. Das leitfähige Material kann Kupfer, eine Kupferlegierung, Silber, Gold, Wolfram, Kobalt, Aluminium, Nickel oder dergleichen sein. Ein Planarisierungsprozess, beispielsweise CMP, kann durchgeführt werden, um überschüssiges Material von einer Oberfläche des dritten ILD 108 zu entfernen. Die zurückbleibende Auskleidung und das zurückbleibende leitfähige Material bilden die Source/Drain-Kontakte 110 und die Gate-Kontakte 112 in den Öffnungen. Ein Temperprozess kann durchgeführt werden, um ein Silizid an der Grenzfläche zwischen den epitaktischen Source/Drain-Regionen 88 und den Source/Drain-Kontakten 110 auszubilden. Die Source/Drain-Kontakte 110 sind physisch und elektrisch mit den epitaktischen Source/Drain-Regionen 88 gekoppelt, und die Gate-Kontakte 112 sind physisch und elektrisch mit den Gate-Elektroden 104 gekoppelt. Die Source/Drain-Kontakte 110 und die Gate-Kontakte 112 können in verschiedenen Prozessen oder in demselben Prozess ausgebildet werden. Wenngleich sie als mit denselben Querschnitten ausgebildet dargestellt sind, sollte zu erkennen sein, dass jeder der Source/Drain-Kontakte 110 und der Gate-Kontakte 112 mit verschiedenen Querschnitten ausgebildet werden kann, wodurch Kurzschließen der Kontakte vermieden werden kann.
  • 15A und 15B sind Querschnittansichten von FinFETs gemäß einigen anderen Ausführungsformen. Diese Ausführungsform ist der Ausführungsform von 14A und 14B ähnlich, außer dass Abschnitte des zweiten ILD 98 nicht über den epitaktischen Source/Drain-Regionen 88 zurückbleiben. Als Beispiel für das Ausbilden dieser Ausführungsform kann das erste ILD 94 auch derart über den Dummy-Gates 74 ausgebildet werden, dass während des Verarbeitungsschritts, der in Bezug auf 8A bis 8B beschrieben wird, Abschnitte des ersten ILD 94 zwischen den Dummy-Gates 74 und dem zweiten ILD 98 angeordnet werden. Somit entfernt während des Verarbeitungsschritts, der in Bezug auf 10A bis 10B beschrieben wurde, der Planarisierungsprozess die Gesamtheit des zweiten ILD 98 und die Abschnitte des ersten ILD 94 über den Dummy-Gates 74. Die oberen Oberflächen des ersten ILD 94, der Gate-Abstandhalter 82 und der Gate-Elektroden 104 sind somit koplanar (innerhalb Prozessschwankungen).
  • 16A und 16B sind Spektrogramme, welche die Zusammensetzung des ersten ILD 94 bei verschiedenen Verarbeitungsschritten zeigen. 16A zeigt die anfängliche Zusammensetzung des ersten ILD 94 nach dem Abscheiden, und 16B zeigt die endgültige Zusammensetzung des ersten ILD 94 nach dem Oxidhärtungsprozess 96. Bei diesem Beispiel enthält das erste ILD 94 H- und N-Fremdstoffe, die an Siliziumatome des ersten ILD 94 gebunden werden, um Si-H-Bindungen und Si-N-Bindungen auszubilden. Wie dargestellt ist, werden die in dem ersten ILD 94 gemessenen Mengen an Si-H-Bindungen und Si-N-Bindungen durch den Oxidhärtungsprozess 96 erheblich gesenkt.
  • Ausführungsformen können Vorteile erzielen. Behandeln der CESL 90 mit dem (oben für 7A und 7B besprochenen) Nitrierbehandlungsprozess 92 vor dem Abscheiden des ersten ILD 94 kann dazu beitragen, die Haftung des ersten ILD 94 an der CESL 90 zu verstärken. Nitrieren der CESL 90 kann auch dazu beitragen, die Oxidation von darunterliegenden Merkmalen, z.B. der epitaktischen Source/Drain-Regionen 88, während der Abscheidung des ersten ILD 94 zu vermeiden oder zu reduzieren. Entfernen von Fremdstoffen von dem ersten ILD 94 mit dem (oben für 9A und 9B besprochenen) Oxidhärtungsprozess 96 kann die elektrische Isolationsfähigkeit des ersten ILD 94 verstärken. Die Barrierefähigkeit des ersten ILD 94 kann ebenfalls durch den Oxidhärtungsprozess 96 verbessert werden, was dazu beitragen kann, eine Oxidation von darunterliegenden Merkmalen, z.B. der epitaktischen Source/Drain-Regionen 88, in nachfolgenden Verarbeitungen zu vermeiden oder zu reduzieren. Bei manchen Ausführungsformen ist die endgültige Sauerstoffdosierung der epitaktischen Source/Drain-Regionen 88 kleiner als etwa 4E18 cm-3. Auf diese Weise kann die Leistung der FinFETs verbessert werden.
  • Die offenbarten FinFET-Ausführungsformen könnten auch auf Nanostrukturvorrichtungen wie beispielsweise Nanostruktur-Feldeffekttransistoren (NSFETs) (z.B. Nanoblatt, Nanodraht, Gate-All-Around oder dergleichen) angewandt werden. Bei einer NSFET-Ausführungsform werden die Finnen durch Nanostrukturen ersetzt, die durch Strukturieren eines Stapels aus abwechselnden Schichten von Kanalschichten und Opferschichten ausgebildet werden. Dummy-Gate-Strukturen und Source/Drain-Regionen werden auf eine den oben beschriebenen Ausführungsformen ähnliche Weise ausgebildet. Nachdem die Dummy-Gate-Strukturen entfernt wurden, können die Opferschichten teilweise oder zur Gänze in Kanalregionen entfernt werden. Die Ersatz-Gate-Strukturen werden auf eine den oben beschriebenen Ausführungsformen ähnliche Weise ausgebildet, die Ersatz-Gate-Strukturen können Öffnungen, die durch Entfernen der Opferschichten zurückbleiben, teilweise oder zur Gänze füllen, und die Ersatz-Gate-Strukturen können die Kanalschichten in den Kanalregionen der NSFET-Vorrichtungen teilweise oder zur Gänze umgeben. ILDs und Kontakte zu den Ersatz-Gate-Strukturen und den Source/Drain-Regionen können auf eine den oben beschriebenen Ausführungsformen ähnliche Weise ausgebildet werden. Eine Nanostrukturvorrichtung kann wie in der US-Patentanmeldung Nr. 2016/0365414 offenbart ausgebildet werden, welche durch Bezugnahme in die vorliegende Anmeldung aufgenommen wird.
  • Bei einer Ausführungsform umfasst eine Vorrichtung: eine Gate-Struktur über einem Substrat; einen Gate-Abstandhalter der Gate-Struktur benachbart; eine Source/Drain-Region dem Gate-Abstandhalter benachbart; ein erstes Zwischenschichtdielektrikum (ILD) auf der Source/Drain-Region, wobei das erste ILD eine erste Konzentration eines Fremdstoffs aufweist; und ein zweites ILD auf dem ersten ILD, wobei das zweite ILD eine zweite Konzentration des Fremdstoffs aufweist, wobei die zweite Konzentration kleiner als die erste Konzentration ist, wobei obere Oberflächen des zweiten ILD, des Gate-Abstandhalters und der Gate-Struktur koplanar sind; und einen Source/Drain-Kontakt, der sich durch das zweite ILD und das erste ILD erstreckt, wobei der Source/Drain-Kontakt mit der Source/Drain-Region gekoppelt ist.
  • Bei manchen Ausführungsformen der Vorrichtung nimmt die erste Konzentration des Fremdstoffs durch das erste ILD in einer Richtung, die sich von einem oberen Ende des ersten ILD zu einem unteren Ende des ersten ILD erstreckt, ab. Bei manchen Ausführungsformen der Vorrichtung ist die zweite Konzentration des Fremdstoffs Null. Bei manchen Ausführungsformen der Vorrichtung ist das erste ILD in Zwischenräumen um die Source/Drain-Region herum angeordnet, und das zweite ILD erstreckt sich entlang einer oberen Oberfläche des ersten ILD. Bei manchen Ausführungsformen der Vorrichtung ist eine Dicke des ersten ILD größer als eine Dicke des zweiten ILD.
  • Bei einer Ausführungsform weist eine Vorrichtung auf: eine Gate-Struktur über einem Substrat; eine Source/Drain-Region der Gate-Struktur benachbart; einen Gate-Abstandhalter zwischen der Source/Drain-Region und der Gate-Struktur, wobei der Gate-Abstandhalter eine erste Abstandhalterschicht und eine zweite Abstandhalterschicht aufweist, die erste Abstandhalterschicht der Gate-Struktur nahe ist, die erste Abstandhalterschicht Siliziumoxycarbonitrid mit einem ersten Atomprozentsatz von Stickstoff enthält, die zweite Abstandhalterschicht der Source/Drain-Region nahe ist, die zweite Abstandhalterschicht Siliziumoxycarbonitrid mit einem zweiten Atomprozentsatz von Stickstoff enthält, wobei der erste Atomprozentsatz größer als der zweite Atomprozentsatz ist; eine Ätzstoppschicht auf einer Seitenwand des Gate-Abstandhalters und einer oberen Oberfläche der Source/Drain-Region, wobei die Ätzstoppschicht Siliziumnitrid mit einem dritten Atomprozentsatz von Stickstoff enthält, wobei der dritte Atomprozentsatz größer als der erste Atomprozentsatz ist; ein erstes Zwischenschichtdielektrikum (ILD) auf der Ätzstoppschicht; und einen Source/Drain-Kontakt, der sich durch das erste ILD und die Ätzstoppschicht erstreckt, wobei der Source/Drain-Kontakt mit der Source/Drain-Region gekoppelt ist.
  • Bei manchen Ausführungsformen der Vorrichtung liegt der erste Atomprozentsatz in einem Bereich von 10 Atomprozent bis 45 Atomprozent, der zweite Atomprozentsatz liegt in einem Bereich von 10 Atomprozent bis 45 Atomprozent, und der dritte Atomprozentsatz liegt in einem Bereich von 15 Atomprozent bis 55 Atomprozent. Bei manchen Ausführungsformen der Vorrichtung sind obere Oberflächen des ersten ILD, des Gate-Abstandhalters und der Gate-Struktur koplanar. Bei manchen Ausführungsformen der Vorrichtung weist das erste ILD eine erste Konzentration eines Fremdstoffs auf, und die Vorrichtung weist ferner auf: ein zweites ILD auf dem ersten ILD, wobei das zweite ILD eine zweite Konzentration des Fremdstoffs aufweist, wobei die zweite Konzentration kleiner als die erste Konzentration ist, wobei sich der Source/Drain-Kontakt durch das zweite ILD erstreckt, wobei die oberen Oberflächen des zweiten ILD, des Gate-Abstandhalters und der Gate-Struktur koplanar sind.
  • Bei einer Ausführungsform umfasst ein Verfahren: Ausbilden einer Gate-Struktur über einem Substrat; Ausbilden eines Gate-Abstandhalters der Gate-Struktur benachbart; Aufwachsen einer Source/Drain-Region dem Gate-Abstandhalter benachbart; Abscheiden einer Ätzstoppschicht auf der Source/Drain-Region, dem Gate-Abstandhalter und der Gate-Struktur, wobei die Ätzstoppschicht eine Stickstoffkonzentration aufweist; Durchführen eines Nitrierbehandlungsprozesses an der Ätzstoppschicht, wobei der Nitrierbehandlungsprozess die Stickstoffkonzentration der Ätzstoppschicht erhöht; Abscheiden eines ersten Zwischenschichtdielektrikums (ILD) auf der Ätzstoppschicht, wobei das erste ILD eine Fremdstoffkonzentration aufweist; und Durchführen eines Oxidhärtungsprozesses an dem ersten ILD, wobei der Oxidhärtungsprozess die Fremdstoffkonzentration des ersten ILD senkt.
  • Bei manchen Ausführungsformen des Verfahrens umfasst der Nitrierbehandlungsprozess einen Ammoniakeinweichprozess. Bei manchen Ausführungsformen des Verfahrens umfasst der Nitrierbehandlungsprozess einen Stickstoffradikalenbehandlungsprozess. Bei manchen Ausführungsformen des Verfahrens umfasst Ausbilden des Gate-Abstandhalters: Abscheiden einer ersten Abstandhalterschicht auf einer Seitenwand der Gate-Struktur und einer oberen Oberfläche der Source/Drain-Region, wobei die erste Abstandhalterschicht eine Stickstoffkonzentration aufweist; und Abscheiden einer zweiten Abstandhalterschicht auf der ersten Abstandhalterschicht, wobei die zweite Abstandhalterschicht eine Stickstoffkonzentration aufweist, wobei die Stickstoffkonzentration der zweiten Abstandhalterschicht kleiner als die Stickstoffkonzentration der ersten Abstandhalterschicht ist, wobei der Nitrierbehandlungsprozess die Stickstoffkonzentration der zweiten Abstandhalterschicht erhöht. Bei manchen Ausführungsformen des Verfahrens weist das erste ILD einen an Silizium gebundenen Fremdstoff auf, und der Oxidhärtungsprozess umfasst: Belichten des ersten ILD mit ultraviolettem Licht, wobei das ultraviolette Licht Bindungen zwischen dem Silizium und dem Fremdstoff aufbricht; und Tempern des ersten ILD mittels Nasstemperns, wobei das Nasstempern Bindungen zwischen dem Silizium und Sauerstoff bildet. Bei manchen Ausführungsformen des Verfahrens umfasst der Oxidhärtungsprozess ferner: Inkontaktbringen des ersten ILD mit Ozon, wobei das Ozon Bindungen zwischen dem Silizium und dem Fremdstoff aufbricht. Bei manchen Ausführungsformen des Verfahrens wird Belichten des ersten ILD mit dem ultravioletten Licht bei einer Temperatur im Bereich von 4 °C bis 80 °C durchgeführt, Inkontaktbringen des ersten ILD mit Ozon wird bei einer Temperatur im Bereich von 50 °C bis 500 °C durchgeführt, und Tempern des ersten ILD wird bei einer Temperatur im Bereich von 50 °C bis 900 °C durchgeführt. Bei manchen Ausführungsformen umfasst das Verfahren ferner: Abscheiden eines zweiten ILD über dem ersten ILD, wobei das zweite ILD eine Fremdstoffkonzentration aufweist, wobei die Fremdstoffkonzentration des zweiten ILD kleiner als die Fremdstoffkonzentration des ersten ILD ist, wobei das zweite ILD das erste ILD überdeckt, während das erste ILD mit dem ultravioletten Licht belichtet wird. Bei manchen Ausführungsformen des Verfahrens enthalten das zweite ILD und das erste ILD jeweils Siliziumoxid, wobei Abscheiden des ersten ILD Durchführen von fließfähiger chemischer Dampfabscheidung unter Verwendung von Trisilanamin umfasst und wobei Abscheiden des zweiten ILD Durchführen von chemischer Dampfabscheidung unter Verwendung von Tetraethylorthosilikat umfasst. Bei manchen Ausführungsformen umfasst das Verfahren ferner: Ausbilden eines Source/Drain-Kontakts durch das zweite ILD und das erste ILD, wobei der Source/Drain-Kontakt mit der Source/Drain-Region gekoppelt ist. Bei manchen Ausführungsformen umfasst das Verfahren ferner: nach dem Oxidhärtungsprozess, Entfernen des zweiten ILD; und Ausbilden eines Source/Drain-Kontakts durch das erste ILD, wobei der Source/Drain-Kontakt mit der Source/Drain-Region gekoppelt ist.
  • Die vorangehende Beschreibung umreißt Merkmale mehrerer Ausführungsformen, damit Fachkundige die Aspekte der vorliegenden Offenbarung besser verstehen können. Fachkundige sollten erkennen, dass sie die vorliegende Offenbarung ohne Weiteres als Grundlage zum Gestalten oder Modifizieren anderer Prozesse und Strukturen zum Realisieren derselben Zwecke und/oder Erzielen derselben Vorteile der in diesem Dokument vorgestellten Ausführungsformen verwenden können. Fachkundige sollten auch erkennen, dass derartige äquivalente Konstruktionen nicht vom Wesen und Schutzumfang der vorliegenden Offenbarung abweichen und dass sie hierin verschiedene Änderungen, Ersetzungen und Abänderungen vornehmen können, ohne vom Wesen und Schutzumfang der vorliegenden Offenbarung abzuweichen.
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Patentliteratur
    • US 63/082537 [0001]
    • US 63/065571 [0001]
    • US 2016/0365414 [0067]

Claims (20)

  1. Vorrichtung, aufweisend: eine Gate-Struktur über einem Substrat; einen Gate-Abstandhalter der Gate-Struktur benachbart; eine Source/Drain-Region dem Gate-Abstandhalter benachbart; ein erstes Zwischenschichtdielektrikum (ILD) auf der Source/Drain-Region, wobei das erste ILD eine erste Konzentration eines Fremdstoffs aufweist; und ein zweites ILD auf dem ersten ILD, wobei das zweite ILD eine zweite Konzentration des Fremdstoffs aufweist, wobei die zweite Konzentration kleiner als die erste Konzentration ist, wobei obere Oberflächen des zweiten ILD, des Gate-Abstandhalters und der Gate-Struktur koplanar sind; und einen Source/Drain-Kontakt, der sich durch das zweite ILD und das erste ILD erstreckt, wobei der Source/Drain-Kontakt mit der Source/Drain-Region gekoppelt ist.
  2. Vorrichtung nach Anspruch 1, wobei die erste Konzentration des Fremdstoffs durch das erste ILD hindurch in einer Richtung, die sich von einem oberen Ende des ersten ILD zu einem unteren Ende des ersten ILD erstreckt, abnimmt.
  3. Vorrichtung nach Anspruch 1 oder 2, wobei die zweite Konzentration des Fremdstoffs Null ist.
  4. Vorrichtung nach einem der vorhergehenden Ansprüche, wobei das erste ILD in Zwischenräumen um die Source/Drain-Region herum angeordnet ist und das zweite ILD sich entlang einer oberen Oberfläche des ersten ILD erstreckt.
  5. Vorrichtung nach einem der vorhergehenden Ansprüche, wobei eine Dicke des ersten ILD größer als eine Dicke des zweiten ILD ist.
  6. Vorrichtung, aufweisend: eine Gate-Struktur über einem Substrat; eine Source/Drain-Region der Gate-Struktur benachbart; einen Gate-Abstandhalter zwischen der Source/Drain-Region und der Gate-Struktur, wobei der Gate-Abstandhalter eine erste Abstandhalterschicht und eine zweite Abstandhalterschicht aufweist, die erste Abstandhalterschicht der Gate-Struktur nahe ist, die erste Abstandhalterschicht Siliziumoxycarbonitrid mit einem ersten Atomprozentsatz von Stickstoff enthält, die zweite Abstandhalterschicht der Source/Drain-Region nahe ist, die zweite Abstandhalterschicht Siliziumoxycarbonitrid mit einem zweiten Atomprozentsatz von Stickstoff enthält, wobei der erste Atomprozentsatz größer als der zweite Atomprozentsatz ist; eine Ätzstoppschicht auf einer Seitenwand des Gate-Abstandhalters und einer oberen Oberfläche der Source/Drain-Region, wobei die Ätzstoppschicht Siliziumnitrid mit einem dritten Atomprozentsatz von Stickstoff enthält, wobei der dritte Atomprozentsatz größer als der erste Atomprozentsatz ist; ein erstes Zwischenschichtdielektrikum (ILD) auf der Ätzstoppschicht; und einen Source/Drain-Kontakt, der sich durch das erste ILD und die Ätzstoppschicht erstreckt, wobei der Source/Drain-Kontakt mit der Source/Drain-Region gekoppelt ist.
  7. Vorrichtung nach Anspruch 6, wobei der erste Atomprozentsatz in einem Bereich von 10 Atomprozent bis 45 Atomprozent liegt, der zweite Atomprozentsatz in einem Bereich von 10 Atomprozent bis 45 Atomprozent liegt und der dritte Atomprozentsatz in einem Bereich von 15 Atomprozent bis 55 Atomprozent liegt.
  8. Vorrichtung nach Anspruch 6 oder 7, wobei obere Oberflächen des ersten ILD, des Gate-Abstandhalters und der Gate-Struktur koplanar sind.
  9. Vorrichtung nach einem der Ansprüche 6 bis 8, wobei das erste ILD eine erste Konzentration eines Fremdstoffs aufweist, wobei die Vorrichtung ferner umfasst: ein zweites ILD auf dem ersten ILD, wobei das zweite ILD eine zweite Konzentration des Fremdstoffs aufweist, wobei die zweite Konzentration kleiner als die erste Konzentration ist, wobei sich der Source/Drain-Kontakt durch das zweite ILD erstreckt, wobei obere Oberflächen des zweiten ILD, des Gate-Abstandhalters und der Gate-Struktur koplanar sind.
  10. Verfahren, umfassend: Ausbilden einer Gate-Struktur über einem Substrat; Ausbilden eines Gate-Abstandhalters der Gate-Struktur benachbart; Aufwachsen einer Source/Drain-Region dem Gate-Abstandhalter benachbart; Abscheiden einer Ätzstoppschicht auf der Source/Drain-Region, dem Gate-Abstandhalter und der Gate-Struktur, wobei die Ätzstoppschicht eine Stickstoffkonzentration aufweist; Durchführen eines Nitrierbehandlungsprozesses an der Ätzstoppschicht, wobei der Nitrierbehandlungsprozess die Stickstoffkonzentration der Ätzstoppschicht erhöht; Abscheiden eines ersten Zwischenschichtdielektrikums (ILD) auf der Ätzstoppschicht, wobei das erste ILD eine Fremdstoffkonzentration aufweist; und Durchführen eines Oxidhärtungsprozesses an dem ersten ILD, wobei der Oxidhärtungsprozess die Fremdstoffkonzentration des ersten ILD senkt.
  11. Verfahren nach Anspruch 10, wobei der Nitrierbehandlungsprozess einen Ammoniakeinweichprozess umfasst.
  12. Verfahren nach Anspruch 10 oder 11, wobei der Nitrierbehandlungsprozess einen Stickstoffradikalenbehandlungsprozess umfasst.
  13. Verfahren nach einem der Ansprüche 10 bis 12, wobei Ausbilden des Gate-Abstandhalters umfasst: Abscheiden einer ersten Abstandhalterschicht auf einer Seitenwand der Gate-Struktur und einer oberen Oberfläche der Source/Drain-Region, wobei die erste Abstandhalterschicht eine Stickstoffkonzentration aufweist; und Abscheiden einer zweiten Abstandhalterschicht auf der ersten Abstandhalterschicht, wobei die zweite Abstandhalterschicht eine Stickstoffkonzentration aufweist, wobei die Stickstoffkonzentration der zweiten Abstandhalterschicht kleiner als die Stickstoffkonzentration der ersten Abstandhalterschicht ist, wobei der Nitrierbehandlungsprozess die Stickstoffkonzentration der zweiten Abstandhalterschicht erhöht.
  14. Verfahren nach einem der Ansprüche 10 bis 13, wobei das erste ILD einen an Silizium gebundenen Fremdstoff aufweist und der Oxidhärtungsprozess umfasst: Belichten des ersten ILD mit ultraviolettem Licht, wobei das ultraviolette Licht Bindungen zwischen dem Silizium und dem Fremdstoff aufbricht; und Tempern des ersten ILD mittels Nasstempern, wobei das Nasstempern Bindungen zwischen dem Silizium und dem Sauerstoff ausbildet.
  15. Verfahren nach Anspruch 14, wobei der Oxidhärtungprozess ferner umfasst: Inkontaktbringen des ersten ILD mit Ozon, wobei das Ozon Bindungen zwischen dem Silizium und dem Fremdstoff aufbricht.
  16. Verfahren nach Anspruch 15, wobei Belichten des ersten ILD mit dem ultravioletten Licht bei einer Temperatur in einem Bereich von 4 °C bis 80 °C durchgeführt wird, Inkontaktbringen des ersten ILD mit dem Ozon bei einer Temperatur in einem Bereich von 50 °C bis 500 °C durchgeführt wird und Tempern des ersten ILD bei einer Temperatur in einem Bereich von 50 °C bis 900 °C durchgeführt wird.
  17. Verfahren nach einem der Ansprüche 14 bis 16, ferner umfassend: Abscheiden eines zweiten ILD über dem ersten ILD, wobei das zweite ILD eine Fremdstoffkonzentration aufweist, wobei die Fremdstoffkonzentration des zweiten ILD kleiner als die Fremdstoffkonzentration des ersten ILD ist, wobei das zweite ILD das erste ILD überdeckt, während das erste ILD dem ultravioletten Licht ausgesetzt wird.
  18. Verfahren nach Anspruch 17, wobei das zweite ILD und das erste ILD jeweils Siliziumoxid aufweisen, wobei Abscheiden des ersten ILD Durchführen von fließfähiger chemischer Dampfabscheidung unter Verwendung von Trisilanamin umfasst, und wobei Abscheiden des zweiten ILD Durchführen von chemischer Dampfabscheidung unter Verwendung von Tetraethylorthosilikat umfasst.
  19. Verfahren nach Anspruch 17 oder 18, ferner umfassend: Ausbilden eines Source/Drain-Kontakts durch das zweite ILD und das erste ILD, wobei der Source/Drain-Kontakt mit der Source/Drain-Region gekoppelt wird.
  20. Verfahren nach Anspruch 17, 18 oder 19, ferner umfassend: nach dem Oxidhärtungsprozess, Entfernen des zweiten ILD; und Ausbilden eines Source/Drain-Kontakts durch das erste ILD, wobei der Source/Drain-Kontakt mit der Source/Drain-Region gekoppelt wird.
DE102021100467.5A 2020-08-14 2021-01-13 Halbleitervorrichtung und verfahren Pending DE102021100467A1 (de)

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
US202063065571P 2020-08-14 2020-08-14
US63/065,571 2020-08-14
US202063082537P 2020-09-24 2020-09-24
US63/082,537 2020-09-24
US17/145,550 2021-01-11
US17/145,550 US11522062B2 (en) 2020-08-14 2021-01-11 Method of manufacturing an etch stop layer and an inter-layer dielectric on a source/drain region

Publications (1)

Publication Number Publication Date
DE102021100467A1 true DE102021100467A1 (de) 2022-02-17

Family

ID=78728302

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102021100467.5A Pending DE102021100467A1 (de) 2020-08-14 2021-01-13 Halbleitervorrichtung und verfahren

Country Status (5)

Country Link
US (2) US11522062B2 (de)
KR (1) KR102648520B1 (de)
CN (1) CN113745218B (de)
DE (1) DE102021100467A1 (de)
TW (1) TWI757165B (de)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11901219B2 (en) * 2021-08-19 2024-02-13 Taiwan Semiconductor Manufacturing Company, Ltd. Methods of forming semiconductor device structures
US20230282698A1 (en) * 2022-03-02 2023-09-07 Taiwan Semiconductor Manufacturing Company , Ltd. Semiconductor device and manufacturing methods thereof

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20160365414A1 (en) 2015-06-15 2016-12-15 Taiwan Semiconductor Manufacturing Company, Ltd. FINFET Structures and Methods of Forming the Same

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8431453B2 (en) 2011-03-31 2013-04-30 Taiwan Semiconductor Manufacturing Company, Ltd. Plasma doping to reduce dielectric loss during removal of dummy layers in a gate structure
TWI591730B (zh) 2011-12-21 2017-07-11 聯華電子股份有限公司 半導體元件與製作方法
US8883570B2 (en) * 2012-07-03 2014-11-11 Taiwan Semiconductor Manufacturing Company, Ltd. Multi-gate FETs and methods for forming the same
KR102115552B1 (ko) * 2014-01-28 2020-05-27 삼성전자주식회사 반도체 장치 및 그 제조 방법
US9577102B1 (en) * 2015-09-25 2017-02-21 Taiwan Semiconductor Manufacturing Co., Ltd. Method of forming gate and finFET
US9634141B1 (en) * 2015-10-14 2017-04-25 Taiwan Semiconductor Manufacturing Co., Ltd. Interlayer dielectric film in semiconductor devices
US9647116B1 (en) * 2015-10-28 2017-05-09 Taiwan Semiconductor Manufacturing Co., Ltd. Method for fabricating self-aligned contact in a semiconductor device
US9923080B1 (en) * 2017-02-02 2018-03-20 International Business Machines Corporation Gate height control and ILD protection
US11355339B2 (en) * 2018-06-29 2022-06-07 Taiwan Semiconductor Manufacturing Company, Ltd. Forming nitrogen-containing layers as oxidation blocking layers
US10692773B2 (en) * 2018-06-29 2020-06-23 Taiwan Semiconductor Manufacturing Company, Ltd. Forming nitrogen-containing low-K gate spacer
US11024550B2 (en) * 2018-08-16 2021-06-01 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and method
US11069579B2 (en) 2018-10-19 2021-07-20 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and method
US11075283B2 (en) 2018-10-30 2021-07-27 Taiwan Semiconductor Manufacturing Co., Ltd. Dielectric constant reduction of gate spacer
US11114336B2 (en) 2018-11-30 2021-09-07 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and manufacturing method thereof

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20160365414A1 (en) 2015-06-15 2016-12-15 Taiwan Semiconductor Manufacturing Company, Ltd. FINFET Structures and Methods of Forming the Same

Also Published As

Publication number Publication date
KR102648520B1 (ko) 2024-03-15
KR20220021849A (ko) 2022-02-22
CN113745218A (zh) 2021-12-03
TW202207290A (zh) 2022-02-16
US20220052169A1 (en) 2022-02-17
US20220384593A1 (en) 2022-12-01
CN113745218B (zh) 2023-09-19
US11522062B2 (en) 2022-12-06
TWI757165B (zh) 2022-03-01

Similar Documents

Publication Publication Date Title
DE102017128577B4 (de) Ätzprofilsteuerung von polysiliziumstrukturen von halbleitervorrichtungen
DE102021107846A1 (de) Halbleitervorrichtung und verfahren
DE102020129544A1 (de) Gatestrukturen in transistoren und verfahren zu deren ausbildung
DE102021109560A1 (de) Transistor-gate-strukturen und verfahren zu deren bildung
DE102021100467A1 (de) Halbleitervorrichtung und verfahren
DE102021104817B4 (de) Halbleitervorrichtung und verfahren
DE102021101001A1 (de) Halbleitervorrichtung und verfahren
DE102021113257A1 (de) Halbleiterbauelement und Verfahren
DE102021106455A1 (de) Halbleitervorrichtung und verfahren
DE102021116786B4 (de) Verfahren zur herstellung einer halbleitervorrichtung
DE102022104675A1 (de) Gate-struktur in halbleitervorrichtung und verfahren zum bilden derselben
DE102020119452B4 (de) Halbleitervorrichtung mit schnitt-metallgate-struktur und verfahren zu deren herstellung
DE102022100092A1 (de) Gatestrukturen in transistorvorrichtungen und verfahren zu deren herstellung
DE102021116076A1 (de) Halbleitervorrichtung und verfahren
DE102021108841A1 (de) Transistor-gate-struktur und verfahren zum bilden derselben
DE102021120584A1 (de) Dielektrische schicht auf halbleitervorrichtung und verfahren zum bilden derselben
DE102021106776A1 (de) Mehrschichtige maskenschicht und verfahren zum bilden derselben
DE102021105456A1 (de) Halbleitervorrichtung und verfahren
DE102021103461A1 (de) Gate-isolation für multigate-vorrichtung
DE102020114860A1 (de) Transistor-gates und verfahren zum bilden davon
DE102020114867A1 (de) Halbleitervorrichtung und verfahren
DE102021102416B4 (de) Verfahren zur herstellung einer halbleitervorrichtung
DE102022122344A1 (de) Transistorgatestrukturen und verfahren zum bilden derselben
DE102023105499A1 (de) Transistorkontakte und verfahren zum bilden derselben
DE102021120072A1 (de) Transistorisolationsgebiete und deren herstellungsverfahren

Legal Events

Date Code Title Description
R012 Request for examination validly filed