DE102020114961A1 - Silizidstrukturen in transistoren und herstellungsverfahren - Google Patents

Silizidstrukturen in transistoren und herstellungsverfahren Download PDF

Info

Publication number
DE102020114961A1
DE102020114961A1 DE102020114961.1A DE102020114961A DE102020114961A1 DE 102020114961 A1 DE102020114961 A1 DE 102020114961A1 DE 102020114961 A DE102020114961 A DE 102020114961A DE 102020114961 A1 DE102020114961 A1 DE 102020114961A1
Authority
DE
Germany
Prior art keywords
source
conformal
silicide
deposition process
gate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE102020114961.1A
Other languages
English (en)
Inventor
Kai-Di Tzeng
Chen-Ming Lee
Fu-Kai Yang
Mei-Yun Wang
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of DE102020114961A1 publication Critical patent/DE102020114961A1/de
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823871—Complementary field-effect transistors, e.g. CMOS interconnection or wiring or contact manufacturing related aspects
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28518—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table the conductive layers comprising silicides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28556—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28556—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
    • H01L21/28562—Selective deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76855—After-treatment introducing at least one additional element into the layer
    • H01L21/76856—After-treatment introducing at least one additional element into the layer by treatment in plasmas or gaseous environments, e.g. nitriding a refractory metal liner
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823814—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the source or drain structures, e.g. specific source or drain implants or silicided source or drain structures or raised source or drain structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823821—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
    • H01L27/0924—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors including transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41791—Source or drain electrodes for field effect devices for transistors with a horizontal current flow in a vertical sidewall, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66545—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using a dummy, i.e. replacement gate in a process wherein at least a part of the final gate is self aligned to the dummy gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823475—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type interconnection or wiring or contact manufacturing related aspects

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Thin Film Transistor (AREA)
  • Bipolar Transistors (AREA)
  • Semiconductor Memories (AREA)

Abstract

Eine Vorrichtung weist einen Gatestapel; ein Gateabstandselement an einer Seitenwand des Gatestapels; eine Source/Drain-Region neben dem Gatestapel; ein Silizid; und einen Source/Drain-Kontakt auf, der durch das Silizid elektrisch mit der Source/Drain-Region verbunden ist. Das Silizid weist einen konformen ersten Abschnitt in der Source/Drain-Region auf, wobei der konforme erste Abschnitt ein Metall und Silizium aufweist; und einen konformen zweiten Abschnitt über dem konformen ersten Abschnitt, wobei der konforme zweite Abschnitt ferner an einer Seitenwand des Gateabstandselements angeordnet ist und der konforme zweite Abschnitt das Metall, Silizium und Stickstoff aufweist.

Description

  • ALLGEMEINER STAND DER TECHNIK
  • Halbleitervorrichtungen werden in einer Vielzahl von Elektronikanwendungen wie z. B. Personal-Computern, Mobiltelefonen, Digitalkameras und anderen elektronischen Betriebsmitteln verwendet. Halbleitervorrichtungen werden üblicherweise hergestellt, indem sequenziell isolierende Schichten oder Dielektrikumschichten, leitende Schichten und Halbleitermaterialschichten über einem Halbleitersubstrat abgeschieden werden, und indem die verschiedenen Materialschichten unter Verwendung von Lithografie strukturiert werden, um darauf Schaltungskomponenten und -elemente zu bilden.
  • Die Halbleiterindustrie verbessert weiterhin die Integrationsdichte verschiedener elektronischer Komponenten (z. B. Transistoren, Dioden, Widerstände, Kondensatoren usw.) durch kontinuierliche Reduzierungen der minimalen Strukturgröße, was es ermöglicht, mehr Komponenten in einem gegebenen Bereich zu integrieren. Da jedoch die minimalen Merkmalsgrößen reduziert werden, ergeben sich zusätzliche Probleme, die adressiert werden sollten.
  • Figurenliste
  • Aspekte der vorliegenden Offenbarung lassen sich am besten anhand der folgenden detaillierten Beschreibung in Verbindung mit den beiliegenden Zeichnungen verstehen. Es ist zu beachten, dass gemäß der branchenüblichen Praxis verschiedene Merkmale nicht maßstabsgetreu dargestellt sind. Tatsächlich können die Abmessungen der verschiedenen Merkmale zugunsten einer klaren Erläuterung willkürlich vergrößert oder verkleinert sein.
    • 1 veranschaulicht ein Beispiel eines FinFETs in einer dreidimensionalen Ansicht gemäß einigen Ausführungsformen.
    • Die 2, 3, 4, 5, 6, 7, 8A, 8B, 9A, 9B, 10A, 10B, 10C, 10D, 11A, 11B, 12A, 12B, 13A, 13B, 14A, 14B, 14C, 15A, 15B, 16A, 16B, 17A, 17B, 18A, 18B, 19A, 19B, 20A, 20B, 21A, 21B, 22A, 22B und 22C sind Schnittansichten von Zwischenstufen bei der Herstellung von FinFETs gemäß einigen Ausführungsformen.
    • Die 17C und 18C sind Schemazeichnungen eines Abscheidungsprozesses gemäß einigen Ausführungsformen.
    • 23 veranschaulicht eine Abscheidungskammer gemäß einigen Ausführungsformen.
    • 24 veranschaulicht Dicken einer Schicht, die gemäß einigen Ausführungsformen abgeschieden ist.
    • Die 25A, 25B, 26A und 26B sind Schnittansichten von Zwischenstufen bei der Herstellung von FinFETs gemäß einigen Ausführungsformen.
  • AUSFÜHRLICHE BESCHREIBUNG
  • Die folgende Offenbarung stellt viele unterschiedliche Ausführungsformen oder Beispiele zum Implementieren unterschiedlicher Merkmale der Erfindung bereit. Es werden nachfolgend spezielle Beispiele von Komponenten und Anordnungen beschrieben, um die vorliegende Offenbarung zu vereinfachen. Diese sind natürlich lediglich Beispiele und sollen nicht beschränken. Das Bilden eines ersten Merkmals über oder auf einem zweiten Merkmal in der folgenden Beschreibung kann beispielsweise Ausführungsformen umfassen, bei denen die ersten und die zweiten Merkmale in direktem Kontakt gebildet sind, und auch Ausführungsformen, bei denen zusätzliche Funktionen zwischen den ersten und den zweiten Merkmalen gebildet sein können, sodass die ersten und die zweiten Merkmale nicht in direktem Kontakt sein können. Außerdem kann die vorliegende Offenbarung Bezugsnummern und/oder - zeichen in den verschiedenen Beispielen wiederholen. Diese Wiederholung dient zum Zweck der Einfachheit und Klarheit und diktiert nicht an sich eine Beziehung zwischen den verschiedenen beschriebenen Ausführungsformen und/oder Konfigurationen.
  • Ferner können räumlich relative Begriffe, wie „darunter“, „unter“, „untere“, „über“, „obere“ und dergleichen zur Erleichterung der Erörterung hierin verwendet sein, um die Beziehung eines Elements oder Merkmals zu einem bzw. zu anderen Elementen oder Merkmalen wie veranschaulicht in den Figuren zu beschreiben. Die räumlich relativen Begriffe sollen zusätzlich zu der Ausrichtung, die in den Figuren gezeigt ist, verschiedene Ausrichtungen der Vorrichtung bei der Verwendung oder beim Betrieb der Vorrichtung umfassen. Die Vorrichtung kann anderweitig ausgerichtet sein (um 90 Grad gedreht oder in anderen Ausrichtungen) und die hierin verwendeten räumlichen relativen Beschreiber können desgleichen dementsprechend interpretiert werden.
  • Verschiedene Ausführungsformen weisen ein konformes Silizid in einer Source/Drain-Region auf. Verglichen mit nicht-konformen Siliziden (die z. B. unter Verwendung eines physikalischen Gasphasenabscheidungsprozesses (PVD-Prozesses) gebildet sind) kann das konforme Silizid einen reduzierten Source/Drain-Kontaktwiderstand (Rcsd) ermöglichen. Es wurden beispielsweise Rcsd-Reduzierungen von ungefähr 0,2 kΩ auf ungefähr 0,4 kΩ pro Finne eines FinFET-Transistors beobachtet, indem konforme Silizide sowohl in NMOS- als auch in PMOS-FinFET-Transistoren aufgenommen wurden. Das konforme Silizid kann durch Abscheiden eines Metalls (z. B. Titan oder dergleichen) mittels eines konformen Abscheidungsprozesses, wie beispielsweise plasmaunterstützte chemische Gasphasenabscheidung (PECVD) oder dergleichen, gebildet werden. Aufgrund des konformen Abscheideprozesses kann der überschüssige Metallmaterialüberhang an den Seitenwänden der Source/Drain-Kontaktöffnungen gesteuert werden, was einen separaten Seitenwandreinigungsschritt zum Entfernen unerwünschter Metallüberhänge eliminiert. Das Metall kann auch bei einer ausreichenden Temperatur abgeschieden werden, sodass es sich mit einem kristallinen Material der Source/Drain-Region vermischt, was einen separaten Temperschritt nach der Abscheidung eliminiert. Auf diese Weise können Ausführungsformen die Herstellungsschritte verringern, was die Herstellungseffizienz vorteilhaft erhöht und die Kosten senkt.
  • 1 veranschaulicht ein Beispiel eines FinFETs in einer dreidimensionalen Ansicht gemäß einigen Ausführungsformen. Der FinFET weist eine Finne 52 auf einem Substrat 50 (z. B. einem Halbleitersubstrat) auf. Die Isolierungsregionen 56 sind in dem Substrat 50 abgeschieden und die Finne 52 steht oberhalb und von zwischen benachbarten Isolierungsregionen 56 vor. Obwohl die Isolierungsregionen 56 als von dem Substrat 50 getrennt beschrieben/veranschaulicht sind, kann der Begriff „Substrat“, wie er hierin verwendet wird, verwendet werden, um nur das Halbleitersubstrat oder ein Halbleitersubstrat einschließlich Isolierungsregionen zu bezeichnen. Obwohl die Rippe 52 als ein einzelnes kontinuierliches Material wie das Substrat 50 veranschaulicht ist, kann die Rippe 52 und/oder das Substrat 50 ein einzelnes Material oder mehrere Materialien aufweisen. In diesem Zusammenhang bezieht sich die Rippe 52 auf den Abschnitt, der sich zwischen den benachbarten Isolierungsregionen 56 erstreckt.
  • Es befindet sich eine Gatedielektrikumschicht 92 entlang Seitenwänden und über einer oberen Fläche der Finne 52 und eine Gateelektrode 94 über der Gatedielektrikumschicht 92. Die Source/Drain-Regionen 82 sind an gegenüberliegenden Seiten der Finne 52 in Bezug auf die Gatedielektrikumschicht 92 und der Gateelektrode 94 angeordnet. 1 veranschaulicht ferner Bezugsschnitte, die in späteren Figuren verwendet werden. Der Schnitt A-A verläuft entlang einer Längsachse der Gateelektrode 94 und beispielsweise in einer Richtung senkrecht zu der Stromflussrichtung zwischen den Source/Drain-Regionen 82 des FinFET. Der Schnitt B-B verläuft senkrecht zu Schnitt A-A und entlang einer Längsachse der Finne 52 und in einer Richtung von beispielsweise einem Stromfluss zwischen den Source/Drain-Regionen 82 des FinFET. Der Schnitt C-C verläuft parallel zu Schnitt A-A und erstreckt sich durch eine Source/Drain-Region des FinFET. Die anschließenden Figuren verweisen zur Übersichtlichkeit auf diese Bezugsquerschnitte.
  • Einige hierin beschriebene Ausführungsformen werden im Kontext von FinFETs beschrieben, die unter Verwendung eines Gate-Last-Prozesses gebildet werden. Bei anderen Ausführungsformen kann ein Gate-First-Prozess verwendet werden. Einige Ausführungsformen ziehen Aspekte in Betracht, die in planaren Vorrichtungen, wie planaren FETs verwendet werden.
  • Die 2 bis 16B sind Schnittdarstellungen von Zwischenstadien bei der Herstellung von FinFETs gemäß einigen Ausführungsformen. Die 2 bis 7 veranschaulichen den Bezugsschnitt A-A, der in 1 veranschaulicht ist, abgesehen von mehreren Finnen/FinFETs. Die 8A, 9A, 10A, 11A, 12A, 13A und 14A sind entlang des in 1 veranschaulichten Bezugsschnitts A-A veranschaulicht und die 8B, 9B, 10B, 11B, 12B, 13B, 14B, 14C, 15A, 16A, 17A, 18A, 19A, 20A, 21A und 22A sind entlang eines ähnlichen in 1 veranschaulichten Schnitts B-B veranschaulicht, mit Ausnahme von mehreren Finnen/FinFETs. Die 10C, 10D, 15B, 16B, 17B, 18B, 19B, 20B, 21B und 22B sind entlang des in 1 veranschaulichten Bezugsschnitts C-C veranschaulicht, mit Ausnahme von mehreren Finnen/FinFETs.
  • In 2 wird ein Substrat 50 vorgesehen. Das Substrat 50 kann ein Halbleitersubstrat wie ein Volumenhalbleiter, ein Halbleiter-auf-Isolator-Substrat (SOI-Substrat) oder dergleichen sein, das (z. B. mit einem p- oder einem n-Dotierstoff) dotiert oder undotiert sein kann. Im Allgemeinen ist ein SOI-Substrat eine Schicht aus einem Halbleitermaterial, die auf einer Isolatorschicht gebildet wird. Die Isolatorschicht kann beispielsweise eine vergrabene Oxid-Schicht (BOX-Schicht), eine Siliziumoxidschicht oder dergleichen sein. Die Isolatorschicht ist auf einem Substrat und typischerweise auf einem Silizium- oder Glassubstrat vorgesehen. Andere Substrate wie ein Mehrschicht- oder Gradientensubstrat können auch verwendet werden. Bei einigen Ausführungsformen kann das Halbleitermaterial des Substrats 50 Silizium; Germanium; einen Verbindungshalbleiter einschließlich Siliziumkarbid, Galliumarsenid, Galliumphosphid, Indiumphosphid, Indiumarsenid und/oder Indiumantimonid; einen Legierungshalbleiter einschließlich Siliziumgermanium, Galliumarsenidphosphid, Aluminiumindiumarsenid, Aluminiumgalliumarsenid, Galliumindiumarsenid, Galliumindiumphosphid und/oder Galliumindiumarsenidphosphid; oder Kombinationen davon aufweisen.
  • Das Substrat 50 kann Teil eines Wafers 10, wie beispielsweise eines Siliziumwafers, sein. Auf dem Wafer 10 können beispielsweise verschiedene Strukturen für mehrere Chips zusammen gebildet werden. Anschließend kann ein Vereinzelungsprozess auf den Wafer 10 angewandt werden, um jeden Die von anderen Dies auf dem Wafer 10 zu trennen.
  • Das Substrat 50 weist eine Region 50N und eine Region 50P auf. Die Region 50N kann zum Bilden von n-Vorrichtungen, wie beispielsweise NMOS-Transistoren, wie z. B. n-FinFETs, dienen. Die Region 50P kann zum Bilden von p-Vorrichtungen, wie beispielsweise PMOS-Transistoren, wie z. B. p-FinFETs, dienen. Die Region 50N kann physisch von der Region 50P getrennt sein (wie veranschaulicht durch den Teiler 51) und irgendeine Anzahl an Vorrichtungsmerkmalen (z. B. andere aktive Vorrichtungen, dotierte Regionen, Isolierungsstrukturen usw.) kann zwischen der Region 50N und der Region 50P angeordnet sein.
  • In 3 werden die Finnen 52 im Substrat 50 gebildet. Die Finnen 52 sind Halbleiterstreifen. Bei einigen Ausführungsformen können die Finnen 52 im Substrat 50 durch Ätzen von Gräben im Substrat 50 gebildet werden. Das Ätzen kann jeder akzeptable Ätzprozess sein wie ein reaktives Ionenätzen (RIE), Neutralstrahlätzen (NBE), dergleichen oder eine Kombination davon. Das Ätzen kann anisotrop sein.
  • Die Finnen können durch jedes geeignete Verfahren strukturiert werden. Beispielsweise können die Finnen unter Verwendung eines oder mehrerer Fotolithographieprozesse einschließlich Doppelstrukturierungs- oder Mehrstrukturierungsprozessen strukturiert werden. Generell kombinieren Doppelstrukturierungs- oder Mehrstrukturierungsprozesse Fotolithografie- und Selbstausrichtungsprozesse, was ermöglicht, Strukturen herzustellen, die beispielsweise Abstände aufweisen, die kleiner sind als das, was anderweitig unter Verwendung eines einzelnen direkten Fotolithographieprozesses erreichbar ist. Bei einer Ausführungsform wird beispielsweise eine Opferschicht über einem Substrat gebildet und unter Verwendung eines Fotolithographieprozesses strukturiert. Es werden Abstandselemente entlang der strukturierten Opferschicht unter Verwendung eines Selbstausrichtungsprozesses gebildet. Die Opferschicht wird dann entfernt und die verbleibenden Abstandselemente können dann verwendet werden, um die Finnen zu strukturieren. Bei einigen Ausführungsformen kann die Maske (oder eine andere Schicht) auf den Finnen 52 verbleiben.
  • In 4 wird ein Isoliermaterial 54 über dem Substrat 50 und zwischen benachbarten Finnen 52 gebildet. Das Isoliermaterial 54 kann ein Oxid wie Siliziumoxid, ein Nitrid, dergleichen oder eine Kombination davon sein und kann durch eine hochdichte chemische Plasma-Gasphasenabscheidung (HDP-CVD), eine fließfähige CVD (FCVD) (z. B. eine CVD-basierte Materialabscheidung in einem Remote-Plasmasystem und nachträgliches Aushärten, um es in ein anderes Material wie ein Oxid umzuwandeln), dergleichen oder eine Kombination davon gebildet werden. Andere mittels jedem akzeptablen Prozess gebildete Isoliermaterialien können verwendet werden. Bei der veranschaulichten Ausführungsform ist das Isoliermaterial 54 durch einen FCVD-Prozess gebildetes Siliziumoxid. Ein Ausheilprozess kann ausgeführt werden, sobald das Isoliermaterial gebildet ist. Bei einer Ausführungsform wird das Isoliermaterial 54 derart gebildet, dass überschüssiges Isoliermaterial 54 die Finnen 52 abdeckt. Obwohl das Isoliermaterial 54 als eine einzelne Schicht veranschaulicht ist, können bei einigen Ausführungsformen mehrere Schichten verwendet werden. Bei einigen Ausführungsformen kann beispielsweise zuerst eine Auskleidung (nicht gezeigt) entlang einer Fläche des Substrats 50 und der Finnen 52 gebildet werden. Danach kann ein Füllmaterial wie das vorstehend beschriebene über der Auskleidung gebildet werden.
  • In 5 wird ein Entfernungsprozess auf das Isoliermaterial 54 angewandt, um überschüssiges Isoliermaterial 54 über den Finnen 52 zu entfernen. Bei einigen Ausführungsformen kann ein Planarisierungsprozess, wie beispielsweise ein chemisch-mechanisches Polieren (CMP), ein Rückätzprozess, Kombinationen davon oder dergleichen verwendet werden. Der Planarisierungsprozess legt die Finnen 52 frei, sodass obere Flächen der Finnen 52 und des Isoliermaterials 54 nach Abschluss des Planarisierungsprozesses auf gleichem Niveau sind. Bei Ausführungsformen, bei denen eine Maske auf den Finnen 52 verbleibt, kann der Planarisierungsprozess die Maske freilegen oder die Maske entfernen, sodass entsprechend obere Flächen der Maske oder der Finnen 52 und das Isoliermaterial 54 nach Abschluss des Planarisierungsprozesses auf gleichem Niveau sind.
  • In 6 wird das Isoliermaterial 54 ausgespart, um flache Grabenisolationsregionen (STI-Regionen) 56 zu bilden. Das Isoliermaterial 54 wird derart ausgespart, dass obere Abschnitte der Finnen 52 in der Region 50N und in der Region 50P zwischen benachbarten STI-Regionen 56 vorstehen. Ferner können die oberen Flächen der STI-Regionen 56 wie veranschaulicht eine flache Oberfläche, eine konvexe Oberfläche, eine konkave Oberfläche (wie z. B. Hohlschliff) oder eine Kombination davon aufweisen. Die oberen Flächen der STI-Regionen 56 können durch ein geeignetes Ätzen flach, konvex und/oder konkav gebildet werden. Die STI-Regionen 56 können unter Verwendung eines akzeptablen Ätzprozesses, wie einem, der zu dem Material des Isoliermaterials 54 selektiv ist (z. B. das Material des Isoliermaterials 54 mit einer schnelleren Geschwindigkeit ätzt als das Material der Finnen 52), ausgespart werden. Es kann beispielsweise eine Oxidentfernung unter Verwendung von beispielsweise verdünnter Flusssäure (dHF-Säure) verwendet werden.
  • Der unter Bezugnahme auf die 2 bis 6 beschriebene Prozess ist beispielsweise nur ein Beispiel dafür, wie die Finnen 52 gebildet werden können. Bei einigen Ausführungsformen können die Finnen durch einen Epitaxiewachstumsprozess gebildet werden. Es kann beispielsweise eine Dielektrikumschicht über einer oberen Fläche des Substrats 50 gebildet werden und es können Gräben durch die Dielektrikumschicht geätzt werden, um das darunterliegende Substrat 50 freizulegen. Homoepitaktische Strukturen können in den Gräben epitaktisch gewachsen werden und die Dielektrikumschicht kann derart ausgespart werden, dass die homoepitaktischen Strukturen von der Dielektrikumschicht vorstehen, um Finnen zu bilden. Zusätzlich können bei einigen Ausführungsformen heteroepitaxiale Strukturen für die Finnen 52 verwendet werden. Die Finnen 52 in 5 können beispielsweise ausgespart werden und ein anderes Material als die Finnen 52 kann epitaktisch über den ausgesparten Finnen 52 gewachsen werden. Bei solchen Ausführungsformen weisen die Finnen 52 sowohl das ausgesparte Material als auch das epitaktisch gewachsene Material auf, das über dem ausgesparten Material angeordnet ist. Bei einer noch weiteren Ausführungsform kann eine Dielektrikumschicht über einer oberen Fläche des Substrats 50 gebildet werden und es können Gräben durch die Dielektrikumschicht geätzt werden. Es können dann heteroepitaktische Strukturen in den Gräben epitaktisch gewachsen werden, wobei ein anderes Material als das Substrat 50 verwendet wird, und die Dielektrikumschicht kann derart ausgespart werden, dass die heteroepitaktischen Strukturen von der Dielektrikumschicht vorstehen, um die Finnen 52 zu bilden. Bei einigen Ausführungsformen, bei denen Homoepitaxial- oder Heteroepitaxialstrukturen epitaktisch gewachsen werden, können die epitaktisch gewachsenen Materialien während des Wachstums in situ dotiert werden, was eine vorausgehende und anschließende Implantierung unnötig machen kann, obwohl In-situ- und Implantierungsdotierung zusammen verwendet werden können.
  • Ferner kann es vorteilhaft sein, ein Material in der Region 50N (z. B. eine NMOS-Region) epitaktisch zu wachsen, das sich von dem Material in Region 50P (z. B. eine PMOS-Region) unterscheidet. Bei verschiedenen Ausführungsformen können obere Abschnitte der Finnen 52 aus Siliziumgermanium (SixGei-x, wobei x im Bereich von 0 bis 1 sein kann), Siliziumkarbid, reinem oder im Wesentlichen reinem Germanium, einem III-V-Verbindungshalbleiter, einem II-VI Verbindungshalbleiter oder dergleichen gebildet werden. Die verfügbaren Materialien zum Bilden von III-V-Verbindungshalbleitern weisen beispielsweise, aber nicht ausschließlich, Indiumarsenid, Aluminiumarsenid, Galliumarsenid, Indiumphosphid, Galliumnitrid, Indiumgalliumarsenid, Indiumaluminiumarsenid, Galliumantimonid, Aluminiumantimonid, Aluminiumphosphid, Galliumphosphid und dergleichen auf.
  • Ferner können in 6 geeignete Wannen (nicht gezeigt) in den Finnen 52 und/oder dem Substrat 50 gebildet werden. Bei einigen Ausführungsformen kann eine P-Wanne in der Region 50N gebildet werden und eine N-Wanne in der Region 50P gebildet werden. Bei einigen Ausführungsformen wird eine P-Wanne oder eine N-Wanne sowohl in der Region 50N als auch in der Region 50P gebildet.
  • Bei den Ausführungsformen mit unterschiedlichen Wannentypen können die unterschiedlichen Implantierungsschritte für die Region 50N und die Region 50P unter Verwendung eines Fotolacks oder anderer Masken (nicht gezeigt) erreicht werden. Es kann beispielsweise ein Fotolack über den Finnen 52 und den STI-Regionen 56 in der Region 50N gebildet werden. Der Fotolack wird strukturiert, um die Region 50P des Substrats 50, wie beispielsweise eine PMOS-Region, freizulegen. Der Fotolack kann unter Verwendung einer Aufschleudertechnik gebildet werden und kann unter Verwendung von akzeptablen Fotolithografietechniken strukturiert werden. Sobald der Fotolack strukturiert ist, wird eine n-Dotierstoff-Implantierung in der Region 50P ausgeführt und der Fotolack kann als eine Maske agieren, um im Wesentlichen zu verhindern, dass n-Dotierstoffe in die Region 50N, wie beispielsweise eine NMOS-Region, implantiert werden. Die n-Dotierstoffe können Phosphor, Arsen, Antimon oder dergleichen sein, die in der Region mit einer Konzentration von gleich oder kleiner als 1018 cm-3, wie beispielsweise zwischen ungefähr 1016 cm-3 und ungefähr 1018 cm-3, implantiert werden. Nach der Implantierung wird der Fotolack beispielsweise durch einen akzeptablen Veraschungsprozess entfernt.
  • Im Anschluss an das Implantieren der Region 50P wird ein Fotolack über den Finnen 52 und den STI-Regionen 56 in der Region 50P gebildet. Der Fotolack wird strukturiert, um die Region 50N des Substrats 50, wie beispielsweise eine NMOS-Region, freizulegen. Der Fotolack kann unter Verwendung einer Aufschleudertechnik gebildet werden und kann unter Verwendung von akzeptablen Fotolithografietechniken strukturiert werden. Sobald der Fotolack strukturiert ist, kann eine p-Dotierstoffimplantierung in der Region 50N ausgeführt werden und der Fotolack kann als eine Maske agieren, um im Wesentlichen zu verhindern, dass p-Dotierstoffe in die Region 50P wie die PMOS-Region implantiert werden. Die p-Dotierstoffe können Bor, Borfluorid, Indium oder dergleichen sein, die in der zweiten Region mit einer Konzentration von gleich oder kleiner als 1018 cm-3, wie zwischen ungefähr 1016 cm-3 und ungefähr 1018 cm-3 implantiert werden. Nach der Implantierung kann der Fotolack beispielsweise durch einen akzeptablen Veraschungsprozess entfernt werden.
  • Nach den Implantierungen der Region 50N und der Region 50P kann ein Tempern erfolgen, um Implantierungsschäden zu reparieren und die n- und/oder p-Dotierstoffe, die implantiert wurden, zu aktivieren. Bei einigen Ausführungsformen können die gewachsenen Materialien von epitaktischen Finnen während des Wachsens in situ dotiert werden, was die Implantierungen unnötig machen kann, obwohl In-situ- und Implantierungsdotierung zusammen verwendet werden können.
  • In 7 wird eine Dummydielektrikumschicht 60 auf den Finnen 52 gebildet. Die Dummydielektrikumschicht 60 kann beispielsweise Siliziumoxid, Siliziumnitrid, eine Kombination davon oder dergleichen sein und kann gemäß akzeptablen Techniken abgeschieden oder thermisch gewachsen werden. Eine Dummygateschicht 62 wird über der Dummydielektrikumschicht 60 gebildet und eine Maskenschicht 64 wird über der Dummygateschicht 62 gebildet. Die Dummygateschicht 62 kann über der Dummydielektrikumschicht 60 abgeschieden und dann beispielsweise durch einen CMP planarisiert werden. Die Maskenschicht 64 kann über der Dummygateschicht 62 abgeschieden werden. Die Dummygateschicht 62 kann ein leitendes oder nicht leitendes Material sein und kann aus einer Gruppe ausgewählt werden, die amorphes Silizium, polykristallines Silizium (Polysilizium), polykristallines Siliziumgermanium (Poly-SiGe), Metallnitride, Metallsilizide, Metalloxide und Metalle aufweist. Die Dummygateschicht 62 kann durch physikalische Gasphasenabscheidung (PVD), CVD, Sputterabscheidung oder andere Techniken, die auf dem Fachgebiet bekannt sind und für das Abscheiden des ausgewählten Materials verwendet werden, abgeschieden werden. Die Dummygateschicht 62 kann aus anderen Materialien hergestellt werden, die eine hohe Ätzselektivität vom Ätzen von Isolierungsregionen aufweisen. Die Maskenschicht 64 kann beispielsweise Siliziumnitrid, Siliziumoxynitrid oder dergleichen aufweisen. Bei diesem Beispiel werden eine einzelne Dummygateschicht 62 und eine einzelne Maskenschicht 64 über die Region 50N und die Region 50P hinweg gebildet. Es ist zu beachten, dass die Dummydielektrikumschicht 60 nur zur Veranschaulichung als nur die Finnen 52 abdeckend gezeigt ist. Bei einigen Ausführungsformen kann die Dummydielektrikumschicht 60 derart abgeschieden werden, dass die Dummydielektrikumschicht 60 die STI-Regionen 56 abdeckt und sich zwischen der Dummygateschicht 62 und den STI-Regionen 56 erstreckt.
  • Die 8A bis 22B veranschaulichen verschiedene zusätzliche Schritte bei der Herstellung von Ausführungsformvorrichtungen. Die 8A bis 22B veranschaulichen Merkmale in jeder der Region 50N und der Region 50P. Die Strukturen, die in den 8A bis 16B veranschaulicht sind, können beispielsweise sowohl auf die Region 50N als auch die Region 50P anwendbar sein. Differenzen (falls vorhanden) in den Strukturen der Region 50N und der Region 50P sind im Text beschrieben, der jede Figur begleitet.
  • In den 8A und 8B kann die Maskenschicht 64 (siehe 7) mit akzeptablen Fotolithografie- und Ätztechniken strukturiert werden, um die Masken 74 zu bilden. Die Struktur der Masken 74 kann dann auf die Dummygateschicht 62 übertragen werden. Bei einigen Ausführungsformen (nicht veranschaulicht) kann die Struktur der Masken 74 auch durch eine akzeptable Ätztechnik auf die Dummygateschicht 60 übertragen werden, um Dummygates 72 zu bilden. Die Dummygates 72 decken entsprechende Kanalregionen 58 der Finnen 52 ab. Die Struktur der Masken 74 kann verwendet werden, um jedes von den Dummygates 72 von benachbarten Dummygates physisch zu trennen. Die Dummygates 72 können auch eine Längsrichtung aufweisen, die im Wesentlichen senkrecht zur Längsrichtung der entsprechenden epitaktischen Finnen 52 ist.
  • Ferner können in den 8A und 8B Gateversiegelungsabstandselemente 80 auf freiliegenden Flächen der Dummygates 72, den Masken 74 und/oder den Finnen 52 gebildet werden. Eine Thermooxidation oder eine Abscheidung gefolgt von einem anisotropen Ätzen kann die Gateversiegelungsabstandselemente 80 bilden. Die Gateversiegelungsabstandselemente 80 können aus Siliziumoxid, Siliziumnitrid, Siliziumoxinitrid oder dergleichen gebildet werden.
  • Nach der Bildung der Gateversiegelungsabstandselemente 80 können Implantierungen für schwach dotierte Source/Drain-Regionen (LDD-Regionen) (nicht explizit veranschaulicht) ausgeführt werden. Bei den Ausführungsformen mit unterschiedlichen Vorrichtungstypen, die den in 6 vorstehend beschriebenen Implantierungen ähnlich sind, kann eine Maske wie ein Fotolack über der Region 50N gebildet werden, während die Region 50P freigelegt wird, und Dotierstoffe des geeigneten Typs (z. B.Typ p) können in die freigelegten Finnen 52 in der Region 50P implantiert werden. Die Maske kann dann entfernt werden. Anschließend kann eine Maske, wie ein Fotolack über der Region 50P gebildet werden, während die Region 50N freigelegt wird, und Dotierstoffe des geeigneten Typs (z. B. Typ n) können in die freigelegten Finnen 52 in der Region 50B implantiert werden. Die Maske kann dann entfernt werden. Die n-Dotierstoffe können irgendwelche der zuvor beschriebenen n-Dotierstoffe sein und die p-Dotierstoffe können irgendwelche der zuvor beschriebenen p-Dotierstoffe sein. Die schwach dotierten Source/Drain-Regionen können eine Störstellenkonzentration von ungefähr 1015 cm-3 bis ungefähr 1019 cm-3 aufweisen. Ein Tempern kann zur Reparatur von Implantierungsschäden und zur Aktivierung der implantierten Dotierstoffe verwendet werden.
  • In den 9A und 9B werden Gateabstandselemente 86 auf den Gateversiegelungsabstandselementen 80 entlang von Seitenwänden der Dummygates 72 und der Masken 74 gebildet. Die Gateabstandselemente 86 können durch konformes Abscheiden eines Isoliermaterials und anschließendes anisotropes Ätzen des Isoliermaterials gebildet werden. Das Isoliermaterial der Gateabstandselemente 86 kann Siliziumoxid, Siliziumnitrid, Siliziumoxynitrid, Siliziumcarbonitrid, eine Kombination davon oder dergleichen sein.
  • Es ist zu beachten, dass die vorstehende Offenbarung im Allgemeinen einen Prozess des Bildens von Abstandselementen und LDD-Regionen beschreibt. Andere Verfahren und Sequenzen können verwendet werden. Es können beispielsweise weniger oder zusätzliche Abstandselemente verwendet werden, es kann eine andere Abfolge von Schritten verwendet werden (z. B. können die Gateversiegelungsabstandselemente 80 nicht geätzt werden, bevor die Gateabstandselemente 86 gebildet werden, wodurch „Lförmige“ Gateversiegelungsabstandselemente hervorgebracht, Abstandselemente gebildet und entfernt werden können und/oder dergleichen. Des Weiteren können die n- und p-Vorrichtungen unter Verwendung unterschiedlicher Strukturen und Schritte gebildet werden. Die LDD-Regionen für n-Vorrichtungen können beispielsweise vor dem Bilden der Gateversiegelungsabstandselemente 80 gebildet werden, während die LDD-Regionen für p-Vorrichtungen nach dem Bilden der Gateversiegelungsabstandselemente 80 gebildet werden können.
  • In den 10A und 10B werden epitaktische Source/Drain-Regionen 82 in den Finnen 52 gebildet, um in den entsprechenden Kanalregionen 58 eine mechanische Spannung auszuüben und dadurch die Leistung zu verbessern. Die epitaktischen Source/Drain-Regionen 82 werden in den Finnen 52 derart gebildet, dass jedes Dummygate 72 zwischen entsprechenden benachbarten Paaren der epitaktischen Source/Drain-Regionen 82 angeordnet wird. Bei einigen Ausführungsformen können sich die epitaktischen Source/Drain-Regionen 82 in die Finnen 52 erstrecken und auch durch sie hindurchdringen. Bei einigen Ausführungsformen werden die Gateabstandselemente 86 verwendet, um die epitaktischen Source/Drain-Regionen 82 von den Dummygates 72 durch einen geeigneten Seitenabstand zu trennen, sodass die epitaktischen Source/Drain-Regionen 82 anschließend gebildete Gates der resultierenden FinFETs nicht kurzschließen.
  • Die epitaktischen Source/Drain-Regionen 82 in der Region 50N, wie z. B., die NMOS-Region, können durch Maskieren der Region 50P,z. B. die PMOS-Region, und Ätzen von Source/Drain-Regionen der Finnen 52 in der Region 50N gebildet werden, um Aussparungen in den Finnen 52 zu bilden. Dann werden die epitaktischen Source/Drain-Regionen 82 in der Region 50N in den Aussparungen epitaktisch gewachsen. Die epitaktischen Source/Drain-Regionen 82 können jedes akzeptable Material aufweisen, das für n-FinFETs geeignet ist. Wenn die Finne 52 beispielsweise aus Silizium besteht, können die epitaktischen Source/Drain-Regionen 82 in der Region 50N Materialien aufweisen, die eine Zugbeanspruchung in der Kanalregion 58 ausüben, wie beispielsweise Silizium, Siliziumkarbid, phosphordotiertes Siliziumkarbid, Siliziumphosphid oder dergleichen. Die epitaktischen Source/Drain-Regionen 82 in der Region 50N können Flächen aufweisen, die gegenüber entsprechenden Flächen der Finnen 52 erhöht sind, und sie können Abschrägungen aufweisen.
  • Die epitaktischen Source/Drain-Regionen 82 in der Region 50P, wie z. B. die PMOS-Region, können durch Maskieren der Region 50N, wie z. B. die NMOS-Region, gebildet werden und das Ätzen von Source/Drain-Regionen der Finnen 52 in der Region 50P erfolgt, um Aussparungen in den Finnen 52 zu bilden. Dann werden die epitaktischen Source/Drain-Regionen 82 in der Region 50P in den Aussparungen epitaktisch gewachsen. Die epitaktischen Source/Drain-Regionen 82 können jedes akzeptable Material aufweisen, das für p-FinFETs geeignet ist. Wenn die Finne 52 beispielsweise aus Silizium besteht, können die epitaktischen Source/Drain-Regionen 82 in der Region 50P Materialien aufweisen, die eine Druckbeanspruchung in der Kanalregion 58 ausüben, wie beispielsweise Siliziumgermanium, bordotiertes Siliziumgermanium, Germanium, Germaniumzinn oder dergleichen. Die epitaktischen Source/Drain-Regionen 82 in der Region 50P können auch Flächen aufweisen, die gegenüber entsprechenden Flächen der Finnen 52 erhöht sind, und sie können Abschrägungen aufweisen.
  • Die epitaktischen Source/Drain-Regionen 82 und/oder die Finnen 52 können mit Dotierstoffen implantiert werden, um Source/Drain-Regionen zu bilden, ähnlich dem Prozess, der zuvor beschrieben wurde, um schwach dotierte Source/Drain-Regionen zu bilden, gefolgt von einem Tempern. Die Source/Drain-Regionen können eine Störstellenkonzentration zwischen ungefähr 1019 cm-3 und ungefähr 1021 cm-3 aufweisen. Die n- und/oder p-Dotierstoffe für Source/Drain-Regionen können irgendwelche der zuvor beschriebenen Dotierstoffe sein. Bei einigen Ausführungsformen können die epitaktischen Source/Drain-Regionen 82 während des Wachstums in situ dotiert werden.
  • Infolge der Epitaxieprozesse, die verwendet werden, um die epitaktischen Source/Drain-Regionen 82 in der Region 50N und der Region 50P zu bilden, weisen obere Flächen der epitaktischen Source/Drain-Regionen Abschrägungen auf, die sich seitlich nach außen über Seitenwände der Finnen 52 hinaus erstrecken. Bei einigen Ausführungsformen bewirken diese Abschrägungen, dass benachbarte Source/Drain-Regionen 82 eines gleichen FinFET wie veranschaulicht durch 10C verschmelzen. Bei anderen Ausführungsformen verbleiben benachbarte Source/Drain-Regionen 82 getrennt, nachdem der Epitaxieprozess abgeschlossen ist, wie es durch 10D veranschaulicht ist. Bei den Ausführungsformen, die in den 10C und 10D veranschaulicht sind, werden die Gateabstandselemente 86 gebildet, die einen Abschnitt der Seitenwände der Finnen 52 abdecken, die sich über die STI-Regionen 56 hinaus erstrecken und dadurch das epitaxiale Aufwachsen blockieren. Bei einigen anderen Ausführungsformen kann die für das Bilden der Gateabstandselemente 86 verwendete Abstandselementeätzen derart angepasst werden, dass das Abstandselementmaterial entfernt wird, um zu ermöglichen, dass sich die epitaktisch gewachsene Region zu der Fläche der STI-Region 56 erstreckt.
  • In den 11A und 11B wird ein erstes Zwischenschichtdielektrikum (ILD) 88 über der in den 10A und 10B veranschaulichten Struktur abgeschieden. Das erste ILD 88 kann aus einem Dielektrikum bestehen und durch jedes geeignete Verfahren, wie CVD, plasmagestützte CVD (PECVD) oder FCVD, abgeschieden werden. Dielektrika können Phosphorsilikatglas (PSG), Borosilikatglas (BSG), bordotiertes Phosphorsilikatglas (BPSG), undotiertes Silikatglas (USG) oder dergleichen aufweisen. Andere mittels jedem akzeptablen Prozess gebildete Isoliermaterialien können verwendet werden. Bei einigen Ausführungsformen ist eine Kontaktätzstoppschicht (CESL) 87 zwischen dem ersten ILD 88 und den epitaktischen Source/Drain-Regionen 82, den Masken 74 und den Gateabstandselementen 86 angeordnet. Die CESL 87 kann ein Dielektrikum, wie beispielsweise Siliziumnitrid, Siliziumoxid, Siliziumoxynitrid oder dergleichen, aufweisen, das eine andere Ätzrate aufweist als das Material des darüberliegenden ersten ILD 88.
  • In den 12A und 12B kann ein Planarisierungsprozess wie ein CMP ausgeführt werden, um die obere Fläche des ersten ILD 88 an die oberen Flächen der Dummygates 72 oder der Masken 74 anzugleichen. Der Planarisierungsprozess kann auch die Masken 74 auf den Dummygates 72 und Abschnitte der Gateversiegelungsabstandselemente 80 und die Gateabstandselemente 86 entlang Seitenwänden der Masken 74 entfernen. Nach dem Planarisierungsprozess sind obere Flächen der Dummygates 72, die Gateversiegelungsabstandselemente 80, die Gateabstandselemente 86 und das erste ILD 88 auf gleichem Niveau. Dementsprechend werden die oberen Flächen der Dummygates 72 durch das erste ILD 88 hindurch freigelegt. Bei einigen Ausführungsformen können die Masken 74 verbleiben, wobei in diesem Fall der Planarisierungsprozess die obere Fläche des ersten ILD 88 an die oberen Flächen der oberen Fläche der Masken 74 angleicht.
  • In den 13A und 13B werden die Dummygates 72 und die Masken 74, falls vorhanden, in einem bzw. mehreren Ätzschritten entfernt, sodass die Aussparungen 90 gebildet werden. Abschnitte der Dummydielektrikumschicht 60 in den Aussparungen 90 können ebenfalls entfernt werden. Bei einigen Ausführungsformen werden nur die Dummygates 72 entfernt und die Dummydielektrikumschicht 60 verbleibt und wird durch die Aussparungen 90 freigelegt. Bei einigen Ausführungsformen wird die Dummydielektrikumschicht 60 von den Aussparungen 90 in einer ersten Region eines Die (z. B. einer Kernlogikregion) entfernt und verbleibt in den Aussparungen 90 in einer zweiten Region des Die (z. B. einer Ein-/Ausgaberegion). Bei einigen Ausführungsformen werden die Dummygates 72 durch einen anisotropen Trockenätzprozess entfernt. Beispielsweise kann der Ätzprozess einen Trockenätzprozess unter Verwendung von Reaktionsgas(en) umfassen, die selektiv die Dummygates 72 ätzen, ohne das erste ILD 88 oder die Gateabstandselemente 86 zu ätzen. Jede Aussparung 90 legt eine Kanalregion 58 einer entsprechenden Finne 52 frei und/oder liegt darüber. Jede Kanalregion 58 ist zwischen benachbarten Paaren der epitaktischen Source/Drain-Regionen 82 angeordnet. Während des Entfernens kann die Dummydielektrikumschicht 60 als eine Ätzstoppschicht verwendet werden, wenn die Dummygates 72 geätzt werden. Die Dummydielektrikumschicht 60 kann dann nach dem Entfernen der Dummygates 72 optional entfernt werden.
  • In den 14A und 14B werden die Gatedielektrikumschichten 92 und Gateelektroden 94 für Austauschgates gebildet. 14C veranschaulicht eine Detailansicht der Region 89 von 14B. Die Gatedielektrikumschichten 92 werden in den Aussparungen 90, wie beispielsweise auf den oberen Flächen und den Seitenwänden der Finnen 52, und auf Seitenwänden der Gateversiegelungsabstandselemente 80/Gateabstandselemente 86 konform abgeschieden. Die Gatedielektrikumschichten 92 können auch auf der oberen Fläche des ersten ILD 88 gebildet werden. Gemäß einigen Ausführungsformen weisen die Gatedielektrikumschichten 92 Siliziumoxid, Siliziumnitrid oder Mehrschichten davon auf. Bei einigen Ausführungsformen weisen die Gatedielektrikumschichten 92 ein High-k-Dielektrikum auf und bei diesen Ausführungsformen können die Gatedielektrikumschichten 92 einen k-Wert von größer als ungefähr 7,0 aufweisen und ein Metalloxid oder ein Silikat von Hafnium, Aluminium, Zirkonium, Lanthan, Mangan, Barium, Titan, Blei und Kombinationen davon aufweisen. Die Bildungsverfahren der Gatedielektrikumschichten 92 können Molekularstrahlabscheidung (MBD), ALD, PECVD und dergleichen umfassen. Bei Ausführungsformen, bei denen Abschnitte des Dummygatedielektrikums 60 in den Aussparungen 90 verbleiben, weisen die Gatedielektrikumschichten 92 ein Material des Dummygatedielektrikums 60 (z. B. SiO2) auf.
  • Die Gateelektroden 94 werden entsprechend über den Gatedielektrikumschichten 92 abgeschieden und füllen die verbleibenden Abschnitte der Aussparungen 90. Die Gateelektroden 94 können ein metallhaltiges Material, wie beispielsweise Titannitrid, Titanoxid, Tantalnitrid, Tantalkarbid, Kobalt, Ruthenium, Aluminium, Wolfram, Kombinationen davon oder Mehrfachschichten davon aufweisen. Obwohl beispielsweise eine Einschichtgateelektrode 94 in 14B veranschaulicht ist, kann die Gateelektrode 94 irgendeine Anzahl an Auskleidungsschichten 94A, irgendeine Anzahl an Austrittsarbeitsabstimmschichten 94B und ein Füllmaterial 94C aufweisen, wie es in 14C veranschaulicht ist. Nach dem Füllen der Aussparungen 90 kann ein Planarisierungsprozess wie ein CMP ausgeführt werden, um die überschüssigen Abschnitte der Gatedielektrikumschichten 92 und das Material der Gateelektroden 94 zu entfernen, wobei sich die überschüssigen Abschnitte über der oberen Fläche des ILD 88 befinden. Die verbleibenden Materialabschnitte der Gateelektroden 94 und der Gatedielektrikumschichten 92 bilden daher Austauschgates der resultierenden FinFETs. Die Gateelektroden 94 und die Gatedielektrikumschichten 92 können zusammen als „Gatestapel 98“ bezeichnet werden. Das Gate und die Gatestapel können sich entlang Seitenwänden einer Kanalregion 58 der Finnen 52 erstrecken.
  • Das Bilden der Gatedielektrikumschichten 92 in der Region 50N und der Region 50P kann gleichzeitig erfolgen, sodass die Gatedielektrikumschichten 92 in jeder Region aus den gleichen Materialien gebildet werden und das Bilden der Gateelektroden 94 gleichzeitig erfolgen kann, sodass die Gateelektroden 94 in jeder Region aus den gleichen Materialien gebildet werden. Bei einigen Ausführungsformen können die Gatedielektrikumschichten 92 in jeder Region durch unterschiedliche Prozesse gebildet werden, sodass die Gatedielektrikumschichten 92 unterschiedliche Materialien sein können und/oder die Gateelektroden 94 in jeder Region durch unterschiedliche Prozesse gebildet werden können, sodass die Gateelektroden 94 unterschiedliche Materialien sein können. Es können verschiedene Maskierungsschritte verwendet werden, um geeignete Regionen bei der Verwendung unterschiedlicher Prozesse zu maskieren und freizulegen.
  • Die 15A bis 22B veranschaulichen verschiedene Zwischenprozessschritte zum Bilden eines konformen Source/Drain-Silizids und eines Source/Drain-Kontakts gemäß verschiedenen Ausführungsformen. Die 15A, 16A, 17A, 18A, 19A, 20A, 21A und 22A veranschaulichen einen Schnitt, der einem Schnitt entlang der Linie B-B von 1 ähnlich ist, außer in einem Bereich zwischen zwei benachbarten Gatestapeln 98. Die 15B, 16B, 17B, 18B, 19B, 20B, 21B und 22B veranschaulichen einen Schnitt, der dem Schnitt entlang der Linie C-C in 1 ähnlich ist. Obwohl eine verschmolzene Source/Drain-Konfiguration ähnlich der Konfiguration in 10B veranschaulicht ist, können verschiedene Ausführungsformen auch auf getrennte Source/Drain-Regionen ähnlich der 10C angewandt werden (siehe z. B. 22C, die eine Ausführungsform des Source/Drain-Kontakts 114 und des konformen Silizids 104 zeigt, die auf einer nicht verschmolzenen epitaktischen Source/Drain-Region 82 gebildet sind). Bei solchen Ausführungsformen kann ein separater Source/Drain-Kontakt gebildet werden, um jede der separaten Source/Drain-Regionen zu kontaktieren. Alternativ kann ein gemeinsamer Source/Drain-Kontakt gebildet werden, um zwei oder mehr der getrennten Source/Drain-Regionen zu kontaktieren.
  • Unter Bezugnahme auf die 15A und 15B werden zwei Gatestapel 98 durch das erste ILD 88 und die CESL 97 getrennt und wird eine epitaktische Source/Drain-Region 82 zwischen den beiden Gatestapeln 98 gebildet. In einer verschmolzenen Source/Drain-Konfiguration der 15B kann in einer Region unter den epitaktischen Source/Drain-Regionen 82 ein Hohlraum 91 vorhanden sein (z. B. in einer Region, die unter einer Verschmelzungsgrenze der epitaktischen Source/Drain-Regionen 82 liegt). Der Hohlraum 91 kann als Resultat des Abscheidungsprozesses, der zum Bilden des ersten ILD 88 verwendet wird, gebildet werden. Der Hohlraum kann beispielsweise durch Steuern des Vorläufergasstroms in die Region unterhalb der Verschmelzungsgrenze der epitaktischen Source/Drain-Regionen 82 gebildet werden. Bei alternativen Ausführungsformen kann der Hohlraum ausgelassen werden. Bei noch weiteren alternativen Ausführungsformen kann das erste ILD 88 unterhalb der Verschmelzungsgrenze der epitaktischen Source/Drain-Region 82 vollständig ausgelassen werden. Der Hohlraum 91 kann sich beispielsweise kontinuierlich zwischen den benachbarten Gateabstandselementen 86 erstrecken, und der Hohlraum 91 kann sich von der epitaktischen Source/Drain-Region 82 zu den STI 56 erstrecken.
  • In den 16A und 16B werden die Öffnungen 100 zu den epitaktischen Source/Drain-Regionen 82 gebildet. Die Öffnungen 100 können mit akzeptablen Fotolithografie- und Ätztechniken (z. B. Nass- und/oder Trockenätzprozessen) gebildet werden. Das Ätzen kann anisotrop sein. Die Öffnungen 100 können durch Ätzen des ILD 88 gebildet werden, um die CESL 87 freizulegen. Dann können zudem Abschnitte des CESL 87 in den Öffnungen 100 entfernt werden. Die zum Ätzen des ILD 88 und der CESL 87 verwendeten Ätzmittel können gleich oder verschieden sein. Das Bilden der Öffnungen 100 kann ferner das Ätzen der epitaktischen Source/Drain-Regionen 82 umfassen, sodass die Öffnungen tiefer als eine Unterseite der Gatestapel 98 reichen. Durch Überätzen der epitaktischen Source/Drain-Regionen 82 kann der anschließend gebildete Source/Drain-Kontakt (siehe die 22A und 22B) zugunsten einer sicheren elektrischen Verbindung in die epitaktischen Source/Drain-Kontakte 82 eingebettet werden.
  • In den 17A und 17B wird ein erster Abschnitt 104A eines Silizids 104 (siehe die 19A und 19B) auf freiliegenden Bereichen der epitaktischen Source/Drain-Regionen 82 unter Verwendung eines konformen Abscheidungsprozesses 102 gebildet. Der konforme Abscheideprozess 102 kann beispielsweise ein PECVD-Prozess sein, der in einer Abscheidekammer, wie der Abscheidekammer 250, erfolgt (siehe 23). Unter Bezugnahme auf 23 weist die Abscheidungskammer 250 einen Hochfrequenzgenerator (HF-Generator) 252 (z. B. mit Masse und einer Stromversorgung verbunden), eine HF-Steuerung 254, einen Verteilerkopf 256, eine Waferplattform 258, Wände 260 und eine Steuerung 262 auf. Der Verteilerkopf 256 verteilt Vorläuferchemikalie(n) in der Abscheidungskammer 250, und der HF-Generator 252 wandelt die Vorläuferchemikalie(n) in eine Plasmaform um, wie gesteuert durch die HF-Steuerung 254. Die Steuerung 262 kann zum Steuern/Stabilisieren eines an den Wafer 10 gelieferten Stroms verwendet werden. Bei einigen Ausführungsformen kann die Steuerung 262 eine Impedanzheizvorrichtung für die Waferplattform 258 aufweisen. Der Wafer 10 wird auf einer Waferplattform 258 platziert. Bei einigen Ausführungsformen kann die Waferplattform 258 einen elektrostatischen Spannvorrichtung aufweisen. Die Waferplattform 258 kann an eine Spannungsquelle 262 angeschlossen werden, welche die Waferplattform 258 auflädt und während des Abscheideprozesses Plasmaionen (z. B. die von dem HF-Generator 252 aufgeladenen Vorläuferchemikalien) auf die obere Fläche des Wafers 10 zieht. Die Wände 260 der Abscheidungskammer 250 können auch mit Masse verbunden sein. 23 veranschaulicht eine Ausführungsform der Abscheidungskammer. Es können jedoch auch andere Arten von Abscheidungskammern verwendet werden.
  • 17C veranschaulicht schematisch den konformen Abscheidungsprozess 102. Wie durch 17C veranschaulicht, verteilt ein Verteilerkopf 256 Vorläuferchemikalien 204 in eine Abscheidungskammer (z. B. Abscheidungskammer 250 von 23). Bei Ausführungsformen, bei denen das Silizid 104 ein Titansilizid ist, können die Vorläuferchemikalien 204 Titantetrachlorid (TiCl4), Wasserstoff (H2) und Argon (Ar) aufweisen. Es wurde beobachtet, dass Titan aufgrund seiner geringeren Schottky-Barrierenhöhe (SBH) und seines verbesserten Siliziumverbrauchs im Vergleich zu anderen Metallen (z. B. Nickel) ein wünschenswertes Metall für die Silizidbildung ist. Bei anderen Ausführungsformen kann ein anderes Metall (z. B. Nickel, Kobalt oder dergleichen) für die Silizidbildung der epitaktischen Source/Drain-Regionen 82 abgeschieden werden. Bei solchen Ausführungsformen können die Vorläuferchemikalien 204 entsprechend angepasst werden.
  • Die Vorläuferchemikalien 204 werden angeregt und in Plasma 206 umgewandelt, wie beispielsweise unter Verwendung des HF-Generators 252 (siehe 23). Bei Ausführungsformen, bei denen das Silizid 104 ein Titansilizid ist, können beispielsweise die Vorläuferchemikalien 204 (die z. B. TiCl4, H2 und Ar aufweisen) hauptsächlich in Titan (III)-Chlorid (TiCl3), Wasserstoffionen (H*) und Argonionen (Ar*+) umgewandelt werden, obwohl Titan (II)-Chlorid (TiCl2) und ein Rest von TiCl4 auch vorhanden sein können. Beispielsweise kann das Plasma 206 eine größere Menge an TiCl3 als TiCl2 oder TiCl4 aufweisen und der größte Teil an Titanchlorid im Plasma 206 ist TiCl2. Das Plasma 206 kann bei Temperatur weiter reagieren und als Ergebnis tritt der folgende Chlorreduktions-, Reaktionsmechanismus auf, um eine Titanschicht auf dem Wafer 10 abzuscheiden, während Chlorwasserstoff (HCl) und Argon als ein Nebenprodukt erzeugt werden. Die Nebenprodukte (z. B. HCl und Argon) können durch eine Pumpe aus dem Plasmawandler gespült werden. TiCl3 + H* + Ar*+ → Ti + HCl + Ar*
  • Bei verschiedenen Ausführungsformen kann der konforme Abscheidungsprozess 102 bei einer ausreichend hohen Temperatur ausgeführt werden, um die vorstehend beschriebene chemische Reaktion des Plasmas 206 auszulösen. Die Verarbeitungstemperatur während des konformalen Abscheidungsprozesses 102 beträgt beispielsweise mindestens ungefähr 400 °C. Die relativ hohe Verarbeitungstemperatur (z. B. mindestens ungefähr 400 °C) ist ebenfalls ausreichend hoch, um zu bewirken, dass die abgeschiedene Titanschicht mit Siliziummolekülen an freigelegten Flächen der epitaktischen Source/Drain-Regionen 82 vermischt wird, was ein Titansilizid (z. B. der erste Abschnitt 104A) per dem folgenden Reaktionsmechanismus bildet. Daher ist kein separater Temperschritt erforderlich, um das Silizid zu bilden, was die Herstellung erleichtert und die Herstellungskosten reduziert. Ti + Si → TiSi
  • Während des konformen Abscheidungsprozesses 102 kann eine Leistung des HF-Generators 252, ein Druck und/oder ein Gasstrom derart gesteuert werden, dass sie relativ niedrig sind. Daher kann das TiCl4 primär in TiCl3 anstelle von Titan(II)-chlorid (TiCl2) umgewandelt werden. Während des konformen Abscheidungsprozesses 102 kann beispielsweise eine NF-Leistung im Bereich von ungefähr 80 W bis ungefähr 500 W; eine HF-Leistung im Bereich von ungefähr 100 W bis ungefähr 600 W; ein Druck von ungefähr 4 Torr bis ungefähr 10 Torr; und einen Gasdurchsatz von ungefähr 5 Normkubikzentimeter pro Minute (sccm) bis ungefähr 100 sccm verwendet werden. Es wurde beobachtet, dass das Verwenden von TiCl3 einen Abscheidungs-/Ätzprozess bereitstellt, der für die kristallinen Flächen der epitaktischen Source/Drain-Regionen 82 selektiv ist. Auf diese Weise kann der erste Abschnitt 104A des Silizids 104 auf der epitaktischen Source/Drain-Region 82 selektiv gewachsen werden, ohne dass er auf anderen freiliegenden Flächen des Wafers 10 (z. B. Flächen der Gateabstandselemente 86, der Gatestapel 98 oder des ersten ILD 88) signifikant gewachsen wird.
  • Ferner kann der konforme Abscheidungsprozess 102 ein selbstbegrenzender Prozess sein, sodass der Abscheidungsprozess von selbst endet, sobald der erste Abschnitt 104A auf eine Dicke T1 angewachsen ist. Die Dicke T1 kann bei einigen Ausführungsformen in einem Bereich von ungefähr 2 nm bis ungefähr 4 nm liegen. Der erste Abschnitt 104A, der aus dem konformen Abscheidungsprozess 102 resultiert, kann im Wesentlichen konform sein. Beispielsweise ist die Dicke Ti über den ersten Abschnitt 104A hinweg unabhängig von einem darunterliegenden Winkel einer Fläche der epitaktischen Source/Drain-Region 82, auf welcher der erste Abschnitt 104A abgeschieden wird, im Wesentlichen gleichförmig. 24 veranschaulicht beispielsweise experimentelle Daten, welche die Dicke einer Titansilizidschicht darstellen, die unter Verwendung von Ausführungsformabscheidungsverfahren gebildet wurde. Die x-Achse entspricht einem Winkel der darunter liegenden Fläche und die y-Achse entspricht einer Dicke des abgeschiedenen Titansilizids. Wie durch die Effektivwert-Linie (RMS-Linie) 270 der experimentellen Daten veranschaulicht, ist die Dicke des unter Verwendung der Ausführungsformverfahren gebildeten Titansilizids unabhängig von dem Winkel der darunterliegenden Fläche relativ einheitlich.
  • Unter Bezugnahme auf 17C reicht bei einigen Ausführungsformen die Dicke T1 von ungefähr 1,71 nm (z. B. an einer dünnsten Stelle) bis zu ungefähr 3,69 nm (z. B. an einer dicksten Stelle). Aufgrund von Prozessbeschränkungen kann es immer noch Variationen zwischen einer minimalen Dicke des ersten Abschnitts 104A und einer maximalen Dicke des ersten Abschnitts 104A geben. Der erste Abschnitt 104A kann jedoch konform sein. Ein Verhältnis zwischen einer minimalen Dicke des ersten Abschnitts 104A und einer maximalen Dicke des ersten Abschnitts 104A kann beispielsweise in einem Bereich von ungefähr 3,5:1 bis ungefähr 5:1 liegen. Es wurde beobachtet, dass durch das Bilden eines Silizids mit Dickenvariationen in dem obigen Bereich der Source/Drain-Kontaktwiderstand infolge der verbesserten Abdeckung des Silizids auf den epitaktischen Source/Drain-Regionen 82 reduziert werden kann. Die verbesserte Abdeckung des Silizids ist ferner nicht von dem zugrundeliegenden Winkel der Fläche der Source/Drain-Region abhängig, auf der das Silizid gebildet wird.
  • Da der konforme Abscheidungsprozess 102 ein selbstbegrenzender Prozess ist, kann ein zweiter Abscheidungsprozess ausgeführt werden, um eine Dicke des Silizids zu erhöhen und den Source/Drain-Kontaktwiderstand weiter zu reduzieren, wie es in den 18A bis 18C veranschaulicht ist. Die 18A und 18B veranschaulichen Schnittansichten des Anwendens eines zweiten konformen Abscheidungsprozesses 106 an dem Wafer 10, um einen zweiten Abschnitt 104B des Silizids 104 zu bilden (siehe die 19A und 19B). Der zweite Abschnitt 104B wird auf dem ersten Abschnitt 104A gebildet. Der konforme Abscheidungsprozess 106 kann in situ (z. B. in der gleichen Abscheidungskammer) wie der konforme Abscheidungsprozess 102 ausgeführt werden.
  • 18C veranschaulicht schematisch den konformen Abscheidungsprozess 106. Wie in 18C veranschaulicht, fährt der Verteilerkopf 256 fort, die Vorläuferchemikalien 204 in eine Abscheidungskammer zu verteilen (z. B. Abscheidungskammer 250 von 23). Die Vorläuferchemikalien 204 können die gleichen sein wie die Vorläuferchemikalien, die während des konformen Abscheidungsprozesses 102 verwendet werden.
  • Die Vorläuferchemikalien 204 werden angeregt und in Plasma 208 umgewandelt, wie beispielsweise unter Verwendung des HF-Generators 252 (siehe 23). Bei Ausführungsformen, bei denen das Silizid 104 ein Titansilizid ist, werden die Vorläuferchemikalien 204 (z.B, (z.B. TiCl4, H2 und Ar) primär in Titan(II)-Chlorid (TiCl2), Wasserstoffionen (H*) und Argonionen (Ar*+) umgewandelt, obwohl TiCl3 und ein Rest von TiCl4 auch vorhanden sein können. Beispielsweise kann das Plasma 208 eine größere Menge an TiCl2 als TiCl3 oder TiCl4 aufweisen und der größte Teil an Titanchlorid im Plasma 208 ist TiCl2. Das Plasma 208 kann bei Temperatur weiter reagieren, was in dem folgenden, Chlorreduktions-, Reaktionsmechanismus resultiert, wobei eine Titanschicht auf freiliegenden Flächen des Wafers 10 abgeschieden wird, während Chlorwasserstoff (HCl) als ein Nebenprodukt erzeugt wird. TiCl2 + H* + Ar*+ → Ti + HCl
  • Bei verschiedenen Ausführungsformen kann der konforme Abscheidungsprozess 106 bei einer ausreichend hohen Temperatur ausgeführt werden, um die chemische Reaktion des Plasmas 206 auszulösen. Beispielsweise beträgt die Verarbeitungstemperatur während des konformen Abscheidungsprozesses 106 mindestens ungefähr 400 °C.
  • Während des konformen Abscheidungsprozesses 106 kann eine Leistung des HF-Generators 252, ein Druck und/oder Gasstrom im Vergleich zu dem konformen Abscheidungsprozess 102 erhöht sein. Daher kann das TiCl4 primär in TiCl2 anstelle von TiCl3 umgewandelt werden. Während des konformen Abscheidungsprozesses 106 kann beispielsweise eine NF-Leistung im Bereich von ungefähr 80 W bis ungefähr 500 W; eine HF-Leistung im Bereich von ungefähr 700 W bis ungefähr 1500 W; ein Druck von ungefähr 1 Torr bis ungefähr 3 Torr; und ein Gasdurchsatz von ungefähr 5 sccm bis ungefähr 100 sccm verwendet werden. Es wurde beobachtet, dass bei Verwendung von TiCl2 als Reaktant der konforme Abscheidungsprozess 106 für die kristallinen Flächen der epitaktischen Source/Drain-Regionen 82 nicht selektiv ist. Daher kann Titan auf allen freiliegenden Flächen des Wafers 10 abgeschieden werden, einschließlich Flächen der Gateabstandselemente 86, des Gatestapels 98 und des ersten ILD 88.
  • Die relativ hohe Verarbeitungstemperatur (z. B. mindestens ungefähr 400 °C) des konformen Abscheidungsprozesses 106 ist auch ausreichend hoch, um zu bewirken, dass sich die Titanschicht weiterhin mit Siliziummolekülen an den freiliegenden Flächen der epitaktischen Source/Drain-Regionen 82 und dem ersten Abschnitt 104A vermischt, was ein Titansilizid per dem folgenden Reaktionsmechanismus erzeugt. Daher ist kein separater Temperschritt erforderlich, um das Silizid 104 zu bilden, was die Herstellung erleichtert und die Herstellungskosten reduziert. Beispielsweise wird zwischen dem konformen Abscheidungsprozess 106 und dem Bilden des Source/Drain-Kontakts 114 kein zusätzlicher Temperschritt ausgeführt (siehe 22A bis 22C). Ti + Si → TiSi
  • Außerdem kann das chlorhaltige Nebenprodukt der konformen Abscheidungsprozesse 102 und/oder 106 mit einem Material des Siliziumnitrids der Gateabstandselemente reagieren und Bindungen zwischen Silizium- und Stickstoffmolekülen aufbrechen. Infolgedessen kann sich die Titanschicht auf den Gateabstandselementen 86 auch mit Siliziummolekülen vermischen, um auch auf den Gateabstandselementen 86 ein Titansilizid zu bilden. Außerdem kann eine Metallschicht 104C, die das ILD 88 kontaktiert, mit dem Siliziumoxidmaterial des ILD 88 reagieren, um eine Titanoxidschicht zu bilden. Dementsprechend können Abschnitte der Metallschicht 104C, die das ILD 88 kontaktieren, in Titanoxid anstatt in ein Titansilizid umgewandelt werden.
  • Der konforme Abscheidungsprozess 106 kann zeitlich derart gesteuert werden, dass der Abscheidungsprozess beendet wird, sobald der zweite Abschnitt 104B auf eine gewünschte Dicke T2 angewachsen ist. Die Dicke T2 kann geringer sein als die Dicke T1 des ersten Abschnitts 104A. Die Dicke T2 kann bei einigen Ausführungsformen beispielsweise in einem Bereich von ungefähr 1 nm bis ungefähr 2 nm liegen. Der zweite Abschnitt 104B kann im Wesentlichen konform sein. Die Dicke T2 über den zweiten Abschnitt 104B hinweg ist unabhängig von einem zugrundeliegenden Winkel einer Fläche, auf welcher der zweite Abschnitt 104B gewachsen ist, im Wesentlichen gleichförmig. Aufgrund von Prozessbeschränkungen kann es immer noch Variationen zwischen einer minimalen Dicke des zweiten Abschnitts 104B und einer maximalen Dicke des zweiten Abschnitts 104B geben. Der zweite Abschnitt 104B kann jedoch konform sein. Das Verhältnis zwischen einer minimalen Dicke des zweiten Abschnitts 104B und einer maximalen Dicke des zweiten Abschnitts 104B kann beispielsweise in einem Bereich von ungefähr 1:1 bis ungefähr 1,5:1 liegen. Es wurde beobachtet, dass durch das Bilden eines Silizids mit Dickenvariationen in dem obigen Bereich der Source/Drain-Kontaktwiderstand infolge der verbesserten Abdeckung des Silizids, die nicht von dem zugrundeliegenden Winkel der Fläche der Source/Drain-Region abhängt, auf der das Silizid gebildet wird, verringert werden kann. Ferner kann durch das Bilden von nur einer dünnen konformen Silizidschicht an Seitenwänden der Öffnung 100 ein übermäßiger Überhang an den Seitenwänden der Öffnung 100 vermieden werden. Bei verschiedenen Ausführungsformen bleibt ein Mund der Öffnung 100 auch nach dem Abscheiden des zweiten Abschnitts 104B relativ breit. Daher muss die Silizidschicht (z. B. der zweite Abschnitt 104B) vor der Bildung des Source/Drain-Kontakts nicht von Seitenwänden der Öffnung 100 entfernt werden, was die Herstellung erleichtert und die Herstellungskosten senkt.
  • Nach einem oder beiden der konformen Abscheidungsprozesse 102 und 106 kann ein Spülschritt ausgeführt werden, um ein Nebenprodukt aus der Abscheidungskammer zu entfernen. Wenn das Silizid 104 beispielsweise ein Titansilizid ist, wird ein chlorhaltiges Nebenprodukt erzeugt. Überschüsse an Chlor im Silizid können schädliche Auswirkungen, wie beispielsweise einen erhöhten Source/Drain-Kontaktwiderstand, verursachen. Daher kann ein Wasserstoffgas in die Abscheidekammer gepumpt werden, um das Nebenprodukt aus der Kammer und von den Flächen des Wafers 10 zu entfernen. Bei einigen Ausführungsformen können nach dem Spülen Spuren von Chlormolekülen im ersten Abschnitt 104A und/oder im zweiten Abschnitt 104B verbleiben. Beispielsweise kann ein Chlorgehalt von weniger als ungefähr 0,5 at.% im ersten Abschnitt 104A und/oder im zweiten Abschnitt 104B des Silizids verbleiben. Es wurde jedoch beobachtet, dass der Chlorgehalt in diesem Bereich nicht ausreichend ist, um den Kontaktwiderstand zwischen Source und Drain in der fertiggestellten Vorrichtung zu erhöhen.
  • Die 19A und 19B veranschaulichen eine Passivierungsbehandlung 108 an dem Wafer 10. Bei einigen Ausführungsformen kann die Passivierungsbehandlung 108 in-situ (z. B. in der gleichen Prozesskammer) mit den konformen Abscheidungsprozessen 102 und 106 ausgeführt werden. Bei einigen Ausführungsformen umfasst die Passivierungsbehandlung das Einleiten einer Gasmischung, die Ammoniak und Stickstoff aufweist, in die Abscheidungskammer. Das Ammoniak und der Stickstoff werden dann in ein Plasma umgewandelt (z. B. unter Verwendung des HF-Generators 252, siehe 23), um Stickstoffionen bereitzustellen. Die Stickstoffionen reagieren mit freiliegenden Flächen des zweiten Abschnitts 104B, um einen Nitridabschnitt 104D zu bilden. Die Kombination aus dem Nitridabschnitt 104D und dem ersten Abschnitt 104A ist ein Silizid 104 für die epitaktischen Source/Drain-Regionen 82. Bei Ausführungsformen, bei denen das Silizid 104 ein Titansilizid ist, kann der Nitridabschnitt 104D eine Titansiliziumnitridschicht (TSN-Schicht) auf den epitaktischen Source/Drain-Regionen 82 und den Gateabstandselementen 86 sein und der Nitridabschnitt 104D kann eine Titanoxynitridschicht auf dem ILD 88 sein. Der Nitridabschnitt 104D kann die Dicke T2 von beispielsweise in einem Bereich von ungefähr 1 nm bis ungefähr 2 nm aufweisen. Die Passivierungsbehandlung 108 kann ausgeführt werden, um eine Oxidation des Silizids 104 in nachfolgenden Verarbeitungsschritten zu verhindern. Es wurde beobachtet, dass durch das Bilden einer Nitridschicht im obigen Bereich die Oxidation vorteilhaft verhindert werden kann, ohne den Kontaktwiderstand signifikant zu erhöhen.
  • Aufgrund von Prozessbeschränkungen kann es immer noch Variationen zwischen einer minimalen Dicke des Nitridabschnitts 104D und einer maximalen Dicke des Nitridabschnitts 104D geben. Der Nitridabschnitt 104D kann jedoch konform sein. Ein Verhältnis zwischen einer minimalen Dicke des Nitridabschnitts 104D und einer maximalen Dicke des Nitridabschnitts 104D kann beispielsweise in einem Bereich von ungefähr 2:1 bis ungefähr 3:1 liegen. Es wurde beim Bilden eines konformen Nitridabschnitts 104D beobachtet, dass ein übermäßiger Überhang an Seitenwänden der Öffnung vermieden werden kann, was die Notwendigkeit eines Rückätzprozesses zum Entfernen des Nitridabschnitts 104D von den Seitenwänden der Öffnung eliminiert, was die Herstellung erleichtert und die Kosten reduziert.
  • In den 20A und 20B wird eine Auskleidung 110 auf dem Silizid 104 abgeschieden. Bei einigen Ausführungsformen kann die Auskleidung 110 eine Diffusionssperrschicht, eine Haftschicht, Kombinationen davon oder dergleichen aufweisen. Die Auskleidung 110 kann Titannitrid, Tantalnitrid, Titanoxid, Tantaloxid, Kombinationen davon oder dergleichen aufweisen und die Auskleidung 110 kann unter Verwendung eines konformen Prozesses wie CVD, PECVD, ALD oder dergleichen abgeschieden werden. Die Auskleidung 110 kann eine Dicke T3 aufweisen, die im Bereich von ungefähr 1 nm bis ungefähr 2 nm, wie beispielsweise ungefähr 1,2 nm, liegen kann.
  • Wie auch in den 20A und 20B veranschaulicht, kann ein verbleibender Abschnitt der Öffnung 100 mit einem Metall 112 gefüllt werden. Das Metall 112 kann beispielsweise gebildet werden, indem zuerst eine Bekeimungsschicht abgeschieden wird (z. B. unter Verwendung von CVD, PECVD, ALD oder dergleichen) und dann ein Plattierungsprozess ausgeführt wird. Das Metall 112 kann Kupfer, eine Kupferlegierung, Silber, Gold, Wolfram, Kobalt, Aluminium, Nickel oder dergleichen sein.
  • Nach dem Plattieren kann ein Planarisierungsprozess, wie beispielsweise ein CMP, ausgeführt werden, um überschüssiges Material von einer Fläche des ILD 88 und den Gatestapeln 98 zu entfernen, wie es in den 21A und 21B veranschaulicht ist. Die verbleibende Auskleidung 110 und das leitende Material 112 bilden die Source/Drain-Kontakte 114, die durch die Silizide 104 mit den epitaktischen Source/Drain-Regionen 82 elektrisch verbunden sind. Da die Silizide 104 unter Verwendung konformer Abscheidungsprozesse gebildet wurden, kann ein reduzierter Source/Drain-Kontaktwiderstand (Rcsd) erreicht werden. Es wurden beispielsweise Rcsd-Reduzierungen von ungefähr 0,2 kΩ auf ungefähr 0,4 kΩ pro Finne eines FinFET-Transistors beobachtet, indem konforme Silizide sowohl in NMOS- als auch in PMOS-FinFET-Transistoren aufgenommen wurden.
  • In den 22A und 22B wird ein zweites ILD 120 über dem ersten ILD 88 abgeschieden. Bei einer Ausführungsform ist das zweite ILD 120 ein durch ein fließfähiges CVD-Verfahren gebildeter fließfähiger Film. Bei einigen Ausführungsformen wird das zweite ILD 120 aus einem Dielektrikum wie PSG, BSG, BPSG, USG oder dergleichen gebildet und kann durch jedes geeignete Verfahren wie CVD und PECVD abgeschieden werden. Gemäß einigen Ausführungsformen wird vor dem Bilden des zweiten ILD 120 der Gatestapel 98 (einschließlich einer Gatedielektrikumschicht 92 und einer entsprechenden darüberliegenden Gateelektrode 94) optional ausgespart, sodass eine Aussparung direkt über dem Gatestapel und zwischen gegenüberliegenden Abschnitten der Gateabstandselemente 86 gebildet wird, wie es in den 22A und 22B veranschaulicht ist. Eine Gatemaske 96, die eine oder mehrere Schichten aus Dielektrikum wie Siliziumnitrid, Siliziumoxynitrid oder dergleichen aufweist, wird in die Aussparung gefüllt gefolgt von einem Planarisierungsprozess, um überschüssige Abschnitte des Dielektrikums, die sich über das erste ILD 88 erstrecken, zu entfernen. Die anschließend gebildeten Gatekontakte 110 dringen durch die Gatemaske 96 hindurch, um die obere Fläche der ausgesparten Gateelektrode 94 zu kontaktieren. Das Aussparen des Gatestapels 98 und die Bildung der Gatemaske 96 kann vor oder nach der Bildung des Silizids 104 und/oder der Source/Drain-Kontakte 114 erfolgen.
  • Die Gatekontakte 118 und die Zweitebenen-Source/Drain-Kontakte 116 werden gemäß einer Ausführungsform durch das zweite ILD 120 gebildet. Öffnungen für die Source/Drain-Kontakte 116 werden durch das zweite ILD 120 gebildet und Öffnungen für den Gatekontakt 118 werden durch das zweite ILD 120 und die Gatemaske 96 gebildet. Die Öffnungen können unter Verwendung von akzeptablen Fotolithografie- und Ätztechniken gebildet werden. Eine Auskleidung wie eine Diffusionssperrschicht, eine Haftschicht oder dergleichen und ein leitfähiges Material wird in den Öffnungen gebildet. Die Auskleidung kann Titan, Titannitrid, Tantal, Tantalnitrid oder dergleichen aufweisen. Das leitfähige Material kann Kupfer, eine Kupferlegierung, Silber, Gold, Wolfram, Kobalt, Aluminium, Nickel oder dergleichen sein. Ein Planarisierungsprozess wie ein CMP kann ausgeführt werden, um überschüssiges Material von einer Fläche des zweiten ILD 120 zu entfernen. Die verbleibende Auskleidung und das leitende Material bilden die Source/Drain-Kontakte 116 und die Gatekontakte 118 in den Öffnungen. Die Source/Drain-Kontakte 116 sind über die Source/Drain-Kontakte 114 physisch und elektrisch mit den epitaktischen Source/Drain-Regionen 82 gekoppelt und die Gatekontakte 118 sind physisch und elektrisch mit den Gateelektroden 94 der Gatestapel 98 gekoppelt. Die Source/Drain-Kontakte 116 und die Gatekontakte 118 können in verschiedenen Prozessen oder im gleichen Prozess gebildet werden. Obwohl diese als in den gleichen Querschnitten gebildet gezeigt sind, versteht es sich, dass jeder der Source/Drain-Kontakte 116 und der Gatekontakte 118 in unterschiedlichen Querschnitten gebildet werden kann, was ein Kurzschließen der Kontakte vermeiden kann.
  • 22C veranschaulicht eine alternative Ausführungsform, bei welcher der Source/Drain-Kontakt 114 und das Silizid 104 auf einer einzigen, nicht verschmolzenen epitaktischen Source/Drain-Region 82 gebildet werden. Verschiedene Elemente von 22C sind den Elementen von 22B ähnlich, wobei gleiche Bezugsnummern gleiche Elemente angeben, die mit gleichen Prozessen gebildet wurden. Die epitaktische Source/Drain-Region 82 ist jedoch eine nicht verschmolzene Source/Drain-Region, die nicht mit benachbarten Source/Drain-Regionen (z. B. Regionen, die auf einer benachbarten Finne gewachsen sind) verbunden ist.
  • Verschiedene Ausführungsformen können auch zum Bilden des Silizids 104 und der Source/Drain-Kontakte 114 nach dem Abscheiden des zweiten ILD 120 verwendet werden. Die 25A bis 26B veranschaulichen beispielsweise eine solche Ausführungsform. Die 25A und 25B sind den entsprechenden 16A und 16B ähnlich, wobei gleiche Bezugsnummern gleiche Elemente angeben, die mit gleichen Prozessen hergestellt wurden. In den 25A und 25B ist jedoch eine Source/Drain-Kontaktöffnung 122 unter Verwendung akzeptabler Fotolithografie- und Ätzprozesse sowohl durch das erste ILD 88 als auch durch das zweite ILD 120 strukturiert. Bei dieser Ausführungsform wird die Öffnung 122 nach dem Abscheiden des zweiten ILD 120 strukturiert. Obwohl das zweite ILD 120 als direkt das erste ILD 88 kontaktierend veranschaulicht ist, können eine oder mehrere Zwischenschichten (z. B. Ätzstoppschichten) zwischen dem ersten ILD 88 und dem zweiten ILD 120 gebildet werden. Die Öffnung 122 wird durch diese Zwischenschichten hindurch geätzt.
  • In den 26A und 26B wird ein Silizid 104 (das einen ersten Abschnitt 104A und einen Nitridabschnitt 104D aufweist) auf freiliegenden Flächen der epitaxialen Source/Drain-Region 82 unter Verwendung ähnlicher Prozesse wie vorstehend in Bezug auf die 17A bis 19B beschrieben gebildet. Der Nitridabschnitt 104D des Silizids 104 kann ferner auf Seitenwänden der Öffnung 122 gebildet werden, wie beispielsweise auf Seitenwänden der Gateabstandselemente 86, Seitenwänden des ersten ILD 88 und Seitenwänden des zweiten ILD 120. Ein Source/Drain-Kontakt 114 wird unter Anwendung ähnlicher Prozesse wie vorstehend in Bezug auf die 20A bis 22C beschrieben auf dem Silizid 104 gebildet. Der Source/Drain-Kontakt 114 kann bei einigen Ausführungsformen eine konforme Auskleidung 110 aufweisen.
  • Verschiedene hierin beschriebene Ausführungsformen weisen ein konformes Silizid in einer Source/Drain-Region auf. Das konforme Silizid kann einen verringerten Source/Drain-Kontaktwiderstand (Rcsd) ermöglichen. Es wurden beispielsweise Rcsd-Reduzierungen von ungefähr 0,2 kΩ auf ungefähr 0,4 kΩ pro Finne eines FinFET-Transistors beobachtet, indem konforme Silizide sowohl in NMOS- als auch in PMOS-FinFET-Transistoren aufgenommen wurden. Das konforme Silizid kann durch Abscheiden eines Metalls (z. B. Titan oder dergleichen) mittels eines konformen Abscheidungsprozesses gebildet werden. Der konforme Abscheidungsprozess kann einen Plasmaprozess umfassen, der einen selektiven Prozess in Kombination mit einem nicht selektiven Prozess umfassen kann. Aufgrund des konformen Abscheideprozesses kann der überschüssige Metallmaterialüberhang an den Seitenwänden der Source/Drain-Kontaktöffnungen gesteuert werden, was einen separaten Seitenwandreinigungsschritt zum Entfernen unerwünschter Metallüberhänge eliminiert. Das Metall kann auch bei einer ausreichenden Temperatur abgeschieden werden, sodass es sich mit einem kristallinen Material der Source/Drain-Region vermischt, was einen separaten Temperschritt nach der Abscheidung eliminiert. Auf diese Weise können Ausführungsformen die Herstellungsschritte verringern, was die Herstellungseffizienz vorteilhaft erhöht und die Kosten senkt.
  • Bei einigen Ausführungsformen weist eine Vorrichtung einen Gatestapel auf; ein Gateabstandselement an einer Seitenwand des Gatestapels; eine Source/Drain-Region neben dem Gatestapel; ein Silizid, aufweisend: einen konformen ersten Abschnitt, der sich in die Source/Drain-Region erstreckt, wobei der konforme erste Abschnitt ein Metall und Silizium aufweist; und einen konformen zweiten Abschnitt über dem konformen ersten Abschnitt, wobei der konforme zweite Abschnitt ferner an einer Seitenwand des Gateabstandselements angeordnet ist und der konforme zweite Abschnitt das Metall, Silizium und Stickstoff aufweist; und einen Source/Drain-Kontakt, der durch das Silizid elektrisch mit der Source/Drain-Region verbunden ist. Bei einigen Ausführungsformen ist das Metall Titan, der konforme erste Abschnitt weist Titansilizium (TiSi) auf und der konforme zweite Abschnitt weist Titansiliziumstickstoff (TSN) auf. Bei einigen Ausführungsformen liegt die Dicke des konformen ersten Abschnitts in einem Bereich von 2 nm bis 4 nm. Bei einigen Ausführungsformen liegt die Dicke des konformen zweiten Abschnitts in einem Bereich von 1 nm bis 2 nm. Bei einigen Ausführungsformen weist der Source/Drain-Kontakt eine Auskleidung; und ein Metall über der Auskleidung auf. Bei einigen Ausführungsformen weist das Silizid Chlor auf. Bei einigen Ausführungsformen beträgt das Chlor im Silizid weniger als 0,5 Atom-%.
  • Bei einigen Ausführungsformen weist eine Vorrichtung einen Gatestapel über einer Kanalregion eines Transistors; ein Gateabstandselement an einer Seitenwand des Gatestapels; eine Source/Drain-Region neben der Kanalregion; ein Silizid, das sich in die Source/Drain-Region erstreckt, auf, wobei das Silizid aufweist: einen Titansiliziumabschnitt, wobei ein Verhältnis einer minimalen Dicke des Titansiliziumabschnitts zu einer maximalen Dicke des Titansiliziumabschnitts in einem Bereich von 3,5:1 bis 5:1 liegt; und einen Titansiliziumnitridabschnitt auf dem Titansiliziumabschnitt, wobei ein Verhältnis einer minimalen Dicke des Titansiliziumnitridabschnitts zu einer maximalen Dicke des Titansiliziumnitridabschnitts in einem Bereich von 1:1 bis 1,5:1 liegt; und einen Source/Drain-Kontakt, der mit dem Silizid elektrisch mit der Source/Drain-Region verbunden ist. Bei einigen Ausführungsformen erstreckt sich der Titansiliziumnitridabschnitt über Seiten des Titansiliziumabschnitts und entlang dieser. Bei einigen Ausführungsformen erstreckt sich der Titansiliziumnitridabschnitt entlang von Seitenwänden des Gateabstandselements. Bei einigen Ausführungsformen weist die Vorrichtung ferner ein erstes Zwischenschichtdielektrikum (ILD) um den Gatestapel herum auf, wobei sich das Silizid entlang von Seitenwänden des ersten ILD erstreckt. Bei einigen Ausführungsformen weist die Vorrichtung ferner ein zweites ILD über dem ersten ILD und dem Gatestapel auf, wobei sich das Silizid entlang von Seitenwänden des zweiten ILD erstreckt.
  • Bei einigen Ausführungsformen umfasst ein Verfahren das Strukturieren einer Öffnung durch ein Zwischenschichtdielektrikum (ILD) hindurch, wobei die Öffnung eine Fläche einer Source/Drain-Region freilegt; das Bilden eines Silizids in der Öffnung, wobei das Bilden des Silizids umfasst: Ausführen eines ersten konformen Abscheidungsprozesses, um einen ersten Metall aufweisenden Abschnitt auf der Source/Drain-Region zu bilden; Ausführen eines zweiten konformen Abscheidungsprozesses, um einen zweiten Metall aufweisenden Abschnitt auf dem ersten Metall aufweisenden Abschnitt zu bilden, wobei sich Prozessparameter des ersten konformen Abscheidungsprozesses von denen des zweiten konformen Abscheidungsprozesses unterscheiden; und Ausführen einer Passivierungsbehandlung an dem zweiten Metall aufweisenden Abschnitt; und Bilden eines Source/Drain-Kontakts in der Öffnung über dem Silizid. Bei einigen Ausführungsformen werden der erste konforme Abscheidungsprozess und der zweite konforme Abscheidungsprozess jeweils bei einer Temperatur von mindestens 400 °C ausgeführt. Bei einigen Ausführungsformen wird zwischen dem zweiten konformen Abscheidungsprozess und dem Bilden des Source/Drain-Kontakts kein Temperprozess ausgeführt. Bei einigen Ausführungsformen umfassen der erste konforme Abscheidungsprozess und der zweite konforme Abscheidungsprozess jeweils das Verwenden eines TiCl4-Vorläufers, wobei der erste konforme Abscheidungsprozess einen ersten Plasmaprozess umfasst, der eine Mehrheit des TiCl4-Vorläufers in TiCl3 umwandelt, und wobei der zweite konforme Abscheidungsprozess einen zweiten Plasmaprozess umfasst, der eine Mehrheit des TiCl4-Vorläufers in TiCl2 umwandelt. Bei einigen Ausführungsformen weist der zweite konforme Abscheidungsprozess eine höhere Leistung, einen höheren Druck, einen höheren Gasstrom oder eine Kombination davon als der erste konforme Abscheidungsprozess auf. Bei einigen Ausführungsformen wandelt das Ausführen der Passivierungsbehandlung den zweiten Metall aufweisenden Abschnitt in ein Nitrid um. Bei einigen Ausführungsformen umfasst das Verfahren ferner das Ausführen eines Spülprozesses, um Nebenprodukte des ersten konformen Abscheidungsprozesses oder des zweiten konformen Abscheidungsprozesses zu entfernen. Bei einigen Ausführungsformen legt die Öffnung eine Seitenwand eines Gateabstandselements frei, der zweite konforme Abscheidungsprozess bildet den zweiten Metall aufweisenden Abschnitt auf einer Seitenwand des Gateabstandselements und der zweite Metall aufweisende Abschnitt wird von den Seitenwänden des Gateabstandselements nicht entfernt.
  • Das vorhergehende beschreibt Merkmale von mehreren Ausführungsformen, sodass der Fachmann die Aspekte der vorliegenden Offenbarung besser verstehen kann. Dem Fachmann sollte offensichtlich sein, dass er ohne Weiteres die vorliegende Offenbarung als eine Basis verwenden kann, um andere Prozesse und Strukturen zu konzipieren oder zu modifizieren, um die gleichen Zwecke auszuführen und/oder die gleichen Vorteile der hierin eingeführten Ausführungsformen zu erreichen. Der Fachmann sollte auch realisieren, dass solche äquivalente Aufbauten nicht vom Sinn und Umfang der vorliegenden Offenbarung abweichen, und dass er verschiedene Änderungen, Ersetzungen und Modifikationen hierin vornehmen kann, ohne vom Sinn und Umfang der vorliegenden Offenbarung abzuweichen.

Claims (20)

  1. Vorrichtung, aufweisend: einen Gatestapel; ein Gateabstandselement an einer Seitenwand des Gatestapels; eine Source/Drain-Region neben dem Gatestapel; ein Silizid, aufweisend: einen konformen ersten Abschnitt, der sich in die Source/Drain-Region erstreckt, wobei der konforme erste Abschnitt ein Metall und Silizium aufweist; und einen konformen zweiten Abschnitt über dem konformen ersten Abschnitt, wobei der konforme zweite Abschnitt ferner an einer Seitenwand des Gateabstandselements angeordnet ist und der konforme zweite Abschnitt das Metall, Silizium und Stickstoff aufweist; und einen Source/Drain-Kontakt, der durch das Silizid elektrisch mit der Source/Drain-Region verbunden ist.
  2. Vorrichtung nach Anspruch 1, wobei das Metall Titan ist, der konforme erste Abschnitt Titansilizium (TiSi) aufweist und der konforme zweite Abschnitt Titansiliziumstickstoff (TSN) aufweist.
  3. Vorrichtung nach Anspruch 1 oder 2, wobei die Dicke des konformen ersten Abschnitts in einem Bereich von 2 nm bis 4 nm liegt.
  4. Vorrichtung nach einem der vorstehenden Ansprüche, wobei die Dicke des konformen zweiten Abschnitts in einem Bereich von 1 nm bis 2 nm liegt.
  5. Vorrichtung nach einem der vorstehenden Ansprüche, wobei der Source/Drain-Kontakt aufweist: eine Auskleidung; und ein Metall über der Auskleidung.
  6. Vorrichtung nach einem der vorstehenden Ansprüche, wobei das Silizid Chlor aufweist.
  7. Vorrichtung nach Anspruch 6, wobei das Chlor in dem Silizid weniger als 0,5 Atom-% beträgt.
  8. Vorrichtung, aufweisend: einen Gatestapel über einer Kanalregion eines Transistors; ein Gateabstandselement an einer Seitenwand des Gatestapels; eine Source/Drain-Region neben der Kanalregion; ein Silizid, das sich in die Source/Drain-Region erstreckt, wobei das Silizid aufweist: einen Titansiliziumabschnitt, wobei ein Verhältnis einer minimalen Dicke des Titansiliziumabschnitts zu einer maximalen Dicke des Titansiliziumabschnitts in einem Bereich von 3,5:1 bis 5:1 liegt; und einen Titansiliziumnitridabschnitt auf dem Titansiliziumabschnitt, wobei ein Verhältnis einer minimalen Dicke des Titansiliziumnitridabschnitts zu einer maximalen Dicke des Titansiliziumnitridabschnitts in einem Bereich von 1:1 bis 1,5:1 liegt; und einen Source/Drain-Kontakt, der mit dem Silizid mit der Source/Drain-Region elektrisch verbunden ist.
  9. Vorrichtung nach Anspruch 8, wobei sich der Titansiliziumnitridabschnitt über und entlang den Seiten des Titansiliziumabschnitts erstreckt.
  10. Vorrichtung nach Anspruch 8, wobei sich der Titansiliziumnitridabschnitt entlang von Seitenwänden des Gateabstandselements erstreckt.
  11. Vorrichtung nach einem der vorstehenden Ansprüche 8 bis 10, ferner aufweisend ein erstes Zwischenschichtdielektrikum (ILD) um den Gatestapel herum, wobei sich das Silizid entlang von Seitenwänden des ersten ILD erstreckt.
  12. Vorrichtung nach Anspruch 11, ferner aufweisend ein zweites ILD über dem ersten ILD und dem Gatestapel, wobei sich das Silizid entlang von Seitenwänden des zweiten ILD erstreckt.
  13. Verfahren, umfassend: Strukturieren einer Öffnung durch ein Zwischenschichtdielektrikum (ILD), wobei die Öffnung eine Fläche einer Source/Drain-Region freilegt; Bilden eines Silizids in der Öffnung, wobei das Bilden des Silizids umfasst: Ausführen eines ersten konformen Abscheidungsprozesses, um einen ersten Metall aufweisenden Abschnitt auf der Source/Drain-Region zu bilden; Ausführen eines zweiten konformen Abscheidungsprozesses, um einen zweiten Metall aufweisenden Abschnitt auf dem ersten Metall aufweisenden Abschnitt zu bilden, wobei sich Prozessparameter des ersten konformen Abscheidungsprozesses von denen des zweiten konformen Abscheidungsprozesses unterscheiden; und Ausführen einer Passivierungsbehandlung an dem zweiten Metall aufweisenden Abschnitt; und Bilden eines Source/Drain-Kontakts in der Öffnung über dem Silizid.
  14. Verfahren nach Anspruch 13, wobei der erste konforme Abscheidungsprozess und der zweite konforme Abscheidungsprozess jeweils bei einer Temperatur von mindestens 400 °C ausgeführt werden.
  15. Verfahren nach Anspruch 14, wobei zwischen dem zweiten konformen Abscheidungsprozess und dem Bilden des Source/Drain-Kontakts kein Temperprozess ausgeführt wird.
  16. Verfahren nach Anspruch 14 oder 15, wobei der erste konforme Abscheidungsprozess und der zweite konforme Abscheidungsprozess jeweils das Verwenden eines TiCl4-Vorläufers umfasst, wobei der erste konforme Abscheidungsprozess einen ersten Plasmaprozess umfasst, der eine Mehrheit des TiCl4-Vorläufers in TiCl3 umwandelt, und wobei der zweite konforme Abscheidungsprozess einen zweiten Plasmaprozess umfasst, der eine Mehrheit des TiCl4-Vorläufers in TiCl2 umwandelt.
  17. Verfahren nach Anspruch 16, wobei der zweite konforme Abscheidungsprozess eine höhere Leistung, einen höheren Druck, einen höheren Gasstrom oder eine Kombination davon aufweist als der erste konforme Abscheidungsprozess.
  18. Verfahren nach einem der vorstehenden Ansprüche 13 bis 17, wobei das Ausführen der Passivierungsbehandlung den zweiten Metall aufweisenden Abschnitt in ein Nitrid umwandelt.
  19. Verfahren nach einem der vorstehenden Ansprüche 13 bis 18, ferner umfassend das Ausführen eines Spülprozesses, um Nebenprodukte des ersten konformen Abscheidungsprozesses oder des zweiten konformen Abscheidungsprozesses zu entfernen.
  20. Verfahren nach einem der vorstehenden Ansprüche 13 bis 19, wobei die Öffnung eine Seitenwand eines Gateabstandselements freilegt, wobei der zweite konforme Abscheidungsprozess den zweiten Metall aufweisenden Abschnitt auf einer Seitenwand des Gateabstandselements bildet, und wobei der zweite Metall aufweisende Abschnitt nicht von den Seitenwänden des Gateabstandselements entfernt wird.
DE102020114961.1A 2020-05-22 2020-06-05 Silizidstrukturen in transistoren und herstellungsverfahren Pending DE102020114961A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/881,384 US11349005B2 (en) 2020-05-22 2020-05-22 Silicide structures in transistors and methods of forming
US16/881,384 2020-05-22

Publications (1)

Publication Number Publication Date
DE102020114961A1 true DE102020114961A1 (de) 2021-11-25

Family

ID=77569655

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102020114961.1A Pending DE102020114961A1 (de) 2020-05-22 2020-06-05 Silizidstrukturen in transistoren und herstellungsverfahren

Country Status (5)

Country Link
US (3) US11349005B2 (de)
KR (1) KR102447135B1 (de)
CN (1) CN113380611A (de)
DE (1) DE102020114961A1 (de)
TW (1) TWI773319B (de)

Family Cites Families (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR0162673B1 (ko) * 1994-01-11 1998-12-01 문정환 반도체 도전층 및 반도체소자의 제조방법
JP3676276B2 (ja) 2000-10-02 2005-07-27 松下電器産業株式会社 半導体装置及びその製造方法
US20020061639A1 (en) 2000-10-02 2002-05-23 Kazuichiroh Itonaga Semiconductor device and method for manufacturing the same
US7029967B2 (en) * 2004-07-21 2006-04-18 Texas Instruments Incorporated Silicide method for CMOS integrated circuits
JP2007027323A (ja) * 2005-07-14 2007-02-01 Renesas Technology Corp 半導体装置および半導体装置の製造方法
US7749847B2 (en) * 2008-02-14 2010-07-06 International Business Machines Corporation CMOS integration scheme employing a silicide electrode and a silicide-germanide alloy electrode
US9236267B2 (en) 2012-02-09 2016-01-12 Taiwan Semiconductor Manufacturing Company, Ltd. Cut-mask patterning process for fin-like field effect transistor (FinFET) device
US9105490B2 (en) 2012-09-27 2015-08-11 Taiwan Semiconductor Manufacturing Company, Ltd. Contact structure of semiconductor device
US9236300B2 (en) 2012-11-30 2016-01-12 Taiwan Semiconductor Manufacturing Company, Ltd. Contact plugs in SRAM cells and the method of forming the same
US9136106B2 (en) 2013-12-19 2015-09-15 Taiwan Semiconductor Manufacturing Company, Ltd. Method for integrated circuit patterning
US9406804B2 (en) 2014-04-11 2016-08-02 Taiwan Semiconductor Manufacturing Company, Ltd. FinFETs with contact-all-around
US9443769B2 (en) 2014-04-21 2016-09-13 Taiwan Semiconductor Manufacturing Company, Ltd. Wrap-around contact
US9831183B2 (en) 2014-08-07 2017-11-28 Taiwan Semiconductor Manufacturing Company, Ltd. Contact structure and method of forming
KR102246880B1 (ko) * 2015-02-10 2021-04-30 삼성전자 주식회사 집적회로 소자 및 그 제조 방법
KR20160141034A (ko) * 2015-05-27 2016-12-08 삼성전자주식회사 반도체 소자 및 반도체 소자의 제조 방법
KR102467848B1 (ko) 2015-10-12 2022-11-16 삼성전자주식회사 집적회로 소자 및 그 제조 방법
US9520482B1 (en) 2015-11-13 2016-12-13 Taiwan Semiconductor Manufacturing Company, Ltd. Method of cutting metal gate
US10438948B2 (en) * 2016-01-29 2019-10-08 Taiwan Semiconductor Manufacturing Co., Ltd. Method and device of preventing merging of resist-protection-oxide (RPO) between adjacent structures
US9812451B2 (en) 2016-02-03 2017-11-07 Taiwan Semiconductor Manufacturing Company, Ltd Field effect transistor contact with reduced contact resistance
US9548366B1 (en) 2016-04-04 2017-01-17 Taiwan Semiconductor Manufacturing Company, Ltd. Self aligned contact scheme
US10269646B2 (en) * 2016-12-15 2019-04-23 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and method
US10325911B2 (en) * 2016-12-30 2019-06-18 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and manufacturing method thereof
US10141225B2 (en) * 2017-04-28 2018-11-27 Taiwan Semiconductor Manufacturing Company, Ltd. Metal gates of transistors having reduced resistivity
US10157785B2 (en) * 2017-05-01 2018-12-18 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and method
US10868181B2 (en) * 2017-09-27 2020-12-15 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor structure with blocking layer and method for forming the same
US11037924B2 (en) * 2017-11-21 2021-06-15 Taiwan Semiconductor Manufacturing Co., Ltd. Method for forming source/drain contacts
US10340190B2 (en) * 2017-11-24 2019-07-02 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device structure and method for forming the same
US10651292B2 (en) 2018-02-19 2020-05-12 Taiwan Semiconductor Manufacturing Co., Ltd. Dual metal via for contact resistance reduction
US11031286B2 (en) * 2018-03-01 2021-06-08 Taiwan Semiconductor Manufacturing Co., Ltd. Conductive feature formation and structure
US10468500B1 (en) * 2018-06-29 2019-11-05 Taiwan Semiconductor Manufacturing Co., Ltd. FinFET fabrication methods
US10580693B2 (en) 2018-07-11 2020-03-03 Taiwan Semiconductor Manufacturing Company, Ltd. Contact conductive feature formation and structure
US11031300B2 (en) * 2018-07-31 2021-06-08 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor structure and method for manufacturing the same
US11018012B2 (en) * 2018-09-21 2021-05-25 Taiwan Semiconductor Manufacturing Co., Ltd. Contact structures with deposited silicide layers
US11562907B2 (en) 2018-11-29 2023-01-24 International Business Machines Corporation Nanostructure featuring nano-topography with optimized electrical and biochemical properties
US11107690B2 (en) * 2018-11-30 2021-08-31 Taiwan Semiconductor Manufacturing Company, Ltd. Fin field-effect transistor device and method of forming the same
US11195923B2 (en) 2018-12-21 2021-12-07 Applied Materials, Inc. Method of fabricating a semiconductor device having reduced contact resistance
WO2020176814A1 (en) * 2019-02-28 2020-09-03 Tokyo Electron Limited Dual silicide wrap-around contacts for semiconductor devices

Also Published As

Publication number Publication date
KR20210145061A (ko) 2021-12-01
KR102447135B1 (ko) 2022-09-23
TWI773319B (zh) 2022-08-01
US20240096999A1 (en) 2024-03-21
US20210367054A1 (en) 2021-11-25
US11855169B2 (en) 2023-12-26
CN113380611A (zh) 2021-09-10
US11349005B2 (en) 2022-05-31
TW202145369A (zh) 2021-12-01
US20220293761A1 (en) 2022-09-15

Similar Documents

Publication Publication Date Title
DE102020109494B3 (de) Geschnittene metallgate-befüllung mit lücke
DE102020119976B4 (de) Verfahren zum herstellen einer halbleitervorrichtung
DE102020115611A1 (de) Halbleitervorrichtung und verfahren
DE102020114875B4 (de) Finfet-vorrichtung und verfahren
DE102020129746A1 (de) Source/drain-kontakte und verfahren zu ihrer bildung
DE102020109491A1 (de) Halbleitervorrichtung und verfahren
DE102020129257B4 (de) Abstandhalter für Halbleitervorrichtungen, die rückseitige Stromschienen aufweisen
DE102020113628A1 (de) Halbleitervorrichtung und verfahren
DE102020120658A1 (de) Transistorgates und Verfahren zu deren Herstellung
DE102021107846A1 (de) Halbleitervorrichtung und verfahren
DE102021105733A1 (de) Kontaktsteckerstruktur eines halbleiterbauelements und verfahren zum bilden derselben
DE102018113168A1 (de) Nicht konforme oxidauskleidung und herstellungsverfahren dafür
DE102022107309A1 (de) Metallgate-finnenelektrodenstruktur und verfahren
DE102022105643A1 (de) Transistor-gatestrukturen und verfahren zu deren herstellung
DE102021104817B4 (de) Halbleitervorrichtung und verfahren
DE102018106191B4 (de) Verfahren zur selektiven bildung von gate-abstandshaltern eines finfets mittels eines fluorierungsprozesses
DE102020122828B4 (de) Halbleitervorrichtungen, aufweisend rückseitige durchkontaktierungen und verfahren zu deren bildung
DE102019101165A1 (de) Gate-abstandshalterstruktur und verfahren zu deren herstellung
DE102021118124A1 (de) Transistorisolationsbereiche und Verfahren zum Bilden derselben
DE102020115362A1 (de) Halbleitervorrichtung und verfahren
DE102020115408A1 (de) Halbleitervorrichtung und verfahren
DE102023101119A1 (de) Transistor-source/drain-bereiche und verfahren zu deren erzeugung
DE102021116786B4 (de) Verfahren zur herstellung einer halbleitervorrichtung
DE102021115793B4 (de) Transistor-source/drain-kontakte und verfahren zu deren bildung
DE102022104675A1 (de) Gate-struktur in halbleitervorrichtung und verfahren zum bilden derselben

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R016 Response to examination communication