JP2006080177A - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法 Download PDFInfo
- Publication number
- JP2006080177A JP2006080177A JP2004260533A JP2004260533A JP2006080177A JP 2006080177 A JP2006080177 A JP 2006080177A JP 2004260533 A JP2004260533 A JP 2004260533A JP 2004260533 A JP2004260533 A JP 2004260533A JP 2006080177 A JP2006080177 A JP 2006080177A
- Authority
- JP
- Japan
- Prior art keywords
- region
- trench
- channel layer
- layer
- depth
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 71
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 22
- 239000012535 impurity Substances 0.000 claims abstract description 99
- 238000009792 diffusion process Methods 0.000 claims abstract description 13
- 238000005468 ion implantation Methods 0.000 claims description 40
- 238000002513 implantation Methods 0.000 claims description 29
- 239000000758 substrate Substances 0.000 claims description 28
- 238000000034 method Methods 0.000 claims description 9
- 238000010438 heat treatment Methods 0.000 abstract description 23
- 230000001133 acceleration Effects 0.000 abstract description 14
- 230000001590 oxidative effect Effects 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 160
- 108091006146 Channels Proteins 0.000 description 95
- 229910052751 metal Inorganic materials 0.000 description 18
- 239000002184 metal Substances 0.000 description 18
- 210000000746 body region Anatomy 0.000 description 13
- 230000015572 biosynthetic process Effects 0.000 description 12
- 239000011229 interlayer Substances 0.000 description 11
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 9
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 9
- 229910052796 boron Inorganic materials 0.000 description 9
- 229910052710 silicon Inorganic materials 0.000 description 9
- 239000010703 silicon Substances 0.000 description 9
- 230000003647 oxidation Effects 0.000 description 8
- 238000007254 oxidation reaction Methods 0.000 description 8
- 150000002500 ions Chemical class 0.000 description 7
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 7
- 229920005591 polysilicon Polymers 0.000 description 7
- 239000007789 gas Substances 0.000 description 5
- 229910000838 Al alloy Inorganic materials 0.000 description 4
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 4
- 230000004888 barrier function Effects 0.000 description 4
- 230000015556 catabolic process Effects 0.000 description 4
- 238000009826 distribution Methods 0.000 description 4
- 239000005368 silicate glass Substances 0.000 description 4
- 108010075750 P-Type Calcium Channels Proteins 0.000 description 3
- 238000007796 conventional method Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- 238000010030 laminating Methods 0.000 description 3
- 239000010936 titanium Substances 0.000 description 3
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 2
- GDFCWFBWQUEQIJ-UHFFFAOYSA-N [B].[P] Chemical compound [B].[P] GDFCWFBWQUEQIJ-UHFFFAOYSA-N 0.000 description 2
- 229910052785 arsenic Inorganic materials 0.000 description 2
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 2
- 239000006227 byproduct Substances 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 230000003247 decreasing effect Effects 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 230000005611 electricity Effects 0.000 description 2
- 239000007924 injection Substances 0.000 description 2
- 238000002347 injection Methods 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 230000000149 penetrating effect Effects 0.000 description 2
- 230000000087 stabilizing effect Effects 0.000 description 2
- 229910052719 titanium Inorganic materials 0.000 description 2
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- 238000005275 alloying Methods 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 239000003870 refractory metal Substances 0.000 description 1
- 238000004088 simulation Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
- H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
- H01L29/66734—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the gate electrode, e.g. to form a trench gate electrode
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
【課題】チャネル層は不純物のイオン注入および拡散で形成しており、また、チャネル層形成後にゲート酸化膜形成など高温の熱処理工程を行うため、不純物濃度プロファイルが深く、またボロンのディプリートにより不純物濃度プロファイルがばらつく問題があった。
【解決手段】本発明は、トレンチ、ゲート酸化膜およびゲート電極形成後、加速電圧の異なる高加速イオン注入により、チャネル層を形成する。チャネル層は熱処理による拡散を行わない不純物注入層であり、高加速イオン注入機で複数回のイオン注入を行うことによりトレンチ深さ方向の不純物濃度をほぼ均一にできる。特性にほとんど影響しない第２領域を低減できるので、必要最小限の深さのチャネル層が得られる。これによりトレンチを浅くして低容量化が図れ、またエピタキシャル層を薄くすることにより低オン抵抗化が実現できる。
【選択図】 図５
【解決手段】本発明は、トレンチ、ゲート酸化膜およびゲート電極形成後、加速電圧の異なる高加速イオン注入により、チャネル層を形成する。チャネル層は熱処理による拡散を行わない不純物注入層であり、高加速イオン注入機で複数回のイオン注入を行うことによりトレンチ深さ方向の不純物濃度をほぼ均一にできる。特性にほとんど影響しない第２領域を低減できるので、必要最小限の深さのチャネル層が得られる。これによりトレンチを浅くして低容量化が図れ、またエピタキシャル層を薄くすることにより低オン抵抗化が実現できる。
【選択図】 図５
Description
本発明は半導体装置およびその製造方法に係り、特にチャネル層の不純物濃度プロファイルが浅い半導体装置およびその製造方法に関する。
絶縁ゲート型の半導体装置は、トレンチ構造により微細化を図っている。図１０は従来の半導体装置の断面図であり、一例としてｎチャネル型のトレンチ構造のＭＯＳＦＥＴを示す。
ｎ＋型のシリコン半導体基板２１の上にｎ−型のエピタキシャル層を積層するなどしてドレイン領域２２を設け、その表面にｐ型のチャネル層２４を設ける。
トレンチ２７は、チャネル層２４を貫通し、ドレイン領域２２まで到達して設けられ、トレンチ２７の内壁をゲート酸化膜３１で被膜し、トレンチ２７に充填されたポリシリコンよりなるゲート電極３３を設ける。
トレンチ２７に隣接したチャネル層２４表面にはｎ＋型のソース領域３５が設けられ、隣り合う２つのセルのソース領域３５間のチャネル層２４表面にはｐ＋型のボディ領域３４が配置される。さらにゲート電極３３に印加時にはソース領域３５からトレンチ２７に沿ってチャネル領域（図示せず）が形成される。ゲート電極３３上は層間絶縁膜３６で覆う。層間絶縁膜３６間のコンタクトホールＣＨに露出したソース領域３５およびボディ領域３４にはバリアメタル層（不図示）がコンタクトし、アルミニウム合金などによる金属配線層（ソース電極）３８が設けられる。
図１１から図１４を参照して、従来の半導体装置の製造方法について説明する。
図１１（Ａ）では、ｎ＋型シリコン半導体基板２１にｎ−型のエピタキシャル層を積層してドレイン領域２２を形成する。表面に酸化膜（不図示）を形成した後、予定のチャネル層２４の部分の酸化膜をエッチングする。この酸化膜をマスクとして全面にドーズ量１．０×１０１２〜１３ｃｍ-２、注入エネルギー３０ＫｅＶ程度で例えばボロン（Ｂ）を注入する。その後数時間の熱処理により拡散し、図１１（Ｂ）のごとくｐ型のチャネル層２４を形成する。
図１２では、全面にＮＳＧ（Ｎｏｎ−ｄｏｐｅｄ Ｓｉｌｉｃａｔｅ Ｇｌａｓｓ）のＣＶＤ酸化膜によるマスク（不図示）を設けてシリコン半導体基板をＣＦ系およびＨＢｒ系ガスによりドライエッチングし、チャネル層２４を貫通してドレイン領域２２まで達するトレンチ２７を形成する。
図１３では、まず、ダミー酸化をしてトレンチ２７内壁とチャネル層２４表面にダミー酸化膜を形成してドライエッチングの際のエッチングダメージを除去する。このダミー酸化で形成されたダミー酸化膜とＣＶＤ酸化膜を同時にフッ酸などの酸化膜エッチャントにより除去することにより、安定したゲート酸化膜を形成することができる。また高温で熱酸化することによりトレンチ２７開口部に丸みをつけ、トレンチ２７開口部での電界集中を避ける効果もある。その後、ゲート酸化膜３１を形成する。すなわち、全面を熱酸化してゲート酸化膜３１を閾値に応じて例えば厚み数百Åに形成する。
その後、全面にノンドープのポリシリコン層を堆積し、ボロンを高濃度に注入・拡散して高導電率化を図り、全面に堆積したポリシリコン層をマスクなしでドライエッチして、トレンチ２７に埋設したゲート電極３３を残す。
図１４では、基板の電位安定化のためのボディ領域３４と、ソース領域３５を形成する。まずレジスト膜によるマスクによりボディ領域３４の形成予定領域に選択的に例えばボロン等のｐ型不純物をイオン注入し、その後レジスト膜を除去する。更に、新たなレジスト膜でソース領域３５形成予定領域およびゲート電極３３を露出する様にマスクして、例えばヒ素（Ａｓ）等のｎ型不純物をイオン注入し、レジスト膜を除去する。
その後、全面に、層間絶縁膜となるＢＰＳＧ（Ｂｏｒｏｎ Ｐｈｏｓｐｈｏｒｕｓ Ｓｉｌｉｃａｔｅ Ｇｌａｓｓ）などの絶縁膜および多層膜をＣＶＤ法などの手法を用いて堆積して、注入されているｎ型不純物およびｐ型不純物をチャネル層２４表面に拡散し、トレンチ２７に隣接するｎ＋型のソース領域３５と、ソース領域３５間のｐ＋型ボディ領域３４を形成する。
さらに、レジスト膜をマスクにして層間絶縁膜をエッチングし、少なくともゲート電極３３上に層間絶縁膜３６を残すとともに金属配線層３８とのコンタクトホールＣＨを形成する。
その後、チタン系の材料（例えばＴｉ／ＴｉＮ等）によりバリアメタル層となる高融点金属層（不図示）を形成し、それに引き続いて、金属配線層３８となるアルミニウム合金を全面にスパッタし、図１０に示す最終構造を得る（例えば特許文献１参照）。
特開２００２−３４３８０５号公報
従来の半導体装置は上記のごとくチャネル層２４がイオン注入および拡散によりｎ−型エピタキシャル層２２表面からほぼ均一な深さに設けられる。また、その製造方法において、不純物をイオン注入し、数時間の熱処理で拡散してチャネル層２４を形成した後、トレンチ２７、ゲート酸化膜３１を形成していた。
図１５を参照して従来構造のチャネル層２４について説明する。図１５（Ａ）は従来のソース領域３５、チャネル層２４、ｎ−型エピタキシャル層２２、半導体基板２１の不純物濃度プロファイルであり、縦軸が不純物濃度、横軸が半導体層表面からの深さである。また図１５（Ｂ）は、ＭＯＳＦＥＴの拡大断面図である。
チャネル層２４の不純物濃度プロファイルは図１５（Ａ）の形状となる。本実施形態では、ソース領域３５との境界からチャネル層２４の不純物濃度プロファイルの平均投影飛程（不純物濃度のピーク）までの深さを第１領域２４ａとする。また、第１領域２４ａ下方でｎ−型エピタキシャル層２２との界面までの、不純物濃度勾配の大きい領域を第２領域２４ｂとする。図１５（Ｂ）にはそれぞれの領域を模式的に示す。
チャネル層２４に必要な不純物濃度はリーク電流を抑制できる不純物濃度であり、１×１０１７ｃｍ−３程度である。そしてこの不純物濃度を、従来の如く比較的低い注入エネルギー（３０ＫｅＶ程度）で、所定の深さ（特性に応じて例えば表面から０．８μｍ以下の領域）まで拡散するには数時間の熱処理を行う必要がある。この長時間の熱処理により、不純物の拡散は基板の深さ方向に進み、図の如くなだらかな濃度勾配を有する第２領域２４ｂが形成される。
しかし、第２領域２４ｂにおいて、特に不純物濃度の低い（１×１０１５〜１×１０１６ｃｍ−３程度）領域は、実質的な特性にほとんど影響しない、いわばチャネル層２４として不要な領域である。そして第２領域２４ｂは、不純物濃度がなだらかに低下するため、実質的な特性にほとんど影響しないにもかかわらず、チャネル層２４の深さに影響を及ぼしている。この結果、図１５ではチャネル層２４の必要深さは１μｍ程度であるにも関わらず、チャネル層２４は表面から約２μｍ程度の深さとなっている。
チャネル層２４が必要以上に深いと、トレンチ２７も深く形成する必要があり、低容量化を阻むことになる。また所定の耐圧を確保するためには、チャネル層２４の下方に所定の厚み（深さ）のｎ−型エピタキシャル層２２を確保しなければならず、オン抵抗の低減が進まない問題にもなる。
しかし、第２領域２ｂは熱処理による副産物であり、従来の方法でこの領域をコントロールすることはできなかった。
また、トレンチ２７形成後のダミー酸化工程やゲート酸化膜４１形成工程は、１０００℃以上の高温の熱酸化である。このためトレンチ２７に接するチャネル層２４では不純物のボロンがディプリートにより減少し、トレンチ２７周囲の不純物濃度が低くなることにより不純物濃度プロファイルのばらつきを大きくする問題もあった。
本発明はかかる課題に鑑みてなされ、第１に、一導電型半導体基板上に一導電型半導体層を積層したドレイン領域と、前記半導体層表面からほぼ均一な深さに設けられた逆導電型のチャネル層と、前記ドレイン領域に設けられたトレンチと、少なくとも前記トレンチ内壁に設けた絶縁膜と、前記トレンチ内に埋設されたゲート電極と、前記トレンチに隣接する前記半導体層表面に設けられた一導電型のソース領域とを具備し、前記チャネル層は前記ソース領域との境界から不純物濃度プロファイルの平均投影飛程までの深さの第１領域と、該第１領域下方で不純物濃度勾配の大きい第２領域とを有し、該第２領域の深さを０．５μｍ以下にすることにより解決するものである。
また、前記チャネル層は不純物のイオン注入層であることを特徴とするものである。
また、前記第１領域の不純物濃度は前記トレンチの深さ方向にほぼ均一であることを特徴とするものである。
第２に、一導電型半導体基板上に一導電型半導体層を積層したドレイン領域にトレンチを形成する工程と、少なくとも前記トレンチ内壁に絶縁膜を形成する工程と、前記トレンチ内にゲート電極を形成する工程と、前記ゲート電極を形成した後、前記基板表面に逆導電型不純物のイオン注入を複数回行い前記半導体層表面からほぼ均一な深さのチャネル層を形成する工程と、前記トレンチに隣接する前記半導体層表面に一導電型不純物のイオン注入および拡散を行いソース領域を形成する工程と、を具備することにより解決するものである。
また、前記複数回のイオン注入は異なる注入エネルギーで行うことを特徴とするものである。
また、前記注入エネルギーはいずれも１００ＫｅＶ以上であることを特徴とするものである。
また、前記逆導電型不純物のイオン注入に引き続き前記一導電型不純物のイオン注入を行うことを特徴とするものである。
本発明によれば、第１に、不純物濃度勾配の大きい第２領域の深さを低減できる。従来の方法では、チャネル層に必要な不純物濃度の領域を形成すると、第２領域の深さが決まってしまい、コントロールができなかった。更に第２領域はなだらかに濃度勾配が形成されるのでその深さが深く、チャネル層を必要以上に深くする要因となっていた。しかし本実施形態によれば必要な不純物濃度の領域を形成し、第２領域を浅くすることができるので、チャネル層深さをコントロールできる。
第２に、チャネル層はイオン注入層であるので、エピタキシャル層で形成する場合と比較してコストを低減できる。
第３に、チャネル層は、トレンチおよびゲート酸化膜の形成後、複数回の高加速イオン注入により形成される。従って、イオン注入後長時間の熱処理工程を行わないため、第２領域を大幅に縮小できる。また、イオン注入後、高温（１０００℃以上）の熱処理工程を行わないため、ディプリートによる不純物濃度プロファイルのばらつきを抑制できる。
第４に、チャネル層のイオン注入は、平均投影飛程の不純物濃度が同程度となるように異なる注入エネルギーで複数回行うため、チャネル層として必要な不純物濃度の領域を所望の深さに形成できる。その上で、第２領域を大幅に低減できる。従って、所望の深さのチャネル層を必要最低限の深さに形成することが可能となる。
第５に、第１領域の不純物濃度および深さは注入イオンの電流、注入時間、注入エネルギー等の電気量で正確に制御できる。このためドーピングの精度、制御性、再現性が極めてよく、注入エネルギーを変えることにより所望のチャネル層深さを得ることができる。
例えば、本発明によりチャネル層（の不純物プロファイル）を浅く形成することで、トレンチを浅くすることができる。これにより絶縁ゲート型半導体装置の低容量化が図れる。また、チャネル層が浅くなることでドレイン領域となるエピタキシャル層に余裕ができる。つまり、従来と同程度の耐圧を確保する場合にはエピタキシャル層の厚み（深さ）を低減でき、低オン抵抗化が実現する。
本発明の実施の形態を、ｎチャネル型のトレンチ構造のＭＯＳＦＥＴを例に図１から図９を参照して説明する。
図１は、ＭＯＳＦＥＴの構造を示す断面図である。図１（Ａ）は複数のセルの断面図であり、図１（Ｂ）は図１（Ａ）の一部拡大図である。
ＭＯＳＦＥＴは、半導体基板１と、半導体層２と、トレンチ７と、チャネル層４と、ゲート電極１３と、ソース領域１５を有する。
ｎ＋型のシリコン半導体基板１の上にｎ−型のエピタキシャル層２を積層するなどしてドレイン領域を設ける。ｎ−型エピタキシャル層２表面にはｐ型のチャネル層４が設けられる。
トレンチ７は、チャネル層４を貫通し、ドレイン領域２まで到達して設けられ、トレンチ７の内壁をゲート酸化膜１１で被膜し、トレンチ７に充填されたポリシリコンよりなるゲート電極１３を設ける。
トレンチ７に隣接したチャネル層４表面にはｎ＋型のソース領域１５が設けられ、隣り合う２つのソース領域１５間のチャネル層４表面にはｐ＋型のボディ領域１４が配置される。これによりゲート電極１３に印加時にはソース領域１５からトレンチ７に沿ってチャネル領域（図示せず）が形成される。ゲート電極１３上は層間絶縁膜１６で覆い、層間絶縁膜１６間は金属配線層１８とのコンタクトホールＣＨとなる。コンタクトホールＣＨから露出したソース領域１５およびボディ領域１４にはバリアメタル層（不図示）を介して、アルミニウム合金などによる金属配線層（ソース電極）１８が電気的に接続する。
チャネル層４は、不純物のイオン注入層であり、ｎ−型エピタキシャル層２表面からほぼ均一な深さで設けられる。そして、チャネル層４は第１領域４ａと第２領域４ｂとを有する。
第１領域４ａは、ソース領域１５との境界から不純物濃度プロファイルの平均投影飛程（不純物濃度のピーク）までの深さの領域である。平均投影飛程の不純物濃度は、チャネル層４のリーク電流を抑制して動作するために必要な不純物濃度であり、例えば１×１０１７ｃｍ−３程度である。尚、本実施形態では平均投影飛程がトレンチ７深さ方向にフラットに形成される場合にはフラットな領域の下端までを第１領域４ａとする。
第２領域４ｂは、第１領域４ａ下方からｎ−型エピタキシャル層２に達する深さで、不純物濃度勾配が大きい領域をいう。このうち特に、１×１０１５ｃｍ−３〜１×１０１６ｃｍ−３程度の領域は、チャネル層４の実質的な特性にはほとんど影響しない領域である。
本実施形態では一例として第２領域４ｂの深さは０．５μｍ以下程度である。また、チャネル層４に必要な不純物濃度（１×１０１６ｃｍ−３）の領域は、表面から約０．８μｍ程度に形成されており、チャネル層４深さは、表面から約１μｍ程度である。
従来では、チャネル層２４に必要な不純物濃度の領域を形成するために、深い第２領域２４ｂの形成が避けられず、チャネル層２４は必要以上に深く形成されていた（図１５）。
しかし本実施形態では、後述する高加速イオン注入によってチャネル層４を形成することにより、不純物濃度勾配の大きい第２領域４ｂの深さを大幅に低減できる。第２領域はチャネル層４の特性にほとんど影響を及ぼさない低濃度の不純物領域が含まれる領域である。また、不純物濃度はそのままに、深さのみ低減するので、チャネル層４として必要な不純物濃度の領域は所定の深さに確保できる。つまり、第２領域４ｂを低減することにより、必要最小限の深さのチャネル層４を実現できる。
チャネル層４深さはＭＯＳＦＥＴの性能により様々であるが、本実施形態によればチャネル層４の深さを適宜選択しても、それぞれ必要最小限に形成できる。これについては後述する。
チャネル層４を必要最小限の深さにすることによりトレンチ７を無駄に深く形成する必要がなくなり、ＭＯＳＦＥＴの低容量化が図れる。また、従来構造の如く第２領域が深いものと同程度の耐圧を確保すればよい場合、チャネル層４が浅い分、エピタキシャル層の厚みを薄くすることができる。エピタキシャル層の厚みはＭＯＳＦＥＴの抵抗成分となるので、これを薄くすることによりＭＯＳＦＥＴの低オン抵抗化が実現できる。
図２から図６には、上記のＭＯＳＦＥＴの製造方法を示す。本発明のトレンチ型パワーＭＯＳＦＥＴの製造方法は、一導電型半導体基板上に一導電型半導体層を積層したドレイン領域にトレンチを形成する工程と、少なくともトレンチ内壁に絶縁膜を形成する工程と、トレンチ内にゲート電極を形成する工程と、ゲート電極を形成した後前記半導体層表面に逆導電型不純物を複数回イオン注入し半導体層表面からほぼ均一な深さのチャネル層を形成する工程と、トレンチに隣接する基板表面に一導電型不純物のイオン注入および拡散を行いソース領域を形成する工程と、から構成される。
第１工程（図２参照）：一導電型半導体基板上に一導電型半導体層を積層したドレイン領域にトレンチを形成する工程。
まず、ｎ＋型シリコン半導体基板１にｎ−型のエピタキシャル層を積層するなどしてドレイン領域２を形成する。
次にトレンチを形成する。全面にＣＶＤ法によりＮＳＧ（Ｎｏｎ−ｄｏｐｅｄ Ｓｉｌｉｃａｔｅ Ｇｌａｓｓ）のＣＶＤ酸化膜（不図示）を生成し、レジスト膜によるマスクをトレンチ開口部となる部分を除いてかけ、ＣＶＤ酸化膜をドライエッチングして部分的に除去し、ｎ−型エピタキシャル層２が露出したトレンチ開口部を形成する。
更に、ＣＶＤ酸化膜をマスクとしてトレンチ開口部のシリコン半導体基板をＣＦ系およびＨＢｒ系ガスによりドライエッチングし、トレンチ７を形成する。トレンチ７深さは後の工程で形成されるチャネル層４を貫通する深さを適宜選択する。
第２工程（図３参照）：少なくともトレンチ内壁に絶縁膜を形成する工程。
ダミー酸化をしてトレンチ７内壁とチャネル層４表面にダミー酸化膜（不図示）を形成し、ドライエッチングの際のエッチングダメージを除去する。このダミー酸化で形成されたダミー酸化膜とマスクとなったＣＶＤ酸化膜を同時にフッ酸などの酸化膜エッチャントにより除去する。これにより安定したゲート酸化膜を形成することができる。また高温で熱酸化することによりトレンチ７開口部に丸みをつけ、トレンチ７開口部での電界集中を避ける効果もある。その後、ゲート酸化膜１１を形成する。すなわち、全面を熱酸化（１０００℃程度）してゲート酸化膜１１を閾値に応じて例えば厚み約数百Åに形成する。
第３工程（図４参照）：トレンチ内にゲート電極を形成する工程。
更に、全面にノンドープのポリシリコン層を堆積し、例えばリン（Ｐ）を高濃度に注入・拡散して高導電率化を図る。全面に堆積したポリシリコン層をマスクなしでドライエッチして、トレンチ７に埋設したゲート電極１３を形成する。尚、不純物がドープされたポリシリコンを全面に堆積後、エッチバックしてトレンチ７にゲート電極１３を埋設してもよい。
第４工程（図５参照）：ゲート電極を形成した後前記半導体層表面に逆導電型不純物を複数回イオン注入し所定の深さのチャネル層を形成する工程。
チャネル層の形成予定領域にレジストマスクを使用して全面にｐ型不純物（例えばボロン）をイオン注入する。
このときのドーズ量は１．２×１０１３ｃｍ−２程度であり、まず１００ＫｅＶの注入エネルギーで高加速イオン注入を行う。次に、注入エネルギーを２００ＫｅＶとし、引き続き同ドーズ量をイオン注入する。更に注入エネルギーを３００ＫｅＶとし、同ドーズ量をイオン注入し、不純物イオン注入層であるチャネル層４を形成する。ただし、打ち込むエネルギーは大きさに関係なく順不同とする。
このように、本実施形態では異なる注入エネルギーで、複数回の高加速イオン注入を行う。このとき平均投影飛程における不純物濃度がほぼ一定となる条件でイオン注入する。これにより平均投影飛程がトレンチ側壁に沿って変動し、所定の深さ（例えばエピタキシャル層表面から１μｍ程度またはそれ以下）に、チャネル層４に必要な不純物濃度（１×１０１７ｃｍ−３）の領域が形成される。尚、ここでの深さは一例であり、注入条件により適宜選択できる。
また、本実施形態では熱処理による拡散工程を不要とし、高加速イオン注入のみでチャネル層４を形成する。従って、第２領域４ｂの不純物濃度プロファイルは、注入時の濃度分布（ガウス分布）が維持される。つまり、従来熱拡散の副産物として形成されていた不純物濃度勾配がなだらかな領域を形成することなく、浅い第２領域４ｂを形成できる。
これにより、本実施形態のチャネル層４は、必要な不純物濃度（１×１０１７ｃｍ−３程度）の領域を確保し、必要最小限の深さに形成できる。
また本実施形態ではイオン注入の注入エネルギーを変化させることによって、平均投影飛程をフラットに形成できる。従ってチャネル層に必要な不純物濃度の領域はトレンチ７の深さ方向にほぼ均一となる。更に注入エネルギーをコントロールすることにより、平均投影飛程がフラットな領域の増減が可能となる。以上の不純物濃度プロファイルについては図８、図９を参照して後述する。
尚、第２領域４ｂの不純物濃度プロファイルを変化させない程度であれば、本工程の後に熱処理（１０００℃未満、６０分程度）を施してもよい。
第５工程（図６参照）：トレンチに隣接する基板表面に一導電型不純物のイオン注入および拡散を行いソース領域を形成する工程。
チャネル層４の高加速イオン注入後、引き続き基板の電位安定化のためのボディ領域１４と、ソース領域１５を形成する。すなわち、レジスト膜によるマスクによりボディ領域１４の形成予定領域に選択的にボロン等のｐ型不純物を注入エネルギー５０ｅＶ、ドーズ量１０１５ｃｍ−２台程度でイオン注入し、ｐ＋型不純物領域１４’を形成した後、レジスト膜を除去する（図６（Ａ））。
更に、新たなレジスト膜でソース領域１５形成予定領域およびゲート電極１３を露出する様にマスクして、ヒ素等のｎ型不純物を注入エネルギー５０ｅＶ、ドーズ量５×１０１５ｃｍ−２程度でイオン注入し、ｎ＋型不純物領域１５’を形成する（図６（Ｂ））。
その後、図６（Ｃ）のごとく全面に、層間絶縁膜となるＢＰＳＧ（Ｂｏｒｏｎ Ｐｈｏｓｐｈｏｒｕｓ Ｓｉｌｉｃａｔｅ Ｇｌａｓｓ）などの絶縁膜および多層膜１６’をＣＶＤ法により堆積する。この成膜時の熱処理（１０００℃未満、６０分程度）により、ｐ＋型不純物領域１４’およびｎ＋型不純物領域１５’を拡散してトレンチ７に隣接するチャネル層４表面のソース領域１５と、ソース領域１５間に位置するボディ領域１４を形成する。
この場合の熱処理は、従来のチャネル層形成の熱処理時間（数時間）より十分短く、またトレンチ形成工程およびゲート酸化膜形成工程の熱処理（１０００℃以上）より低温である。また、チャネル層４の高加速イオン注入の条件は上記の例に限らず、本工程の熱処理の影響を受けないよう適宜注入条件が選択される。
つまり本工程の加熱条件ではチャネル層４に注入された不純物の拡散はほとんど進行せず、チャネル層４の不純物濃度プロファイルに影響を与えることはない。従って、第２領域４ｂが十分浅く、ディプリートによる不純物濃度プロファイルのばらつきを回避した浅いチャネル層４が実現できる。
なお、本実施形態ではｐ＋型不純物領域１４’形成後、ｎ＋型不純物領域１５’を形成しているが、ｎ＋型不純物領域１５’を形成後、ｐ＋型不純物領域１４’を形成してもよい。
第７工程（図７参照）：ソース領域１５にコンタクトする金属配線層を形成する工程。
レジスト膜をマスクにして絶縁膜および多層膜１６’をエッチングし、少なくともゲート電極１３上に層間絶縁膜１６を残すと共に、ソース領域１５およびボディ領域１４が露出したコンタクトホールＣＨを形成する。
その後シリコンノジュールを抑制し、また、スパイク（金属とシリコン基板との相互拡散）を防止するために、金属配線層（ソース電極）１８形成前に、チタン系の材料によるバリアメタル層（不図示）を形成する。
そして全面に例えばアルミニウム合金を５０００Å程度の膜厚にスパッタする。その後、金属とシリコン表面を安定させるために、合金化熱処理を行う。この熱処理は、水素含有ガス中で、３００〜５００℃（例えば４００℃程度）の温度で３０分程度行い、金属膜内の結晶ひずみを除去し、界面を安定化させる。ソース領域１５およびボディ領域１４はコンタクトホールＣＨを介して、金属配線層１８と電気的に接続する。金属配線層１８は所定の形状にパターニングされる。
さらに図示はしないが、パッシベーション膜となるＳｉＮ等を設ける。その後更に、ダメージ除去のために３００〜５００℃（例えば４００℃）で３０分程度の熱処理を行う。
図８に、チャネル層の不純物であるボロンの濃度プロファイルを示す。図８（Ａ）は高加速度イオン注入機を用いて、ボロンのイオン注入・拡散後、トレンチ、ゲート酸化膜を形成する熱処理を行った不純物濃度プロファイルである。一方、図８（Ｂ）は高加速度イオン注入機を用い、本実施形態の如く、トレンチ、ゲート酸化膜を形成後、ボロンのイオン注入を行った不純物濃度プロファイルである。それぞれ注入エネルギーを変化させ、シミュレーションを行った。
図８（Ａ）のごとくイオン注入後に高温（１０００℃以上）の熱処理を行うと、高加速イオン注入機によるイオン注入であっても、平均投影飛程より下方では濃度プロファイルがなだらかに広がってしまう。
一方、図８（Ｂ）のごとくイオン注入後熱処理による拡散を行わなければ、平均投影飛程より下方の不純物濃度分布はガウス分布が維持される。本実施形態は、高加速イオン注入後に高温の熱処理を行わないものであり、これにより浅い第２領域４ｂが実現する。
また、高加速イオン注入で図の如く注入エネルギーを変化させることにより、平均投影飛程における不純物濃度をほぼ一定としたまま深さ方向にイオン注入することができる。つまり、平均投影飛程がフラットな領域を増減できるので、チャネル層４を所望の深さに形成でき、且つ第２領域４ｂの深さを浅くすることができる。
また、本実施形態は、チャネル層の拡散工程を不要とするだけでなくトレンチ及びゲート酸化膜形成後にチャネル層のイオン注入を行うため、高温の熱処理の影響を受けず、ディプリートによる不純物濃度プロファイルのばらつきも回避することができる。
ここで仮に、従来のイオン注入装置でイオン注入（３０ＫｅＶ）を行う方法で、ゲート電極形成後にチャネル層を形成した場合を考える。このイオン注入装置の場合、図８（Ａ）のごとく平均投影飛程を深くすることができないため、チャネル層に必要な不純物濃度の領域を所定深さに形成するためには、熱処理による拡散工程が必要となる。従ってゲート電極形成後にチャネル層を形成しても、その不純物濃度プロファイルを浅くすることはできない。
図９は、本実施形態の、ソース領域１５、チャネル層４、ｎ−型エピタキシャル層２、半導体基板１の不純物濃度プロファイルを示す。図において縦軸が不純物濃度であり、横軸が半導体層表面からの深さである。図９（Ａ）では１００ＫｅＶ、２００ＫｅＶ、３００ＫｅＶの３回のイオン注入を行った場合であり、図９（Ｂ）は１００ＫｅＶ、２００ＫｅＶの２回のイオン注入を行った場合である。また、比較のために、それぞれに図１５（Ｂ）の従来の不純物濃度プロファイルを破線で示した。
この図からも明らかなように、本実施形態によれば、チャネル層の特性に実質影響を及ぼさない低濃度の領域を含む第２領域４ｂを大幅に低減できる。そして、イオン注入の回数および注入エネルギーにより、チャネル層４に必要な不純物濃度の領域（平均投影飛程がフラットな領域）を増減できるので、チャネル層４深さをコントロールできる。
つまり、所望の深さのチャネル層４を、必要最小限の深さで実現できる。これにより、チャネル層４を貫通するトレンチ７も必要最小限の深さにすることができ、それぞれの場合におけるＭＯＳＦＥＴの容量を低減できる。
例えば、図９の注入条件では、従来の図１５の場合よりチャネル層４を浅く形成できる。具体的には第２領域４ｂは、３回注入の場合には約０．２９μｍであり、２回注入の場合には約０．２５μｍである。そしてチャネル層４深さは、３回注入では約１．０μｍ、２回注入では約０．８μｍである。
これは、従来と同様のｎ−型エピタキシャル層２およびｎ＋型半導体基板１であればチャネル層４界面からｎ＋型半導体基板１界面までのｎ−型エピタキシャル層２深さ（厚み）が増加することを意味する。つまり、従来と同程度の耐圧を確保すればよい場合には、ｎ−型エピタキシャル層２の厚みを低減できる。ｎ−型エピタキシャル層２は、ＭＯＳＦＥＴの抵抗成分となるので、その厚みを低減することにより、ＭＯＳＦＥＴのオン抵抗を低減できる。
更に、不純物濃度および深さは注入イオンの電流、注入時間、注入エネルギー等の電気量で正確に制御できる。このためドーピングの精度、制御性、再現性が極めてよく、加速電圧を変えることにより所望のチャネル層深さを得ることできる。
以上、本発明の実施の形態ではｎチャネル型のＭＯＳＦＥＴを例に説明したが、導電型を逆にしたｐチャネル型ＭＯＳＦＥＴであっても同様に実施できる。またこれに限らず、ＩＧＢＴをはじめ絶縁ゲート型の半導体素子であれば同様に実施でき同様の効果が得られる。
１ ｎ＋型半導体基板
２ ｎ−型エピタキシャル層（ドレイン領域）
４ チャネル層
４ａ 第１領域
４ｂ 第２領域
７ トレンチ
１１ ゲート酸化膜
１３ ゲート電極
１４ ボディ領域
１５ ソース領域
１６ 層間絶縁膜
１８ 金属配線層
２１ ｎ＋半導体基板
２２ ｎ−型エピタキシャル層（ドレイン領域）
２４ チャネル層
２４ａ 第１領域
２４ｂ 第２領域
２７ トレンチ
３１ ゲート酸化膜
３３ ゲート電極
３４ ボディ領域
３５ ソース領域
３６ 層間絶縁膜
３８ 金属配線層
２ ｎ−型エピタキシャル層（ドレイン領域）
４ チャネル層
４ａ 第１領域
４ｂ 第２領域
７ トレンチ
１１ ゲート酸化膜
１３ ゲート電極
１４ ボディ領域
１５ ソース領域
１６ 層間絶縁膜
１８ 金属配線層
２１ ｎ＋半導体基板
２２ ｎ−型エピタキシャル層（ドレイン領域）
２４ チャネル層
２４ａ 第１領域
２４ｂ 第２領域
２７ トレンチ
３１ ゲート酸化膜
３３ ゲート電極
３４ ボディ領域
３５ ソース領域
３６ 層間絶縁膜
３８ 金属配線層
Claims (7)
- 一導電型半導体基板上に一導電型半導体層を積層したドレイン領域と、
前記半導体層表面からほぼ均一な深さに設けられた逆導電型のチャネル層と、
前記ドレイン領域に設けられたトレンチと、
少なくとも前記トレンチ内壁に設けた絶縁膜と、
前記トレンチ内に埋設されたゲート電極と、
前記トレンチに隣接する前記半導体層表面に設けられた一導電型のソース領域とを具備し、
前記チャネル層は前記ソース領域との境界から不純物濃度プロファイルの平均投影飛程までの深さの第１領域と、該第１領域下方で不純物濃度勾配の大きい第２領域とを有し、該第２領域の深さが０．５μｍ以下であることを特徴とする半導体装置。 - 前記チャネル層は不純物のイオン注入層であることを特徴とする請求項１に記載の半導体装置。
- 前記第１領域の不純物濃度は前記トレンチの深さ方向にほぼ均一であることを特徴とする請求項１に記載の半導体装置。
- 一導電型半導体基板上に一導電型半導体層を積層したドレイン領域にトレンチを形成する工程と、
少なくとも前記トレンチ内壁に絶縁膜を形成する工程と、
前記トレンチ内にゲート電極を形成する工程と、
前記ゲート電極を形成した後、前記基板表面に逆導電型不純物のイオン注入を複数回行い前記半導体層表面からほぼ均一な深さのチャネル層を形成する工程と、
前記トレンチに隣接する前記半導体層表面に一導電型不純物のイオン注入および拡散を行いソース領域を形成する工程と、
を具備することを特徴とする半導体装置の製造方法。 - 前記複数回のイオン注入は異なる注入エネルギーで行うことを特徴とする請求項４に記載の半導体装置の製造方法。
- 前記注入エネルギーはいずれも１００ＫｅＶ以上であることを特徴とする請求項５に記載の半導体装置の製造方法。
- 前記逆導電型不純物のイオン注入に引き続き前記一導電型不純物のイオン注入を行うことを特徴とする請求項４に記載の半導体装置の製造方法。
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2004260533A JP2006080177A (ja) | 2004-09-08 | 2004-09-08 | 半導体装置およびその製造方法 |
| TW094122804A TWI270150B (en) | 2004-09-08 | 2005-07-06 | Semiconductor device and manufacturing method of the same |
| KR1020050081209A KR100662692B1 (ko) | 2004-09-08 | 2005-09-01 | 반도체 장치 및 그 제조 방법 |
| US11/220,406 US20060054970A1 (en) | 2004-09-08 | 2005-09-07 | Semiconductor device and method of manufacturing the same |
| CNA200510098147XA CN1773724A (zh) | 2004-09-08 | 2005-09-08 | 半导体装置及其制造方法 |
| US11/709,147 US20070166905A1 (en) | 2004-09-08 | 2007-02-22 | Method of manufacturing semiconductor device with trench |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2004260533A JP2006080177A (ja) | 2004-09-08 | 2004-09-08 | 半導体装置およびその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2006080177A true JP2006080177A (ja) | 2006-03-23 |
Family
ID=36033002
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2004260533A Pending JP2006080177A (ja) | 2004-09-08 | 2004-09-08 | 半導体装置およびその製造方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (2) | US20060054970A1 (ja) |
| JP (1) | JP2006080177A (ja) |
| KR (1) | KR100662692B1 (ja) |
| CN (1) | CN1773724A (ja) |
| TW (1) | TWI270150B (ja) |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008085134A (ja) * | 2006-09-28 | 2008-04-10 | Nec Electronics Corp | 半導体装置及びその製造方法 |
| WO2009142233A1 (ja) * | 2008-05-20 | 2009-11-26 | ローム株式会社 | 半導体装置 |
| US7871888B2 (en) | 2007-10-24 | 2011-01-18 | Fuji Electric Systems Co., Ltd. | Method of manufacturing semiconductor device |
| JP2012069933A (ja) * | 2010-08-26 | 2012-04-05 | Shindengen Electric Mfg Co Ltd | トレンチゲート型パワー半導体装置及びその製造方法 |
| JP2012248760A (ja) * | 2011-05-30 | 2012-12-13 | Shindengen Electric Mfg Co Ltd | トレンチゲートパワー半導体装置及びその製造方法 |
| US8723295B2 (en) | 2011-06-06 | 2014-05-13 | Renesas Electronics Corporation | Semiconductor device, manufacturing method thereof, electronic device and vehicle |
| US10916624B2 (en) | 2018-05-17 | 2021-02-09 | Fuji Electric Co., Ltd. | Semiconductor integrated circuit and method of manufacturing the same |
| US11145552B2 (en) | 2019-02-15 | 2021-10-12 | Fuji Electric Co., Ltd. | Method of manufacturing semiconductor integrated circuit |
Families Citing this family (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8110869B2 (en) * | 2005-02-11 | 2012-02-07 | Alpha & Omega Semiconductor, Ltd | Planar SRFET using no additional masks and layout method |
| US8836015B2 (en) * | 2005-02-11 | 2014-09-16 | Alpha And Omega Semiconductor Incorporated | Planar SRFET using no additional masks and layout method |
| JP4294050B2 (ja) * | 2006-12-27 | 2009-07-08 | 三洋電機株式会社 | 半導体装置およびその製造方法 |
| KR100811275B1 (ko) * | 2006-12-28 | 2008-03-07 | 주식회사 하이닉스반도체 | 벌브 타입의 리세스 채널을 갖는 반도체소자의 제조방법 |
| JP2009016480A (ja) * | 2007-07-03 | 2009-01-22 | Toshiba Corp | 半導体装置、及び半導体装置の製造方法 |
| KR100940642B1 (ko) * | 2007-12-28 | 2010-02-05 | 주식회사 동부하이텍 | 반도체 소자의 제조방법 |
| US8928065B2 (en) * | 2010-03-16 | 2015-01-06 | Vishay General Semiconductor Llc | Trench DMOS device with improved termination structure for high voltage applications |
| US8853770B2 (en) * | 2010-03-16 | 2014-10-07 | Vishay General Semiconductor Llc | Trench MOS device with improved termination structure for high voltage applications |
| JP2012164765A (ja) * | 2011-02-04 | 2012-08-30 | Rohm Co Ltd | 半導体装置 |
| JP2012204636A (ja) * | 2011-03-25 | 2012-10-22 | Toshiba Corp | 半導体装置およびその製造方法 |
| JP2013069964A (ja) * | 2011-09-26 | 2013-04-18 | Sumitomo Electric Ind Ltd | 炭化珪素半導体装置 |
| CN106298775B (zh) * | 2015-05-20 | 2019-12-24 | 北大方正集团有限公司 | 一种混合整流二极管及其制作方法 |
| JP6472776B2 (ja) * | 2016-02-01 | 2019-02-20 | 富士電機株式会社 | 炭化珪素半導体装置および炭化珪素半導体装置の製造方法 |
| DE102016226237A1 (de) | 2016-02-01 | 2017-08-03 | Fuji Electric Co., Ltd. | Siliziumcarbid-halbleitervorrichtung und verfahren zum herstellen einer siliziumcarbid-halbleitervorrichtung |
| JP6907233B2 (ja) * | 2016-02-02 | 2021-07-21 | アーベーベー・シュバイツ・アーゲーＡＢＢ Ｓｃｈｗｅｉｚ ＡＧ | パワー半導体デバイス |
| JP2018041789A (ja) * | 2016-09-06 | 2018-03-15 | ルネサスエレクトロニクス株式会社 | 半導体装置の製造方法 |
| CN107978629A (zh) * | 2017-11-30 | 2018-05-01 | 上海华虹宏力半导体制造有限公司 | P型沟槽栅mosfet及其制造方法 |
| JP7196000B2 (ja) * | 2019-04-02 | 2022-12-26 | ルネサスエレクトロニクス株式会社 | 半導体装置およびその製造方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001203353A (ja) * | 2000-01-19 | 2001-07-27 | Nec Corp | 半導体装置の製造方法 |
| JP2001339063A (ja) * | 2000-05-30 | 2001-12-07 | Denso Corp | 半導体装置およびその製造方法 |
| JP2004221201A (ja) * | 2003-01-10 | 2004-08-05 | Sharp Corp | 半導体装置の製造方法および半導体装置 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7084456B2 (en) * | 1999-05-25 | 2006-08-01 | Advanced Analogic Technologies, Inc. | Trench MOSFET with recessed clamping diode using graded doping |
| JP4371521B2 (ja) * | 2000-03-06 | 2009-11-25 | 株式会社東芝 | 電力用半導体素子およびその製造方法 |
| JP2001274396A (ja) * | 2000-03-27 | 2001-10-05 | Sanyo Electric Co Ltd | 絶縁ゲート型半導体装置の製造方法 |
-
2004
- 2004-09-08 JP JP2004260533A patent/JP2006080177A/ja active Pending
-
2005
- 2005-07-06 TW TW094122804A patent/TWI270150B/zh not_active IP Right Cessation
- 2005-09-01 KR KR1020050081209A patent/KR100662692B1/ko not_active IP Right Cessation
- 2005-09-07 US US11/220,406 patent/US20060054970A1/en not_active Abandoned
- 2005-09-08 CN CNA200510098147XA patent/CN1773724A/zh active Pending
-
2007
- 2007-02-22 US US11/709,147 patent/US20070166905A1/en not_active Abandoned
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001203353A (ja) * | 2000-01-19 | 2001-07-27 | Nec Corp | 半導体装置の製造方法 |
| JP2001339063A (ja) * | 2000-05-30 | 2001-12-07 | Denso Corp | 半導体装置およびその製造方法 |
| JP2004221201A (ja) * | 2003-01-10 | 2004-08-05 | Sharp Corp | 半導体装置の製造方法および半導体装置 |
Cited By (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008085134A (ja) * | 2006-09-28 | 2008-04-10 | Nec Electronics Corp | 半導体装置及びその製造方法 |
| US7871888B2 (en) | 2007-10-24 | 2011-01-18 | Fuji Electric Systems Co., Ltd. | Method of manufacturing semiconductor device |
| JP5819064B2 (ja) * | 2008-05-20 | 2015-11-18 | ローム株式会社 | 半導体装置 |
| WO2009142233A1 (ja) * | 2008-05-20 | 2009-11-26 | ローム株式会社 | 半導体装置 |
| US8575622B2 (en) | 2008-05-20 | 2013-11-05 | Rohm Co., Ltd. | Silicon carbide trench MOSFET having reduced on-resistance, increased dielectric withstand voltage, and reduced threshold voltage |
| EP2293336A4 (en) * | 2008-05-20 | 2014-01-29 | Rohm Co Ltd | SEMICONDUCTOR COMPONENT |
| EP3614441A1 (en) * | 2008-05-20 | 2020-02-26 | Rohm Co., Ltd. | Semiconductor device |
| JP2014241435A (ja) * | 2008-05-20 | 2014-12-25 | ローム株式会社 | 半導体装置 |
| US9024329B2 (en) | 2008-05-20 | 2015-05-05 | Rohm Co., Ltd. | Silicon carbide trench MOSFET having reduced on-resistance, increased dielectric withstand voltage, and reduced threshold voltage |
| JP2012069933A (ja) * | 2010-08-26 | 2012-04-05 | Shindengen Electric Mfg Co Ltd | トレンチゲート型パワー半導体装置及びその製造方法 |
| JP2012248760A (ja) * | 2011-05-30 | 2012-12-13 | Shindengen Electric Mfg Co Ltd | トレンチゲートパワー半導体装置及びその製造方法 |
| US9082835B2 (en) | 2011-06-06 | 2015-07-14 | Renesas Electronics Corporation | Semiconductor device, manufacturing method thereof, electronic device and vehicle |
| US9362396B2 (en) | 2011-06-06 | 2016-06-07 | Renesas Electronics Corporation | Semiconductor device, manufacturing method thereof, electronic device and vehicle |
| US8723295B2 (en) | 2011-06-06 | 2014-05-13 | Renesas Electronics Corporation | Semiconductor device, manufacturing method thereof, electronic device and vehicle |
| US10916624B2 (en) | 2018-05-17 | 2021-02-09 | Fuji Electric Co., Ltd. | Semiconductor integrated circuit and method of manufacturing the same |
| US11502164B2 (en) | 2018-05-17 | 2022-11-15 | Fuji Electric Co., Ltd. | Method of manufacturing semiconductor integrated circuit |
| US11145552B2 (en) | 2019-02-15 | 2021-10-12 | Fuji Electric Co., Ltd. | Method of manufacturing semiconductor integrated circuit |
Also Published As
| Publication number | Publication date |
|---|---|
| TW200610065A (en) | 2006-03-16 |
| US20060054970A1 (en) | 2006-03-16 |
| KR20060050926A (ko) | 2006-05-19 |
| KR100662692B1 (ko) | 2007-01-02 |
| CN1773724A (zh) | 2006-05-17 |
| US20070166905A1 (en) | 2007-07-19 |
| TWI270150B (en) | 2007-01-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100662692B1 (ko) | 반도체 장치 및 그 제조 방법 | |
| JP4109565B2 (ja) | 半導体装置の製造方法および半導体装置 | |
| JP2010021176A (ja) | 半導体装置および半導体装置の製造方法 | |
| JP4440188B2 (ja) | 半導体装置の製造方法 | |
| US5940710A (en) | Method for fabricating metal oxide semiconductor field effect transistor | |
| JP2011134837A (ja) | 半導体装置の製造方法 | |
| JP2008078397A (ja) | 絶縁ゲート型半導体装置の製造方法 | |
| JP2007294759A (ja) | 半導体装置およびその製造方法 | |
| JP2008159916A (ja) | 半導体装置 | |
| TW574746B (en) | Method for manufacturing MOSFET with recessed channel | |
| JP5457902B2 (ja) | 半導体装置及びその製造方法 | |
| JPH10125906A (ja) | 半導体装置及びその製造方法 | |
| JP2006140239A (ja) | 半導体装置及びその製造方法 | |
| JP4146857B2 (ja) | 半導体装置及びその製造方法 | |
| JP2006332232A (ja) | 半導体装置およびその製造方法 | |
| JP2007227649A (ja) | 半導体装置の製造方法 | |
| JP4793840B2 (ja) | 半導体装置の製造方法 | |
| JP2006332231A (ja) | 半導体装置の製造方法 | |
| JP2005303087A (ja) | 半導体装置およびその製造方法 | |
| JP5266738B2 (ja) | トレンチゲート型半導体装置の製造方法 | |
| KR101180500B1 (ko) | 트랜지스터 제조 방법 | |
| TWI433311B (zh) | 具有自對準矽化物接觸的功率裝置及其製造方法 | |
| JP2007059722A (ja) | 半導体装置及びその製造方法 | |
| JP2000049334A (ja) | 半導体装置及びその製造方法 | |
| KR20040082967A (ko) | 반도체 장치의 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20051226 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070801 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110527 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20110602 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110607 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20111011 |