JP6907233B2 - パワー半導体デバイス - Google Patents
パワー半導体デバイス Download PDFInfo
- Publication number
- JP6907233B2 JP6907233B2 JP2018558483A JP2018558483A JP6907233B2 JP 6907233 B2 JP6907233 B2 JP 6907233B2 JP 2018558483 A JP2018558483 A JP 2018558483A JP 2018558483 A JP2018558483 A JP 2018558483A JP 6907233 B2 JP6907233 B2 JP 6907233B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- gate
- region
- semiconductor device
- power semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims description 51
- 210000000746 body region Anatomy 0.000 claims description 67
- 239000000758 substrate Substances 0.000 claims description 29
- 230000005669 field effect Effects 0.000 claims description 20
- 229910010271 silicon carbide Inorganic materials 0.000 claims description 17
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 claims description 15
- 230000003071 parasitic effect Effects 0.000 description 14
- 230000000052 comparative effect Effects 0.000 description 11
- 238000000926 separation method Methods 0.000 description 6
- 238000009792 diffusion process Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 238000001465 metallisation Methods 0.000 description 3
- 230000005684 electric field Effects 0.000 description 2
- 238000002347 injection Methods 0.000 description 2
- 239000007924 injection Substances 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 229910044991 metal oxide Inorganic materials 0.000 description 2
- 150000004706 metal oxides Chemical class 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000018109 developmental process Effects 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 230000002708 enhancing effect Effects 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 238000005457 optimization Methods 0.000 description 1
- 238000012856 packing Methods 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 238000005728 strengthening Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
- H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
- H01L29/0692—Surface layout
- H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/0843—Source or drain regions of field-effect devices
- H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
- H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
- H01L29/0856—Source regions
- H01L29/0869—Shape
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
- H01L29/4238—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the surface lay-out
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
- H01L29/1608—Silicon carbide
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42356—Disposition, e.g. buried gate electrode
- H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
- H01L29/42368—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity the thickness being non-uniform
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Electrodes Of Semiconductors (AREA)
- Junction Field-Effect Transistors (AREA)
Description
本発明は、パワー半導体デバイスに関し、特に、複数の縦型電界効果トランジスタ(FET)セルを有するトレンチ電界効果トランジスタデバイスに関する。
欧州特許出願公開第1434274(A2)号明細書から、チャネル濃度を改善し、それによって低いオン抵抗を実現するように、隣接する埋め込みゲート間の間隔が最小化されている、埋め込みゲート型半導体デバイスが知られている。埋め込みゲートの底部よりも深いP+ボディ領域により、ゲート底部付近の電場の集中に起因する電圧抵抗低下が防止され、同時に良好なOFF特性が達成される。基板の平面内には、各々の断面が矩形の複数のゲート電極が配置されている。ゲート電極の長辺間の間隔は、短辺間の間隔よりも短くされている。また、ゲート電極の短辺間には、P+ボディ領域およびN+ソース領域がソース電極に接するように、帯状のコンタクト開口が設けられている。
本発明のパワー半導体デバイスは、電流が垂直方向に流れる二重ゲートを有するトレンチを有するパワー電界効果トランジスタデバイスである。縦型パワーMOSFETの既知の標準的なトレンチ設計とは対照的に、本発明のパワー半導体デバイスは、マルチゲート領域を生成し、それによってゲート制御を強化する。これは、ソース層に関するデバイスの異なる3次元レイアウト、および、請求項1に定義された隣接するゲートストリップの各対の間の領域における第1のオーミックコンタクトの分布によって達成される。本発明のパワー半導体デバイスでは、静電ゲート制御の向上、それゆえ、より高いオン電流を達成するために、縦型FETセル内のボディ領域の2つの側面の間の距離である二重ゲート距離を低減することができる。本発明の特定のレイアウトは、縦型FETセルのより良好なパッキング、すなわち、より高い密度、したがってより高いオン電流を可能にする。本発明では、ソース層は各ボディ領域の上面にまで延伸しておらず、それによって、基板層から外方に面するボディ領域の上面全体がゲート絶縁層と直接接触している。これは、ボディ領域がオフ状態において電子を含まないという利点を有する。
例示的な実施形態では、ボディコンタクト領域が、隣接するゲートストリップの各対の間に配置され、各ボディコンタクト領域は、ボディ層のドーピングレベルよりも高いドーピングレベルを有し、ソース層を貫通してボディ層まで延伸してボディ層に接触する第2の導電型の半導体領域であり、ソース電極はボディコンタクト領域上に配置されて、隣接するゲートストリップの各対の間のボディコンタクトへの第2のオーミックコンタクトを形成する。この例示的な実施形態では、寄生バイポーラ接合トランジスタ(BJT)が効率的に短縮される。
例示的な実施形態では、各ボディ領域の上面全体が、基板層の主面に垂直な方向においてゲート絶縁層から分離される。
以下、図1〜図4を参照して、比較例によるパワー半導体デバイスについて説明する。図1には、図2〜図4に示される水平面Hに沿った水平断面が示されており、図2〜図4は、それぞれ図1の線AA’、BB’およびCC’に沿った異なる垂直断面図を示している。水平面Hは、第1の水平方向x、および、第1の水平方向xに垂直な第2の水平方向yに延在している。
1,1′ (マルチゲートトレンチSiCパワーMOSFET)デバイス
2 (n型)ドリフト層
3 (n型)ドレイン層
4 基板層
5,5′ (p型)ボディ層
5a,5a′ ボディ領域
6,6′ (n+型)ソース層
7 ゲート層
7a 第1のゲート領域
7b 第2のゲート領域
8 ゲート絶縁層
8a ゲート絶縁層8の第1の部分
8b ゲート絶縁層8の第2の部分
10 縦型電界効果トランジスタ(FET)セル
16 側面
17,17′ 上面
18 絶縁領域
25 (p+型)ボディコンタクト領域
30 (p型)ウェル領域
35 ドレイン電極
50 側方界面
65 ソース電極
d1 (各ボディ領域5aの2つの側面16の間の)距離
d2 (第1の水平方向xにおいて隣接する2つのボディ領域5aの間の)距離
dbcr (隣接するボディコンタクト領域25の間の)距離
H 水平面
M 主面
wbcr 幅
wg ゲート幅
x 第1の水平方向
y 第2の水平方向
z 垂直方向
Claims (14)
- パワー半導体デバイス(1’)であって、
第1の導電型を有する基板層(4)と、
前記基板層(4)上に設けられ、前記第1の導電型とは異なる第2の導電型を有するボディ層(5’)と、
前記ボディ層(5’)上に設けられ、前記第1の導電型を有するソース層(6’)と、
前記ボディ層(5’)を貫通する導電性のゲート層(7)と、
前記基板層(4)、前記ボディ層(5’)および前記ソース層(6’)から前記ゲート層(7)を電気的に絶縁するゲート絶縁層(8)とを備え、
前記パワー半導体デバイスは、複数の縦型電界効果トランジスタセル(10)を含み、
前記複数の縦型電界効果トランジスタセル(10)は複数の平行な列に配列され、各列は水平方向である第1の方向(x)に沿って配列された縦型電界効果トランジスタセル(10)を含み、
各縦型電界効果トランジスタセル(10)内において、前記ボディ層(5’)のボディ領域(5a’)は、互いに対向する前記ボディ領域(5a’)の2つの側面(16)から、および、前記基板層(4)に対向する上面(17’)から、前記ゲート層(7)によって囲まれ、かつ前記2つの側面(16)を接続し、前記ゲート層(7)は、前記ゲート絶縁層(8)によって前記ボディ領域(5a’)から分離されており、
縦型電界効果トランジスタセル(10)の各列において、前記ボディ領域(5a’)は、前記ゲート層(7)の第1のゲート領域(7a)によって前記第1の方向(x)において互いに分離されており、各第1のゲート領域(7a)は、縦型電界効果トランジスタセル(10)の各列において、前記第1のゲート領域(7a)が前記第1の方向(x)に沿って前記ボディ領域(5a’)と交互になるように、前記ボディ層(5’)を貫通しており、
縦型電界効果トランジスタセル(10)の各列内の前記第1のゲート領域(7a)は、前記第1の方向(x)においてそれぞれの前記縦型電界効果トランジスタセル(10)の前記ボディ領域(5a’)にわたって延伸する第2のゲート領域(7b)によって互いに接続され、
前記基板層(4)の主面(M)に平行な平面上への垂直投影において、縦型電界効果トランジスタセル(10)の各列内において、前記第1のゲート領域(7a)および前記第2のゲート領域(7b)は、連続的なゲートストリップを形成し、前記連続的なゲートストリップの長手方向軸が前記第1の方向(x)に延伸し、
ソース電極(65)が前記ソース層(6’)上に形成されて、隣接するゲートストリップの各対の間の前記ソース層(6’)への第1のオーミックコンタクトを形成し、
前記ソース層(6’)は前記第1の方向(x)に直交する水平方向である第2の方向(y)において各ボディ領域(5a’)の2つの端部において垂直方向(z)および前記第1の方向(x)に延伸する側方界面(50)において各ボディ領域(5a’)に直接接触しており、
前記基板層(4)から離れた方に面する前記ボディ領域(5a’)の前記上面(17’)全体が前記ゲート絶縁層(8)と直接接触するように、前記ソース層(6’)は前記ボディ領域(5a’)の前記上面(17’)へと延伸していないことを特徴とする、パワー半導体デバイス(1’)。 - 前記パワー半導体デバイスは、隣接するゲートストリップの各対の間のボディコンタクト領域(25)を備え、各ボディコンタクト領域(25)は、前記ボディ層(5’)のドーピングレベルよりも高いドーピングレベルを有し、かつ前記ソース層(6’)を貫通して前記ボディ層(5’)まで延伸して接触する前記第2の導電型の半導体領域であり、前記ソース電極(65)は前記ボディコンタクト領域(25)上に配置されて、隣接するゲートストリップの各対の間の前記ボディコンタクト領域(25)への第2のオーミックコンタクトを形成する、請求項1に記載のパワー半導体デバイス。
- 各ボディ領域(5a’)の前記2つの側面(16)の間の距離(d1)が、1μm以下、または500nm以下、または100nm以下、または20nm以下である、請求項1または2に記載のパワー半導体デバイス。
- 各ボディ領域(5a’)の前記側面(16)を前記ゲート層(7)から分離する前記ゲート絶縁層(8)の第1の部分の第1の厚さは、10nm〜100nmの範囲内にある、請求項1〜3のいずれか一項に記載のパワー半導体デバイス。
- 前記基板層(4)の主面(M)に平行な平面上への垂直投影において各ボディ領域(5a’)の前記上面を前記ゲート層(7)から分離する前記ゲート絶縁層(8)の第2の部分の第2の厚さは、10nm〜500nmの範囲内にある、請求項1〜4のいずれか一項に記載のパワー半導体デバイス。
- 各ボディ領域(5a’)の前記側面(16)を前記ゲート層(7)から分離する前記ゲート絶縁層(8)の第1の部分の第1の厚さは、10nm〜100nmの範囲内にあり、
前記基板層(4)の主面(M)に平行な平面上への垂直投影において、各ボディ領域(5a’)の前記上面を前記ゲート層(7)から分離する前記ゲート絶縁層(8)の第2の部分の第2の厚さは、10nm〜500nmの範囲内にあり、
前記第1の厚さと前記第2の厚さとの比が0.5未満である、請求項1〜3のいずれか一項に記載のパワー半導体デバイス。 - 前記第1の方向(x)において隣接するボディ領域(5a’)の各対の間の距離(d2)は、1μm以下、または500nm以下、または100nm以下、または20nm以下である、請求項1〜6のいずれか一項に記載のパワー半導体デバイス。
- 前記ソース層(6’)は、各ボディ領域(5a’)の前記上面(17’)へと延在する、請求項1〜7のいずれか一項に記載のパワー半導体デバイス。
- 各ボディ領域(5a’)の前記上面(17’)全体が、前記基板層(4)の前記主面(M)に垂直な方向において前記ゲート絶縁層(8)から分離されている、請求項1〜8のいずれか一項に記載のパワー半導体デバイス。
- 前記第2の導電型の半導体ウェル領域(30)が、前記基板層(4)に面する各第1のゲート領域(7a)の底面上に形成され、前記半導体ウェル領域(30)は、前記ゲート絶縁層(8)によって前記第1のゲート領域(7a)から分離されて電気的に絶縁される、請求項1〜9のいずれか一項に記載のパワー半導体デバイス。
- 少なくとも、前記基板層(4)、前記ボディ層(5’)、および前記ソース層(6’)は、シリコンカーバイドから形成されている、請求項1〜10のいずれか一項に記載のパワー半導体デバイス。
- 隣接する2つのゲートストリップの間の各ボディコンタクト領域(25)が、連続したストリップ形状領域である、請求項1〜11のいずれか一項に記載のパワー半導体デバイス。
- 少なくとも、縦型電界効果トランジスタ(10)の各列の前記ボディ領域(5a’)は、前記ボディ層(5’)の連続部分によって互いに接続される、請求項1〜12のいずれか一項に記載のパワー半導体デバイス。
- 各ボディ領域(5a’)の前記側面(16)は互いに平行である、請求項1〜13のいずれか一項に記載のパワー半導体デバイス。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
EP16153826 | 2016-02-02 | ||
EP16153826.9 | 2016-02-02 | ||
PCT/EP2017/051156 WO2017133904A1 (en) | 2016-02-02 | 2017-01-20 | Power semiconductor device |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2019503591A JP2019503591A (ja) | 2019-02-07 |
JP6907233B2 true JP6907233B2 (ja) | 2021-07-21 |
Family
ID=55299324
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2018558483A Active JP6907233B2 (ja) | 2016-02-02 | 2017-01-20 | パワー半導体デバイス |
Country Status (5)
Country | Link |
---|---|
US (1) | US10490658B2 (ja) |
EP (1) | EP3227924B1 (ja) |
JP (1) | JP6907233B2 (ja) |
CN (1) | CN108604603B (ja) |
WO (1) | WO2017133904A1 (ja) |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN108604603B (zh) * | 2016-02-02 | 2021-05-28 | Abb电网瑞士股份公司 | 功率半导体装置 |
EP4016645A1 (en) | 2020-12-21 | 2022-06-22 | Hitachi Energy Switzerland AG | Silicon carbide power device and method for manufacturing the same |
EP4016644A1 (en) | 2020-12-21 | 2022-06-22 | Hitachi Energy Switzerland AG | Power semiconductor device and method for manufacturing a power semiconductor device |
DE112021006569T5 (de) | 2020-12-21 | 2023-10-05 | Hitachi Energy Switzerland Ag | Leistungshalbleitervorrichtung und verfahren zum herstellen einer leistungshalbleitervorrichtung |
JP2023045561A (ja) * | 2021-09-22 | 2023-04-03 | 株式会社 日立パワーデバイス | 半導体装置および電力変換装置 |
CN115084246B (zh) * | 2022-08-22 | 2022-11-15 | 泰科天润半导体科技(北京)有限公司 | 一种降低栅电荷的碳化硅mosfet的制造方法 |
CN116613212B (zh) * | 2023-03-20 | 2024-01-30 | 杭州芯迈半导体技术有限公司 | 一种沟槽型半导体功率器件及版图 |
CN117995686A (zh) * | 2024-04-02 | 2024-05-07 | 泰科天润半导体科技(北京)有限公司 | 一种沟槽型和jfet集成四沟道的碳化硅器件的制造方法 |
Family Cites Families (23)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH1098188A (ja) * | 1996-08-01 | 1998-04-14 | Kansai Electric Power Co Inc:The | 絶縁ゲート半導体装置 |
JP3489404B2 (ja) * | 1997-07-28 | 2004-01-19 | 株式会社豊田中央研究所 | 絶縁ゲート型半導体装置 |
US7462910B1 (en) * | 1998-10-14 | 2008-12-09 | International Rectifier Corporation | P-channel trench MOSFET structure |
US6194741B1 (en) * | 1998-11-03 | 2001-02-27 | International Rectifier Corp. | MOSgated trench type power semiconductor with silicon carbide substrate and increased gate breakdown voltage and reduced on-resistance |
JP4765012B2 (ja) * | 2000-02-09 | 2011-09-07 | 富士電機株式会社 | 半導体装置及びその製造方法 |
JP4870865B2 (ja) * | 2000-09-28 | 2012-02-08 | 新電元工業株式会社 | Mosトランジスタ |
GB0125710D0 (en) * | 2001-10-26 | 2001-12-19 | Koninkl Philips Electronics Nv | Transistor device |
US7161208B2 (en) * | 2002-05-14 | 2007-01-09 | International Rectifier Corporation | Trench mosfet with field relief feature |
JP4604444B2 (ja) | 2002-12-24 | 2011-01-05 | トヨタ自動車株式会社 | 埋設ゲート型半導体装置 |
JP2004335990A (ja) * | 2003-03-10 | 2004-11-25 | Fuji Electric Device Technology Co Ltd | Mis型半導体装置 |
JP2006080177A (ja) * | 2004-09-08 | 2006-03-23 | Sanyo Electric Co Ltd | 半導体装置およびその製造方法 |
KR101375035B1 (ko) * | 2006-09-27 | 2014-03-14 | 맥스파워 세미컨덕터 인크. | Mosfet 및 그 제조 방법 |
JP5819064B2 (ja) | 2008-05-20 | 2015-11-18 | ローム株式会社 | 半導体装置 |
US8058685B2 (en) * | 2009-07-08 | 2011-11-15 | Force Mos Technology Co., Ltd. | Trench MOSFET structures using three masks process |
JP5586887B2 (ja) | 2009-07-21 | 2014-09-10 | 株式会社日立製作所 | 半導体装置及びその製造方法 |
JP5894383B2 (ja) * | 2011-06-30 | 2016-03-30 | ローム株式会社 | 半導体装置およびその製造方法 |
US20130299901A1 (en) * | 2011-09-29 | 2013-11-14 | Force Mos Technology Co., Ltd. | Trench mosfet structures using three masks process |
JP2014086569A (ja) * | 2012-10-24 | 2014-05-12 | Renesas Electronics Corp | 縦型パワーmosfet |
CN203659877U (zh) * | 2013-10-30 | 2014-06-18 | 英飞凌科技奥地利有限公司 | 超结器件和包括所述超结器件的半导体结构 |
JP6336055B2 (ja) * | 2014-05-23 | 2018-06-06 | 株式会社日立製作所 | 半導体装置、半導体装置の製造方法、電力変換装置、3相モータシステム、自動車、および鉄道車両 |
US9627328B2 (en) * | 2014-10-09 | 2017-04-18 | Infineon Technologies Americas Corp. | Semiconductor structure having integrated snubber resistance |
CN108604603B (zh) * | 2016-02-02 | 2021-05-28 | Abb电网瑞士股份公司 | 功率半导体装置 |
US10692863B2 (en) * | 2016-09-30 | 2020-06-23 | Rohm Co., Ltd. | Semiconductor device and semiconductor package |
-
2017
- 2017-01-20 CN CN201780009665.0A patent/CN108604603B/zh active Active
- 2017-01-20 EP EP17700973.5A patent/EP3227924B1/en active Active
- 2017-01-20 JP JP2018558483A patent/JP6907233B2/ja active Active
- 2017-01-20 WO PCT/EP2017/051156 patent/WO2017133904A1/en active Application Filing
-
2018
- 2018-08-02 US US16/052,981 patent/US10490658B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
US20180350977A1 (en) | 2018-12-06 |
EP3227924B1 (en) | 2020-07-22 |
CN108604603B (zh) | 2021-05-28 |
US10490658B2 (en) | 2019-11-26 |
WO2017133904A1 (en) | 2017-08-10 |
CN108604603A (zh) | 2018-09-28 |
JP2019503591A (ja) | 2019-02-07 |
EP3227924A1 (en) | 2017-10-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6907233B2 (ja) | パワー半導体デバイス | |
US10157983B2 (en) | Vertical power MOS-gated device with high dopant concentration N-well below P-well and with floating P-islands | |
US9947779B2 (en) | Power MOSFET having lateral channel, vertical current path, and P-region under gate for increasing breakdown voltage | |
US9093522B1 (en) | Vertical power MOSFET with planar channel and vertical field plate | |
JP7471267B2 (ja) | 半導体装置 | |
US9093493B2 (en) | Wide bandgap insulated gate semiconductor device | |
JP4764987B2 (ja) | 超接合半導体素子 | |
US7531888B2 (en) | Integrated latch-up free insulated gate bipolar transistor | |
JP3966151B2 (ja) | 半導体素子 | |
US7473966B1 (en) | Oxide-bypassed lateral high voltage structures and methods | |
JP6356803B2 (ja) | 絶縁ゲートバイポーラトランジスタ | |
KR20160029630A (ko) | 반도체 장치 | |
JP4265201B2 (ja) | 超接合半導体素子 | |
EP1703566A1 (en) | MOS device having at least two channel regions | |
KR101127501B1 (ko) | 트렌치 게이트 구조를 가지는 전력 반도체 소자 | |
JP7326991B2 (ja) | スイッチング素子 | |
US20240030137A1 (en) | Semiconductor die with a tungsten runner and a gate runner | |
JP2005506715A (ja) | トランジスタデバイス | |
US9502498B2 (en) | Power semiconductor device | |
JP2024071184A (ja) | 炭化ケイ素半導体装置 | |
CN116153984A (zh) | 用于碳化硅器件的屏蔽结构 | |
JP2023544222A (ja) | 絶縁トレンチゲート電極を有するパワー半導体デバイス |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20181002 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20190927 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20201119 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20201124 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20210217 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20210615 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20210630 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6907233 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |