JP3966151B2 - 半導体素子 - Google Patents

半導体素子 Download PDF

Info

Publication number
JP3966151B2
JP3966151B2 JP2002298068A JP2002298068A JP3966151B2 JP 3966151 B2 JP3966151 B2 JP 3966151B2 JP 2002298068 A JP2002298068 A JP 2002298068A JP 2002298068 A JP2002298068 A JP 2002298068A JP 3966151 B2 JP3966151 B2 JP 3966151B2
Authority
JP
Japan
Prior art keywords
trench
region
conductivity type
semiconductor element
main surface
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2002298068A
Other languages
English (en)
Other versions
JP2004134597A (ja
Inventor
進 岩本
泰彦 大西
高広 佐藤
達司 永岡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Device Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Device Technology Co Ltd filed Critical Fuji Electric Device Technology Co Ltd
Priority to JP2002298068A priority Critical patent/JP3966151B2/ja
Priority to US10/683,868 priority patent/US6825537B2/en
Publication of JP2004134597A publication Critical patent/JP2004134597A/ja
Application granted granted Critical
Publication of JP3966151B2 publication Critical patent/JP3966151B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/063—Reduced surface field [RESURF] pn-junction structures
    • H01L29/0634—Multiple reduced surface field (multi-RESURF) structures, e.g. double RESURF, charge compensation, cool, superjunction (SJ), 3D-RESURF, composite buffer (CB) structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/4238—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the surface lay-out

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Composite Materials (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Thyristors (AREA)

Description

【０００１】
【発明の属する技術分野】
本発明は、半導体基板の第１の主面側から第２の主面側へ向かって延びる第１導電型半導体よりなる複数のドリフト領域と、それと同様に延びる第２導電型半導体よりなる複数の仕切り領域とを、それらの延びる方向に交差する方向に交互に繰り返し接合した構成の並列ｐｎ接合層を有し、該並列ｐｎ接合層が、オン状態のときに電流を流し、かつオフ状態のときには空乏化するドリフト層となる半導体素子に関し、特に、ＭＯＳＦＥＴ（絶縁ゲート型電界効果トランジスタ）やＩＧＢＴ（絶縁ゲート型バイポーラトランジスタ）やバイポーラトランジスタ等に適用可能な、高耐圧化と大電流容量化を両立させることのできる半導体素子に関する。
【０００２】
【従来の技術】
一般に、半導体素子は、半導体基板の片面に電極部をもち、主面に平行な方向に電流が流れる横型素子と、半導体基板の両面に電極をもち、主面に垂直な方向に電流が流れる縦型素子とに大別される。縦型半導体素子は、オン時にドリフト電流が流れる方向と、オフ時の逆バイアス電圧による空乏層が延びる方向とが同じである。たとえば、通常のプレーナ型のｎチャネル縦型ＭＯＳＦＥＴの場合、高抵抗のｎ-ドリフト層の部分は、ＭＯＳＦＥＴがオン状態のときは縦方向にドリフト電流を流す領域として働き、オフ状態のときは空乏化して耐圧を高める。
【０００３】
この高抵抗のｎ-ドリフト層の電流経路を短くすることは、電流に対するドリフト抵抗が低くなるのでＭＯＳＦＥＴの実質的なオン抵抗を下げる効果に繋がるものの、逆にｐベース領域とｎ-ドリフト領域との間のｐｎ接合から進行するドレイン−ベース間空乏層が広がる幅が狭く、シリコンの臨界電界強度に速く達するため、耐圧が低下してしまう。逆に耐圧の高い半導体装置では、ｎ-ドリフト層が厚くなるため必然的にオン抵抗が大きくなり、損失が増すことになる。すなわちオン抵抗と耐圧との間にトレードオフ関係がある。
【０００４】
このトレードオフ関係は、ＩＧＢＴ、バイポーラトランジスタ、ダイオード等の半導体素子においても同様に成立することが知られている。また、この問題は、オン時にドリフト電流が流れる方向と、オフ時の逆バイアスによる空乏層の延びる方向が異なる横型半導体素子についても共通である。この問題に対する解決法として、ドリフト層を、不純物濃度を高めたｎ型の領域とｐ型の領域を交互に配置した並列ｐｎ接合層で構成し、オフ状態のときは空乏化して耐圧を負担するようにした構造の半導体装置が、たとえば、特許文献１、特許文献２、特許文献３、特許文献４に開示されている。
【０００５】
通常のプレーナ型のｎチャネル縦型ＭＯＳＦＥＴとの構造上の違いは、ドリフト部が一様・単一の導電型でなく、上述した並列ｐｎ接合層となっている点である。この並列ｐｎ接合層は、オフ状態では、不純物濃度が高くても、並列ｐｎ構造の縦方向に配向する各ｐｎ接合から空乏層がその両側の横方向に拡がり、ドリフト領域全体が空乏化するため、高耐圧化を図ることができる。なお、本明細書では、このような並列ｐｎ構造のドリフト部を備える半導体素子を超接合半導体素子と称することとする。
【０００６】
ところで、一般に、プレーナ型超接合ＭＯＳＦＥＴのオン抵抗（Ｒｏｎ・Ａ）はおよそつぎの（１）式で表される。ただし、ソース層抵抗をＲsとし、チャネル抵抗をＲchとし、蓄積層抵抗をＲaccとし、接合ＦＥＴ（ＪＦＥＴ）効果による抵抗をＲJFETとし、ドリフト抵抗をＲdriftとし、ドレイン層抵抗をＲdとする。
【０００７】
Ｒｏｎ・Ａ＝（Ｒs＋Ｒch＋Ｒacc＋ＲJFET＋Ｒdrift＋Ｒd）・Ａ ・・・（１）
【０００８】
超接合半導体素子では、ドリフト抵抗Ｒdriftが、つぎの（２）式で表される関係にあるため、耐圧が高くなってもドリフト抵抗が耐圧に比例して増大するだけで、従来のＭＯＳＦＥＴと比較すると劇的なオン抵抗の低減が可能となる。さらに、同じ耐圧でも、並列ｐｎ接合層のｎ型ドリフト領域幅ｄを小さくすることで、オン抵抗をさらに低減することができる。なお、（２）式において、μは電子の移動度であり、ε0は真空の誘電率であり、εsはシリコンの比誘電率であり、Ｅｃは臨界電界であり、Ｖｂは耐圧（降伏電圧）である。
【０００９】
Ｒdrift・Ａ＝（４・ｄ・Ｖｂ）／（μ・ε0・εs・Ｅｃ2） ・・・（２）
【００１０】
しかし、ドリフト抵抗Ｒdriftが劇的に低減される一方、前記（１）式にあるドリフト抵抗以外の抵抗成分が顕著化してくる。特に、ＪＦＥＴ効果における抵抗ＲJFETの割合がオン抵抗中で大きく、これを改善するために表面から掘り下げたトレンチ内にゲート電極を埋め、トレンチ側壁部にチャネルを誘起させる、いわゆるトレンチ型ＭＯＳＦＥＴの適用が提案されている。トレンチ型の超接合半導体素子については、たとえば、特許文献５に開示されている。
【００１１】
【特許文献１】
欧州特許第００５３８５４号明細書
【特許文献２】
米国特許第５２１６２７５号明細書
【特許文献３】
米国特許第５４３８２１５号明細書
【特許文献４】
特開平９−２６６３１１号公報
【特許文献５】
特開２００２−７６３３９号公報
【特許文献６】
特開２００１−３１３３９１号公報
【００１２】
【発明が解決しようとする課題】
しかしながら、トレンチ型ＭＯＳＦＥＴの場合でも、プレーナ型ＭＯＳＦＥＴと同様に耐圧構造部を有するため、ストライプ状のトレンチ溝を有する場合には、トレンチの終端が、耐圧構造部へ移行する領域に形成されることがある。このような場合、トレンチ終端部が３次元の曲面形状をなすため、トレンチ終端部の領域で電界集中が起こり、耐圧の低下を招くおそれがある。
【００１３】
また、オン状態からオフ状態に移行する過渡期において、空乏層が並列ｐｎ接合層構造に速やかに拡張されるため、蓄積キャリアの逃げ場がなく、吐き出されたキャリアが電界集中による強電界に遭遇して、ホットキャリアとしてゲート絶縁膜へ注入されやすくなる。このため、ゲート絶縁膜が劣化して、閾値電圧の低下を招くなど、ゲート絶縁膜の信頼性が低下するおそれがある。本出願人は上記特許文献６において、ゲート絶縁膜へのホットキャリアの注入を抑制することができるプレーナ型の超接合半導体素子の構造を開示しているが、トレンチ型の超接合半導体素子に関してもゲート絶縁膜へのホットキャリアの注入を抑制する必要がある。
【００１４】
本発明は、上記問題点に鑑みてなされたものであって、耐圧の低下を抑制するとともに、ゲート絶縁膜の信頼性の高いトレンチ型の超接合半導体素子を提供することを目的とする。
【００１５】
【課題を解決するための手段】
上記目的を達成するため、本発明にかかる超接合半導体素子は、半導体基板の第１の主面と第２の主面との間に、低抵抗層と、並列ｐｎ接合層を有する。並列ｐｎ接合層は、複数の第１導電型ドリフト領域と複数の第２導電型仕切り領域からなる。第１導電型ドリフト領域および第２導電型仕切り領域は、前記第１の主面側から前記第２の主面側へ向かう縦方向に延びている。並列ｐｎ接合層は、それら第１導電型ドリフト領域と第２導電型仕切り領域を横方向に交互に繰り返し接合した構造となっている。そして、第１の主面側に形成されたトレンチの終端部は、複数の第２導電型仕切り領域のうちの一部の第２導電型仕切り領域内の、不純物濃度が第２の主面側よりも高い部分、または幅が第２の主面側よりも広い部分に形成されている。
【００１６】
また、トレンチの内側には、ゲート絶縁膜が設けられており、このゲート絶縁膜の内側は、ゲート電極により埋め込まれている。また、第２導電型ベース領域は、ゲート絶縁膜の、トレンチの側壁に沿う部分の少なくとも一部に接するように、第１の主面側の表面層に設けられている。第２導電型ベース領域内には、第１導電型ソース領域が、第２導電型ベース領域により第１導電型ドリフト領域から離間され、かつゲート絶縁膜の、トレンチの側壁に沿う部分に接するように設けられている。
【００１７】
この発明において、トレンチの終端部が形成された第２導電型仕切り領域の、トレンチの終端部を囲む不純物濃度の高い部分、または幅の広い部分は、オン状態で電流を流す領域内に配置された並列ｐｎ接合層の第２導電型仕切り領域に配置されていてもよい。また、第１導電型ドリフト領域、第２導電型仕切り領域およびトレンチはいずれもストライプ状であり、第１導電型ドリフト領域および第２導電型仕切り領域と、トレンチとは、概ね直交していてもよい。この場合、第１導電型ドリフト領域および第２導電型仕切り領域に対して概ね直交したトレンチの他に、このトレンチに直交する第２のトレンチが設けられており、それらトレンチ同士が、オン状態で電流を流す領域を囲むように接続されていてもよい。第１導電型ドリフト領域および第２導電型仕切り領域と、トレンチとが、概ね平行になっている場合も同様であり、このトレンチとこれに直交する第２のトレンチとが、オン状態で電流を流す領域を囲むように互いに接続された構成となっていてもよい。
【００１８】
この発明によれば、トレンチ終端部の３次元曲面形状部分が、オン状態で電流を流す領域において、並列ｐｎ接合層の第２導電型仕切り領域の不純物濃度の高い部分または幅の広い部分により囲まれていることによって、第２導電型仕切り領域の不純物濃度の高い部分または幅の広い部分と、これに接合する第１導電型ドリフト領域との境界で電界強度が強くなるので、トレンチ終端部の３次元曲面形状部分への電界集中が緩和される。
【００１９】
【発明の実施の形態】
以下に、本発明の実施の形態について図面を参照しつつ詳細に説明する。なお、以下の説明および添付図面において、ｎもしくはｐを冠記または付記した層や領域は、それぞれ電子、正孔を多数キャリアとする層、領域を意味している。また、ｎやｐに付した添字の＋は比較的高不純物濃度であることを意味している。さらに、以下の説明では、第１導電型をｎ型とし、第２導電型をｐ型とするが、その逆でも同様である。
【００２０】
実施の形態１．
図１は、本発明の実施の形態１にかかる超接合半導体素子の要部の構成を示す断面斜視図である。図１に示すように、低抵抗層であるｎ+ドレイン層１１上に、薄いｎドリフト領域１２とｐ仕切り領域１３を交互に並べて接合した構成の並列ｐｎ接合層１４が形成されている。その並列ｐｎ接合層１４の上に、ｐベース領域１５が形成されている。ｐベース領域１５の表面層には、ｎ+ソース領域１６が形成されている。ｎドリフト領域１２およびｐ仕切り領域１３は、平面図的にはストライプ状である。
【００２１】
また、ｐベース領域１５内には、ｐベース領域１５およびｎ+ソース領域１６の表面から、それらを貫通して、並列ｐｎ接合層１４に達するトレンチ１７が形成されている。このトレンチ１７は、ゲート絶縁膜１８を介してゲート電極１９により埋め込まれている。トレンチ１７は、ｎドリフト領域１２およびｐ仕切り領域１３に対して概ね直交する方向に延びるストライプ状である。
【００２２】
トレンチ１７の終端部の３次元曲面形状をなす部分２０は、ｐ仕切り領域１３内に位置するように形成されている。このｐ仕切り領域１３の、トレンチ終端部の３次元曲面形状部分２０を囲む部分は、その下側の部分よりも不純物濃度が高いｐ+領域２１となっている。ここで、ｐベース領域１５が設けられた領域は、オン状態で電流を流す活性部である。この活性部の、トレンチ終端部が位置していないｐ仕切り領域１３にも、その上半部に不純物濃度が高いｐ+領域２１が設けられている。
【００２３】
一例として、各部の基準的な寸法および不純物濃度等は以下のようになる。トレンチ１７について、その幅はおおよそ１μｍであり、深さはおおよそ３．５μｍである。また、ｐ+領域２１について、その幅はおおよそ６μｍであり、深さはおおよそ１２μｍであり、不純物濃度はおおよそ４×１０15ｃｍ-3である。また、ｐ仕切り領域１３について、その幅はおおよそ６μｍであり、不純物濃度はおおよそ３．６×１０15ｃｍ-3である。
【００２４】
また、ｎドリフト領域１２について、その幅はおおよそ６μｍであり、不純物濃度は、ｐ仕切り領域１３に接する部分でもｐ+領域２１に接する部分でも同じであり、おおよそ３．６×１０15ｃｍ-3である。したがって、並列ｐｎ接合層１４の、トレンチ終端部の３次元曲面形状部分２０が接する部分の総不純物量は、ｐ+領域２１を設けない場合に比べて多くなる。
【００２５】
図２は、図１に示す超接合半導体素子のトレンチ底部付近の深さにおける平面構造の要部を示す模式図である。上述したように、トレンチ１７の幅が１μｍ程度の場合には、トレンチ終端部の３次元曲面形状部分２０の曲率半径はおおよそ０．５μｍとなるので、この３次元曲面形状部分２０を有する領域の幅は、トレンチ幅と同程度の１μｍ程度となる。したがって、図２に示すように、トレンチ終端部の３次元曲面形状部分２０は、６μｍ幅のｐ+領域２１によって完全に囲まれることになる。
【００２６】
なお、図１において、活性部の外側は耐圧構造部であるが、耐圧構造部には、電界緩和を目的とした微細な並列ｐｎ接合層２４が配置されており、そのｎ領域２２およびｐ領域２３は、活性部の並列ｐｎ接合層１４のｎドリフト領域１２およびｐ仕切り領域１３のおおよそ半分の幅である。また、図示および説明を省略するが、耐圧構造部には、フィールドプレート構造やガードリング構造などが適宜設けられている。また、図示省略するが、ｎ+ソース領域１６およびｐベース領域１５には、層間絶縁膜によりゲート電極１９から絶縁されたソース電極が接触しており、ｎ+ドレイン層１１にはドレイン電極が接触している。
【００２７】
上述した実施の形態１によれば、たとえば不純物濃度が高いｐ+領域２１とｎドリフト領域１２とに約５０Ｖ以上の逆バイアスが印加されると、活性部の並列ｐｎ接合層１４は完全に空乏化するが、トレンチ終端部の３次元曲面形状部分２０がｐ+領域２１で完全に囲まれているため、そのときの電界は、ｐ+領域２１とｎドリフト領域１２との境界で強くなる。したがって、トレンチ終端部の３次元曲面形状部分２０における電界が相対的に緩和されるので、その３次元曲面形状部分２０のゲート絶縁膜１８にホットキャリアが注入されるのが抑制され、ゲート絶縁膜１８の信頼性が向上するという効果が得られる。また、トレンチ終端部の３次元曲面形状部分２０で耐圧が決定されることはないので、所望の耐圧を得ることが可能となる。
【００２８】
また、実施の形態１によれば、ｐ+領域２１が活性部に配置されているため、耐圧が活性部で決定され、アバランシェ電流が活性部で発生する。したがって、トレンチ終端部の３次元曲面形状部分２０へのアバランシェ電流の集中を回避できるので、アバランシェ耐量が向上するという効果が得られる。
【００２９】
実施の形態２．
図３は、本発明の実施の形態２にかかる超接合半導体素子の要部の構成を示す断面斜視図であり、図４は、そのトレンチ底部付近の深さにおける平面構造の要部を示す模式図である。実施の形態２が実施の形態１と異なるのは、ｐ+領域２１がないことと、ｐ仕切り領域１３の、トレンチ終端部の３次元曲面形状部分２０を囲む部分３１の幅が、その下側部分よりも広くなっていることである。
【００３０】
この幅の広い部分３１を含むｐ仕切り領域１３の不純物濃度は一様であり、ｎドリフト領域１２の不純物濃度と同じである。また、たとえばｐ仕切り領域１３の幅の広い部分３１の幅はおおよそ６．６μｍであり、したがってｎドリフト領域１２の、ｐ仕切り領域１３の幅の広い部分３１に接する部分の幅はおおよそ５．４μｍである。また、実施の形態１と同様に、活性部の他のｐ仕切り領域１３にも、幅の広い部分３１が設けられている。その他の構成や、寸法および不純物濃度等は、実施の形態１と同じである。実施の形態１と同じ構成については、実施の形態１と同一の符号を付して説明を省略する。
【００３１】
上述した実施の形態２によれば、トレンチ終端部の３次元曲面形状部分２０が、ｐ仕切り領域１３の幅の広い部分３１に囲まれていることによって、並列ｐｎ接合層１４の、トレンチ終端部の３次元曲面形状部分２０が接する部分の総不純物量が多くなるため、逆バイアスが印加されたときの電界は、ｐ仕切り領域１３の幅の広い部分３１とｎドリフト領域１２との境界で強くなる。したがって、トレンチ終端部の３次元曲面形状部分２０における電界が相対的に緩和されるので、実施の形態１と同様に、ゲート絶縁膜１８へのホットキャリアの注入が抑制され、ゲート絶縁膜１８の信頼性が向上するとともに、所望の耐圧を得ることができるという効果が得られる。また、ｐ仕切り領域１３の幅の広い部分３１が活性部に配置されているため、実施の形態１と同様に、アバランシェ耐量が向上するという効果が得られる。
【００３２】
実施の形態３．
図５は、本発明の実施の形態３にかかる超接合半導体素子の要部の構成を示す断面斜視図であり、図６は、そのトレンチ底部付近の深さにおける平面構造の要部を示す模式図である。実施の形態３は、実施の形態１において、活性部内のｐ仕切り領域１３のｐ+領域２１内に、第２のトレンチ４１がｐ仕切り領域１３に対して平行に形成されており、この第２のトレンチ４１に、トレンチ１７の終端部となる３次元曲面形状部分２０が接続された構成となっている。第２のトレンチ４１も、ゲート絶縁膜１８を介してゲート電極１９により埋め込まれている。
【００３３】
第２のトレンチ４１の幅および深さは、それぞれ実施の形態１において例示したトレンチ１７の幅および深さと同じである。すなわち、幅はおおよそ１μｍであり、深さはおおよそ３．５μｍである。ここで、図６に示すように、第２のトレンチ４１は、ｐ仕切り領域１３のｐ+領域２１からはみ出すことなく、そのｐ+領域２１内に形成されている。その他の構成や、寸法および不純物濃度等は、実施の形態１と同じである。実施の形態１と同じ構成については、実施の形態１と同一の符号を付して説明を省略する。
【００３４】
上述した実施の形態３によれば、トレンチ終端部の３次元曲面形状部分２０が、ｐ仕切り領域１３のｐ+領域２１に囲まれており、逆バイアス印加時の電界は、ｐ+領域２１とｎドリフト領域１２との境界で強くなるため、実施の形態１と同様に、ゲート絶縁膜１８へのホットキャリアの注入抑制により、ゲート絶縁膜１８の信頼性が向上するとともに、所望の耐圧を得ることができるという効果が得られる。また、アバランシェ耐量が向上するという効果が得られる。
【００３５】
実施の形態４．
図７は、本発明の実施の形態４にかかる超接合半導体素子の要部の構成を示す断面斜視図であり、図８は、そのトレンチ底部付近の深さにおける平面構造の要部を示す模式図である。実施の形態４は、実施の形態２に実施の形態３を適用したものである。すなわち、実施の形態２において、活性部内のｐ仕切り領域１３の幅の広い部分３１内に、第２のトレンチ４１がｐ仕切り領域１３に対して平行に形成されている。そして、この第２のトレンチ４１に、実施の形態２においてトレンチ１７の終端部となる３次元曲面形状部分２０が接続されている。
【００３６】
第２のトレンチ４１の幅および深さは、それぞれ実施の形態３と同じであり、おおよそ、それぞれ１μｍおよび３．５μｍである。その他の構成や、寸法および不純物濃度等は、実施の形態２と同じである。実施の形態１または実施の形態２と同じ構成については、実施の形態１または実施の形態２と同一の符号を付して説明を省略する。
【００３７】
上述した実施の形態４によれば、トレンチ終端部の３次元曲面形状部分２０が、ｐ仕切り領域１３の幅の広い部分３１に囲まれており、逆バイアス印加時の電界は、ｐ仕切り領域１３の幅の広い部分３１とｎドリフト領域１２との境界で強くなるため、実施の形態２と同様に、ゲート絶縁膜１８へのホットキャリアの注入抑制により、ゲート絶縁膜１８の信頼性が向上するとともに、所望の耐圧を得ることができるという効果が得られる。また、アバランシェ耐量が向上するという効果が得られる。
【００３８】
実施の形態５．
図９は、本発明の実施の形態５にかかる超接合半導体素子のトレンチ底部付近の深さにおける平面構造の要部を示す模式図である。実施の形態５は、実施の形態３または実施の形態４において、並列ｐｎ接合層１４のｐ+領域２１またはｐ仕切り領域１３の幅の広い部分３１に概ね直交するトレンチ１７と、このトレンチ１７の終端部に接続し、かつトレンチ１７に直交する第２のトレンチ４１とにより、素子活性領域を囲む構成としたものである。その他の構成は、実施の形態３または実施の形態４と同じであるので、説明を省略する。したがって、実施の形態５によれば、実施の形態３または実施の形態４と同様の効果が得られる。
【００３９】
実施の形態６．
図１０は、本発明の実施の形態６にかかる超接合半導体素子の要部の構成を示す断面斜視図であり、図１１は、そのトレンチ底部付近の深さにおける平面構造の要部を示す模式図である。また、図１２は、トレンチ終端部の近傍領域（図１１のＡ−Ａ’）における縦断面図であり、図１３は、トレンチ終端部の近傍でない領域、すなわち素子活性領域（図１１のＢ−Ｂ’）における縦断面図である。
【００４０】
図１０に示すように、実施の形態６は、実施の形態２において、並列ｐｎ接合層１４のｐ仕切り領域１３に概ね直交するトレンチ１７の代わりに、ｐ仕切り領域１３に沿って平行に延びるトレンチ５１を、ｐ仕切り領域１３およびｐ仕切り領域１３の幅の広い部分３１の上に設けた構成となっている。そして、図１１および図１２に示すように、トレンチ５１の終端部の３次元曲面形状部分２０は、ｐ仕切り領域１３の幅の広い部分３１により囲まれている。
【００４１】
また、図１１および図１３に示すように、トレンチ５１の、その終端部を除く部分では、トレンチ５１の幅の方がｐ仕切り領域１３の幅よりも広いため、トレンチ５１の側壁部は並列ｐｎ接合層１４のｎドリフト領域１２に接している。トレンチ５１の底部は、ｐ仕切り領域１３に接している。このトレンチ５１も、ゲート絶縁膜１８を介してゲート電極１９により埋め込まれている。
【００４２】
ここで、トレンチ５１の幅はたとえば７μｍである。また、トレンチ終端部の近傍箇所においては、ｐ仕切り領域１３の幅の広い部分３１の幅はおおよそ８μｍであり、したがってｎドリフト領域１２の幅はおおよそ４μｍである。その他の構成や、寸法および不純物濃度等は、実施の形態２と同じである。実施の形態１または実施の形態２と同じ構成については、実施の形態１または実施の形態２と同一の符号を付して説明を省略する。
【００４３】
上述した実施の形態６によれば、トレンチ終端部の３次元曲面形状部分２０が、ｐ仕切り領域１３の幅の広い部分３１に囲まれており、逆バイアス印加時の電界は、ｐ仕切り領域１３の幅の広い部分３１とｎドリフト領域１２との境界で強くなるため、実施の形態２と同様に、ゲート絶縁膜１８へのホットキャリアの注入抑制により、ゲート絶縁膜１８の信頼性が向上するとともに、所望の耐圧を得ることができるという効果が得られる。
【００４４】
実施の形態７．
図１４は、本発明の実施の形態７にかかる超接合半導体素子のトレンチ底部付近の深さにおける平面構造の要部を示す模式図である。また、図１５は、トレンチ終端部の近傍領域（図１４のＣ−Ｃ’）における縦断面図であり、図１６は、トレンチ終端部の近傍でない領域、すなわち素子活性領域（図１４のＤ−Ｄ’）における縦断面図である。
【００４５】
図１４に示すように、実施の形態７は、実施の形態６において、ｐ仕切り領域１３の幅の広い部分３１が、トレンチ５１の終端部近傍領域だけでなく、トレンチ５１に沿って素子活性領域にも設けられた構成となっている。したがって、図１４および図１５に示すように、トレンチ５１の終端部の３次元曲面形状部分２０が、ｐ仕切り領域１３の幅の広い部分３１により囲まれているのは勿論であるが、図１６に示すように、トレンチ５１の、その終端部を除く部分でも、トレンチ５１は、ｐ仕切り領域１３の幅の広い部分３１により囲まれている。その他の構成は、実施の形態６と同じであるので、説明を省略する。したがって、実施の形態７によれば、実施の形態６と同様の効果が得られる。さらに、ｐ仕切り領域１３の幅の広い部分３１が活性部に配置されているため、実施の形態１と同様に、アバランシェ耐量が向上するという効果が得られる。
【００４６】
以上において本発明は、上述した各実施の形態に限らず、種々変更可能である。たとえば、上述した寸法や不純物濃度の値は一例であり、本発明はこれに限定されるものではない。また、実施の形態６または実施の形態７において、実施の形態３または実施の形態４のように、トレンチ５１に直交する第２のトレンチを設け、この第２のトレンチに、トレンチ５１の終端部を接続する構成としてもよい。その場合、実施の形態５のように、トレンチ５１および第２のトレンチによって素子活性領域を囲む構成としてもよい。また、本発明は、ＭＯＳＦＥＴに限らず、ＩＧＢＴやバイポーラトランジスタ等にも適用可能である。
【００４７】
【発明の効果】
本発明によれば、トレンチ終端部の３次元曲面形状部分が、オン状態で電流を流す領域において、並列ｐｎ接合層の第２導電型仕切り領域の不純物濃度の高い部分または幅の広い部分により囲まれていることによって、第２導電型仕切り領域の不純物濃度の高い部分または幅の広い部分と、これに接合する第１導電型ドリフト領域との境界で電界強度が強くなるので、トレンチ終端部の３次元曲面形状部分への電界集中が緩和される。したがって、ゲート絶縁膜へのホットキャリアの注入を緩和することができるので、ゲート絶縁膜の信頼性が向上するとともに、耐圧の安定化を図ることができる。
【図面の簡単な説明】
【図１】本発明の実施の形態１にかかる超接合半導体素子の要部の構成を示す断面斜視図である。
【図２】図１に示す超接合半導体素子のトレンチ底部付近の深さにおける平面構造の要部を示す模式図である。
【図３】本発明の実施の形態２にかかる超接合半導体素子の要部の構成を示す断面斜視図である。
【図４】図３に示す超接合半導体素子のトレンチ底部付近の深さにおける平面構造の要部を示す模式図である。
【図５】本発明の実施の形態３にかかる超接合半導体素子の要部の構成を示す断面斜視図である。
【図６】図５に示す超接合半導体素子のトレンチ底部付近の深さにおける平面構造の要部を示す模式図である。
【図７】本発明の実施の形態４にかかる超接合半導体素子の要部の構成を示す断面斜視図である。
【図８】図７に示す超接合半導体素子のトレンチ底部付近の深さにおける平面構造の要部を示す模式図である。
【図９】本発明の実施の形態５にかかる超接合半導体素子のトレンチ底部付近の深さにおける平面構造の要部を示す模式図である。
【図１０】本発明の実施の形態６にかかる超接合半導体素子の要部の構成を示す断面斜視図である。
【図１１】図１０に示す超接合半導体素子のトレンチ底部付近の深さにおける平面構造の要部を示す模式図である。
【図１２】図１１のＡ−Ａ’における切断面の構造を示す縦断面図である。
【図１３】図１１のＢ−Ｂ’における切断面の構造を示す縦断面図である。
【図１４】本発明の実施の形態７にかかる超接合半導体素子のトレンチ底部付近の深さにおける平面構造の要部を示す模式図である。
【図１５】図１４のＣ−Ｃ’における切断面の構造を示す縦断面図である。
【図１６】図１４のＤ−Ｄ’における切断面の構造を示す縦断面図である。
【符号の説明】
１１ 低抵抗層（ｎ+ドレイン層）
１２ 第１導ドリフト領域（ｎドリフト領域）
１３ 第２導電型仕切り領域（ｐ仕切り領域）
１４ 並列ｐｎ接合層
１５ 第２導電型ベース領域（ｐベース領域）
１６ 第１導電型ソース領域（ｎ+ソース領域）
１７，５１ トレンチ
１８ ゲート絶縁膜
１９ ゲート電極
４１ 第２のトレンチ

Claims (5)

  1. 半導体基板の第１の主面と第２の主面との間に、低抵抗層と、前記第１の主面側から前記第２の主面側へ向かう縦方向に延び、かつ横方向に交互に繰り返し接合された複数の第１導電型領域および複数の第２導電型領域よりなる並列ｐｎ接合層と、前記第１の主面側に形成されたトレンチ内にゲート絶縁膜を介して埋め込まれたゲート電極と、前記ゲート絶縁膜の、前記トレンチの側壁に沿う部分の少なくとも一部に接する第２導電型ベース領域と、前記第２導電型ベース領域により前記第１導電型領域から離間され、かつ前記ゲート絶縁膜の、前記トレンチの側壁に沿う部分に接する第１導電型ソース領域と、を具備する半導体素子において、
    前記トレンチの終端部は、複数の前記第２導電型領域のうちの一部の第２導電型領域内に形成されていることを特徴とする半導体素子。
  2. 複数の前記第２導電型領域のうちの、前記トレンチの終端部が形成された第２導電型領域に関し、前記トレンチの終端部を囲む部分の不純物濃度は、前記第２の主面側部分の不純物濃度よりも高いことを特徴とする請求項１に記載の半導体素子。
  3. 前記トレンチの終端部が形成された第２導電型領域の、前記トレンチの終端部を囲む不純物濃度の高い部分は、オン状態で電流を流す領域内に配置された並列ｐｎ接合層の第２導電型領域に配置されていることを特徴とする請求項２に記載の半導体素子。
  4. 複数の前記第２導電型領域のうちの、前記トレンチの終端部が形成された第２導電型領域に関し、前記トレンチの終端部を囲む部分の幅は、前記第２の主面側部分の幅よりも広いことを特徴とする請求項１に記載の半導体素子。
  5. 前記トレンチの終端部が形成された第２導電型領域の、前記トレンチの終端部を囲む幅の広い部分は、オン状態で電流を流す領域内に配置された並列ｐｎ接合層の第２導電型領域に配置されていることを特徴とする請求項４に記載の半導体素子。
JP2002298068A 2002-10-10 2002-10-10 半導体素子 Expired - Fee Related JP3966151B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2002298068A JP3966151B2 (ja) 2002-10-10 2002-10-10 半導体素子
US10/683,868 US6825537B2 (en) 2002-10-10 2003-10-10 Vertical field effect transistor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002298068A JP3966151B2 (ja) 2002-10-10 2002-10-10 半導体素子

Publications (2)

Publication Number Publication Date
JP2004134597A JP2004134597A (ja) 2004-04-30
JP3966151B2 true JP3966151B2 (ja) 2007-08-29

Family

ID=32287601

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002298068A Expired - Fee Related JP3966151B2 (ja) 2002-10-10 2002-10-10 半導体素子

Country Status (2)

Country Link
US (1) US6825537B2 (ja)
JP (1) JP3966151B2 (ja)

Families Citing this family (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7652326B2 (en) 2003-05-20 2010-01-26 Fairchild Semiconductor Corporation Power semiconductor devices and methods of manufacture
KR100994719B1 (ko) * 2003-11-28 2010-11-16 페어차일드코리아반도체 주식회사 슈퍼정션 반도체장치
JP4851075B2 (ja) * 2004-08-26 2012-01-11 新電元工業株式会社 半導体装置の製造方法
JP4907862B2 (ja) * 2004-12-10 2012-04-04 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP5201307B2 (ja) * 2005-12-22 2013-06-05 富士電機株式会社 半導体装置
US20080017897A1 (en) * 2006-01-30 2008-01-24 Kabushiki Kaisha Toshiba Semiconductor device and method of manufacturing same
US20070181927A1 (en) * 2006-02-03 2007-08-09 Yedinak Joseph A Charge balance insulated gate bipolar transistor
US7804150B2 (en) * 2006-06-29 2010-09-28 Fairchild Semiconductor Corporation Lateral trench gate FET with direct source-drain current path
JP2008124346A (ja) * 2006-11-14 2008-05-29 Toshiba Corp 電力用半導体素子
CN101868856B (zh) 2007-09-21 2014-03-12 飞兆半导体公司 用于功率器件的超结结构及制造方法
JP5298488B2 (ja) 2007-09-28 2013-09-25 富士電機株式会社 半導体装置
EP2091083A3 (en) * 2008-02-13 2009-10-14 Denso Corporation Silicon carbide semiconductor device including a deep layer
US20120273916A1 (en) 2011-04-27 2012-11-01 Yedinak Joseph A Superjunction Structures for Power Devices and Methods of Manufacture
JP5136674B2 (ja) 2010-07-12 2013-02-06 株式会社デンソー 半導体装置およびその製造方法
JP2012204563A (ja) * 2011-03-25 2012-10-22 Toshiba Corp 半導体素子及び半導体素子の製造方法
US8673700B2 (en) 2011-04-27 2014-03-18 Fairchild Semiconductor Corporation Superjunction structures for power devices and methods of manufacture
US8786010B2 (en) 2011-04-27 2014-07-22 Fairchild Semiconductor Corporation Superjunction structures for power devices and methods of manufacture
US8772868B2 (en) 2011-04-27 2014-07-08 Fairchild Semiconductor Corporation Superjunction structures for power devices and methods of manufacture
US8836028B2 (en) 2011-04-27 2014-09-16 Fairchild Semiconductor Corporation Superjunction structures for power devices and methods of manufacture
CN103681321B (zh) * 2012-09-17 2016-05-18 中国科学院微电子研究所 一种高压超结igbt的制作方法
JP5725125B2 (ja) * 2012-12-04 2015-05-27 株式会社デンソー 半導体装置およびその製造方法
US9536944B2 (en) 2012-12-04 2017-01-03 Denso Corporation Semiconductor device and method of manufacturing same
JP6135364B2 (ja) * 2013-07-26 2017-05-31 住友電気工業株式会社 炭化珪素半導体装置およびその製造方法
CN105474402B (zh) 2013-08-01 2018-09-04 三菱电机株式会社 碳化硅半导体器件及其制造方法
JP6747195B2 (ja) 2016-09-08 2020-08-26 富士電機株式会社 半導体装置および半導体装置の製造方法
US11271084B2 (en) 2017-06-06 2022-03-08 Mitsubishi Electric Corporation Semiconductor device and power converter
CN110429130A (zh) * 2019-08-31 2019-11-08 电子科技大学 电荷平衡的槽型器件终端结构
US11329150B2 (en) * 2020-04-14 2022-05-10 Nxp Usa, Inc. Termination for trench field plate power MOSFET
CN117133791B (zh) * 2023-10-26 2024-01-26 江苏应能微电子股份有限公司 一种自适应超结沟槽式mosfet器件及其制备方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1019720B (zh) * 1991-03-19 1992-12-30 电子科技大学 半导体功率器件
JP4774580B2 (ja) 1999-08-23 2011-09-14 富士電機株式会社 超接合半導体素子
JP4765012B2 (ja) 2000-02-09 2011-09-07 富士電機株式会社 半導体装置及びその製造方法
JP4764974B2 (ja) 2000-02-09 2011-09-07 富士電機株式会社 半導体装置
JP4483001B2 (ja) 2000-02-17 2010-06-16 富士電機システムズ株式会社 半導体素子
JP3899231B2 (ja) * 2000-12-18 2007-03-28 株式会社豊田中央研究所 半導体装置

Also Published As

Publication number Publication date
US6825537B2 (en) 2004-11-30
JP2004134597A (ja) 2004-04-30
US20040135228A1 (en) 2004-07-15

Similar Documents

Publication Publication Date Title
JP3966151B2 (ja) 半導体素子
US6452231B1 (en) Semiconductor device
JP4764987B2 (ja) 超接合半導体素子
JP6197995B2 (ja) ワイドバンドギャップ絶縁ゲート型半導体装置
JP7471267B2 (ja) 半導体装置
US10636877B2 (en) Semiconductor device
US6674126B2 (en) Semiconductor device
JP4839519B2 (ja) 半導体装置
JP4843843B2 (ja) 超接合半導体素子
US6861702B2 (en) Semiconductor device
JP3721172B2 (ja) 半導体装置
US9825158B2 (en) Insulated gate bipolar transistor
US10490658B2 (en) Power semiconductor device
JP5537359B2 (ja) 半導体装置
JP2019079833A (ja) スイッチング素子とその製造方法
JP2012089824A (ja) 半導体素子およびその製造方法
JP7106896B2 (ja) 半導体装置
JP5309427B2 (ja) 半導体装置
JP2009111237A (ja) 半導体素子
US20230411511A1 (en) Power semiconductor device with dual shield structure in silicon carbide and manufacturing method thereof
JP5309428B2 (ja) 半導体装置
US20230268433A1 (en) Semiconductor device
US20240136436A1 (en) silicon carbide semiconductor device
JP2024071184A (ja) 炭化ケイ素半導体装置
CN116153984A (zh) 用于碳化硅器件的屏蔽结构

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20040209

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040120

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050215

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070427

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070508

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070521

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 3966151

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100608

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100608

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100608

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110608

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110608

Year of fee payment: 4

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120608

Year of fee payment: 5

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130608

Year of fee payment: 6

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees