CN110429130A - 电荷平衡的槽型器件终端结构 - Google Patents

电荷平衡的槽型器件终端结构 Download PDF

Info

Publication number
CN110429130A
CN110429130A CN201910819875.7A CN201910819875A CN110429130A CN 110429130 A CN110429130 A CN 110429130A CN 201910819875 A CN201910819875 A CN 201910819875A CN 110429130 A CN110429130 A CN 110429130A
Authority
CN
China
Prior art keywords
terminal
deep trouth
conduction type
active area
polysilicon electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201910819875.7A
Other languages
English (en)
Inventor
章文通
何俊卿
王睿
杨昆
乔明
王卓
张波
李肇基
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
University of Electronic Science and Technology of China
Original Assignee
University of Electronic Science and Technology of China
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by University of Electronic Science and Technology of China filed Critical University of Electronic Science and Technology of China
Priority to CN201910819875.7A priority Critical patent/CN110429130A/zh
Publication of CN110429130A publication Critical patent/CN110429130A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7811—Vertical DMOS transistors, i.e. VDMOS transistors with an edge termination structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本发明提供一种电荷平衡的槽型器件终端结构，包括有源区末端结构和终端区结构；有源区末端结构包括：第一导电类型衬底，第一导电类型漂移区，第一导电类型源极接触区，第二导电类型阱区，第二导电类型源端接触区，源极金属接触，第一介质氧化层，控制栅多晶硅电极；所述终端区结构包括：第二介质氧化层、第三介质氧化层、第一终端多晶硅电极、第二终端多晶硅电极；有源区深槽末端为弧形，且/或者所述第一道终端深槽靠近有源区一侧与有源区深槽末端正对处为弧形，本发明缓解有源区深槽末端和第一道终端深槽之间的曲率效应，优化电荷平衡，克服了传统结构在该处由于三维耗尽效应而导致的提前击穿问题，提高器件的耐压。

Description

电荷平衡的槽型器件终端结构
技术领域
本发明属于功率半导体领域，具体涉及一种电荷平衡的槽型器件终端结构。
背景技术
功率半导体器件由于具有输入阻抗高、损耗低、开关速度快、无二次击穿、安全工作区宽等特性，已被广泛应用于消费电子、计算机及外设、网络通信，电子专用设备与仪器仪表、汽车电子、LED显示屏以及电子照明等多个方面。其中垂直沟道器件由于导通电阻小，版图面积小，引起了众多研究者的关注。通过将器件的沟道和漂移区从横向转移到纵向，使得器件的面积缩小，同时增加器件的沟道密度，从而大大降低芯片的导通电阻，使得其在功率系统中获得了广泛的应用。目前，槽型器件没有考虑有源区深槽末端与终端区深槽的过渡区域存在的三维耗尽问题，没有进行特殊的设计，从而导致器件在该区域提前发生雪崩击穿，这对于槽型器件的版图结构提出了新的挑战。
发明内容
本发明针对背景技术存在的缺陷，考虑了有源区深槽末端与终端区深槽之间的过渡区域存在的三维耗尽问题，提出了一种新型的槽型器件的终端结构。
为实现上述发明目的，本发明技术方案如下：
一种电荷平衡的槽型器件终端结构，包括有源区末端结构和终端区结构；
所述有源区末端结构包括：第一导电类型衬底152，第一导电类型漂移区111，第一导电类型源极接触区151，第二导电类型阱区122，第二导电类型源端接触区121，源极金属接触130，第一介质氧化层141，控制栅多晶硅电极131；第一导电类型漂移区111位于第一导电类型衬底152上方，第二导电类型阱区122位于第一导电类型漂移区111上方，第一导电类型源极接触区151位于第二导电类型阱区122上方，源极金属接触130将第二导电类型源端接触区121和第一导电类型源极接触区151短接；由第一介质氧化层141和控制栅多晶硅电极131组成的有源区深槽位于第一导电类型衬底152和第一导电类型漂移区111的两侧，其中第一介质氧化层141包围着控制栅多晶硅电极131；
所述终端区结构包括：第二介质氧化层142、第三介质氧化层143、第一终端多晶硅电极132、第二终端多晶硅电极133；其中第二介质氧化层142和第一终端多晶硅电极132构成第一道终端深槽，第二介质氧化层142包围着第一终端多晶硅电极132；第三介质氧化层143和第二终端多晶硅电极133构成第二道终端深槽，第三介质氧化层143包围着第二终端多晶硅电极133；
所述有源区深槽末端为弧形，且/或者所述第一道终端深槽靠近有源区一侧与有源区深槽末端正对处为弧形。
作为优选方式，第一道终端深槽靠近有源区一侧与源区深槽末端正对处为弧形，有源区深槽末端为矩形。
作为优选方式，第一道终端深槽靠近有源区一侧与源区深槽末端正对处为矩形，有源区深槽末端为弧形。
作为优选方式，所述终端区结构还包括第二导电类型阱区122，第二导电类型阱区122位于第一导电类型漂移区111上方。
作为优选方式，相邻有源区深槽末端的弧形大小一致。
作为优选方式，相邻有源区深槽末端的长度一致。
作为优选方式，所述终端区的终端深槽数量大于2。
所述槽型器件包括含有槽型结构的VDMOS和IGBT。
进一步的，有源区深槽末端和第一道终端深槽之间的间距可以调整。
本发明的有益效果为：缓解有源区深槽末端和第一道终端深槽之间的曲率效应，优化电荷平衡，克服了传统结构在该处由于三维耗尽效应而导致的提前击穿问题，提高器件的耐压。
附图说明
图1为常规槽型器件整体结构示意图；
图2为常规槽型器件终端结构示意图；
图3为本发明实施例1的槽型器件整体结构示意图；
图4为本发明实施例1的槽型器件终端结构示意图；
图5为本发明实施例2的槽型器件终端结构示意图；
图6为本发明实施例3的槽型器件终端结构示意图；
图7为本发明实施例4的槽型器件终端结构示意图；
图8为本发明实施例5的槽型器件终端结构示意图；
图9为本发明实施例6的槽型器件终端结构示意图；
111为第一导电类型漂移区，121为第二导电类型源端接触区，122为第二导电类型阱区，130为源极金属接触，131为控制栅多晶硅电极，132为第一终端多晶硅电极，133为第二终端多晶硅电极，141为第一介质氧化层，142为第二介质氧化层，143为第三介质氧化层，151为第一导电类型源极接触区，152为第一导电类型衬底。
具体实施方式
以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。
如图1和图2所示，为常规槽型器件的结构示意图，其特点在于没有考虑有源区深槽、以及第一道终端深槽之间的三维耗尽效应，有源区深槽末端和者第一道终端深槽靠近有源区一侧与源区深槽末端正对的局部都为矩形设计，未能对此该处的电荷平衡进行优化，使得该处存在提前击穿的隐患，导致器件耐压下降。
实施例1
如图3和图4所示，为本发明实施例1的槽型器件的结构示意图，其特点在于充分考虑到有源区深槽末端与第一道终端深槽之间的三维耗尽效应，有源区深槽末端和第一道终端深槽靠近有源区一侧与源区深槽末端正对的局部都为弧形设计，优化了局部的电荷平衡，消除提前击穿的隐患，进一步提高器件的耐压。
本发明实施例1的电荷平衡的槽型器件终端结构，包括有源区末端结构和终端区结构：
所述有源区末端结构包括：第一导电类型衬底152，第一导电类型漂移区111，第一导电类型源极接触区151，第二导电类型阱区122，第二导电类型源端接触区121，源极金属接触130，第一介质氧化层141，控制栅多晶硅电极131；第一导电类型漂移区111位于第一导电类型衬底152上方，第二导电类型阱区122位于第一导电类型漂移区111上方，第一导电类型源极接触区151位于第二导电类型阱区122上方，源极金属接触130将第二导电类型源端接触区121和第一导电类型源极接触区151短接；由第一介质氧化层141和控制栅多晶硅电极131组成的有源区深槽位于第一导电类型衬底152和第一导电类型漂移区111的两侧，其中第一介质氧化层141包围着控制栅多晶硅电极131；
所述终端区结构包括：第二介质氧化层142、第三介质氧化层143、第一终端多晶硅电极132、第二终端多晶硅电极133；其中第二介质氧化层142和第一终端多晶硅电极132构成第一道终端深槽，第二介质氧化层142包围着第一终端多晶硅电极132；第三介质氧化层143和第二终端多晶硅电极133构成第二道终端深槽，第三介质氧化层143包围着第二终端多晶硅电极133；
所述有源区深槽末端为弧形，且所述第一道终端深槽靠近有源区一侧与有源区深槽末端正对处为弧形。缓解源区深槽末端和第一道终端深槽之间的曲率效应，优化电荷平衡，解决了该处由于三维耗尽效应导致的提前击穿，提高器件的耐压。
所述终端区结构还包括第二导电类型阱区122，第二导电类型阱区122位于第一导电类型漂移区111上方。
进一步的，所述槽型器件包括含有槽型结构的VDMOS和IGBT。
进一步的，元胞区末端深槽和终端区深槽之间的间距可以调整。
进一步的，相邻有源区深槽末端的弧形大小一致。
进一步的，相邻有源区深槽末端的长度一致。
进一步的，所述终端区的终端深槽数量大于2。
进一步的，有源区深槽末端和第一道终端深槽靠近有源区一侧与源区深槽末端正对处的弧形大小可以调整。
实施例2
如图5所示，为本发明实施例2的槽型器件终端结构示意图，本例与实施例1的不同之处在于，第一道终端深槽靠近有源区一侧与源区深槽末端正对处的第二介质氧化层142为弧形，第一终端多晶硅电极132为矩形，其原理与实施例1基本相同。
实施例3
如图6所示，为本发明实施例3的槽型器件终端结构示意图，本例与实施例1的不同之处在于，实施例1中第一道终端深槽的宽度与第二道终端深槽的宽度不同，而本例第一道终端深槽的宽度与第二道终端深槽的宽度相同，其原理与实施例1基本相同。
实施例4
如图7所示，为本发明实施例4的槽型器件终端结构示意图，本例与实施例1的不同之处在于：本例第一道终端深槽为矩形设计，只对有源区深槽末端做了弧形设计，并增大局部深槽缓解曲率效应，并通过长短交替的有源区深槽对有源区深槽末端和终端区深槽之间的电荷平衡进行了优化。
实施例5
如图8所示，为本发明实施例4的槽型器件终端结构示意图，本例与实施例4的不同之处在于，本例的有源区深槽具有一致的长度，其原理与实施例4基本相同。
实施例6
如图9所示，为本发明实施例6的槽型器件终端结构示意图，本例与实施例1的不同之处在于，本例只有有源区深槽末端为弧形设计，第一道终端深槽为矩形设计，其原理与实施例1基本相同。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。

Claims (7)

1.一种电荷平衡的槽型器件终端结构，其特征在于：包括有源区末端结构和终端区结构；
所述有源区末端结构包括：第一导电类型衬底(152)，第一导电类型漂移区(111)，第一导电类型源极接触区(151)，第二导电类型阱区(122)，第二导电类型源端接触区(121)，源极金属接触(130)，第一介质氧化层(141)，控制栅多晶硅电极(131)；第一导电类型漂移区(111)位于第一导电类型衬底(152)上方，第二导电类型阱区(122)位于第一导电类型漂移区(111)上方，第一导电类型源极接触区(151)位于第二导电类型阱区(122)上方，源极金属接触(130)将第二导电类型源端接触区(121)和第一导电类型源极接触区(151)短接；由第一介质氧化层(141)和控制栅多晶硅电极(131)组成的有源区深槽位于第一导电类型衬底(152)和第一导电类型漂移区(111)的两侧，其中第一介质氧化层(141)包围着控制栅多晶硅电极(131)；
所述终端区结构包括：第二介质氧化层(142)、第三介质氧化层(143)、第一终端多晶硅电极(132)、第二终端多晶硅电极(133)；其中第二介质氧化层(142)和第一终端多晶硅电极(132)构成第一道终端深槽，第二介质氧化层(142)包围着第一终端多晶硅电极(132)；第三介质氧化层(143)和第二终端多晶硅电极(133)构成第二道终端深槽，第三介质氧化层(143)包围着第二终端多晶硅电极(133)；
所述有源区深槽末端为弧形，且/或者所述第一道终端深槽靠近有源区一侧与有源区深槽末端正对处为弧形。
2.根据权利要求1所述的一种电荷平衡的槽型器件终端结构，其特征在于：第一道终端深槽靠近有源区一侧与源区深槽末端正对处为弧形，有源区深槽末端为矩形。
3.根据权利要求1所述的一种电荷平衡的槽型器件终端结构，其特征在于：第一道终端深槽靠近有源区一侧与源区深槽末端正对处为矩形，有源区深槽末端为弧形。
4.根据权利要求1所述的一种电荷平衡的槽型器件终端结构，其特征在于：所述终端区结构还包括第二导电类型阱区(122)，第二导电类型阱区(122)位于第一导电类型漂移区(111)上方。
5.根据权利要求1所述的一种电荷平衡的槽型器件终端结构，其特征在于：相邻有源区深槽末端的弧形大小一致。
6.根据权利要求1所述的一种电荷平衡的槽型器件终端结构，其特征在于：相邻有源区深槽末端的长度一致。
7.根据权利要求1所述的一种电荷平衡的槽型器件终端结构，其特征在于：所述终端区的终端深槽数量大于2。
CN201910819875.7A 2019-08-31 2019-08-31 电荷平衡的槽型器件终端结构 Pending CN110429130A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910819875.7A CN110429130A (zh) 2019-08-31 2019-08-31 电荷平衡的槽型器件终端结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910819875.7A CN110429130A (zh) 2019-08-31 2019-08-31 电荷平衡的槽型器件终端结构

Publications (1)

Publication Number Publication Date
CN110429130A true CN110429130A (zh) 2019-11-08

Family

ID=68418432

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910819875.7A Pending CN110429130A (zh) 2019-08-31 2019-08-31 电荷平衡的槽型器件终端结构

Country Status (1)

Country Link
CN (1) CN110429130A (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111354780A (zh) * 2020-03-19 2020-06-30 浙江大学 一种带有反型注入侧壁的超级结终端及其制作方法
CN113257895A (zh) * 2021-07-14 2021-08-13 江苏应能微电子有限公司 一种半导体场效应管器件
CN116544269A (zh) * 2023-07-06 2023-08-04 无锡美偌科微电子有限公司 提高终端耐压能力的电荷平衡功率半导体器件

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040135228A1 (en) * 2002-10-10 2004-07-15 Susumu Iwamoto Semiconductor element
CN102263107A (zh) * 2010-05-26 2011-11-30 力士科技股份有限公司 一种半导体功率器件及其制造方法
CN204144257U (zh) * 2013-10-21 2015-02-04 半导体元件工业有限责任公司 半导体器件
CN109166922A (zh) * 2018-08-28 2019-01-08 电子科技大学 一种沟槽型超结功率终端结构及其制备方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040135228A1 (en) * 2002-10-10 2004-07-15 Susumu Iwamoto Semiconductor element
CN102263107A (zh) * 2010-05-26 2011-11-30 力士科技股份有限公司 一种半导体功率器件及其制造方法
CN204144257U (zh) * 2013-10-21 2015-02-04 半导体元件工业有限责任公司 半导体器件
CN109166922A (zh) * 2018-08-28 2019-01-08 电子科技大学 一种沟槽型超结功率终端结构及其制备方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
张波 等: "功率超结器件的理论与优化", 《中国科学:物理学 力学 天文学》 *

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111354780A (zh) * 2020-03-19 2020-06-30 浙江大学 一种带有反型注入侧壁的超级结终端及其制作方法
CN113257895A (zh) * 2021-07-14 2021-08-13 江苏应能微电子有限公司 一种半导体场效应管器件
CN113257895B (zh) * 2021-07-14 2021-09-28 江苏应能微电子有限公司 一种半导体场效应管器件
CN116544269A (zh) * 2023-07-06 2023-08-04 无锡美偌科微电子有限公司 提高终端耐压能力的电荷平衡功率半导体器件
CN116544269B (zh) * 2023-07-06 2023-09-12 无锡美偌科微电子有限公司 提高终端耐压能力的电荷平衡功率半导体器件

Similar Documents

Publication Publication Date Title
CN110429130A (zh) 电荷平衡的槽型器件终端结构
CN103715238B (zh) 一种超低比导通电阻的横向高压器件
CN106024897B (zh) 一种三栅功率ldmos
CN103794647B (zh) 一种双向igbt器件及其制作方法
CN110459599A (zh) 具有深埋层的纵向浮空场板器件及制造方法
CN105633137B (zh) 一种槽栅功率mosfet器件
CN110518065A (zh) 低功耗高可靠性的沟槽型碳化硅mosfet器件
CN103280457B (zh) 一种超低比导通电阻的横向高压功率器件及制造方法
CN103474466B (zh) 一种高压器件及其制造方法
CN105789314A (zh) 一种横向soi功率ldmos
CN103050540A (zh) 使用高介电常数槽结构的低比导通电阻的横向功率器件
CN103022134B (zh) 一种超低比导通电阻的soi横向高压功率器件
CN109166926A (zh) 一种屏蔽栅功率器件
CN110518059A (zh) 具有电荷平衡耐压层的纵向浮空场板器件及其制造方法
CN105914192A (zh) 基于级联电路的半导体封装结构
CN102263125B (zh) 一种横向扩散金属氧化物功率mos器件
CN106684136A (zh) 一种soi横向绝缘栅双极晶体管
CN103681819B (zh) 一种沟槽型的绝缘栅双极性晶体管及其制备方法
CN109755300A (zh) 一种沟槽igbt芯片
CN108336131B (zh) 垂直双扩散金属-氧化物半导体晶体管及其制作方法
CN107256857B (zh) 一种栅金属汇流条芯片结构设计及其制作方法
CN110504322A (zh) 分离栅vdmos器件的终端结构
CN103022004B (zh) 一种高压集成电路的互连结构
CN109411541A (zh) 一种具有低比导通电阻的横向高压器件
CN109994470A (zh) 一种半导体功率器件

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20191108