CN113257895B - 一种半导体场效应管器件 - Google Patents

一种半导体场效应管器件 Download PDF

Info

Publication number
CN113257895B
CN113257895B CN202110792887.2A CN202110792887A CN113257895B CN 113257895 B CN113257895 B CN 113257895B CN 202110792887 A CN202110792887 A CN 202110792887A CN 113257895 B CN113257895 B CN 113257895B
Authority
CN
China
Prior art keywords
trench
terminal
field effect
semiconductor field
distance
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202110792887.2A
Other languages
English (en)
Other versions
CN113257895A (zh
Inventor
李振道
孙明光
朱伟东
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
JIANGSU YINGNENG MICROELECTRONICS CO Ltd
Original Assignee
Jiangsu Applied Power Microelectronics Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Jiangsu Applied Power Microelectronics Co ltd filed Critical Jiangsu Applied Power Microelectronics Co ltd
Priority to CN202110792887.2A priority Critical patent/CN113257895B/zh
Publication of CN113257895A publication Critical patent/CN113257895A/zh
Application granted granted Critical
Publication of CN113257895B publication Critical patent/CN113257895B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本发明涉及半导体技术领域，具体公开了一种半导体场效应管器件，其中，包括：主动区和环绕所述主动区设置的终端区，所述主动区包括多个间隔设置的沟槽，每相邻两个沟槽之间的间距均相同且均为第一距离，所述终端区包括终端环，所述终端环在拐角位置的形状为圆弧状，所述终端环朝向沟槽且与所述沟槽的深度方向垂直的表面形成波浪状，所述终端环形成波浪状的表面到所述沟槽的端面距离为第二距离，所述第一距离与所述第二距离相同。本发明提供的半导体场效应管器件能够提升半导体场效应管器件的抗击穿能力。

Description

一种半导体场效应管器件
技术领域
本发明涉及半导体技术领域，尤其涉及一种半导体场效应管的结终端结构。
背景技术
为了提高电源的效率，达到现代电子所谓的绿化科技，降低导通阻抗已经是一个关键，如此才能进一步降低传导损失，并抑制使用时温度的上升。对传统功率金属氧化物半导体（MOSFET）来说，其能力已经不足以应付目前所需，近几年提出一种屏蔽闸沟槽式功率金属氧化物半导体（Shielding gate）的中低压结构，如图1所示，此结构大大降低了导通阻抗，减少了许多传导损失。
如图1所示，对屏蔽闸沟槽式功率金属氧化物半导体而言，组件本身的击穿电压与闸沟槽的宽度a及闸沟槽间的间距b有一定的关系，闸沟槽的宽度a容易控制，闸沟槽间彼此的间距b却因布局的设计较难维持固定。如此一来，维持组件本身的电荷平衡也较有难度，因而不易维持最大电场强度位置，也不易得到更稳定的击穿电压。
以目前布局设计而言，图2及图3的终端环最为常见，但就图2的设计容易出现如图2中X区块的部分，此区块中的终端环对主动区闸沟槽的间距并不能维持如主动区闸沟槽间的间距，而以图3的设计，虽然在四个角落的区块Y有所改善，但还是存在原本区块X的问题而导致击穿电压不稳定。
发明内容
本发明提供了一种半导体场效应管的结终端结构，解决相关技术中存在的击穿电压不稳定的问题。
作为本发明的一个方面，提供一种半导体场效应管器件，其中，包括：主动区和环绕所述主动区设置的终端区，所述主动区包括多个间隔设置的沟槽，每相邻两个沟槽之间的间距均相同且均为第一距离，所述终端区包括终端环，所述终端环在拐角位置的形状为圆弧状，所述终端环朝向沟槽且与所述沟槽的深度方向垂直的表面形成波浪状，所述终端环形成波浪状的表面到所述沟槽的端面距离为第二距离，所述第一距离与所述第二距离相同。
进一步地，位于所述主动区内的所述沟槽包括横截面形状为矩形的第一沟槽，所述终端环朝向所述第一沟槽且与所述第一沟槽的深度方向垂直的表面形成第一波浪状。
进一步地，位于所述主动区内的所述沟槽包括横截面为矩形与半圆形连接组成的第二沟槽，所述终端环朝向所述第二沟槽且与所述第二沟槽的深度方向垂直的表面形成第二波浪状。
进一步地，所述沟槽位于外延层内，所述沟槽包括：底部氧化层、设置在所述底部氧化层内侧的源极多晶硅、设置在所述源极多晶硅上的多晶间氧化物以及设置在所述多晶间氧化物上的闸极多晶硅，所述闸极多晶硅外围被闸极氧化物包覆，且所述闸极氧化物与所述底部氧化层接触。
进一步地，每相邻两个所述沟槽之间均包括设置在所述外延层上的P型掺杂区以及设置在所述P型掺杂区上的N型掺杂区。
进一步地，所述半导体场效应管器件还包括设置在所述主动区和所述终端区上的介电层以及设置在所述介电层上的铝金属层。
进一步地，所述介电层的厚度在8000Å~15000Å之间。
进一步地，所述P型掺杂区的掺杂浓度在5*1012cm-2~5*1013cm-2之间，所述N型掺杂区的掺杂浓度在5*1014cm-2~5*1016cm-2之间。
进一步地，所述底部氧化层的厚度在4000Å~6000Å之间。
本发明提供的半导体场效应管器件，由于对以扇形等半径原理将横向方向的终端环均设置成波浪形状，从而可以消除现有技术中容易出现的在角落区域存在间距与沟槽件间距不同导致击穿电压不稳定的现象，能够提升半导体场效应管器件的抗击穿能力。
附图说明
附图是用来提供对本发明的进一步理解，并且构成说明书的一部分，与下面的具体实施方式一起用于解释本发明，但并不构成对本发明的限制。
图1为半导体场效应管器件的剖面结构示意图。
图2为现有技术中的终端环设置的一种实施方式示意图。
图3为现有技术中的终端环设置的另一种实施方式示意图。
图4为本发明提供的一种实施方式的终端环布局结构示意图。
图5为本发明提供的另一种实施方式的终端环布局结构示意图。
具体实施方式
需要说明的是，在不冲突的情况下，本发明中的实施例及实施例中的特征可以相互结合。下面将参考附图并结合实施例来详细说明本发明。
为了使本领域技术人员更好地理解本发明方案，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分的实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都应当属于本发明保护的范围。
需要说明的是，本发明的说明书和权利要求书及上述附图中的术语“第一”、“第二”等是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换，以便这里描述的本发明的实施例。此外，术语“包括”和“具有”以及他们的任何变形，意图在于覆盖不排他的包括，例如，包含了一系列步骤或单元的过程、方法、系统、产品或设备不必限于清楚地列出的那些步骤或单元，而是可包括没有清楚地列出的或对于这些过程、方法、产品或设备固有的其它步骤或单元。
在本实施例中提供了一种半导体场效应管器件，图1、图4和图5均是根据本发明实施例提供的半导体场效应管器件的结构示意图，如图4和图5所示，包括：主动区100和环绕所述主动区100设置的终端区200，所述主动区100包括多个间隔设置的沟槽110，每相邻两个沟槽110之间的间距均相同且均为第一距离，所述终端区200包括终端环210，所述终端环210在拐角位置的形状为圆弧状，所述终端环210朝向沟槽110且与所述沟槽110的深度方向垂直的表面形成波浪状，所述终端环210形成波浪状的表面到所述沟槽110的端面距离为第二距离，所述第一距离与所述第二距离相同。
需要说明的是，本发明实施例中的所述沟槽的深度方向具体指垂直于图4和图5中所示的AA’所指向的方向。
在本发明实施例中，如图4和图5所示，通过将终端环朝向所述沟槽的横向表面设置成波浪状，即由多个半径相同的圆形弧段组成的结构，可以使得终端环朝向沟槽的横向表面到沟槽的端面的距离均相同，且都等于沟槽间距。例如图4所示，终端环正对沟槽的表面到沟槽的垂直距离为b，而沟槽间隔区域上方正对应的终端环表面设置成半径相同且均为b的圆弧，这样至沟槽端面最近的那个角落的位置也同样相同均为b，从而可以使得终端环朝向所述沟槽层横向表面与沟槽间距均相同，且均等于b。因此，本发明实施例提供的半导体场效应管器件，由于对以扇形等半径原理将横向方向的终端环均设置成波浪形状，从而可以消除现有技术中容易出现的在角落区域存在间距与沟槽件间距不同导致击穿电压不稳定的现象，能够提升半导体场效应管器件的抗击穿能力。
作为一种具体地实施方式，如图4所示，位于所述主动区100内的所述沟槽包括横截面形状为矩形的第一沟槽，所述终端环210朝向所述第一沟槽且与所述第一沟槽的深度方向垂直的表面形成第一波浪状。
在本发明实施例中，以沟槽的横截面为矩形形状为例进行说明，由于横截面为矩形，因而设置的第一波浪状的波动幅度相对第二波浪状平缓一些，也就是说，第一波浪状由于沟槽的横截面为矩形，所以终端环正对沟槽界面的区域还可以保持与沟槽的端面平行的形状，只是远离沟槽的两个角所对应的区域设置成为半径与沟槽间距相同的扇形弧段。
作为另一种具体地实施方式，如图5所示，位于所述主动区100内的所述沟槽包括横截面为矩形与半圆形连接组成的第二沟槽，所述终端环210朝向所述第二沟槽且与所述第二沟槽的深度方向垂直的表面形成第二波浪状。
在本发明实施例中，如图5所示，以沟槽的横截面为矩形与半圆形连接组成的形状为例，由于沟槽横截面朝向所述终端环的横向表面形成有半圆形，因而需要将终端环朝向沟槽的横向表面设置成第二波浪状，以适应图5所示的沟槽形状，这样才能够使得终端环的横向表面到沟槽的端面的距离均相同，且均与沟槽间距相同。
需要说明的是，在本发明实施例中，由于沟槽横截面的端部是半圆形，所以终端环上的扇形可以以半圆形的圆心为圆心，这样半圆形与终端环上的扇形是同一个圆心，所以位于终端环的扇形上的每个点沿径向方向到半圆形上的点的位置均相同，从而实现终端环的横向表面到沟槽的端面的距离相同且均等于沟槽间距。
本发明实施例中，由于沟槽横截面在端部是半圆形，所以对应的终端环上的第二波浪状的波动幅度要大于第一波浪状的波动幅度。
具体地，如图1所示，所述沟槽位于外延层300内，所述沟槽包括：底部氧化层101、设置在所述底部氧化层101内侧的源极多晶硅102、设置在所述源极多晶硅102上的多晶间氧化物103以及设置在所述多晶间氧化物103上的闸极多晶硅104，所述闸极多晶硅104外围被闸极氧化物105包覆，且所述闸极氧化物105与所述底部氧化层101接触。
在本发明实施例中，如图4、图5和图1所示，所述沟槽本身的宽度为a，沟槽间距为b。
优选地，沟槽本身的宽度a可以介于1μm~3μm之间，沟槽间距b也可以介于1μm~3μm之间。
具体地，每相邻两个所述沟槽之间均包括设置在所述外延层300上的P型掺杂区106以及设置在所述P型掺杂区106上的N型掺杂区107。
具体地，所述半导体场效应管器件还包括设置在所述主动区100和所述终端区200上的介电层108以及设置在所述介电层108上的铝金属层109。
优选地，所述铝金属层109的厚度在3μm~5μm之间.
优选地，所述介电层108的厚度在8000Å~15000Å之间。
优选地，所述P型掺杂区106的掺杂浓度在5*1012cm-2~5*1013cm-2之间，所述N型掺杂区107的掺杂浓度在5*1014cm-2~5*1016cm-2之间。
优选地，所述底部氧化层101的厚度在4000Å~6000Å之间。
可以理解的是，以上实施方式仅仅是为了说明本发明的原理而采用的示例性实施方式，然而本发明并不局限于此。对于本领域内的普通技术人员而言，在不脱离本发明的精神和实质的情况下，可以做出各种变型和改进，这些变型和改进也视为本发明的保护范围。

Claims (9)

1.一种半导体场效应管器件，其特征在于，包括：主动区和环绕所述主动区设置的终端区，所述终端区为结终端结构，所述主动区包括多个间隔设置的沟槽，每相邻两个沟槽之间的间距均相同且均为第一距离，所述终端区包括终端环，所述终端环在拐角位置的形状为圆弧状，所述终端环朝向沟槽且与所述沟槽的深度方向垂直的表面形成波浪状，所述终端环形成波浪状的表面到所述沟槽的端面距离为第二距离，所述第一距离与所述第二距离相同。
2.根据权利要求1所述的半导体场效应管器件，其特征在于，位于所述主动区内的所述沟槽包括横截面形状为矩形的第一沟槽，所述终端环朝向所述第一沟槽且与所述第一沟槽的深度方向垂直的表面形成第一波浪状。
3.根据权利要求1所述的半导体场效应管器件，其特征在于，位于所述主动区内的所述沟槽包括横截面为矩形与半圆形连接组成的第二沟槽，所述终端环朝向所述第二沟槽且与所述第二沟槽的深度方向垂直的表面形成第二波浪状。
4.根据权利要求1至3中任意一项所述的半导体场效应管器件，其特征在于，所述沟槽位于外延层内，所述沟槽包括：底部氧化层、设置在所述底部氧化层内侧的源极多晶硅、设置在所述源极多晶硅上的多晶间氧化物以及设置在所述多晶间氧化物上的闸极多晶硅，所述闸极多晶硅外围被闸极氧化物包覆，且所述闸极氧化物与所述底部氧化层接触。
5.根据权利要求4所述的半导体场效应管器件，其特征在于，每相邻两个所述沟槽之间均包括设置在所述外延层上的P型掺杂区以及设置在所述P型掺杂区上的N型掺杂区。
6.根据权利要求5所述的半导体场效应管器件，其特征在于，所述半导体场效应管器件还包括设置在所述主动区和所述终端区上的介电层以及设置在所述介电层上的铝金属层。
7.根据权利要求6所述的半导体场效应管器件，其特征在于，所述介电层的厚度在8000Å~15000Å之间。
8.根据权利要求5所述的半导体场效应管器件，其特征在于，所述P型掺杂区的掺杂浓度在5*1012cm-2~5*1013cm-2之间，所述N型掺杂区的掺杂浓度在5*1014cm-2~5*1016cm-2之间。
9.根据权利要求4所述的半导体场效应管器件，其特征在于，所述底部氧化层的厚度在4000Å~6000Å之间。
CN202110792887.2A 2021-07-14 2021-07-14 一种半导体场效应管器件 Active CN113257895B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110792887.2A CN113257895B (zh) 2021-07-14 2021-07-14 一种半导体场效应管器件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110792887.2A CN113257895B (zh) 2021-07-14 2021-07-14 一种半导体场效应管器件

Publications (2)

Publication Number Publication Date
CN113257895A CN113257895A (zh) 2021-08-13
CN113257895B true CN113257895B (zh) 2021-09-28

Family

ID=77191329

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110792887.2A Active CN113257895B (zh) 2021-07-14 2021-07-14 一种半导体场效应管器件

Country Status (1)

Country Link
CN (1) CN113257895B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114784099B (zh) * 2022-06-21 2022-09-02 南京融芯微电子有限公司 一种mosfet电流路径优化结构及其制备方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006319040A (ja) * 2005-05-11 2006-11-24 Toyota Industries Corp 半導体装置
JP2016143792A (ja) * 2015-02-03 2016-08-08 トヨタ自動車株式会社 半導体装置
CN108511512A (zh) * 2018-02-05 2018-09-07 东南大学 一种带有波浪型场限环结构的功率半导体器件及其制备方法
CN207925486U (zh) * 2017-12-29 2018-09-28 福建龙夏电子科技有限公司 沟槽型二极管器件
CN110429130A (zh) * 2019-08-31 2019-11-08 电子科技大学 电荷平衡的槽型器件终端结构

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6199232B2 (ja) * 2014-04-22 2017-09-20 株式会社豊田中央研究所 半導体装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006319040A (ja) * 2005-05-11 2006-11-24 Toyota Industries Corp 半導体装置
JP2016143792A (ja) * 2015-02-03 2016-08-08 トヨタ自動車株式会社 半導体装置
CN207925486U (zh) * 2017-12-29 2018-09-28 福建龙夏电子科技有限公司 沟槽型二极管器件
CN108511512A (zh) * 2018-02-05 2018-09-07 东南大学 一种带有波浪型场限环结构的功率半导体器件及其制备方法
CN110429130A (zh) * 2019-08-31 2019-11-08 电子科技大学 电荷平衡的槽型器件终端结构

Also Published As

Publication number Publication date
CN113257895A (zh) 2021-08-13

Similar Documents

Publication Publication Date Title
US10236372B2 (en) Silicon carbide semiconductor device and method of manufacturing silicon carbide semiconductor device
US7655975B2 (en) Power trench transistor
JP6139356B2 (ja) 半導体装置
EP2725623B1 (en) Semiconductor device
JP6287857B2 (ja) ショットキーダイオード
US20150162410A1 (en) Termination design by metal strapping guard ring trenches shorted to a body region to shrink termination area
US6768167B2 (en) MIS semiconductor device and the manufacturing method thereof
US6534823B2 (en) Semiconductor device
US8217454B2 (en) Semiconductor device
JP6561611B2 (ja) 半導体装置
CN102163621A (zh) 半导体器件以及制造半导体器件的方法
JP2016534581A (ja) 高電圧ｍｏｓｆｅｔデバイスおよび該デバイスを製造する方法
CN104247028A (zh) 半导体装置以及半导体装置的制造方法
TW201405774A (zh) 用於高壓場平衡金屬氧化物場效應電晶體的端接結構及其製備方法
CN101969068A (zh) 一种高压功率半导体器件的边缘终端结构
US10529845B2 (en) Semiconductor device
JP2002540602A (ja) トレンチゲート電界効果型素子を備えた電子装置
CN113257895B (zh) 一种半导体场效应管器件
KR102572223B1 (ko) 전력 반도체 소자 및 그 제조 방법
US20230101553A1 (en) Transistor device and method for producing a transistor device
CN116544269B (zh) 提高终端耐压能力的电荷平衡功率半导体器件
TWI714683B (zh) 具有超晶格結構的表面優化電晶體
KR20240014401A (ko) 종단 구조물
JP2024073769A (ja) 半導体装置
TWM567482U (zh) 超接面半導體結構與具有超接面半導體結構的金氧半導體元件

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CP03 Change of name, title or address
CP03 Change of name, title or address

Address after: Building 4 (8th and 9th floor), No. 5 Chuangzhi Road, Tianning District, Changzhou City, Jiangsu Province, 213000

Patentee after: Jiangsu Yingneng Microelectronics Co.,Ltd.

Address before: 213000 No. 8-5 Huashan Road, Xinbei District, Changzhou City, Jiangsu Province

Patentee before: JIANGSU APPLIED POWER MICROELECTRONICS Co.,Ltd.