CN101969068A - 一种高压功率半导体器件的边缘终端结构 - Google Patents

一种高压功率半导体器件的边缘终端结构 Download PDF

Info

Publication number
CN101969068A
CN101969068A CN 201010246809 CN201010246809A CN101969068A CN 101969068 A CN101969068 A CN 101969068A CN 201010246809 CN201010246809 CN 201010246809 CN 201010246809 A CN201010246809 A CN 201010246809A CN 101969068 A CN101969068 A CN 101969068A
Authority
CN
China
Prior art keywords
limiting ring
field
field limiting
power semiconductor
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN 201010246809
Other languages
English (en)
Inventor
胡佳贤
韩雁
张世峰
张斌
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
GUANGZHOU YUEJING HIGH TECHNOLOGY Co Ltd
Zhejiang University ZJU
Original Assignee
Zhejiang University ZJU
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Zhejiang University ZJU filed Critical Zhejiang University ZJU
Priority to CN 201010246809 priority Critical patent/CN101969068A/zh
Publication of CN101969068A publication Critical patent/CN101969068A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7811—Vertical DMOS transistors, i.e. VDMOS transistors with an edge termination structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本发明公开了一种高压功率半导体器件的边缘终端结构，包括若干个将功率半导体器件环绕、与衬底具有相反导电类型的场限环，在每个场限环单侧或两侧设有与场限环导电类型相同，掺杂浓度小于场限环的掺杂区域，场限环上覆有场板，场限环与场板之间用二氧化硅层间隔。场板的材料可选自铜、铝、多晶硅或掺氧多晶硅等。由于在传统场限环的周围增加了浓度更低的掺杂区域可有效减小了边缘元胞电场线的密集程度，降低了边缘元胞承受的电场强度，使击穿电压得到提高，有效提高边缘终端结构的面积效率，节省了芯片面积，缩减了芯片成本。

Description

一种高压功率半导体器件的边缘终端结构
技术领域
本发明涉及半导体器件技术领域，尤其涉及一种高压功率半导体器件的边缘终端结构。
背景技术
功率半导体器件，如垂直双扩散场效应晶体管(VDMOS)、绝缘栅双极型晶体管(IGBT)等，为了得到一定的电流能力，往往是由若干元胞并联而成。由于元胞与元胞之间相互之间形成耗尽，因而不容易发生击穿。但是边缘元胞(又称过渡区或主结)由于耗尽层边缘的曲率半径小，造成电场线密集，它的电场强度远高于体内，因而击穿电压会远低于体内，击穿首先会发生在边缘元胞的表面。因此要采取特殊结构保护边缘元胞不提前击穿，以提高器件击穿电压，这些特殊结构就被称为终端结构。终端结构的作用就是减小边缘元胞承受的电场强度，从而提高边缘元胞的击穿电压，即提高了整个器件的击穿电压。边缘终端结构是功率半导体器件最核心的技术之一，边缘终端结构的优劣直接影响到功率器件的最高工作电压、漏电流大小及器件的稳定性和可靠性。
目前常用的终端结构为场限环和场板的组合结构，如图1所示，该结构主要包括场限环2和场板4，场限环2和场板4之间有氧化层3隔离，场限环2内掺杂与衬底导电类型不同的离子，与衬底之间形成耗尽层，场限环2和场板4为环状结构，并将器件1包围。采用场限环后，当反向电压增加到一定值时，边缘元胞上的耗尽层扩展到达场限环上，与场限环的耗尽层相连，如图1所示，边缘元胞与三个场限环的耗尽层互相穿通，使所加电压的一部分由场限环分担，减小了边缘元胞的电场强度，将边缘元胞的电场的值限制在临界击穿电场以内，并明显的改善边缘元胞耗尽区的曲率，减小了电场线密集程度，从而使击穿电压增大。
对于场限环的设计，主要考虑的是场限环的个数、间距等。通常来说，耐压会随着场限环个数的增加而上升，但是，场限环数目的增多也会增大所占的芯片面积，即会增加芯片的成本。因此，如何在不增加场限环个数，不增加芯片面积的情况下，提高耐压，即提高芯片面积的利用效率就成了关注的问题。
发明内容
本发明提供了一种高压功率半导体器件的边缘终端结构，有效提高边缘终端结构的面积效率，节省芯片面积，缩减芯片成本。
一种高压功率半导体器件的边缘终端结构，包括若干个将半导体器件环绕、与衬底具有相反导电类型的场限环，在场限环单侧或两侧设有与场限环导电类型相同，掺杂浓度小于场限环的掺杂区域。
场限环的浓度越低，场限环处的电场强度就越小，耐压就越高。但是，场限环内浓度的降低也有个极限，当场限环内浓度降低到使场限环与衬底之间形成的在场限环一侧的耗尽层把场限环完全耗尽，即该耗尽层的厚度等于场限环的结深，此时若浓度再降低反而会使电场强度增大，耐压减小。这个使耗尽层的厚度等于场限环的结深的浓度称之为场限环的极限浓度。
本发明在传统的场限环结构基础上增加了浓度更低的掺杂区域，形成一种新的边缘终端结构，由于场限环的浓度大于极限浓度，场限环不会完全耗尽，因而可以进一步降低增加的掺杂区域的浓度，甚至可以降到极限浓度以下，从而可以使场限环的电场强度进一步降低，器件的击穿电压得到进一步提高。
为了进一步提高边缘终端结构的性能，所述的场限环上还可覆有场板，场限环与场板之间用二氧化硅层间隔，所述的场板选自金属、多晶硅、掺氧多晶硅，相邻的场板之间用二氧化硅间隔，该二氧化硅厚度大于场限环与场板之间的二氧化硅层。
在场限环上覆盖场板后，边缘元胞处部分径向分布的电场线会变为指向场板的纵向分布，从而减小了边缘元胞电场线的密集程度，降低了边缘元胞承受的电场强度，使击穿电压得到提高。
本发明的有益效果是：在不增加场限环个数，不增加芯片面积的情况下，可比现有技术提高耐压20％以上，即达到相同的耐压，可使用更少的场限环个数，有效的提高了边缘终端结构的面积效率，节省了芯片面积，减小了芯片成本。
附图说明
图1为传统高压功率半导体器件的边缘终端结构剖面图；
图2为本发明一个实施例边缘终端结构的剖面图；
图3为图2所示边缘终端结构的俯视图；
图4为本发明另一个实施例边缘终端结构的剖面图；
图5为图1所示传统边缘终端结构与图2所示本发明边缘终端结构的击穿曲线；
图6为图4所示实施例与图1所示的传统场限环的电场分布对比图。
具体实施方式
实施例1
图2给出了本发明的一种实施例，如图所示，在砷离子(As)浓度为5*1022cm-3的N型硅衬底1(厚度20μm)上外延与之相同导电类型的外延层2，外延层2的电阻率为5Ω*cm，厚度为17μm。在外延层2的上表面设有高压功率器件12，该器件可以是VDMOS、LDMOS、BJT等，器件由若干个元胞并联而成，图中只画出了边缘元胞的边缘区域作为其示意图。器件12上设有电极10和场板8，它们是实现芯片核心功能的有源区11。另外在衬底1底部同样设有电极9，作为测试芯片的外接电极。
在器件12相对于有源区11的外侧设有P型掺杂区域5a，在该P型掺杂区域5a的两侧设有浓度更小的P-型掺杂区域6a，两个导电类型相同但浓度不同的掺杂区域形成场限环7a，场限环7a为一环形结构，将有源区11包围，如图3所示，图中有源区11内的矩阵型方框表示元胞。这两个掺杂区域可采用二次离子注入工艺制作，首先在外延层2的相应区域进行硼离子注入，形成浓度为5*1016cm-3，结深为3～3.5μm的掺杂区域5a，由于进入硅外延层的硼离子会发生横向扩散，掺杂区域5a呈现弧形边缘。然后通过掩模板对掺杂区域5a两侧再次进行硼离子注入，此次注入的离子剂量比形成掺杂区域5a的注入剂量较小，形成掺杂区域5a两侧的浓度较低的掺杂区域6a，其浓度为5*1014cm-3，结深1～1.5μm。
在本实施例在场限环7a的外围还设置了两个场限环7b和7c，其结构与参数与场限环7a相同，均是由浓度较大的P型掺杂区域5b、5c和其两侧的浓度较低的P-型掺杂区域6b、6c组成，两场限环之间间距为8～10μm，场限环7a与有源区内器件之间的间距为7～8μm。在场限环7a之上设有相应的氧化层3a，厚度0.6μm。氧化层3a之上覆有用金属铝制作的场板8a，厚度为2.6μm。由于氧化层3a和场板8a将环形的场限环7a覆盖，则它们也为如图3所示的环形结构，但在图3中，为了图形的直观，没有将氧化层3a和场板8a画出。场限环7b、7c之上同样覆盖有结构相同的氧化层3b、3c和场板8b、8c，它们的结构和参数相同。两场限环的场板之间用分别用氧化层4a、4b、4c隔开，其厚度比覆盖在场限环与场板之间的氧化层的厚度大，为1.2μm。三个将有源区11包围的场限环及其之上的氧化层和场板组成了本实施例的边缘终端结构。当然。场限环的数目可由实际需要做适当增减。
本实施例提供了在N型硅衬底上制作边缘终端结构的例子，本领域的技术人员可以很容易的推知，该结构同样可以在P型硅衬底上实施，只需变换本实施例中相应的导电类型即可。
将图1所示的传统边缘终端结构与图2所示的本发明边缘终端结构分别作耐压测试，测试结果如图4所示。其中曲线1表示传统边缘终端结构的测试曲线，曲线2表示本发明边缘终端结构的测试曲线。由图观之，发明边缘终端结构具有更好的击穿特性，能够承受更高的电压冲击，因而能够对芯片有源区内的功率器件提供更为安全的保护。
实施例2
如图4所示，本实施例的结构与实施例1类似，在传统场限环的双侧分别增加掺杂区域改为只在场限环相对于有源区11的外侧增加一个浓度较低的掺杂区域，该掺杂区域的结深为1～1.5μm，场限环7a距离有源区6μm。只在场限环的一侧增加额外的掺杂区域，可缩短场限环之间的间距，由实施例1的8～10μm减小到6.5～7微米，缩小了芯片面积，可降低成本，同时相比于实施例1，该实施例对提高边缘元胞击穿电压的效果并不受影响。图6给出了该实施例与图1所示的传统场限环的电场分布对比图，其中，左图为图1所示的传统场限环的电场分布，右图为该实施例中场限环的电场分布，由图观之，相对于图1所示的传统场限环，该实施例有效降低了场限环处的电场强度，从而能够有效提高整个芯片的击穿电压。

Claims (4)

1.一种高压功率半导体器件的边缘终端结构，包括若干个将功率半导体器件环绕、与衬底具有相反导电类型的场限环，其特征在于，在场限环单侧或两侧设有与场限环导电类型相同，掺杂浓度小于场限环的掺杂区域。
2.根据权利要求1所述的高压功率半导体器件的边缘终端结构，其特征在于，所述的场限环上覆有场板，场限环与场板之间用二氧化硅层间隔。
3.根据权利要求2所述的高压功率半导体器件的边缘终端结构，其特征在于，所述的场板的材料选自铜、铝、多晶硅、掺氧多晶硅。
4.根据权利要求3所述的高压功率半导体器件的边缘终端结构，其特征在于，相邻的场板之间用二氧化硅间隔，该二氧化硅厚度大于场限环与场板之间的二氧化硅层。
CN 201010246809 2010-08-06 2010-08-06 一种高压功率半导体器件的边缘终端结构 Pending CN101969068A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN 201010246809 CN101969068A (zh) 2010-08-06 2010-08-06 一种高压功率半导体器件的边缘终端结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN 201010246809 CN101969068A (zh) 2010-08-06 2010-08-06 一种高压功率半导体器件的边缘终端结构

Publications (1)

Publication Number Publication Date
CN101969068A true CN101969068A (zh) 2011-02-09

Family

ID=43548193

Family Applications (1)

Application Number Title Priority Date Filing Date
CN 201010246809 Pending CN101969068A (zh) 2010-08-06 2010-08-06 一种高压功率半导体器件的边缘终端结构

Country Status (1)

Country Link
CN (1) CN101969068A (zh)

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102760754A (zh) * 2012-07-31 2012-10-31 杭州士兰集成电路有限公司 耗尽型vdmos及其制造方法
CN103050539A (zh) * 2012-12-18 2013-04-17 上海华虹Nec电子有限公司 超级结器件终端保护结构
CN103824879A (zh) * 2014-01-30 2014-05-28 株洲南车时代电气股份有限公司 一种功率器件结终端结构与制造方法
CN104143566A (zh) * 2013-05-10 2014-11-12 江西创成半导体有限责任公司 多晶硅场限环
CN104517855A (zh) * 2014-09-11 2015-04-15 上海华虹宏力半导体制造有限公司 超级结半导体器件制造方法
CN104934469A (zh) * 2014-03-18 2015-09-23 国家电网公司 一种igbt终端结构及其制造方法
CN105814690A (zh) * 2013-12-16 2016-07-27 Abb 技术有限公司 用于半导体器件的边缘终止和对应的制造方法
CN106298478A (zh) * 2015-06-03 2017-01-04 北大方正集团有限公司 一种功率器件分压结构及其制作方法
CN106531781A (zh) * 2016-11-15 2017-03-22 深圳深爱半导体股份有限公司 半导体器件的终端结构
CN109037309A (zh) * 2018-07-26 2018-12-18 深圳市诚朗科技有限公司 一种功率器件终端结构及其制作方法
CN109509794A (zh) * 2018-12-08 2019-03-22 程德明 N+区边缘圆弧形结构的p+-i-n+型功率二极管
WO2021007973A1 (zh) * 2019-07-18 2021-01-21 东南大学 一种沟槽型半导体功率器件终端保护结构及功率器件
CN112699588A (zh) * 2021-01-08 2021-04-23 浙江大学 一种功率半导体芯片元胞的热电耦合建模方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090243027A1 (en) * 2008-03-27 2009-10-01 Renesas Technology Corp. semiconductor integrated circuit device and a method of manufacturing the same

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090243027A1 (en) * 2008-03-27 2009-10-01 Renesas Technology Corp. semiconductor integrated circuit device and a method of manufacturing the same

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
《电力电子》 20100430 殷丽等 高压功率FRED结终端保护技术及其组合优化设计 51-54 1-4 , 第2期 2 *
《电子器件》 20090630 张彦飞等 硅材料功率半导体器件结终端技术的新发展 538-546 1-4 第32卷, 第3期 2 *

Cited By (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102760754B (zh) * 2012-07-31 2015-07-15 杭州士兰集成电路有限公司 耗尽型vdmos及其制造方法
CN102760754A (zh) * 2012-07-31 2012-10-31 杭州士兰集成电路有限公司 耗尽型vdmos及其制造方法
CN103050539A (zh) * 2012-12-18 2013-04-17 上海华虹Nec电子有限公司 超级结器件终端保护结构
CN103050539B (zh) * 2012-12-18 2016-06-08 上海华虹宏力半导体制造有限公司 超级结器件终端保护结构
CN104143566A (zh) * 2013-05-10 2014-11-12 江西创成半导体有限责任公司 多晶硅场限环
CN105814690B (zh) * 2013-12-16 2020-01-21 Abb瑞士股份有限公司 用于半导体器件的边缘终止和对应的制造方法
CN105814690A (zh) * 2013-12-16 2016-07-27 Abb 技术有限公司 用于半导体器件的边缘终止和对应的制造方法
CN103824879A (zh) * 2014-01-30 2014-05-28 株洲南车时代电气股份有限公司 一种功率器件结终端结构与制造方法
CN104934469B (zh) * 2014-03-18 2019-02-05 国家电网公司 一种igbt终端结构及其制造方法
CN104934469A (zh) * 2014-03-18 2015-09-23 国家电网公司 一种igbt终端结构及其制造方法
CN104517855A (zh) * 2014-09-11 2015-04-15 上海华虹宏力半导体制造有限公司 超级结半导体器件制造方法
CN104517855B (zh) * 2014-09-11 2017-10-24 上海华虹宏力半导体制造有限公司 超级结半导体器件制造方法
CN106298478A (zh) * 2015-06-03 2017-01-04 北大方正集团有限公司 一种功率器件分压结构及其制作方法
CN106531781A (zh) * 2016-11-15 2017-03-22 深圳深爱半导体股份有限公司 半导体器件的终端结构
CN109037309A (zh) * 2018-07-26 2018-12-18 深圳市诚朗科技有限公司 一种功率器件终端结构及其制作方法
CN109037309B (zh) * 2018-07-26 2021-09-21 南京紫江电子技术有限公司 一种功率器件终端结构及其制作方法
CN109509794A (zh) * 2018-12-08 2019-03-22 程德明 N+区边缘圆弧形结构的p+-i-n+型功率二极管
CN109509794B (zh) * 2018-12-08 2024-06-11 程德明 N+区边缘圆弧形结构的p+-i-n+型功率二极管
WO2021007973A1 (zh) * 2019-07-18 2021-01-21 东南大学 一种沟槽型半导体功率器件终端保护结构及功率器件
CN112699588A (zh) * 2021-01-08 2021-04-23 浙江大学 一种功率半导体芯片元胞的热电耦合建模方法

Similar Documents

Publication Publication Date Title
CN101969068A (zh) 一种高压功率半导体器件的边缘终端结构
CN101969069A (zh) 一种高压功率半导体器件的边缘终端结构
JP5900503B2 (ja) 半導体装置
JP6621749B2 (ja) 高電圧ｍｏｓｆｅｔデバイスおよび該デバイスを製造する方法
JP3979258B2 (ja) Ｍｉｓ半導体装置およびその製造方法
US8217454B2 (en) Semiconductor device
US20220406929A1 (en) Silicon carbide mosfet device and cell structure thereof
CN102214689A (zh) 超级结器件的终端保护结构及其制造方法
CN107342326B (zh) 一种降低导通电阻的功率半导体器件及制造方法
US20130113039A1 (en) Semiconductor device
JP2012124329A (ja) ＳｉＣ半導体装置
US20140103416A1 (en) Semiconductor device having esd protection structure and associated method for manufacturing
CN105448961A (zh) 超结器件的终端保护结构
CN103887331A (zh) 高压igbt器件的vld终端及其制备方法
JP2006269633A (ja) 電力用半導体装置
JP5735611B2 (ja) ＳｉＣ半導体装置
CN203351612U (zh) 肖特基二极管
CN108110057A (zh) 超结金属氧化物场效应晶体管
CN205177848U (zh) 一种具有特殊耐压环的高压功率器件
CN113257895B (zh) 一种半导体场效应管器件
CN203690304U (zh) 纵向超结金属氧化物场效应晶体管
CN207967001U (zh) 一种带沟槽的终端结构
CN114512532A (zh) 半导体器件
CN206628469U (zh) 一种改善超结mosfet uis能力的版图结构
CN202534651U (zh) 一种超结高压功率器件结构

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
ASS Succession or assignment of patent right

Owner name: GUANGZHOU YUEJING HIGH TECHNOLOGY CO., LTD.

C41 Transfer of patent application or patent right or utility model
C53 Correction of patent for invention or patent application
CB03 Change of inventor or designer information

Inventor after: Hu Jiaxian

Inventor after: Han Yan

Inventor after: Jie Yingliang

Inventor after: Chen Supeng

Inventor after: Zhang Shifeng

Inventor after: Zhang Bin

Inventor before: Hu Jiaxian

Inventor before: Han Yan

Inventor before: Zhang Shifeng

Inventor before: Zhang Bin

COR Change of bibliographic data

Free format text: CORRECT: INVENTOR; FROM: HU JIAXIAN HAN YAN ZHANG SHIFENG ZHANG BIN TO: HU JIAXIAN HAN YAN JIE YINGLIANG CHEN SUPENG ZHANG SHIFENG ZHANG BIN

TA01 Transfer of patent application right

Effective date of registration: 20110822

Address after: 310027 Hangzhou, Zhejiang Province, Xihu District, Zhejiang Road, No. 38, No.

Applicant after: Zhejiang University

Co-applicant after: Guangzhou Yuejing High Technology Co., Ltd.

Address before: 310027 Hangzhou, Zhejiang Province, Xihu District, Zhejiang Road, No. 38, No.

Applicant before: Zhejiang University

C12 Rejection of a patent application after its publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20110209