CN106298478A - 一种功率器件分压结构及其制作方法 - Google Patents
一种功率器件分压结构及其制作方法 Download PDFInfo
- Publication number
- CN106298478A CN106298478A CN201510300071.8A CN201510300071A CN106298478A CN 106298478 A CN106298478 A CN 106298478A CN 201510300071 A CN201510300071 A CN 201510300071A CN 106298478 A CN106298478 A CN 106298478A
- Authority
- CN
- China
- Prior art keywords
- layer
- injection region
- limiting ring
- field limiting
- window
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000002360 preparation method Methods 0.000 title abstract description 4
- 238000002347 injection Methods 0.000 claims abstract description 46
- 239000007924 injection Substances 0.000 claims abstract description 46
- 230000004888 barrier function Effects 0.000 claims abstract description 34
- 239000000758 substrate Substances 0.000 claims abstract description 9
- 150000002500 ions Chemical class 0.000 claims description 20
- 238000000034 method Methods 0.000 claims description 14
- 230000015572 biosynthetic process Effects 0.000 claims description 12
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 8
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 7
- 229920005591 polysilicon Polymers 0.000 claims description 7
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 7
- 239000003989 dielectric material Substances 0.000 claims description 5
- 238000001312 dry etching Methods 0.000 claims description 5
- 238000004519 manufacturing process Methods 0.000 claims description 5
- 230000008021 deposition Effects 0.000 claims description 4
- 238000005530 etching Methods 0.000 claims description 4
- 238000002513 implantation Methods 0.000 claims description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 3
- 239000003292 glue Substances 0.000 claims description 3
- 238000001259 photo etching Methods 0.000 claims description 3
- 229910052710 silicon Inorganic materials 0.000 claims description 3
- 239000010703 silicon Substances 0.000 claims description 3
- 239000013078 crystal Substances 0.000 claims 1
- 239000000203 mixture Substances 0.000 abstract description 2
- 230000000694 effects Effects 0.000 description 16
- 230000005684 electric field Effects 0.000 description 11
- 239000004065 semiconductor Substances 0.000 description 6
- 230000015556 catabolic process Effects 0.000 description 4
- 230000008859 change Effects 0.000 description 4
- 230000004048 modification Effects 0.000 description 4
- 238000012986 modification Methods 0.000 description 4
- 229920002120 photoresistant polymer Polymers 0.000 description 4
- 238000009825 accumulation Methods 0.000 description 3
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 238000000151 deposition Methods 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 230000005669 field effect Effects 0.000 description 2
- 102000004129 N-Type Calcium Channels Human genes 0.000 description 1
- 108090000699 N-Type Calcium Channels Proteins 0.000 description 1
- 229910003978 SiClx Inorganic materials 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- 230000003064 anti-oxidating effect Effects 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000011109 contamination Methods 0.000 description 1
- 239000013039 cover film Substances 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 238000000407 epitaxy Methods 0.000 description 1
- 239000007792 gaseous phase Substances 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 210000003127 knee Anatomy 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 238000009527 percussion Methods 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66234—Bipolar junction transistors [BJT]
- H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
- H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
- H01L2924/13055—Insulated gate bipolar transistor [IGBT]
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- High Energy & Nuclear Physics (AREA)
- Health & Medical Sciences (AREA)
- Toxicology (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
本发明公开了一种功率器件分压结构及其制作方法，包括：在衬底上通过外延生长形成具有第一导电类型的外延层；在所述外延层上设置第一掩膜层，刻蚀所述第一掩膜层，形成第一阻挡墙和第一注入区窗口；进行第一次第二导电类型离子注入，在所述第一注入区窗口对应的外延层内形成轻掺杂区；设置第二掩膜层，刻蚀所述第二掩膜层，形成位于所述第一注入区窗口内的第二阻挡墙和第二注入区窗口；进行第二次第二导电类型离子注入，在所述第二注入区窗口对应的外延层内形成重掺杂区，所述轻掺杂区与相对应的重掺杂区构成一个场限环。用以解决传统场限环的面积较大且场限环结构表面不稳定的问题。
Description
技术领域
本发明涉及半导体器件制造技术领域，更具体的说，涉及一种功率器件分压结构及其制作方法。
背景技术
绝缘栅双极晶体管(IGBT，Insulated Gate Bipolar Transistor)是新型的大功率器件，它集MOSFET栅极电压控制特性和双极型晶体管低导通电阻特性于一身，改善了器件耐压和导通电阻相互牵制的情况，具有高电压、大电流、高频率、功率集成密度高、输入阻抗大、导通电阻小、开关损耗低等优点。在变频家电、工业控制、电动及混合动力汽车、新能源、智能电网等诸多领域获得了广泛的应用空间，而要确保IGBT高电压的一个重要前提条件是优良的终端保护结构，终端保护结构的主要作用是承担器件横向电场，保证功率半导体器件的耐压能力。
如图1所示，场限环结构包括内圈的分压保护区11和外圈的截至环12。当偏压加在集电极13上时，随着所加偏压的增大，耗尽层沿着主结14向第一场限环15的方向延伸。在电压增大到主结14的雪崩击穿电压之前，主结的耗尽区已经与第一场限环15的耗尽区汇合，耗尽区曲率增大，主结与环结之间为穿通状态，由此削弱了主结弯曲处的积聚电场，击穿电压得到提高。在第一场限环15发生雪崩击穿之前，第二场限环16穿通，以此类推。然而场限环终端结构存在以下弊端：传统场限环结构通过注入杂质，依赖杂质在热过程中的扩散形成一个个场限环。为了阻止相邻的两个场限环互相扩散，场限环和场限环的间距必须保持足够远，这使得场限环的面积较大，增加器件制作成本。
另外，场限环结构容易受界面不稳定性和氧化层界面电荷的影响，进而影响器件的击穿电压以及高压下的可靠性。
发明内容
本发明实施例提供一种功率器件分压结构，用以解决传统场限环的面积较大且场限环结构表面不稳定的问题。
为实现上述目的，本发明实施例提供了如下技术方案：
一种功率器件分压结构的制作方法，包括：在衬底上通过外延生长形成具有第一导电类型的外延层；在所述外延层上设置第一掩膜层，刻蚀所述第一掩膜层，形成第一阻挡墙和第一注入区窗口；进行第一次第二导电类型离子注入，在所述第一注入区窗口对应的外延层内形成轻掺杂区；设置第二掩膜层，刻蚀所述第二掩膜层，形成位于所述第一注入区窗口内的第二阻挡墙和第二注入区窗口；进行第二次第二导电类型离子注入，在所述第二注入区窗口对应的外延层内形成重掺杂区，所述轻掺杂区与相对应的重掺杂区构成一个场限环。
其中，所述场限环至少有三个，且相邻场限环的间距随着距离主结区距离的增大而增大。
进一步地，所述形成第一阻挡墙和第一注入区窗口，具体为：在所述外延层上淀积氧化硅层后涂敷一层光刻胶，进行显影刻蚀形成第一阻挡墙和第一注入区窗口。
进一步地，所述形成位于所述第一注入区窗口内的第二阻挡墙和第二注入区窗口，具体为：在所述外延层和第一掩膜层上淀积第一导电类型的多晶硅层后干法刻蚀形成第一注入区窗口内的第二阻挡墙和第二注入区窗口。
其中，所述轻掺杂区离子注入的注入能量低于深注入区离子注入的注入能量。
具体地，形成所述重掺杂区后，淀积介质材料形成介质层。
基于上述功率器件分压结构的制作方法，本发明实施例该提供一种功率器件，包括分压结构，所述分压结构包括依次设置的衬底和第一导电类型的外延层、所述外延层内间隔设置的场限环，所述场限环包括第二导电类型的轻掺杂区和位于所述轻掺杂区内的第二导电类型的重掺杂区。
进一步地，所述场限环至少有三个，且相邻场限环的间距随着距离主结区距离的增大而增大。
具体地，还包括位于所述外延层上间隔设置的阻挡层，所述阻挡层包括氧化硅层和第一导电类型的多晶硅层，所述场限环位于间隔设置的阻挡层之间。
进一步地，还包括设置于所述阻挡层上的介质层。
在本发明功率器件的分压结构中，所述分压结构是由场限环组成，每个场限环包括第二导电类型的轻掺杂区和位于所述轻掺杂区内的第二导电类型的重掺杂区，这种结构的效果是一方面轻掺杂区能够减少表面电荷对器件的影响，提高器件可靠性，另一方面，重掺杂区宽度窄于轻掺杂区，在达到同样的分压效果的情况下，每个场限环的宽度相对较窄。
附图说明
为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简要介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域的普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。
图1为用于IGBT终端保护的场限环结构的示意图；
图2为本发明实施例中制作功率器件分压结构的方法流程示意图；
图3a至图3g为本发明实施例公开的功率器件分压结构的制作流程中各阶段的结构示意图。
具体实施方式
为了使本发明的目的、技术方案和优点更加清楚，下面将结合附图对本发明作进一步地详细描述，显然，所描述的实施例仅仅是本发明一部份实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其它实施例，都属于本发明保护的范围。
本发明实施例所述的半导体器件包括功率二极管、双极型绝缘栅场效应晶体管(IGBT)、金属氧化物绝缘栅场效应晶体管(MOS)、晶闸管(SCR)等器件。
半导体的类型由半导体中多数载流子决定，如果第一导电类型的多数载流子为空穴，则第一导电类型为P型，重掺杂的第一导电类型为P+型，轻掺杂的第一类型为P-型；如果第一导电类型的多数载流子为电子，则第一导电类型为N型，重掺杂的第一导电类型为N+型，轻掺杂的第一类型为N-型。若第一导电类型为N型时，则第二导电类型为P型，反之亦然。
本发明实施例一提出了一种功率器件分压结构，其结构如图3g所示，图3g为该分压结构的剖面图，下面结合图3g对分压结构进行详细说明。
具体的，以p型沟道为例进行说明，即第一导电类型为p型，第二导电类型为n型，此时仅为示例，此发明同样适用n型沟道的实施例。
该分压结构包括：
依次设置的衬底101和第一导电类型的外延层102、所述外延层内间隔设置的场限环，所述场限环包括第二导电类型的轻掺杂区104和位于所述轻掺杂区内的第二导电类型的重掺杂区106。
其中，轻掺杂区104能够减少表面电荷对器件的影响，提高器件可靠性，另一方面，重掺杂区106宽度窄于轻掺杂区104，在达到同样的分压效果的情况下，场限环的宽度相对较窄，进而能够有效提高场限环的面积效率，减小分压区域面积。分压区域面积减小，节省了芯片面积，在相同面积的硅晶片上可以制作的器件就增多，缩减了芯片成本。
较佳地，所述场限环至少有三个，且相邻场限环的间距随着距离主结区距离的增大而增大，这样做的效果是可以在具有同样的分压区域面积下进一步增大分压效果。
较佳地，还包括位于所述外延层102上间隔设置的阻挡层，所述阻挡层包括氧化硅层和第一导电类型的多晶硅层，所述场限环位于间隔设置的阻挡层之间，多晶硅层起到了场板的作用，可以在具有同样的分压区域面积下进一步增大分压效果。
较佳地，还包括设置于所述阻挡层上的介质层108，可以有效消除表面积累的电场对分压结构的影响，最大化场限环分压的作用，提高器件性能。
本实施例中的场限环作用原理是，当主结上的反偏电压上升使半导体器件的边缘电场增强，当边缘电场达到临界电场时，器件的主结便会出现击穿现象，然而，加上场限环之后，当器件主结尚未发生雪崩电压击穿的时候，主结耗尽区就已经扩展到场限环的环结所在位置，即使PN结的耗尽区与场限环穿通，于是主结和场限环的环结的耗尽层相互衔接，在场限环附近便感应产生了场限环的环结电场，由于场限环的环结电场与主结电场方向相同，两个电场相互迭加来形成压降，相当于就削弱了主结所承受的电势差；当外加电压继续上升，则由场限环来承担，主结电场的增加就会得到控制。
换句话说，场限环的作用就相当于在平面型功率器件的边缘增加了一个电压的分压器，可使外加电压分配在更长的距离内，从而阻止了由于外加电压过高而导致器件主结的击穿。
以上为本发明实施例的分压结构，为了更好的理解本发明，以下结合实施例二对其制作方法进行详细的描述。如图2，该方法包括以下步骤：
步骤S201：在衬底上通过外延生长形成具有第一导电类型的外延层；
步骤S202：在所述外延层上设置第一掩膜层，刻蚀所述第一掩膜层，形成第一阻挡墙和第一注入区窗口；
步骤S203：进行第一次第二导电类型离子注入，在所述第一注入区窗口对应的外延层内形成轻掺杂区；
步骤S204：设置第二掩膜层，刻蚀所述第二掩膜层，形成位于所述第一注入区窗口内的第二阻挡墙和第二注入区窗口；
步骤S205：进行第二次第二导电类型离子注入，在所述第二注入区窗口对应的外延层内形成重掺杂区，所述轻掺杂区与相对应的重掺杂区构成一个场限环。
进一步地，在步骤S202中，所述形成第一阻挡墙和第一注入区窗口，具体为：在所述外延层上淀积氧化硅层后涂敷一层光刻胶，进行显影刻蚀形成第一阻挡墙和第一注入区窗口。
进一步地，在步骤S204中，所述形成位于所述第一注入区窗口内的第二阻挡墙和第二注入区窗口，具体为：在所述外延层和第一掩膜层上淀积第一导电类型的多晶硅层后干法刻蚀形成第一注入区窗口内的第二阻挡墙和第二注入区窗口，多晶硅层不仅起到了阻挡作用从而进行重掺杂区注入，同时起到了场板的作用，可以在具有同样的分压区域面积下进一步增大分压效果。
其中，所述场限环至少有三个，且相邻场限环的间距随着距离主结区距离的增大而增大，且每个场限环中的轻掺杂区离子注入的注入能量低于深注入区离子注入的注入能量，轻掺杂区能够减少表面电荷对器件的影响，提高器件可靠性，另一方面，重掺杂区宽度窄于轻掺杂区，在达到同样的分压效果的情况下，场限环的宽度相对较窄，进而能够有效提高场限环的面积效率，减小分压区域面积。分压区域面积减小，节省了芯片面积，在相同面积的硅晶片上可以制作的器件就增多，缩减了芯片成本。
进一步地，在步骤S205之后，淀积介质材料形成介质层，可以有效消除表面积累的电场对分压结构的影响，最大化JTE结构分压的作用，提高器件性能。
具体地，以p型沟道为例通过以下制作步骤图对分压结构的制作流程进行说明。
如图3a所示，首先，提供衬底101，在衬底101上通过用CVD(Chemical VaporDeposition，化学气相沉积)工艺形成N型外延层，之后再通过CVD工艺形成第一掩膜层103，所述第一掩膜层103可以是氧化硅层，涂敷光刻胶，光刻胶通过第一掩膜版曝光，显影后干法刻蚀去除部分掩膜层，形成第一阻挡墙和第一注入区窗口。
如图3b所示，进行第一次离子注入，该离子可以为正五价的杂质离子，如p5+，在所述第一注入区窗口对应的外延层内形成P-轻掺杂区。
如图3c和3d所示，在表面淀积第二掩膜层105，所述第二掩膜层105可以是N型多晶硅层，通过干法刻蚀形成位于所述第一注入区窗口内的第二阻挡墙和第二注入区窗口。
如图3e所示，进行第二次离子注入，该离子可以为正五价的杂质离子，如p5+，在所述第二注入区窗口对应的外延层102内形成P+重掺杂区106，所述P-轻掺杂区104与相对应的P+重掺杂区106构成一个场限环。
如图3f所示，涂敷光刻胶，光刻胶通过第二掩膜版曝光，在所述外延层102内的第二区域通过离子注入形成N+截止环107，且所述N+截止环107与主结区相对设置，这样做的效果是防止半导体器件表面发生反型以及能够收集半导体器件表面的沾污离子，使器件更加稳定。
如图3g所示，形成所述重掺杂区106后，淀积介质材料形成介质层108，所述介质材料可以钝化物，一般是氧化硅，主要作用是防氧化，可以有效消除表面积累的电场对分压结构的影响，最大化场限环分压的作用，提高器件性能。
以上所述仅为本发明的较佳实施例而已，并非用于限定本发明的保护范围。凡在本发明的精神和原则之内所作的任何修改、等同替换、改进等，均包含在本发明的保护范围之内。
尽管已描述了本发明的优选实施例，但本领域内的技术人员一旦得知了基本创造性概念，则可对这些实施例作出另外的变更和修改。所以，所附权利要求意欲解释为包括优选实施例以及落入本发明范围的所有变更和修改。
显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。
Claims (10)
1.一种功率器件分压结构的制作方法，其特征在于，包括：
在衬底上通过外延生长形成具有第一导电类型的外延层；
在所述外延层上设置第一掩膜层，刻蚀所述第一掩膜层，形成第一阻挡墙和第一注入区窗口；
进行第一次第二导电类型离子注入，在所述第一注入区窗口对应的外延层内形成轻掺杂区；
设置第二掩膜层，刻蚀所述第二掩膜层，形成位于所述第一注入区窗口内的第二阻挡墙和第二注入区窗口；
进行第二次第二导电类型离子注入，在所述第二注入区窗口对应的外延层内形成重掺杂区，所述轻掺杂区与相对应的重掺杂区构成一个场限环。
2.如权利要求1所述的方法，其特征在于，所述场限环至少有三个，且相邻场限环的间距随着距离主结区距离的增大而增大。
3.如权利要求1所述的方法，其特征在于，所述形成第一阻挡墙和第一注入区窗口，具体为：
在所述外延层上淀积氧化硅层后涂敷一层光刻胶，进行显影刻蚀形成第一阻挡墙和第一注入区窗口。
4.如权利要求1所述的方法，其特征在于，所述形成位于所述第一注入区窗口内的第二阻挡墙和第二注入区窗口，具体为：
在所述外延层和第一掩膜层上淀积第一导电类型的多晶硅层后干法刻蚀形成第一注入区窗口内的第二阻挡墙和第二注入区窗口。
5.如权利要求1所述的方法，其特征在于，所述轻掺杂区离子注入的注入能量低于深注入区离子注入的注入能量。
6.如权利要求1～5任一权项所述的方法，其特征在于，形成所述重掺杂区后，淀积介质材料形成介质层。
7.一种功率器件，包括分压结构，其特征在于，所述分压结构包括依次设置的衬底和第一导电类型的外延层、所述外延层内间隔设置的场限环，所述场限环包括第二导电类型的轻掺杂区和位于所述轻掺杂区内的第二导电类型的重掺杂区。
8.如权利要求7所述的功率器件，其特征在于，所述场限环至少有三个，且相邻场限环的间距随着距离主结区距离的增大而增大。
9.如权利要求7～8任一权项所述的功率器件，其特征在于，还包括位于所述外延层上间隔设置的阻挡层，所述阻挡层包括氧化硅层和第一导电类型的多晶硅层，所述场限环位于间隔设置的阻挡层之间。
10.如权利要求9述的功率器件，其特征在于，还包括设置于所述阻挡层上的介质层。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510300071.8A CN106298478A (zh) | 2015-06-03 | 2015-06-03 | 一种功率器件分压结构及其制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510300071.8A CN106298478A (zh) | 2015-06-03 | 2015-06-03 | 一种功率器件分压结构及其制作方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN106298478A true CN106298478A (zh) | 2017-01-04 |
Family
ID=57656464
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201510300071.8A Pending CN106298478A (zh) | 2015-06-03 | 2015-06-03 | 一种功率器件分压结构及其制作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN106298478A (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109037309A (zh) * | 2018-07-26 | 2018-12-18 | 深圳市诚朗科技有限公司 | 一种功率器件终端结构及其制作方法 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101969068A (zh) * | 2010-08-06 | 2011-02-09 | 浙江大学 | 一种高压功率半导体器件的边缘终端结构 |
| CN101969069A (zh) * | 2010-08-06 | 2011-02-09 | 浙江大学 | 一种高压功率半导体器件的边缘终端结构 |
| CN102222619A (zh) * | 2010-04-13 | 2011-10-19 | 新电元工业株式会社 | 半导体装置的制造方法 |
| WO2012083784A1 (en) * | 2010-12-23 | 2012-06-28 | Csmc Technologies Fab1 Co., Ltd | Semiconductor device and method for fabricating the same |
| CN104409477A (zh) * | 2014-11-21 | 2015-03-11 | 中国科学院微电子研究所 | 一种场限环结终端结构的优化设计方法 |
-
2015
- 2015-06-03 CN CN201510300071.8A patent/CN106298478A/zh active Pending
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102222619A (zh) * | 2010-04-13 | 2011-10-19 | 新电元工业株式会社 | 半导体装置的制造方法 |
| CN101969068A (zh) * | 2010-08-06 | 2011-02-09 | 浙江大学 | 一种高压功率半导体器件的边缘终端结构 |
| CN101969069A (zh) * | 2010-08-06 | 2011-02-09 | 浙江大学 | 一种高压功率半导体器件的边缘终端结构 |
| WO2012083784A1 (en) * | 2010-12-23 | 2012-06-28 | Csmc Technologies Fab1 Co., Ltd | Semiconductor device and method for fabricating the same |
| CN104409477A (zh) * | 2014-11-21 | 2015-03-11 | 中国科学院微电子研究所 | 一种场限环结终端结构的优化设计方法 |
Non-Patent Citations (1)
| Title |
|---|
| 张彦飞: "高压功率半导体开关器件结终端的比较研究", 《北京工业大学硕士学位论文》 * |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109037309A (zh) * | 2018-07-26 | 2018-12-18 | 深圳市诚朗科技有限公司 | 一种功率器件终端结构及其制作方法 |
| CN109037309B (zh) * | 2018-07-26 | 2021-09-21 | 南京紫江电子技术有限公司 | 一种功率器件终端结构及其制作方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN105074921B (zh) | 半导体装置 | |
| CN102782845B (zh) | 半导体装置 | |
| CN105633168A (zh) | 一种集成肖特基二极管的SiC沟槽型MOSFET器件及其制造方法 | |
| US9196702B2 (en) | Power semiconductor device and method of manufacturing the same | |
| CN108649068B (zh) | Rc-igbt器件及其制备方法 | |
| CN104103691B (zh) | 具有补偿区的半导体器件 | |
| CN108198857A (zh) | 一种集成凸块状肖特基二极管的碳化硅mosfet器件元胞结构 | |
| CN104319287A (zh) | 一种沟槽栅型半导体器件结构及其制作方法 | |
| CN105409006A (zh) | 半导体装置 | |
| CN103872097A (zh) | 功率半导体设备及其制造方法 | |
| CN106298898B (zh) | 垂直导电功率器件及其制作方法 | |
| CN113838905A (zh) | 含铁电材料的混合结终端保护结构的高压器件及制备方法 | |
| CN103839978B (zh) | 一种中高压沟槽型功率器件的终端结构及其制作方法 | |
| CN106298478A (zh) | 一种功率器件分压结构及其制作方法 | |
| CN106158919B (zh) | 结终端延伸结构及其制作方法 | |
| CN102683404A (zh) | 绝缘栅双极型晶体管及其制造方法 | |
| TWI668864B (zh) | 具有電流路徑方向控制的半導體結構 | |
| CN205595339U (zh) | 一种集成肖特基二极管的SiC沟槽型MOSFET器件 | |
| CN207217548U (zh) | 具有局部p型帽层的晶体管器件 | |
| CN107863378B (zh) | 超结mos器件及其制造方法 | |
| US10211326B2 (en) | Vertical power component | |
| CN105826196A (zh) | 沟槽型超结功率器件及其制作方法 | |
| CN106158938B (zh) | 结终端延伸结构及其制作方法 | |
| CN103779416A (zh) | 一种低vf的功率mosfet器件及其制造方法 | |
| CN107644915A (zh) | 具有局部p型帽层的晶体管器件 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20170104 |
|
| RJ01 | Rejection of invention patent application after publication |