CN107644915A - 具有局部p型帽层的晶体管器件 - Google Patents

具有局部p型帽层的晶体管器件 Download PDF

Info

Publication number
CN107644915A
CN107644915A CN201710895438.4A CN201710895438A CN107644915A CN 107644915 A CN107644915 A CN 107644915A CN 201710895438 A CN201710895438 A CN 201710895438A CN 107644915 A CN107644915 A CN 107644915A
Authority
CN
China
Prior art keywords
island region
type island
type
grid
transistor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201710895438.4A
Other languages
English (en)
Other versions
CN107644915B (zh
Inventor
魏进
金峻渊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Innoscience Suzhou Semiconductor Co Ltd
Original Assignee
Innovo Secco (zhuhai) Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Innovo Secco (zhuhai) Technology Co Ltd filed Critical Innovo Secco (zhuhai) Technology Co Ltd
Priority to CN201710895438.4A priority Critical patent/CN107644915B/zh
Priority to PCT/CN2017/104186 priority patent/WO2019061216A1/zh
Publication of CN107644915A publication Critical patent/CN107644915A/zh
Application granted granted Critical
Publication of CN107644915B publication Critical patent/CN107644915B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本发明提供一种具有局部P型帽层的晶体管器件包括衬底、过渡层、沟道层、势垒层以及位于势垒层上方的源极、栅极、漏极和P型帽层，P型帽层包括至少一个第一P型区和至少一个第二P型区，第一P型区和第二P型区邻接且均位于栅极和漏极之间，自栅极至漏极，首个第一P型区与源极电连接；第一P型区中P型杂质的掺杂面浓度大于第二P型区中P型杂质的掺杂面浓度，同时大于第一P型区下方的二维电子气面浓度，第二P型区中P型杂质的掺杂面浓度小于第二P型区下方的二维电子气面浓度。本发明的晶体管器件可以将栅极边缘的一个电场峰较高的高电场区分解成多个电场峰较低的高电场区，提高了晶体管器件的击穿电压、可靠性和动态特性。

Description

具有局部P型帽层的晶体管器件
技术领域
本发明涉及半导体器件领域，具体地说，是涉及一种具有局部P型帽层的晶体管器件。
背景技术
功率器件通常需要具有高击穿电压、低导通电阻以及快速开关的能力。以往电力半导体市场以硅的功率器件为主，过去20年，硅功率器件的性能已经接近理论极限，进一步提升其性能极为困难。
相比硅或砷化镓，氮化镓（GaN）半导体具有带隙宽（Eg=3.4eV）、优良的热稳定性、高击穿电压、高电子饱和漂移速度及优良的抗辐射性能。另外，相比硅功率半导体，GaN功率半导体具有低温抵抗特性，具有可以减少功率半导体引起的功率转换损失，做到功率转换系统电力损耗最少化等优点。GaN半导体器件以低损耗、高耐压、快速开关能力、高温工作能力等优势成为新一代功率器件。工业电子、电力传输、智能家居、电动汽车、轨道交通等领域对GaN半导体的需要不断扩大。
参见图1，现有的氮化镓高电子迁移率晶体管（GaN High Electron MobilityTransistor, GaN HEMT）器件在关断状态下，若对漏极103施加一个高电压，则器件的栅极102边缘会产生一个高电场区。栅极102边缘的高电场导致器件的漏电流增大，击穿电压减小，并且会导致严重的动态电阻退化，以及可靠性问题。降低器件内部的电场是获得高可靠性的GaN HEMT器件的关键。
发明内容
本发明的目的是提供一种具有局部P型帽层的晶体管器件，该晶体管器件具有高击穿电压与高可靠性，同时能够抑制器件的动态电阻退化。
为实现上述目的，本发明提供一种具有局部P型帽层的晶体管器件，晶体管器件包括衬底、过渡层、沟道层、势垒层以及位于势垒层上方的源极、栅极、漏极和P型帽层，P型帽层包括至少一个第一P型区和至少一个第二P型区，第一P型区和第二P型区邻接，第一P型区和第二P型区均位于栅极和漏极之间，自栅极至漏极，首个第一P型区与源极电连接；第一P型区中P型杂质的掺杂面浓度大于第二P型区中P型杂质的掺杂面浓度，第一P型区中P型杂质的掺杂面浓度大于第一P型区下方的二维电子气面浓度，第二P型区中P型杂质的掺杂面浓度小于第二P型区下方的二维电子气面浓度。
一个优选的方案是，第一P型区的数量与第二P型区的数量均为二个以上，自栅极至漏极，第一P型区与第二P型区依次交替排列。
一个优先的方案是，自栅极至漏极，首个P型区为第一P型区。
进一步的方案是，第一P型区的数量大于或等于第二P型区的数量。
一个优选的方案是，P型帽层部分覆盖势垒层上栅极与漏极之间的区域。
一个优选的方案是，第一P型区中P型杂质的掺杂面浓度为第一P型区的平均受主浓度与第一P型区的厚度的乘积；第二P型区中P型杂质的掺杂面浓度为第二P型区的平均受主浓度与第二P型区的厚度的乘积。
一个优选的方案是，势垒层上形成有介质层，第一P型区、第二P型区、源极、栅极以及漏极均位于介质层与势垒层之间，介质层上设有金属层，金属层将源极与首个第一P型区电连接。
进一步的方案是，介质层在源极的上方开设有第一通孔，介质层在首个第一P型区的上方开设有第二通孔；金属层包括第一延伸部、第二延伸部以及连接在第一延伸部和第二延伸部之间的连接部，第一延伸部插入第一通孔并与源极相连接，第二延伸部插入第二通孔并与首个第一P型区相连接。
更进一步的方案是，金属层还包括第三延伸部，第三延伸部平行于连接部并沿着介质层的上表面自第二延伸部向靠近漏极的一侧延伸。
一个优选的方案是，栅极为肖特基栅或P型栅或金属介质栅或沟槽栅或氟离子处理过的栅极。
本发明的有益效果是：
本发明的晶体管器件可以将晶体管器件中栅极边缘的一个电场峰较高的高电场区分解成多个电场峰较低的高电场区。通过形成新的电场峰，降低了栅极边缘的高电场，使得晶体管器件表面的电场分布更加均匀，从而提高了晶体管器件的击穿电压、可靠性和动态特性。另一方面，当晶体管器件在导通状态时，晶体管器件表面捕获的表面电荷可以通过与源极的电连接而快速释放，从而抑制器件的动态电阻退化。
附图说明
图1是现有的氮化镓高电子迁移率晶体管器件的结构示意图。
图2是本发明晶体管器件实施例的结构示意图。
以下结合附图及实施例对本发明作进一步说明。
具体实施方式
参见图2，本实施例的具有局部P型帽层的晶体管器件为制作在衬底121上的外延多层结构，该晶体管器件包括衬底121以及在衬底121上自下至上依次生长的过渡层122、沟道层123、势垒层124和介质层125，晶体管器件还包括位于势垒层124与介质层125之间的源极11、栅极12、漏极13和P型帽层。P型帽层位于栅极12与漏极13之间，并且P型帽层部分覆盖势垒层124上栅极12与漏极13之间的区域。
本实施例中P型帽层包括三个第一P型区14和三个第二P型区15，第一P型区14和第二P型区15邻接，且第一P型区14和第二P型区15均位于栅极12和漏极13之间，自栅极12至漏极13，第一P型区14与第二P型区15依次交替排列。并且自栅极12至漏极13，首个P型区为第一P型区14，首个第一P型区14与源极11电连接。
第一P型区14中P型杂质的掺杂面浓度大于第二P型区15中P型杂质的掺杂面浓度。第一P型区14中P型杂质的掺杂面浓度为第一P型区14的平均受主浓度N PA与第一P型区14的厚度t PA的乘积。位于第一P型区14下方的二维电子气面浓度为n sA，第一P型区14中P型杂质的掺杂面浓度（N PA×t PA）大于第一P型区14下方的二维电子气面浓度n sA。
第二P型区15中P型杂质的掺杂面浓度为第二P型区15的平均受主浓度N PB与第二P型区15的厚度t PB的乘积。位于第二P型区15下方的二维电子气面浓度为n sB，第二P型区15中P型杂质的掺杂面浓度（N PB×t PB）小于第二P型区15下方的二维电子气面浓度n sB。
另外，介质层125上设有金属层16，金属层16将源极11与首个第一P型区14电连接。介质层125在源极11的上方开设有第一通孔，介质层125在首个第一P型区14的上方开设有第二通孔。金属层16包括第一延伸部161、第二延伸部162、第三延伸部163以及连接在第一延伸部161和第二延伸部162之间的连接部164。第一延伸部161插入第一通孔并与源极11相连接，第二延伸部162插入第二通孔并与首个第一P型区14相连接，第三延伸部163平行于连接部164并沿着介质层125的上表面自第二延伸部162向靠近漏极13的一侧延伸。金属层16设置向外延伸的第三延伸部163，是由于实际工艺中难以实现金属层16的末端刚刚终止在第二通孔的边缘，设置一段向外延伸的第三延伸部163可以使得晶体管器件的加工工艺变得简单，另外，第三延伸部163起到了场板结构的作用，能够减弱漏侧栅极12边缘电场的集中，减少了栅极12向势垒层124中电子电荷的注入，有助于优化晶体管器件的电场分布。
可选地，本实施例中栅极12为直接设置于势垒层124上的肖特基栅。实际应用中，栅极也可以采用P型栅或金属介质栅（MIS栅）或沟槽栅或氟离子处理过的栅极或者其他栅极结构。
当本发明的晶体管器件在关断状态下，对晶体管器件的漏极13施加电压，由于第一P型区14中P型杂质的掺杂浓度较大，第一P型区14不会被完全耗尽。在关断状态下，对漏极13施加电压，第二P型区15将被耗尽，当第二P型区15被耗尽后，若继续增加对漏极13施加的电压，则会在最靠近栅极12的第一P型区14边缘产生一个高电场；此时，若继续增加对漏极13施加的电压，则会在从栅极12到漏极13的第二个第一P型区14边缘产生一个高电场；以此类推，接着在从栅极12到漏极13，距离栅极12更远的第一P型区14边缘产生一个高电场。
此外，第一P型区14的数量和第二P型区15的数量均为至少一个，并且第一P型区14和第二P型区15均位于栅极12和漏极13之间。当首个P型区为第一P型区14时，第一P型区14的数量大于或等于第二P型区15的数量，因此，P型帽层中最靠近漏极13一侧的P型区可以为第一P型区14也可以为第二P型区15。另外，首个P型区也可为第二P型区15。
由上可见，本发明的晶体管器件可以将晶体管器件中栅极边缘的一个电场峰较高的高电场区分解成多个电场峰较低的高电场区。通过形成新的电场峰，降低了栅极边缘的高电场，使得晶体管器件表面的电场分布更加均匀，从而提高了晶体管器件的击穿电压、可靠性和动态特性。另一方面，当晶体管器件在导通状态时，晶体管器件表面捕获的表面电荷可以通过与源极的电连接而快速释放，从而抑制器件的动态电阻退化。
最后需要说明的是，以上所述的仅是本发明的优选实施方式，应当指出，对于本领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干变形和改进，这些都属于本发明的保护范围。

Claims (10)

1.具有局部P型帽层的晶体管器件，所述晶体管器件包括衬底、过渡层、沟道层、势垒层；
其特征在于：
所述晶体管器件还包括位于所述势垒层上方的源极、栅极、漏极和P型帽层，所述P型帽层包括至少一个第一P型区和至少一个第二P型区，所述第一P型区和所述第二P型区邻接，所述第一P型区和所述第二P型区均位于所述栅极和所述漏极之间，自所述栅极至所述漏极，首个所述第一P型区与所述源极电连接；
所述第一P型区中P型杂质的掺杂面浓度大于所述第二P型区中P型杂质的掺杂面浓度，所述第一P型区中P型杂质的掺杂面浓度大于所述第一P型区下方的二维电子气面浓度，所述第二P型区中P型杂质的掺杂面浓度小于所述第二P型区下方的二维电子气面浓度。
2.根据权利要求1所述的晶体管器件，其特征在于：
所述第一P型区的数量与所述第二P型区的数量均为二个以上，自所述栅极至所述漏极，所述第一P型区与所述第二P型区依次交替排列。
3.根据权利要求1所述的晶体管器件，其特征在于：
自所述栅极至所述漏极，首个P型区为所述第一P型区。
4.根据权利要求3所述的晶体管器件，其特征在于：
所述第一P型区的数量大于或等于所述第二P型区的数量。
5.根据权利要求1至4任一项所述的晶体管器件，其特征在于：
所述P型帽层部分覆盖所述势垒层上所述栅极与所述漏极之间的区域。
6.根据权利要求1至4任一项所述的晶体管器件，其特征在于：
所述第一P型区中P型杂质的掺杂面浓度为所述第一P型区的平均受主浓度与所述第一P型区的厚度的乘积；所述第二P型区中P型杂质的掺杂面浓度为所述第二P型区的平均受主浓度与所述第二P型区的厚度的乘积。
7.根据权利要求1至4任一项所述的晶体管器件，其特征在于：
所述势垒层上形成有介质层，所述第一P型区、所述第二P型区、所述源极、所述栅极以及所述漏极均位于所述介质层与所述势垒层之间，所述介质层上设有金属层，所述金属层将所述源极与所述首个第一P型区电连接。
8.根据权利要求7所述的晶体管器件，其特征在于：
所述介质层在所述源极的上方开设有第一通孔，所述介质层在所述首个第一P型区的上方开设有第二通孔；
所述金属层包括第一延伸部、第二延伸部以及连接在所述第一延伸部和所述第二延伸部之间的连接部，所述第一延伸部插入所述第一通孔并与所述源极相连接，所述第二延伸部插入所述第二通孔并与所述首个第一P型区相连接。
9.根据权利要求8所述的晶体管器件，其特征在于：
所述金属层还包括第三延伸部，所述第三延伸部平行于所述连接部并沿着所述介质层的上表面自所述第二延伸部向靠近所述漏极的一侧延伸。
10.根据权利要求1至4任一项所述的晶体管器件，其特征在于：
所述栅极为肖特基栅或P型栅或金属介质栅或沟槽栅或氟离子处理过的栅极。
CN201710895438.4A 2017-09-28 2017-09-28 具有局部p型帽层的晶体管器件 Active CN107644915B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201710895438.4A CN107644915B (zh) 2017-09-28 2017-09-28 具有局部p型帽层的晶体管器件
PCT/CN2017/104186 WO2019061216A1 (zh) 2017-09-28 2017-09-29 具有局部p型帽层的晶体管器件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710895438.4A CN107644915B (zh) 2017-09-28 2017-09-28 具有局部p型帽层的晶体管器件

Publications (2)

Publication Number Publication Date
CN107644915A true CN107644915A (zh) 2018-01-30
CN107644915B CN107644915B (zh) 2019-09-13

Family

ID=61122620

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710895438.4A Active CN107644915B (zh) 2017-09-28 2017-09-28 具有局部p型帽层的晶体管器件

Country Status (2)

Country Link
CN (1) CN107644915B (zh)
WO (1) WO2019061216A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111293174A (zh) * 2020-02-25 2020-06-16 英诺赛科（珠海）科技有限公司 半导体器件及其制造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101789445A (zh) * 2008-12-22 2010-07-28 三垦电气株式会社 半导体装置
CN103022121A (zh) * 2011-09-27 2013-04-03 富士通株式会社 半导体器件及其制造方法
CN106783961A (zh) * 2017-01-11 2017-05-31 西安电子科技大学 一种具有部分P型GaN帽层的AlGaN/GaN异质结场效应晶体管
CN207217548U (zh) * 2017-09-28 2018-04-10 英诺赛科（珠海）科技有限公司 具有局部p型帽层的晶体管器件

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5534701B2 (ja) * 2009-04-14 2014-07-02 三菱電機株式会社 半導体装置
US20130175544A1 (en) * 2010-11-10 2013-07-11 Mitsubishi Electric Corporation Semiconductor device, and method of manufacturing semiconductor device
US8921893B2 (en) * 2011-12-01 2014-12-30 Taiwan Semiconductor Manufacturing Company, Ltd. Circuit structure having islands between source and drain
JP6270572B2 (ja) * 2014-03-19 2018-01-31 株式会社東芝 半導体装置及びその製造方法
CN104167444A (zh) * 2014-08-27 2014-11-26 电子科技大学 一种具有局部帽层的氮化镓基异质结场效应晶体管
CN104269434B (zh) * 2014-09-19 2018-01-05 苏州捷芯威半导体有限公司 一种高电子迁移率晶体管
CN106783960A (zh) * 2017-01-11 2017-05-31 西安电子科技大学 一种阶梯p‑GaN增强型AlGaN/GaN异质结场效应晶体管

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101789445A (zh) * 2008-12-22 2010-07-28 三垦电气株式会社 半导体装置
CN103022121A (zh) * 2011-09-27 2013-04-03 富士通株式会社 半导体器件及其制造方法
CN106783961A (zh) * 2017-01-11 2017-05-31 西安电子科技大学 一种具有部分P型GaN帽层的AlGaN/GaN异质结场效应晶体管
CN207217548U (zh) * 2017-09-28 2018-04-10 英诺赛科（珠海）科技有限公司 具有局部p型帽层的晶体管器件

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111293174A (zh) * 2020-02-25 2020-06-16 英诺赛科（珠海）科技有限公司 半导体器件及其制造方法

Also Published As

Publication number Publication date
WO2019061216A1 (zh) 2019-04-04
CN107644915B (zh) 2019-09-13

Similar Documents

Publication Publication Date Title
TWI520337B (zh) 階梯溝渠式金氧半場效電晶體及其製造方法
CN101233615B (zh) 半导体元件和电气设备
CN103346166B (zh) 半导体器件及其制作方法
CN102364688B (zh) 一种垂直双扩散金属氧化物半导体场效应晶体管
CN102820325A (zh) 一种具有背电极结构的氮化镓基异质结场效应晶体管
CN110047910A (zh) 一种高耐压能力的异质结半导体器件
CN104779289A (zh) 半导体装置
CN113130627A (zh) 一种集成沟道二极管的碳化硅鳍状栅mosfet
CN104835836B (zh) 一种具有双电场调制的横向超结双扩散金属氧化物半导体场效应管
CN106920844A (zh) 一种具有n型浮空埋层的resurf hemt器件
CN114122123A (zh) 集成高速续流二极管的碳化硅分离栅mosfet及制备方法
CN108198857A (zh) 一种集成凸块状肖特基二极管的碳化硅mosfet器件元胞结构
CN105244376A (zh) 一种增强型AlGaN/GaN高电子迁移率晶体管
CN105993076A (zh) 一种双向mos型器件及其制造方法
CN103199119B (zh) 一种具有超结结构的沟槽肖特基半导体装置及其制备方法
CN109585562A (zh) 具有阴极短路结构的双向功率mosfet结构
CN106024892A (zh) 高雪崩耐量的空穴电流分流型功率晶体管及其制备方法
CN207217548U (zh) 具有局部p型帽层的晶体管器件
CN105047716B (zh) 射频ldmos器件及其制造方法
CN107644915A (zh) 具有局部p型帽层的晶体管器件
CN112993007A (zh) 超结结构及超结器件
CN114551586B (zh) 集成栅控二极管的碳化硅分离栅mosfet元胞及制备方法
CN106252404B (zh) 一种具有高k介质槽的纵向增强型mis hemt器件
CN103489917A (zh) 一种高雪崩耐量能力的纵向双扩散金属氧化物半导体结构
CN106783993A (zh) 具有衬底内复合介质层结构的氮化镓异质结场效应管

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
TA01 Transfer of patent application right
TA01 Transfer of patent application right

Effective date of registration: 20190805

Address after: Wujiang District of Suzhou City, Jiangsu province 215000 Lili town FENHU Road No. 558

Applicant after: INNOSECCO (Suzhou) Semiconductor Co., Ltd.

Address before: 519000 C106, No. 1 Hagong Road, Tangjiawan Town, Zhuhai City, Guangdong Province

Applicant before: Innovo SECCO (Zhuhai) Technology Co. Ltd.

GR01 Patent grant
GR01 Patent grant