CN103489917A - 一种高雪崩耐量能力的纵向双扩散金属氧化物半导体结构 - Google Patents
一种高雪崩耐量能力的纵向双扩散金属氧化物半导体结构 Download PDFInfo
- Publication number
- CN103489917A CN103489917A CN201310498518.8A CN201310498518A CN103489917A CN 103489917 A CN103489917 A CN 103489917A CN 201310498518 A CN201310498518 A CN 201310498518A CN 103489917 A CN103489917 A CN 103489917A
- Authority
- CN
- China
- Prior art keywords
- type doped
- type
- doped semiconductor
- metal
- metal oxide
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 61
- 229910044991 metal oxide Inorganic materials 0.000 title claims abstract description 27
- 150000004706 metal oxides Chemical class 0.000 title claims abstract description 27
- 238000009792 diffusion process Methods 0.000 title claims abstract description 25
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 29
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 29
- 239000010703 silicon Substances 0.000 claims abstract description 29
- 229910052751 metal Inorganic materials 0.000 claims abstract description 27
- 239000002184 metal Substances 0.000 claims abstract description 27
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 14
- 239000000758 substrate Substances 0.000 claims abstract description 10
- 230000002146 bilateral effect Effects 0.000 claims description 23
- 229920005591 polysilicon Polymers 0.000 claims description 11
- 239000000126 substance Substances 0.000 abstract 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 8
- 238000000034 method Methods 0.000 description 7
- 238000005530 etching Methods 0.000 description 4
- 239000000377 silicon dioxide Substances 0.000 description 4
- 230000001413 cellular effect Effects 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 235000012239 silicon dioxide Nutrition 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 239000004411 aluminium Substances 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 230000003321 amplification Effects 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000001939 inductive effect Effects 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 230000002045 lasting effect Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- -1 phosphonium ion Chemical class 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49838—Geometry or layout
- H01L23/49844—Geometry or layout for devices being provided for in H01L29/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05552—Shape in top view
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Ceramic Engineering (AREA)
- Geometry (AREA)
Abstract
一种高雪崩耐量能力的纵向双扩散金属氧化物半导体管结构，包括：兼做漏区的N型掺杂硅衬底，在N型掺杂硅衬底上方设有N型掺杂硅外延层，在N型掺杂硅外延层内设有P型掺杂半导体区，在P型掺杂半导体区中设有P型重掺杂半导体接触区和N型重掺杂半导体区，其特征在于，在N型掺杂硅外延层内还设有绝缘物质填充区，在P型掺杂半导体区及N型掺杂硅外延层的表面设有氧化层，在氧化层上方设有多晶硅，在多晶硅及绝缘物质填充区的上方设有介质层，在介质层上设有栅极焊盘金属且栅极焊盘金属位于绝缘物质填充区的正上方，所述多晶硅通过穿过介质层的金属与栅极焊盘金属相连，在所述P型重掺杂半导体接触区和N型重掺杂半导体区上连接有源极金属。
Description
技术领域
本发明属于功率半导体器件技术领域，涉及高雪崩耐量能力的高压功率器件，特别适用于硅基纵向双扩散金属氧化物半导体管(即VDMOS，以下均简写为VDMOS)，更具体的说，涉及一种高雪崩耐量能力的硅基VDMOS结构。
背景技术
当前，随着现代化和信息化时代的发展，硅基半导体功率器件在功率变换、电能控制等领域起着越来越重要和不可替代的作用。如今，功率器件正向着提高工作电压、增加工作电流、减小导通电阻、提升开关速度和提高可靠性的方向发展。由于VDMOS其具有输入阻抗高、开关速度快、开关损耗小、工作频率高、良好的热稳定性等一系列独特特点，目前已广泛应用于开关电源、音频放大、汽车电子、马达驱动、工业控制等领域，成为功率半导体器件中最重要的组成成员之一。
目前，除VDMOS的静态参数设计和动态参数设计外，其可靠性设计也成为人们普遍关注的焦点，越来越受到研究者们的重视。尤其是VDMOS往往应用于感性负载系统中，其在正常的工作状态下会出现持续雪崩状态，容易发生失效，导致系统无法正常工作，因而其雪崩耐量能力是评估器件性能的重要参数，也成为相关工程人员最关注的参数。
发明内容
本发明提供了一种高雪崩耐量能力的纵向双扩散金属氧化物半导体管，所涉及的结构能提高功率器件雪崩耐量能力，从而提高器件可靠性。
本发明提供如下技术方案：
1、 一种高雪崩耐量能力的纵向双扩散金属氧化物半导体管结构，包括：兼做漏区的N型掺杂硅衬底，在N型掺杂硅衬底上方设有N型掺杂硅外延层，在N型掺杂硅外延层内设有P型掺杂半导体区，在P型掺杂半导体区中设有P型重掺杂半导体接触区和N型重掺杂半导体区，其特征在于，在N型掺杂硅外延层内还设有绝缘物质填充区，在P型掺杂半导体区及N型掺杂硅外延层的表面设有氧化层，在氧化层上方设有多晶硅，在多晶硅及绝缘物质填充区的上方设有介质层，在介质层上设有栅极焊盘金属且栅极焊盘金属位于绝缘物质填充区的正上方，所述多晶硅通过穿过介质层的金属与栅极焊盘金属相连，在所述P型重掺杂半导体接触区和N型重掺杂半导体区上连接有源极金属。
与现有技术相比，本发明具有如下优点：
1、本发明结构在传统的N型掺杂硅外延层表面设有绝缘物质填充区，绝缘物质填充区上方设有第一介质层，在第一介质层上方设有栅极焊盘金属。图4为传统结构在雪崩过程中的电流分布图，栅极焊盘下方的N型掺杂硅外延层中流过较大电流，并且这部分电流向栅极焊盘金属附近的元胞集中，在元胞附近形成局部热点，导致器件在该位置失效，从而雪崩耐量能力较低。图5为本发明所提出的结构在雪崩过程中的电流分布图，由于绝缘物质填充区的绝缘特性，栅极焊盘下方的N型掺杂硅外延层中流过的电流大幅减小，因此栅极焊盘金属附近元胞的电流不会过度集中，从而提高了器件的雪崩耐量能力。
附图说明
图1是本发明内容所涉及的一种高雪崩耐量能力的纵向双扩散金属氧化物半导体管的剖面结构示意图。
图2是传统的纵向双扩散金属氧化物半导体管的剖面结构示意图。
图3是本发明内容所涉及的一种高雪崩耐量能力的纵向双扩散金属氧化物半导体管与传统纵向双扩散金属氧化物半导体管雪崩过程中的电流变化曲线。
图4是传统的纵向双扩散金属氧化物半导体管雪崩电流仿真图。
图5是本发明内容所涉及的一种高雪崩耐量能力的纵向双扩散金属氧化物半导体管雪崩电流仿真图。
图6是纵向双扩散金属氧化物半导体管全芯片俯视图。
具体实施方式
1、 一种高雪崩耐量能力的纵向双扩散金属氧化物半导体管结构，包括：兼做漏区的N型掺杂硅衬底1，在N型掺杂硅衬底1上方设有N型掺杂硅外延层2，在N型掺杂硅外延层2内设有P型掺杂半导体区3，在P型掺杂半导体区3中设有P型重掺杂半导体接触区4和N型重掺杂半导体区5，其特征在于，在N型掺杂硅外延层2内还设有绝缘物质填充区10，在P型掺杂半导体区3及N型掺杂硅外延层2的表面设有氧化层6，在氧化层6上方设有多晶硅7，在多晶硅7及绝缘物质填充区10的上方设有介质层8，在介质层8上设有栅极焊盘金属13且栅极焊盘金属13位于绝缘物质填充区10的正上方，所述多晶硅7通过穿过介质层8的金属11与栅极焊盘金属13相连，在所述P型重掺杂半导体接触区4和N型重掺杂半导体区5上连接有源极金属9。
介质层8可以为二氧化硅、氮化硅等。绝缘物质填充区10可以是二氧化硅或其他绝缘性材料。绝缘物质填充区10的厚度取决于半导体管的耐压，耐压越高，需要越厚的绝缘物质填充区10。栅极焊盘金属13的宽度不大于绝缘物质填充区10的宽度。
下面参照附图，对本发明的具体实施方式作出更详细的说明：
图3是本发明内容所涉及的一种高雪崩耐量能力的纵向双扩散金属氧化物半导体管与传统纵向双扩散金属氧化物半导体管雪崩过程中的电流变化曲线。图中横坐标为时间，纵坐标为雪崩过程中电流，图中0.002s器件开始发生雪崩。图3中实线所示为本发明内容所涉及的一种高雪崩耐量能力的纵向双扩散金属氧化物半导体管的雪崩电流随时间的变化曲线，虚线所示为传统纵向双扩散金属氧化物半导体管的雪崩电流随时间的变化曲线。图3中传统纵向双扩散金属氧化物半导体管在雪崩过程中已经失效，本发明内容所涉及的一种高雪崩耐量能力的纵向双扩散金属氧化物半导体管在在同样的测试条件下仍能够安全泄放电流至零，这就说明本发明内容所涉及的一种高雪崩耐量能力的纵向双扩散金属氧化物半导体管的雪崩耐量能力比传统纵向双扩散金属氧化物半导体管的雪崩耐量能力大，因此本发明内容所涉及的一种高雪崩耐量能力的纵向双扩散金属氧化物半导体管的可靠性优于传统纵向双扩散金属氧化物半导体管。
本发明采用如下方法来制备：
1、选择一块重掺杂n型硅片作为器件的衬底，然后在重掺杂n型衬底上外延生长一层轻掺杂n型外延层。
2、然后生长场氧化层，并刻蚀形成有源区。
3、然后刻蚀外延层，并填充绝缘物质，形成绝缘物质填充区。
4、然后生长栅氧化层，淀积多晶硅并刻蚀形成多晶硅栅
2、然后在表面离子注入硼，并退火推阱，形成P型掺杂半导体区。
5、然后磷离子注入形成N型重掺杂半导体源区。
6、然后进行表面钝化，并刻出接触孔，然后注入硼离子形成P型重掺杂半导体接触区。
7、然后在正反两面都淀积铝并进行刻蚀，形成漏极金属、源极金属和栅极焊盘金属。
Claims (2)
1.一种高雪崩耐量能力的纵向双扩散金属氧化物半导体管结构，包括：兼做漏区的N型掺杂硅衬底(1)，在N型掺杂硅衬底(1)上方设有N型掺杂硅外延层(2)，在N型掺杂硅外延层(2)内设有P型掺杂半导体区(3)，在P型掺杂半导体区(3)中设有P型重掺杂半导体接触区(4)和N型重掺杂半导体区(5)，其特征在于，在N型掺杂硅外延层(2)内还设有绝缘物质填充区(10)，在P型掺杂半导体区(3)及N型掺杂硅外延层(2)的表面设有氧化层(6)，在氧化层(6)上方设有多晶硅(7)，在多晶硅(7)及绝缘物质填充区(10)的上方设有介质层(8)，在介质层(8)上设有栅极焊盘金属(13)且栅极焊盘金属(13)位于绝缘物质填充区(10)的正上方，所述多晶硅(7)通过穿过介质层(8)的金属(11)与栅极焊盘金属(13)相连，在所述P型重掺杂半导体接触区(4)和N型重掺杂半导体区(5)上连接有源极金属(9)。
2.根据权利要求1所述的一种高雪崩耐量能力的纵向双扩散金属氧化物半导体管，其特征在于，栅极焊盘金属(13)的宽度不大于绝缘物质填充区(10)的宽度。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201310498518.8A CN103489917B (zh) | 2013-10-22 | 2013-10-22 | 一种高雪崩耐量能力的纵向双扩散金属氧化物半导体结构 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201310498518.8A CN103489917B (zh) | 2013-10-22 | 2013-10-22 | 一种高雪崩耐量能力的纵向双扩散金属氧化物半导体结构 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN103489917A true CN103489917A (zh) | 2014-01-01 |
| CN103489917B CN103489917B (zh) | 2016-09-21 |
Family
ID=49830014
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201310498518.8A Active CN103489917B (zh) | 2013-10-22 | 2013-10-22 | 一种高雪崩耐量能力的纵向双扩散金属氧化物半导体结构 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN103489917B (zh) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106098780A (zh) * | 2016-07-27 | 2016-11-09 | 电子科技大学 | 集成温度传感器的碳化硅vdmos器件及其制作方法 |
| CN107369711A (zh) * | 2016-05-13 | 2017-11-21 | 北大方正集团有限公司 | 一种金属氧化物半导体mos器件及其制作方法 |
| CN109830524A (zh) * | 2019-01-21 | 2019-05-31 | 东南大学 | 一种极低反向恢复电荷超结功率vdmos |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009176953A (ja) * | 2008-01-24 | 2009-08-06 | Rohm Co Ltd | 半導体装置 |
| CN102468334A (zh) * | 2010-11-19 | 2012-05-23 | 无锡华润上华半导体有限公司 | Vdmos器件及其制造方法 |
| CN102646709A (zh) * | 2012-04-06 | 2012-08-22 | 东南大学 | 一种快速超结纵向双扩散金属氧化物半导体管 |
| CN103219364A (zh) * | 2012-01-24 | 2013-07-24 | 三菱电机株式会社 | 半导体装置及其制造方法 |
-
2013
- 2013-10-22 CN CN201310498518.8A patent/CN103489917B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009176953A (ja) * | 2008-01-24 | 2009-08-06 | Rohm Co Ltd | 半導体装置 |
| CN102468334A (zh) * | 2010-11-19 | 2012-05-23 | 无锡华润上华半导体有限公司 | Vdmos器件及其制造方法 |
| CN103219364A (zh) * | 2012-01-24 | 2013-07-24 | 三菱电机株式会社 | 半导体装置及其制造方法 |
| CN102646709A (zh) * | 2012-04-06 | 2012-08-22 | 东南大学 | 一种快速超结纵向双扩散金属氧化物半导体管 |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107369711A (zh) * | 2016-05-13 | 2017-11-21 | 北大方正集团有限公司 | 一种金属氧化物半导体mos器件及其制作方法 |
| CN106098780A (zh) * | 2016-07-27 | 2016-11-09 | 电子科技大学 | 集成温度传感器的碳化硅vdmos器件及其制作方法 |
| CN106098780B (zh) * | 2016-07-27 | 2019-04-12 | 电子科技大学 | 集成温度传感器的碳化硅vdmos器件及其制作方法 |
| CN109830524A (zh) * | 2019-01-21 | 2019-05-31 | 东南大学 | 一种极低反向恢复电荷超结功率vdmos |
| WO2020151088A1 (zh) * | 2019-01-21 | 2020-07-30 | 东南大学 | 一种极低反向恢复电荷超结功率vdmos |
Also Published As
| Publication number | Publication date |
|---|---|
| CN103489917B (zh) | 2016-09-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN102903746B (zh) | 一种大电流密度的横向超薄绝缘栅双极型晶体管 | |
| CN102792448B (zh) | 半导体器件 | |
| CN103794647B (zh) | 一种双向igbt器件及其制作方法 | |
| CN104538446B (zh) | 一种双向mos型器件及其制造方法 | |
| CN104465379A (zh) | 半导体器件及形成方法 | |
| CN104201206A (zh) | 一种横向soi功率ldmos器件 | |
| CN110047910A (zh) | 一种高耐压能力的异质结半导体器件 | |
| CN109713041B (zh) | 一种适用于超结dmos器件的改良结构 | |
| CN103441148A (zh) | 一种集成肖特基二极管的槽栅vdmos器件 | |
| CN105993076B (zh) | 一种双向mos型器件及其制造方法 | |
| CN107170801B (zh) | 一种提高雪崩耐量的屏蔽栅vdmos器件 | |
| CN204130542U (zh) | 功率半导体器件 | |
| CN210805778U (zh) | 一种SiC-MOS器件结构 | |
| CN103745996B (zh) | 带有部分绝缘埋层的横向功率器件及制作方法 | |
| CN105140121B (zh) | 具有载流子存储层的沟槽栅igbt制备方法 | |
| CN103489917A (zh) | 一种高雪崩耐量能力的纵向双扩散金属氧化物半导体结构 | |
| CN105957894A (zh) | 一种具有复合介质层结构的dmos | |
| CN202616236U (zh) | 一种具有p型埋层的超结纵向双扩散金属氧化物半导体管 | |
| CN106298943B (zh) | 一种具有体电场调制的横向双扩散金属氧化物半导体场效应管 | |
| CN109698196B (zh) | 功率半导体器件 | |
| CN104078498B (zh) | 一种沟槽隔离横向绝缘栅双极型晶体管 | |
| CN103117309A (zh) | 一种横向功率器件结构及其制备方法 | |
| CN101442069A (zh) | 一种具有倾斜表面漂移区的绝缘体上硅横向功率晶体管 | |
| CN202616237U (zh) | 一种快速超结纵向双扩散金属氧化物半导体管 | |
| CN102867844A (zh) | 一种p型纵向高耐压的横向双扩散金属氧化物半导体晶体管 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |