CN104201206A - 一种横向soi功率ldmos器件 - Google Patents
一种横向soi功率ldmos器件 Download PDFInfo
- Publication number
- CN104201206A CN104201206A CN201410439282.5A CN201410439282A CN104201206A CN 104201206 A CN104201206 A CN 104201206A CN 201410439282 A CN201410439282 A CN 201410439282A CN 104201206 A CN104201206 A CN 104201206A
- Authority
- CN
- China
- Prior art keywords
- conductive type
- type semiconductor
- semiconductor
- region
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 147
- 229910044991 metal oxide Inorganic materials 0.000 title abstract description 4
- 150000004706 metal oxides Chemical class 0.000 title abstract description 4
- 238000009792 diffusion process Methods 0.000 title abstract description 3
- 238000009825 accumulation Methods 0.000 claims abstract description 32
- 239000000758 substrate Substances 0.000 claims abstract description 18
- 230000015556 catabolic process Effects 0.000 claims abstract description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 32
- 125000006850 spacer group Chemical group 0.000 claims description 31
- 235000012239 silicon dioxide Nutrition 0.000 claims description 16
- 239000000377 silicon dioxide Substances 0.000 claims description 16
- 239000000463 material Substances 0.000 claims description 14
- 238000001465 metallisation Methods 0.000 claims description 13
- 239000004020 conductor Substances 0.000 claims description 12
- 230000005684 electric field Effects 0.000 claims description 11
- 239000011248 coating agent Substances 0.000 claims description 9
- 238000000576 coating method Methods 0.000 claims description 9
- 239000003989 dielectric material Substances 0.000 claims description 3
- 230000002093 peripheral effect Effects 0.000 claims description 3
- 230000003247 decreasing effect Effects 0.000 claims description 2
- 230000008094 contradictory effect Effects 0.000 abstract description 6
- 238000002955 isolation Methods 0.000 abstract 1
- 238000000034 method Methods 0.000 description 9
- 230000000694 effects Effects 0.000 description 4
- 230000000903 blocking effect Effects 0.000 description 3
- 230000005669 field effect Effects 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 230000007812 deficiency Effects 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000005465 channeling Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000011982 device technology Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 238000011160 research Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
- H01L29/7824—Lateral DMOS transistors, i.e. LDMOS transistors with a substrate comprising an insulating layer, e.g. SOI-LDMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
Abstract
一种横向SOI功率LDMOS器件，属于半导体功率器件技术领域。器件包括衬底、介质埋层及其上的半导体有源层，半导体有源层中形成槽型辅助积累结构，槽型辅助积累结构两侧为漂移区。槽型辅助积累结构由两层槽型隔离介质中间夹一层半导体高阻区形成，半导体高阻区中形成集成二极管。本发明在器件开态时，槽型辅助积累结构与漂移区界面处形成多子积累层，构成一条电流低阻通道，显著降低器件比导通电阻。关断状态，半导体高阻区承受耐压。开态电流大部分流经多子积累层，使得比导通电阻几乎与漂移区掺杂浓度无关，有效地缓解击穿电压与比导通电阻的矛盾关系。
Description
技术领域
本发明属于半导体功率器件技术领域，涉及横向功率半导体器件，尤其是横向SOI功率LDMOS(Lateral Double-diffusion Metal Oxide Semiconductor field effect transistor，横向双扩散金属-氧化物-半导体场效应晶体管)器件。
背景技术
功率MOSFET(metal oxide semiconductor Field-Effect Transistor)是多子导电型器件，属于场控功率器件，具有输入阻抗高、速度快、易驱动、频率高、导通电阻低、正温度系数、安全工作区宽及可并联使用等诸多优点。对常规MOSFET而言，高耐压需要较长的漂移区长度和较低的漂移区掺杂浓度。然而，随着漂移区长度的增加，电流流通路径增长，导致漂移区的电阻将以超线性关系升高，器件导通电阻(Ron)增加，开态功耗增加，器件比导通电阻正比于击穿电压的2.5次方。与纵向器件相比，横向MOSFET轻掺杂漂移区的增长，导致芯片面积等比例增加，器件的比导通电阻增加。因此，硅极限问题(Ron,sp∝BV2.5)严重制约着横向器件的发展。
为了缓解比导通电阻和击穿电压的矛盾关系，业内研究者进行了大量研究。RESURF(Reduced Surface Field，降低表面电场)技术是改善横向器件击穿电压与比导通电阻矛盾的常用技术，该技术通过二维耗尽，降低器件表面电场峰值而避免提前击穿，同时能提高漂移区浓度而降低导通电阻。但double/triple RESURF中p-top/p-buried层需要占用部分电流流经面积而不利于导通电阻的进一步降低。
超结(Super junction)的提出打破了传统功率MOS器件的硅极限，提高了器件的耐压，降低了导通电阻。超结理论提出，在纵向功率器件中采用交替的P柱区和N柱区结构作为漂移区，N柱区和P柱区相互完全耗尽。N柱区中的电离施主正电荷发出的电力线大部分被P柱区的电离受主负电荷终止，整个耐压层类似一个本征耐压层，能承受更高的耐压。因此，N柱区中的掺杂浓度可以得到提高，导通电阻大大降低，改变比导通电阻与耐压的2.5次方关系。1998 F.Udrea等提出一种三维RESURF结构【A new class of lateral power devices forHVIC’s based on the 3D RESURF concept，IEEE,BCTM】，该结构将纵向超结中的N柱区和P柱区横向交替排列，构成横向超结。理论上，N柱区和P柱区之间电荷相互补偿，能获得较高的耐压，但横向超结由于P型衬底对N柱区也存在相互耗尽作用，导致N柱区和P柱区不能完全耗尽，电荷平衡性被打破，耐压降低，这就是衬底辅助耗尽效应。
场板技术是应用较广泛的结终端技术之一，在横向器件中，场板能优化器件表面电场，提高耐压，缓解击穿电压与比导通电阻的矛盾关系。中国专利(201310202668.X，2013.05.28【一种具有结型场板的功率LDMOS器件】)提出一种具有结型场板的LDMOS，该结构在常规LDMOS的衬底中形成与衬底掺杂类型相反的埋层，在漂移区表面形成由PN结构成的结型场板。结型场板中的PN结电场能调制器件表面电场，使表面电场分布更均匀，提高器件的击穿特性。同时，反向阻断时，结型场板对漂移区辅助耗尽，提高漂移区掺杂浓度，降低漂移区电阻，但该器件的导通电阻仍取决于漂移区掺杂浓度。
以上提及的RESURF、超结和场板技术均通过提高漂移区掺杂浓度来降低导通电阻，因此比导通电阻强烈依赖于漂移区掺杂浓度，但器件获得高耐压需较低的漂移区浓度，导致击穿电压与比导通电阻的矛盾关系。
发明内容
针对击穿电压与比导通电阻的矛盾关系，本发明提供一种横向SOI功率LDMOS器件，该横向SOI功率LDMOS器件具有槽型辅助积累结构。正向导通状态下，槽型辅助积累结构在漂移区中形成电荷积累层，构成电流低阻通道，显著降低器件比导通电阻。由于开态电流大部分流经电荷积累层，而电荷积累层主要由外加栅压和槽型辅助积累结构的隔离介质决定。因此本发明的比导通电阻几乎不受漂移区掺杂浓度影响，打破了常规功率器件比导通电阻依赖漂移区掺杂浓度的定律，有效缓解了器件的比导通电阻Ron,sp与耐压BV之间2.5次方的矛盾。
本发明技术方案如下：
一种横向SOI功率LDMOS器件，其元胞结构如图2至图7所示，包括纵向自下而上的衬底层1、介质埋层2、半导体有源层；所述半导体有源层横向一侧具有第二导电类型半导体体区5，所述第二导电类型半导体体区5表面具有相邻的第一导电类型半导体源区6和第二导电类型半导体体接触区7，所述第一导电类型半导体源区6与第二导电类型半导体体接触区7的表面接金属化源极S；所述半导体有源层横向另一侧具有第一导电类型半导体漏区8，所述第一导电类型半导体漏区8的表面接金属化漏极D；所述第二导电类型半导体体区5表面，包括与之相连的部分第一导电类型半导体源区6表面具有栅介质3，栅介质3表面具有栅导电材料4，所述栅导电材料4表面接金属化栅电极G。
所述第二导电类型半导体体区5与第一导电类型半导体漏区8之间的半导体有源层中还具有一个槽型辅助积累结构和第一导电类型半导体漂移区9；其中：所述槽型辅助积累结构由两层槽型隔离介质10中间夹一层半导体高阻区12构成，两层槽型隔离介质10相互平行且垂直于器件的介质埋层2，所述第一导电类型半导体漂移区9分布于两层槽型隔离介质10的外侧。在所述半导体高阻区12表面形成第二导电类型半导体栅端欧姆接触区11、第一导电类型半导体场截止区13和第二导电类型半导体漏端接触区14；其中：第二导电类型半导体栅端欧姆接触区11位于半导体高阻区12表面靠近第二导电类型半导体体区5的位置，且第二导电类型半导体栅端欧姆接触区11的引出端与金属化栅电极G电气相连；第一导电类型半导体场截止区13位于半导体高阻区12表面靠近第一导电类型半导体漏区8的位置；第二导电类型半导体漏端接触区14位于第一导电类型半导体场截止区13表面，且第二导电类型半导体漏端接触区14的引出端接金属化漏极D。
上述技术方案中，所述槽型隔离介质10材料可以为二氧化硅。
上述技术方案中，所述槽型隔离介质10材料也可以为高k介质材料，所述高k介质材料的相对介电系数大于二氧化硅的相对介质常数，且所述高k介质材料的临界击穿电场大于30V/μm。所述隔离介质10相对介电系数越高，在漂移区9中积累的电荷越多。
上述技术方案中，所述第一导电类型半导体漂移区9中具有第一导电类型半导体缓冲层9a，所述半导体缓冲层9a位于介质埋层2上界面处，且其掺杂浓度高于第一导电类型半导体漂移区的掺杂浓度，缓冲层9a能增强介质埋层2内的电场。
上述技术方案中，所述半导体高阻区12为第一导电类型或第二导电类型，当半导体高阻区12为第二导电类型时，半导体高阻区12与其两侧的第一导电类型漂移区9形成超结结构。
进一步地，上述器件在半导体高阻区12与其两侧的第一导电类型漂移区9形成超结结构的情况下，所述第一导电类型半导体漂移区9采用横向变掺杂，其掺杂浓度从第二导电类型半导体体区5到第一导电类型半导体漏区8方向逐渐递增，第一导电类型漂移区9横向变掺杂可缓解由衬底辅助耗尽带来的电荷不平衡问题。
所述半导体高阻区12与其两侧的第一导电类型漂移区9形成超结结构的情况下，所述半导体高阻区12也可采用横向变掺杂，掺杂浓度从第二导电类型半导体体区5到一导电类型半导体漏区8方向逐渐递减，半导体高阻区12横向变掺杂可缓解由衬底辅助耗尽带来的电荷不平衡问题。
上述技术方案中，所述第二导电类型半导体体区5中还可增加槽栅结构，所述槽栅结构由外围的栅介质3与内部的栅导电材料4构成；其中槽栅结构呈柱型嵌入第二导电类型半导体体区5中，并与第一导电类型半导体源区6相邻。
所述介质埋层2为二氧化硅或介电常数低于二氧化硅的介质材料。
综上所述，本发明提供的横向SOI功率LDMOS，与现有结构相比，源漏之间具有槽型辅助积累结构，槽型辅助积累结构中的第二导电类型半导体漏端欧姆接触区14和第一导电类型半导体场截止区13构成集成二极管。本发明所达到的性能如下：(1)在器件正向导通状态下，槽型辅助积累结构和第一导电类型半导体漂移区9的界面形成高浓度的多数载流子积累层，为开态电流提供低阻通道，集成二极管反偏承受栅漏电压，降低栅漏电流；(2)开态电流大部分流经多数载流子积累层，比导通电阻几乎与漂移区掺杂浓度无关；(3)反向阻断状态下，槽型辅助积累结构中的半导体高阻区12参与耐压，器件耐压几乎不受影响。
附图说明
图1是常规N沟道的超结SOI LDMOS结构示意图。
图2是本发明提供的一个实施例的N沟道横向SOI功率LDMOS结构示意图。
图3是本发明提供的一个实施例的具有缓冲层的横向SOI功率LDMOS结构示意图。
图4是本发明提供的一个实施例的具有槽栅的N沟道横向SOI功率LDMOS结构示意图。
图5是本发明提供的一个实施例的横向变掺杂N沟道横向SOI功率LDMOS结构示意图。
图6是本发明提供的另一个实施例的横向变掺杂N沟道横向SOI功率LDMOS结构示意图。
图7是本发明提供的一个实施例的P沟道横向SOI功率LDMOS结构示意图。
图8是本发明提供的一个实施例漂移区中电子浓度分布示意图。
图9是本发明一个实施例的器件与常规超结SOI LDMOS的正向导通特性的比较。
附图标记:
1、衬底层；2、介质埋层；3、栅介质；4、栅导电材料；5、第二导电类型半导体体区；6、第一导电类型半导体源区；7、第二导电类型半导体体接触区；8、第一导电类型半导体漏区；9、第一导电类型半导体漂移区；9a；第一导电类型半导体缓冲层；10、槽型隔离介质；11、第二导电类型半导体栅端欧姆接触区；12、半导体高阻区；13、第一导电类型半导体场截止区；14、第二导电类型半导体漏端接触区；G、金属化栅电极；S、金属化源极；D、金属化漏极。
具体实施方式
下面结合附图及实施例，详细描述本发明。
实施例1
图2是本发明提供的N沟道横向SOI功率LDMOS，其结构如图2所示，包括纵向自下而上的衬底层1、介质埋层2、有源层；所述有源层横向(图中所示x方向)一侧具有P型体区5，所述P型体区5表面具有相邻的N型源区6和P型体接触区7，所述N型源区6与P型体接触区7的表面接金属化源极S；所述有源层横向另一侧具有N型漏区8，所述漏区8的表面接金属化漏极D；所述P型体区5表面，包括与之相连的部分N型源区6表面具有栅介质3，栅介质3表面具有栅导电材料4，所述栅导电材料4表面接金属化栅电极G。
所述P型体区5与N型漏区8之间的半导体有源层中还具有一个槽型辅助积累结构和N型漂移区9；其中：所述槽型辅助积累结构由两层槽型隔离介质10中间夹一层半导体高阻区12构成，两层槽型隔离介质10相互平行且垂直于器件的介质埋层2，所述N型漂移区9分布于两层槽型隔离介质10的外侧；在所述半导体高阻区12表面形成P型栅端欧姆接触区11、N型场截止区13和P型漏端接触区14；其中：P型栅端欧姆接触区11位于半导体高阻区12表面靠近P型体区5的位置，且P型栅端欧姆接触区11的引出端与金属化栅电极G电气相连；N型场截止区13位于半导体高阻区12表面靠近N型漏区8的位置；P型漏端接触区14位于N型场截止区13表面，且P型漏端接触区14的引出端接金属化漏极D。
实施例2
图3是本发明提供的具有缓冲层的N沟道横向SOI功率LDMOS，如图3所示，与实施例1相比，所述N型漂移区9中具有N型缓冲层9a，缓冲层9a位于介质埋层2上界面处，且其掺杂浓度高于N型漂移区9的掺杂浓度。根据一维泊松方程和高斯定理，缓冲层9a能提高有源层与介质埋层2界面处的电场，从而提高介质埋层2内的电场，提高器件耐压。
实施例3
图4是本发明提供的具有槽栅的N沟道横向SOI功率LDMOS，与实施例1相比，本例具有槽栅结构，所述槽栅结构位于P型体区5中，由外围的栅介质3和栅导电材料4构成；所述槽栅结构呈柱型嵌入P型体区5中，且与N型源区6相邻，所述栅导电材料的引出端与金属化栅电极G电气相连。槽栅的引入，在P型体区5中形成纵向沟道，与平面沟道构成三维沟道，提高沟道电流密度，降低沟道电阻，进一步降低比导通电阻。图4左侧为槽栅结构沿yz平面的剖面图。
以上实施例中的半导体高阻区12为N型或P型。
实施例4
图5与图6是本发明提供的横向变掺杂的N沟道横向SOI功率LDMOS，该实施例中半导体高阻区12为P型掺杂，P型半导体高阻区12与N型漂移区9构成超结结构。超结结构能进一步提高N型漂移区9的掺杂浓度，降低漂移区电阻。横向超结存在衬底辅助耗尽效应，引起超结的N柱区和P柱区电荷非平衡，且衬底辅助耗尽效应从源端到漏端逐渐增强。图5漂移区9采用横向变掺杂，其掺杂浓度从体区5到漏区8方向(图中x方向)逐渐增加，漂移区9变掺杂，能补偿由衬底辅助耗尽引起的N型电荷不足，缓解超结的电荷非平衡。图6半导体高阻区12横向变掺杂，掺杂浓度从体区5到漏区8方向(图中x方向)逐渐降低，衬底辅助耗尽造成N型电荷不足，减少半导体高阻区12中的P型电荷，保持电荷平衡，缓解衬底辅助耗尽效应，提高器件耐压。
实施例5
图7是本发明提供的P沟道横向SOI功率LDMOS，与图2所示N沟道横向SOI功率LDMOS相比，本例器件的漂移区9、漏区8、体接触区7、源区6、体区5、栅端欧姆接触区11、场截止区13、漏端接触区14等区域的半导体材料的导电类型与N沟道横向SOI功率LDMOS的相应区域相反。衬底1是半导体材料或非半导体材料，其中半导体材料为N型或P型，半导体高阻区12为N型或者P型。本发明提出的横向SOI功率LDMOS，既可用于制作N沟道MOSFET器件，也可以制作P沟道MOSFET器件。
槽型隔离介质10优先选择为二氧化硅，也可用相对介电常数高于二氧化硅的高k介质材料，且高k介质材料的临界击穿电场大于30V/μm。采用高k隔离介质，介电常数越高，由半导体高阻区12/隔离介质10/漂移区9构成的MIS电容越大，正向导通时在漂移区9中积累的电荷越多，更能有效降低漂移区电阻，在反向阻断时，隔离介质10能够调制器件体内电场。
本发明的上述几种实施方案描述的横向SOI功率LDMOS，衬底1为N型或P型，槽型辅助积累结构中的半导体材料可为Si或多晶硅，栅导电材料4优选多晶硅。介质埋层2工业界常取二氧化硅，或介电系数低于二氧化硅的介质材料。二氧化硅工艺相对成熟，但采用介电系数低于二氧化硅的介质，可以增强介质埋层2的电场，有利于提高器件的耐压。
图8为开态漂移区中电子浓度分布图，其中外加栅压VGS＝15V，VDS＝0.5V。k＝3.9表示隔离介质10为二氧化硅，k＝50表示隔离介质10为相对介电常数为50的高k介质。图8中z＝0的位置为隔离介质10与漂移区9的界面，0≤z≤0.5为沿z方向的漂移区。从图中可看出，在隔离介质10与漂移区9的界面处积累大量电子。k＝3.9和k＝50时，界面电子浓度分别高达1018cm-3及1019cm-3，电子浓度从界面处沿z方向逐渐降低。图8说明在正向导通时，外加栅压在隔离介质10与漂移区9的界面处形成高浓度电子积累层，电子积累层形成电流低阻通道。
图9为本发明实施例与常规超结SOI LDMOS的正向导通特性的比较，V漏和I漏分别表示漏极电压和电流，k＝3.9表示隔离介质10为二氧化硅，k＝50表示隔离介质10为相对介电常数为50的高k介质，外加栅压VGS＝15V。如图9所示，由于高浓度的电子积累层构成低电流电阻通道，在给定漏极电流下，本发明的横向SOI功率LDMOS具有较低的正向压降。电子积累层由外加栅压及隔离介质10决定，在VGS和隔离介质10的厚度一定时，隔离介质10的介电系数越高，电子积累层的浓度越高，导通电阻越低，因此k＝50时I漏比k＝3.9时大。
综上所述，本发明提供的横向SOI功率LDMOS，半导体有源层中具有槽型辅助积累结构，槽型辅助积累结构中形成集成二极管，正向导通状态下，槽型辅助积累结构和漂移区界面处积累大量电荷，为开态电流提供低阻通道；同时集成二极管承受栅漏电压，减小栅漏电流。与常规器件相比，横向SOI功率LDMOS的开态电流大部分流经电荷积累层，导通电阻显著降低，且随掺杂浓度的改变，导通电阻改变较小。因此本发明的比导通电阻几乎与漂移区9的掺杂浓度无关，仅由外加栅压及隔离介质10决定，打破常规功率器件比导通电阻强烈依赖漂移区掺杂浓度的定律。本发明的开态与关态能分别设计，有效缓解了比导通电阻与击穿电压的矛盾关系。
Claims (10)
1.一种横向SOI功率LDMOS器件，其元胞结构包括纵向自下而上的衬底层(1)、介质埋层(2)、半导体有源层；所述半导体有源层横向一侧具有第二导电类型半导体体区(5)，所述第二导电类型半导体体区(5)表面具有相邻的第一导电类型半导体源区(6)和第二导电类型半导体体接触区(7)，所述第一导电类型半导体源区(6)与第二导电类型半导体体接触区(7)的表面接金属化源极(S)；所述半导体有源层横向另一侧具有第一导电类型半导体漏区(8)，所述第一导电类型半导体漏区(8)的表面接金属化漏极(D)；所述第二导电类型半导体体区(5)表面，包括与之相连的部分第一导电类型半导体源区(6)表面具有栅介质(3)，栅介质(3)表面具有栅导电材料(4)，所述栅导电材料(4)表面接金属化栅电极(G)；
其特征在于：
所述第二导电类型半导体体区(5)与第一导电类型半导体漏区(8)之间的半导体有源层中还具有一个槽型辅助积累结构和第一导电类型半导体漂移区(9)；其中：所述槽型辅助积累结构由两层槽型隔离介质(10)中间夹一层半导体高阻区(12)构成，两层槽型隔离介质(10)相互平行且垂直于器件的介质埋层(2)，所述第一导电类型半导体漂移区(9)分布于两层槽型隔离介质(10)的外侧；在所述半导体高阻区(12)表面形成第二导电类型半导体栅端欧姆接触区(11)、第一导电类型半导体场截止区(13)和第二导电类型半导体漏端接触区(14)；其中：第二导电类型半导体栅端欧姆接触区(11)位于半导体高阻区(12)表面靠近第二导电类型半导体体区(5)的位置，且第二导电类型半导体栅端欧姆接触区(11)的引出端与金属化栅电极(G)电气相连；第一导电类型半导体场截止区(13)位于半导体高阻区(12)表面靠近第一导电类型半导体漏区(8)的位置；第二导电类型半导体漏端接触区(14)位于第一导电类型半导体场截止区(13)表面，且第二导电类型半导体漏端接触区(14)的引出端接金属化漏极(D)。
2.根据权利要求1所述的横向SOI功率LDMOS器件，其特征在于，所述槽型隔离介质(10)材料为二氧化硅。
3.根据权利要求1所述的横向SOI功率LDMOS器件，其特征在于，所述槽型隔离介质(10)材料为高k介质材料，所述高k介质材料的相对介电系数大于二氧化硅的相对介质常数，且所述高k介质材料的临界击穿电场大于30V/μm。
4.根据权利要求1～3任意一项所述横向SOI功率LDMOS器件，其特征在于，所述第一导电类型半导体漂移区(9)中具有第一导电类型半导体缓冲层(9a)，所述半导体缓冲层(9a)位于介质埋层(2)上界面处，且其掺杂浓度高于第一导电类型半导体漂移区(9)的掺杂浓度。
5.根据权利要求1～4任意一项所述横向SOI功率LDMOS器件，其特征在于，所述半导体高阻区(12)为第一导电类型。
6.根据权利要求1～3任意一条所述的横向SOI功率LDMOS器件，其特征在于，所述半导体高阻区(12)为第二导电类型，半导体高阻区(12)与第一导电类型半导体漂移区(9)形成超结结构。
7.根据权利要求6所述的横向SOI功率LDMOS器件，其特征在于，所述第一导电类型半导体漂移区(9)采用横向变掺杂，其掺杂浓度从第二导电类型半导体体区(5)到第一导电类型半导体漏区(8)方向逐渐递增。
8.根据权利要求6所述的横向SOI功率LDMOS器件，其特征在于，所述第二导电类型半导体高阻区(12)采用横向变掺杂，其掺杂浓度从第二导电类型半导体体区(5)到第一导电类型半导体漏区(8)方向逐渐递减。
9.根据权利要求1～8任意一项所述横向SOI功率LDMOS器件，其特征在于，所述体区(5)中具有槽栅结构，所述槽栅结构由外围的栅介质(3)与内部的栅导电材料(4)构成；其中槽栅结构呈柱型嵌入第二导电类型半导体体区(5)，并与第一导电类型半导体源区(6)相邻。
10.根据权利要求1～9任意一项所述横向SOI功率LDMOS器件，其特征在于，所述介质埋层(2)材料为二氧化硅或介电常数低于二氧化硅的介质材料。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410439282.5A CN104201206B (zh) | 2014-08-29 | 2014-08-29 | 一种横向soi功率ldmos器件 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410439282.5A CN104201206B (zh) | 2014-08-29 | 2014-08-29 | 一种横向soi功率ldmos器件 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN104201206A true CN104201206A (zh) | 2014-12-10 |
| CN104201206B CN104201206B (zh) | 2016-09-21 |
Family
ID=52086474
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201410439282.5A Active CN104201206B (zh) | 2014-08-29 | 2014-08-29 | 一种横向soi功率ldmos器件 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN104201206B (zh) |
Cited By (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105118861A (zh) * | 2015-08-21 | 2015-12-02 | 西南交通大学 | 一种横向finfet器件 |
| CN106024858A (zh) * | 2016-05-19 | 2016-10-12 | 电子科技大学 | 一种具有三栅结构的hk soi ldmos器件 |
| CN106711187A (zh) * | 2016-12-08 | 2017-05-24 | 长沙理工大学 | 一种高耐压低比导的高k功率器件 |
| CN107359191A (zh) * | 2017-07-28 | 2017-11-17 | 电子科技大学 | 一种超结ldmos器件 |
| CN108447787A (zh) * | 2018-03-20 | 2018-08-24 | 重庆大学 | 一种横向超结结构氮化镓hemt器件及其制造方法 |
| CN108470772A (zh) * | 2018-05-24 | 2018-08-31 | 中芯集成电路（宁波）有限公司 | 一种soi半导体器件及其形成方法 |
| CN108807503A (zh) * | 2018-07-05 | 2018-11-13 | 长沙理工大学 | 一种具有变k埋层的高耐压低比导横向部分超结功率器件 |
| CN108807525A (zh) * | 2017-10-23 | 2018-11-13 | 苏州捷芯威半导体有限公司 | 半导体器件及其制作方法 |
| CN109166924A (zh) * | 2018-08-28 | 2019-01-08 | 电子科技大学 | 一种横向mos型功率半导体器件及其制备方法 |
| CN110808287A (zh) * | 2019-10-31 | 2020-02-18 | 东南大学 | 一种优品质因数横向双扩散金属氧化物半导体器件 |
| CN111725321A (zh) * | 2020-07-20 | 2020-09-29 | 西安电子科技大学 | 一种硅基肖特基积累层和缓冲层横向双扩散场效应晶体管及其制作方法 |
| CN112820775A (zh) * | 2021-01-07 | 2021-05-18 | 重庆邮电大学 | 一种具有电子积累效应的soi-ldmos器件 |
| CN112909082A (zh) * | 2021-02-09 | 2021-06-04 | 电子科技大学 | 一种高压低阻功率ldmos |
| CN112909081A (zh) * | 2021-02-09 | 2021-06-04 | 电子科技大学 | 一种横向功率器件 |
| CN113097310A (zh) * | 2021-04-02 | 2021-07-09 | 重庆邮电大学 | 一种具有电子积累效应的鳍式EAFin-LDMOS器件 |
| CN113224169A (zh) * | 2021-05-07 | 2021-08-06 | 电子科技大学 | 一种折叠栅氧化镓基场效应晶体管 |
| CN113972264A (zh) * | 2021-12-27 | 2022-01-25 | 南京芯舟科技有限公司 | 一种电流防护型半导体器件 |
| CN116799070A (zh) * | 2023-08-28 | 2023-09-22 | 江苏应能微电子股份有限公司 | 具有三重resurf结构的分离栅沟槽MOS器件及工艺 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103219386B (zh) * | 2013-04-22 | 2016-01-20 | 南京邮电大学 | 一种具有高k绝缘区的横向功率器件 |
| CN103441147B (zh) * | 2013-08-09 | 2016-01-20 | 电子科技大学 | 一种横向soi功率半导体器件 |
-
2014
- 2014-08-29 CN CN201410439282.5A patent/CN104201206B/zh active Active
Cited By (26)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105118861B (zh) * | 2015-08-21 | 2018-01-12 | 西南交通大学 | 一种横向finfet器件 |
| CN105118861A (zh) * | 2015-08-21 | 2015-12-02 | 西南交通大学 | 一种横向finfet器件 |
| CN106024858B (zh) * | 2016-05-19 | 2018-10-26 | 电子科技大学 | 一种具有三栅结构的hk soi ldmos器件 |
| CN106024858A (zh) * | 2016-05-19 | 2016-10-12 | 电子科技大学 | 一种具有三栅结构的hk soi ldmos器件 |
| CN106711187A (zh) * | 2016-12-08 | 2017-05-24 | 长沙理工大学 | 一种高耐压低比导的高k功率器件 |
| CN107359191A (zh) * | 2017-07-28 | 2017-11-17 | 电子科技大学 | 一种超结ldmos器件 |
| CN107359191B (zh) * | 2017-07-28 | 2019-09-27 | 电子科技大学 | 一种超结ldmos器件 |
| CN108807525A (zh) * | 2017-10-23 | 2018-11-13 | 苏州捷芯威半导体有限公司 | 半导体器件及其制作方法 |
| CN108447787A (zh) * | 2018-03-20 | 2018-08-24 | 重庆大学 | 一种横向超结结构氮化镓hemt器件及其制造方法 |
| CN108470772B (zh) * | 2018-05-24 | 2020-05-12 | 中芯集成电路（宁波）有限公司 | 一种soi半导体器件及其形成方法 |
| CN108470772A (zh) * | 2018-05-24 | 2018-08-31 | 中芯集成电路（宁波）有限公司 | 一种soi半导体器件及其形成方法 |
| CN108807503A (zh) * | 2018-07-05 | 2018-11-13 | 长沙理工大学 | 一种具有变k埋层的高耐压低比导横向部分超结功率器件 |
| CN109166924A (zh) * | 2018-08-28 | 2019-01-08 | 电子科技大学 | 一种横向mos型功率半导体器件及其制备方法 |
| CN110808287A (zh) * | 2019-10-31 | 2020-02-18 | 东南大学 | 一种优品质因数横向双扩散金属氧化物半导体器件 |
| CN110808287B (zh) * | 2019-10-31 | 2023-10-17 | 东南大学 | 一种优品质因数横向双扩散金属氧化物半导体器件 |
| CN111725321A (zh) * | 2020-07-20 | 2020-09-29 | 西安电子科技大学 | 一种硅基肖特基积累层和缓冲层横向双扩散场效应晶体管及其制作方法 |
| CN112820775A (zh) * | 2021-01-07 | 2021-05-18 | 重庆邮电大学 | 一种具有电子积累效应的soi-ldmos器件 |
| CN112909082A (zh) * | 2021-02-09 | 2021-06-04 | 电子科技大学 | 一种高压低阻功率ldmos |
| CN112909081A (zh) * | 2021-02-09 | 2021-06-04 | 电子科技大学 | 一种横向功率器件 |
| CN112909081B (zh) * | 2021-02-09 | 2022-05-17 | 电子科技大学 | 一种横向功率器件 |
| CN113097310A (zh) * | 2021-04-02 | 2021-07-09 | 重庆邮电大学 | 一种具有电子积累效应的鳍式EAFin-LDMOS器件 |
| CN113224169A (zh) * | 2021-05-07 | 2021-08-06 | 电子科技大学 | 一种折叠栅氧化镓基场效应晶体管 |
| CN113224169B (zh) * | 2021-05-07 | 2023-02-07 | 电子科技大学 | 一种折叠栅氧化镓基场效应晶体管 |
| CN113972264A (zh) * | 2021-12-27 | 2022-01-25 | 南京芯舟科技有限公司 | 一种电流防护型半导体器件 |
| CN116799070A (zh) * | 2023-08-28 | 2023-09-22 | 江苏应能微电子股份有限公司 | 具有三重resurf结构的分离栅沟槽MOS器件及工艺 |
| CN116799070B (zh) * | 2023-08-28 | 2023-11-17 | 江苏应能微电子股份有限公司 | 具有三重resurf结构的分离栅沟槽MOS器件及工艺 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN104201206B (zh) | 2016-09-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN104201206A (zh) | 一种横向soi功率ldmos器件 | |
| CN102610643B (zh) | 沟槽金属氧化物半导体场效应晶体管器件 | |
| CN103715238B (zh) | 一种超低比导通电阻的横向高压器件 | |
| CN103268890B (zh) | 一种具有结型场板的功率ldmos器件 | |
| CN102969358B (zh) | 一种横向高压功率半导体器件 | |
| CN102420251A (zh) | 一种具有非均匀浮岛结构的vdmos器件 | |
| CN103280457B (zh) | 一种超低比导通电阻的横向高压功率器件及制造方法 | |
| US11211485B2 (en) | Trench power transistor | |
| CN103928522B (zh) | 一种槽型积累层mosfet器件 | |
| CN105789314A (zh) | 一种横向soi功率ldmos | |
| CN103441148A (zh) | 一种集成肖特基二极管的槽栅vdmos器件 | |
| CN104183646A (zh) | 一种具有延伸栅结构的soi ldmos器件 | |
| CN106024858A (zh) | 一种具有三栅结构的hk soi ldmos器件 | |
| CN105633137A (zh) | 一种槽栅功率mosfet器件 | |
| CN103022134B (zh) | 一种超低比导通电阻的soi横向高压功率器件 | |
| CN102723363A (zh) | 一种vdmos器件及其制作方法 | |
| CN107564965B (zh) | 一种横向双扩散mos器件 | |
| CN107425052A (zh) | 一种横向高压器件 | |
| CN103441151A (zh) | 一种低正向压降的二极管 | |
| CN107546274B (zh) | 一种具有阶梯型沟槽的ldmos器件 | |
| CN107316905B (zh) | 一种深槽dmos器件 | |
| CN107359194B (zh) | 一种消除高电场的器件 | |
| CN102790092A (zh) | 一种横向高压dmos器件 | |
| CN104518008A (zh) | 一种结型场效应管 | |
| CN107359192A (zh) | 一种横向高压器件 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |