CN110808287A - 一种优品质因数横向双扩散金属氧化物半导体器件 - Google Patents
一种优品质因数横向双扩散金属氧化物半导体器件 Download PDFInfo
- Publication number
- CN110808287A CN110808287A CN201911058197.3A CN201911058197A CN110808287A CN 110808287 A CN110808287 A CN 110808287A CN 201911058197 A CN201911058197 A CN 201911058197A CN 110808287 A CN110808287 A CN 110808287A
- Authority
- CN
- China
- Prior art keywords
- type
- region
- oxide layer
- drift region
- field plate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 12
- 229910044991 metal oxide Inorganic materials 0.000 title claims abstract description 9
- 150000004706 metal oxides Chemical class 0.000 title claims abstract description 9
- 238000009792 diffusion process Methods 0.000 title description 2
- 239000002184 metal Substances 0.000 claims abstract description 17
- 210000000746 body region Anatomy 0.000 claims abstract description 9
- 239000000758 substrate Substances 0.000 claims abstract description 9
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 6
- 229920005591 polysilicon Polymers 0.000 claims description 3
- 230000015556 catabolic process Effects 0.000 abstract description 9
- 230000005684 electric field Effects 0.000 description 14
- 238000009826 distribution Methods 0.000 description 8
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 6
- 229910052760 oxygen Inorganic materials 0.000 description 6
- 239000001301 oxygen Substances 0.000 description 6
- 230000003071 parasitic effect Effects 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 230000010355 oscillation Effects 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 238000000137 annealing Methods 0.000 description 2
- -1 boron ions Chemical class 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 238000002347 injection Methods 0.000 description 2
- 239000007924 injection Substances 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 238000001259 photo etching Methods 0.000 description 2
- 229910052796 boron Inorganic materials 0.000 description 1
- 230000000052 comparative effect Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 238000010295 mobile communication Methods 0.000 description 1
- 238000005457 optimization Methods 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/66681—Lateral DMOS transistors, i.e. LDMOS transistors
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
一种优品质因数横向双扩散金属氧化物半导体器件，包括：P型衬底，在P型衬底的上方设有N型区，在N型区的上方有P型体区和N型漂移区，在P型体区内设有N型源区和P型区，在N型漂移区内设有N型漏区，在N型漏区、N型源区和P型区上设有金属接触，在N型区的上方设有栅氧化层，在栅氧化层上方覆盖有多晶硅栅场板，在栅氧化层和N型漏区之间设有场氧层，在场氧层上方设有源级场板，其特征在于，所述源级场板由一排相互间隔排列且相抵的低位源级场板和高位源级场板组成，高位源级场板与N型漂移区之间的距离大于低位源级场板与N型漂移区之间的距离。本发明可在击穿电压基本不变的基础上，获得较优的品质因数。
Description
技术领域
本发明涉及功率半导体器件领域，是关于一种优品质因数横向双扩散金属氧化物半导体器件。
背景技术
随着半导体技术及其应用领域的迅速发展，功率半导体器件制造工艺和结构不断进步，促使功率器件向着高性能方向发展。
功率器件中横向双扩散金属氧化物半导体场效应管(Lateral Double-DiffusedMOSFET，简称LDMOS)具有开关速度快、输出功率大、线性增益高、耐久性好等优点，同时LDMOS器件基于成熟的硅工艺，使得其制作成本较低，所以LDMOS器件逐渐取代硅双极型功率器件，成为射频大功率器件的主流技术，广泛应用在移动通信、雷达、航空航天、广播基础设施等射频领域。
随着LDMOS应用在更多更广的射频领域中，进一步提高器件的频率性能就尤为重要。LDMOS的射频性能受本征寄生电容的影响，同时，器件的寄生效应会降低特性参数，例如效率、增益、截止频率等，并且造成输入输出匹配困难。为了具有高频率性能，必须最小化寄生电容。器件的截止频率和最高振荡频率是权衡一个器件频率特性的重要参考指标，而两者主要受器件栅漏寄生电容的影响。另一个衡量LDMOS器件的指标是品质因数(FOM)，即栅漏电容与导通电阻的乘积，品质因数将LDMOS器件的两个重要参数综合考虑，更能全面衡量器件的性能，只有降低品质因数才能实现真正的技术改进。所以提高LDMOS器件的射频性能主要考虑减小栅漏电容，从而有效的提高器件的截止频率和最高振荡频率，降低器件的品质因数，提高器件的开关速度，减小的器件开关损耗，使得LDMOS器件可以很好地往高频低功耗领域发展。
发明内容
为了获得更好的高频性能、更低的开关损耗，本发明提供一种优品质因数横向双扩散金属氧化物半导体器件，在同样的尺寸下与传统的LDMOS器件相比，可在击穿电压下基本不变的情况下能降低器件的栅漏电容。
本发明采用的技术方案如下：
一种优品质因数横向双扩散金属氧化物半导体器件，包括：P型衬底，在P型衬底的上方设有N型区，在N型区的上方有P型体区和N型漂移区，在P型体区内设有N型源区和P型区，在N型漂移区内设有N型漏区，在N型漏区、N型源区和P型区上分别设有漏极金属接触、源极金属接触和体区金属接触，在N型区的上方设有栅氧化层，并且所述栅氧化层的一端始于N型源区，另一端向N型漏区延伸进入N型漂移区的上方，在栅氧化层上方覆盖有多晶硅栅场板，在栅氧化层和N型漏区之间设有场氧层，且所述场氧层设在N型漂移区上，在场氧层上方设有源级场板，其特征在于，所述源级场板由一排相互间隔排列且相抵的低位源级场板和高位源级场板组成，在高位源级场板的下方设有由场氧层局部上突形成的厚场氧层，所述厚场氧层抬高高位源级场板，并使高位源级场板与N型漂移区之间的距离大于低位源级场板与N型漂移区之间的距离。所述高位源级场板至N型漂移区的距离与低位源级场板至N型漂移区的距离之比为2∶1。所述位于高位源级场板下方的N型漂移区部分的浓度大于低位源级场板下方的N型漂移区部分的浓度。所述高位源级场板下方的N型漂移区部分的浓度范围为5e15～8.5e15。所述低位源级场板下方的N型漂移区部分的浓度为3e14～6.5e14。
与现有器件相比，本发明具有如下优点：
(1)本发明结构与图1所示的传统LDMOS器件相比，在保持击穿电压基本不变的情况下能降低器件的栅漏电容。与传统结构中一整块的源级场板13相比，本发明的器件结构如图2所示，将一整块源级场板分裂成大小相等的多个小源级场板，且高位源级场板13A至N型漂移区的距离与低位源级场板13B至N型漂移区的距离之比为2∶1。图10和图11为注入条件相同情况下的耗尽层分布图，如图10所示，源级场板距N型漂移区较远时，大部分N型漂移区没有耗尽，耗尽区边界在源级场板的下方。相比于图10，图11所示的源级场板距漂移区更近，未耗尽区域减少，耗尽层边界明显左缩，位于漏级接触金属的下方，耗尽区宽度增大，栅漏电容减小。所以本发明的源级场板采用高低交错排列结构，其中源级场板13B距漂移区更近，使栅漏之间耗尽的更加充分，从而减小器件的栅漏电容。如图13所示，在相同电压下，本发明结构与传统结构相比，栅漏电容更小，高频性能更好。
(2)本发明结构与图1所示的传统LDMOS器件相比，在具有更低栅漏电容的同时，击穿电压保持基本不变，这是由于源级场板经过特定的设计。图12所示的是传统结构和本发明结构在CC’剖面方向的电场强度分布图，传统结构中在一整块源级场板的优化作用下，电场分布均匀，器件耐压水平高。但是为了减小栅漏电容，源级场板必须距N型漂移区更近，若一整块源级场板都距漂移区很近，就会导致电场峰值变大，耐压水平严重下降。为了解决此问题，本发明将一整块源级场板分裂成多个，并采用高低交替排列的结构，源级场板13B距N型漂移区近，在其下方引入很高的电场峰值，源级场板13A距N型漂移区远，其下方电场强度低，这样设计使电场强度分布呈“W”型。“W”型电场分布的关键是在表面电场分布中引入电场波谷值，使得电场强度低的部分将电场强度高的部分中和，降低源级场板13B引入的高电场峰值的影响，降低表面整体电场强度，维持器件的击穿电压基本不变。同时为了进一步保证器件的耐压，将源级场板13B下方对应的N型漂移区3B的浓度降低。浓度降低后，还可以使栅漏之间耗尽的更加充分，进一步减小栅漏电容。如图13所示，本发明结构与传统结构相比，击穿电压基本不变。
(3)本发明结构与图1所示的传统LDMOS器件相比，器件品质因数(FOM)降低。品质因数(FOM)是栅漏电容与导通电阻的乘积，虽然本发明结构中N型漂移区3B浓度降低使电流减小，但是N型漂移区采用间隔注入，源级场板13A下方对应的N型漂移区3A浓度高，在器件栅极开启时，为电流提供了低阻的通道，使电流下降在可接受的程度内。所以导通电阻增加的比例远小于栅漏电容减小的比例，器件品质因数(FOM)相比于传统结构减少约50％(如下表所示)，同时本发明结构的击穿电压基本不变(如图14所示)。
表1传统结构与本发明结构参数对比
| 传统结构 | 本发明结构 | |
| 击穿电压(伏) | 39.425 | 38.606 |
| 栅漏电容(皮法) | 1.1712 | 0.4391 |
| 电流(微安) | 21.41 | 15.88 |
| 品质因数 | 0.5470 | 0.2765 |
附图说明
图1是三维立体剖面图，图示了传统的LDMOS结构的立体剖面结构。
图2是三维立体剖面图，图示了本发明中优品质因数的LDMOS结构器件的立体剖面结构。
图3所示为传统的LDMOS结构器件的俯视图。
图4所示为本发明中优品质因数的LDMOS结构器件的俯视图。
图5是剖面图，图示了传统的LDMOS结构器件的立体剖面图1中AA’剖面的器件剖面结构。
图6是剖面图，图示了本发明中优品质因数的LDMOS结构器件的立体剖面图2中AA’剖面的器件剖面结构。
图7是剖面图，图示了本发明中优品质因数的LDMOS结构器件的立体剖面图2中BB’剖面的器件剖面结构。
图8是剖面图，图示了传统的LDMOS结构器件的立体剖面图1中CC’剖面的件剖面结构。
图9是剖面图，图示了本发明中优品质因数的LDMOS结构器件的立体剖面图2中CC’剖面的器件剖面结构。
图10是剖面图，图示了本发明中优品质因数的LDMOS结构器件的立体剖面AA’剖面的耗尽层分布图。
图11是剖面图，图示了本发明中优品质因数的LDMOS结构器件的立体剖面BB’剖面的耗尽层分布图。
图12图示了传统的LDMOS结构和本发明中优品质因数的LDMOS结构CC’剖面的表面电场比较图。
图13所示为本发明中优品质因数的LDMOS结构的器件和传统的LDMOS结构的器件的关态击穿特性测试结果的比较图。
图14所示为本发明中优品质因数的LDMOS结构器件和传统的LDMOS结构器件的栅漏电容测试结果比较图。
具体实施方式
一种优品质因数横向双扩散金属氧化物半导体器件，包括：P型衬底1，在P型衬底1的上方设有N型区2，在N型区2的上方有P型体区4和N型漂移区3，在P型体区4内设有N型源区5和P型区7，在N型漂移区3内设有N型漏区6，在N型漏区6、N型源区5和P型区7上分别设有漏极金属接触10、源极金属接触11和体区金属接触12，在N型区2的上方设有栅氧化层8，并且所述栅氧化层8的一端始于N型源区5，另一端向N型漏区6延伸进入N型漂移区3的上方，在栅氧化层8上方覆盖有多晶硅栅场板9，在栅氧化层8和N型漏区6设有场氧层14，且所述场氧层14设在N型漂移区3上，在场氧层14上方设有源级场板13，其特征在于，所述源级场板由一排相互间隔排列且相抵的低位源级场板13B和高位源级场板13A组成，在高位源级场板13A的下方设有由场氧层14局部上突形成的厚场氧层14A，所述厚场氧层14A抬高高位源级场板13A，并使高位源级场板13A与N型漂移区3之间的距离大于低位源级场板13B与N型漂移区3之间的距离。
所述高位源级场板13A至N型漂移区3的距离与低位源级场板13B至N型漂移区3的距离之比为2∶1。
所述位于高位源级场板13A下方的N型漂移区部分3A的浓度大于低位源级场板13B下方的N型漂移区部分3B的浓度。
所述低位源级场板13A下方的N型漂移区部分3A的浓度为5e15～8.5e15。
所述低位源级场板13B下方的N型漂移区部分3B的浓度为3e14～6.5e14。
本发明采用如下方法来制备：
第一步，取P型衬底硅圆片，对其进行预清洗，然后通过N型离子注入高温退火后形成N型区2。
第二步，通过两次N型离子注入高温退火后，分别形成N型漂移区3A、3B。
第三步，生长栅氧化层8，并淀积刻蚀多晶硅形成多晶硅栅场板9。
第四步，生长场氧层14。
第五步，通过高剂量的硼离子和磷离子注入，形成N型漏区6、N型源区5和P型区7。
第六步，生长二氧化硅，光刻出沟道区，进行阈值电压调整注入。
第七步，光刻出金属电极引出孔，淀积金属层，刻蚀掉多余金属，形成漏极金属接触10、源极金属接触11和体区金属接触12以及源级场板13A、13B。
Claims (5)
1.一种优品质因数横向双扩散金属氧化物半导体器件，包括：P型衬底(1)，在P型衬底(1)的上方设有N型区(2)，在N型区(2)的上方有P型体区(4)和N型漂移区(3)，在P型体区(4)内设有N型源区(5)和P型区(7)，在N型漂移区(3)内设有N型漏区(6)，在N型漏区(6)、N型源区(5)和P型区(7)上分别设有漏极金属接触(10)、源极金属接触(11)和体区金属接触(12)，在N型区(2)的上方设有栅氧化层(8)，并且所述栅氧化层(8)的一端始于N型源区(5)，另一端向N型漏区(6)延伸进入N型源区(3)的上方，在栅氧化层(8)的上方覆盖有多晶硅栅场板(9)，在栅氧化层(8)与N型漏区(6)之间设有场氧层(14)，且所述场氧层(14)设在N型漂移区(3)上，在场氧层(14)上方设有源级场板，其特征在于，所述源级场板由一排相互间隔排列且相抵的低位源级场板(13B)和高位源级场板(13A)组成，在高位源级场板(13A)的下方设有由场氧层(14)局部上突形成的厚场氧层(14A)，所述厚场氧层(14A)抬高高位源级场板(13A)，并使高位源级场板(13A)与N型漂移区(3)之间的距离大于低位源级场板(13B)与N型漂移区(3)之间的距离。
2.根据权利要求1所述的一种优品质因数横向双扩散金属氧化物半导体器件，其特征在于，高位源级场板(13A)至N型漂移区(3)的距离与低位源级场板(13B)至N型漂移区(3)的距离之比为2∶1。
3.根据权利要求1所述的一种优品质因数横向双扩散金属氧化物半导体器件，其特征在于，位于高位源级场板(13A)下方的N型漂移区部分(3A)的浓度大于低位源级场板(13B)下方的N型漂移区部分(3B)的浓度。
4.根据权利要求3所述的一种优品质因数横向双扩散金属氧化物半导体器件，其特征在于，高位源级场板(13A)下方的N型漂移区部分(3A)的浓度范围为5e15～8.5e15。
5.根据权利要求3所述的一种优品质因数横向双扩散金属氧化物半导体器件，其特征在于，低位源级场板(13B)下方的N型漂移区部分(3B)的浓度为3e14～65e14。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201911058197.3A CN110808287B (zh) | 2019-10-31 | 2019-10-31 | 一种优品质因数横向双扩散金属氧化物半导体器件 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201911058197.3A CN110808287B (zh) | 2019-10-31 | 2019-10-31 | 一种优品质因数横向双扩散金属氧化物半导体器件 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN110808287A true CN110808287A (zh) | 2020-02-18 |
| CN110808287B CN110808287B (zh) | 2023-10-17 |
Family
ID=69500917
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201911058197.3A Active CN110808287B (zh) | 2019-10-31 | 2019-10-31 | 一种优品质因数横向双扩散金属氧化物半导体器件 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN110808287B (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112750911A (zh) * | 2021-02-03 | 2021-05-04 | 南京邮电大学 | 一种三向电场可控的ldmos及其制备方法 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102097481A (zh) * | 2010-12-22 | 2011-06-15 | 东南大学 | P型超结横向双扩散金属氧化物半导体管 |
| CN103996715A (zh) * | 2014-05-29 | 2014-08-20 | 西安电子科技大学 | 一种横向双扩散金属氧化物半导体场效应管 |
| CN104201206A (zh) * | 2014-08-29 | 2014-12-10 | 电子科技大学 | 一种横向soi功率ldmos器件 |
| CN107342325A (zh) * | 2017-06-30 | 2017-11-10 | 东南大学 | 一种横向双扩散金属氧化物半导体器件 |
| CN107768428A (zh) * | 2016-10-04 | 2018-03-06 | 成都芯源系统有限公司 | 一种横向双扩散金属氧化物半导体(ldmos)器件及其制造方法 |
-
2019
- 2019-10-31 CN CN201911058197.3A patent/CN110808287B/zh active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102097481A (zh) * | 2010-12-22 | 2011-06-15 | 东南大学 | P型超结横向双扩散金属氧化物半导体管 |
| CN103996715A (zh) * | 2014-05-29 | 2014-08-20 | 西安电子科技大学 | 一种横向双扩散金属氧化物半导体场效应管 |
| CN104201206A (zh) * | 2014-08-29 | 2014-12-10 | 电子科技大学 | 一种横向soi功率ldmos器件 |
| CN107768428A (zh) * | 2016-10-04 | 2018-03-06 | 成都芯源系统有限公司 | 一种横向双扩散金属氧化物半导体(ldmos)器件及其制造方法 |
| CN107342325A (zh) * | 2017-06-30 | 2017-11-10 | 东南大学 | 一种横向双扩散金属氧化物半导体器件 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112750911A (zh) * | 2021-02-03 | 2021-05-04 | 南京邮电大学 | 一种三向电场可控的ldmos及其制备方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN110808287B (zh) | 2023-10-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8354711B2 (en) | Power MOSFET and its edge termination | |
| CN104992978B (zh) | 一种射频ldmos晶体管及其制造方法 | |
| EP1170803A2 (en) | Trench gate MOSFET and method of making the same | |
| US20020053695A1 (en) | Split buried layer for high voltage LDMOS transistor | |
| CN102184944B (zh) | 一种横向功率器件的结终端结构 | |
| CN111524976B (zh) | 一种低栅电荷的功率mos器件及其制造方法 | |
| CN108807541B (zh) | 一种具有交错叉指式排列的浅槽隔离结构横向半导体器件 | |
| CN102751332B (zh) | 耗尽型功率半导体器件及其制造方法 | |
| CN108962974B (zh) | 一种具有l形垂直场板的ldmos晶体管 | |
| CN102610641B (zh) | 高压ldmos器件及其制造方法 | |
| US20030094650A1 (en) | Trench-gate semiconductor devices and the manufacture thereof | |
| CN112164722A (zh) | 具有均匀掺杂沟道的屏蔽栅mosfet器件及加工工艺 | |
| CN106298939A (zh) | 一种具有复合介质层结构的积累型dmos | |
| CN113224128A (zh) | 具有渐变外延分布的电荷补偿mosfet及其制造方法 | |
| KR20070032995A (ko) | 고전압 디바이스 및 그 형성 방법 | |
| CN103050536A (zh) | 一种射频ldmos器件及其制造方法 | |
| CN117174756B (zh) | 具有双重多层屏蔽结构的SiC MOSFET元胞结构、器件及制备方法 | |
| CN110808287A (zh) | 一种优品质因数横向双扩散金属氧化物半导体器件 | |
| CN108511527A (zh) | 具有电荷补偿块的垂直双扩散金属氧化物半导体场效应管及其制作方法 | |
| CN105185827A (zh) | 一种AlGaN/GaN高电子迁移率功率半导体器件 | |
| CN104638003B (zh) | 射频ldmos器件及工艺方法 | |
| CN116404041A (zh) | AlGaN/GaN垂直型超结/半超结绝缘半导体场效应管及制作方法 | |
| CN104157692B (zh) | 克服短沟道效应提升频率的局部soi ldmos器件 | |
| CN114361247A (zh) | 沟槽栅金属氧化物半导体场效应管及其制备方法 | |
| CN112164718A (zh) | 具有控制栅保护层的分离栅器件及其制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |