CN108962974B - 一种具有l形垂直场板的ldmos晶体管 - Google Patents
一种具有l形垂直场板的ldmos晶体管 Download PDFInfo
- Publication number
- CN108962974B CN108962974B CN201810654105.7A CN201810654105A CN108962974B CN 108962974 B CN108962974 B CN 108962974B CN 201810654105 A CN201810654105 A CN 201810654105A CN 108962974 B CN108962974 B CN 108962974B
- Authority
- CN
- China
- Prior art keywords
- region
- field plate
- vertical field
- shaped vertical
- drift region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 230000003647 oxidation Effects 0.000 claims abstract description 64
- 238000007254 oxidation reaction Methods 0.000 claims abstract description 64
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 48
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 48
- 239000010703 silicon Substances 0.000 claims abstract description 48
- 239000000758 substrate Substances 0.000 claims abstract description 40
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 12
- 239000002210 silicon-based material Substances 0.000 claims description 8
- 239000000463 material Substances 0.000 claims description 7
- 239000000377 silicon dioxide Substances 0.000 claims description 6
- 235000012239 silicon dioxide Nutrition 0.000 claims description 6
- 230000015556 catabolic process Effects 0.000 abstract description 26
- 230000005684 electric field Effects 0.000 description 18
- 230000000694 effects Effects 0.000 description 6
- 238000010586 diagram Methods 0.000 description 5
- 230000003247 decreasing effect Effects 0.000 description 4
- 239000004065 semiconductor Substances 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 3
- 230000002028 premature Effects 0.000 description 2
- 238000004088 simulation Methods 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 230000008092 positive effect Effects 0.000 description 1
- 230000001737 promoting effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
本发明公开了一种具有L形垂直场板的LDMOS晶体管。有必要改良场板，提升器件的击穿电压和导通电阻。本发明的漂移区设置在衬底层围成的凹形区域内；源区设置在硅体的凹形区域内；硅体内侧面与漂移区和衬底层的交界面对齐，外侧面与衬底层外侧面对齐；漏区内侧面与漂移区和L形场板的交界面对齐，外侧面与衬底层外侧面对齐；氧化槽设置在漂移区围成的凹形区域内；氧化槽设有L形槽，L形槽包括竖直槽和水平槽；竖直槽开口于氧化槽的顶部；水平槽朝向漏区设置；L形垂直场板设置在氧化槽的L形槽中，L形垂直场板顶部伸出氧化槽外；器件沟道由源区和漂移区之间的硅体提供。本发明的硅膜层容纳载流子的能力更强，器件的导通电阻明显降低。
Description
技术领域
本发明属于半导体高压功率集成电路用器件领域，具体涉及一种具有L形垂直场板的横向双扩散金属氧化物半导体(Lateral Double-diffused Metal-Oxide-Semiconductor,LDMOS)晶体管。
背景技术
随着高压功率集成电路的飞速发展，对于高压大功率半导体器件的要求也越来越严苛，所以高压器件性能的提升变得尤为重要。这就意味着需要提高器件功率控制容量，如击穿电压和工作电流；并改善器件性能指标参数，如导通电阻、工作频率以及开关速度等。场板技术的引入主要是通过使电场尖峰发生偏移，降低了源、漏端的电场强度，缓解了电场在源、漏端的集边效应，从而改善高压大功率器件的横向电场分布，提升器件的击穿电压、导通电阻等性能指标。随着传统场板的发展，后续出现了阶梯型场板、双阶梯型场板、垂直型场板等技术，可以更好地改善高压大功率器件的性能。因此，在现有的场板技术基础之上，对场板进行进一步的改良，使得器件的击穿电压和导通电阻等性能得到进一步提升，对扩展高压大功率器件的应用范围和促进半导体功率集成电路的发展具有积极作用。
发明内容
本发明的目的是为功率集成电路的发展提供一种具有高击穿电压、低导通电阻、高驱动能力的LDMOS晶体管。
本发明采用的技术方案如下：
本发明包括衬底层、硅膜层和器件顶层。所述的衬底层在最底部，呈凹形；衬底层为P型掺杂的硅材料；硅膜层位于衬底层上方，包括源区、硅体、漂移区、漏区、氧化槽和L形垂直场板；漂移区设置在衬底层围成的凹形区域内；硅体和漏区位于衬底层两端，硅体呈凹形，源区设置在硅体的凹形区域内；硅体内侧面与漂移区和衬底层的侧部交界面对齐，外侧面与衬底层外侧面对齐；漏区内侧面与漂移区和氧化槽的侧部交界面对齐，外侧面与衬底层外侧面对齐；漂移区呈凹形，氧化槽设置在漂移区围成的凹形区域内；氧化槽设有L形槽，L形槽包括竖直槽和水平槽；竖直槽开口于氧化槽的顶部；水平槽朝向漏区设置；L形垂直场板设置在氧化槽的L形槽中，L形垂直场板顶部伸出氧化槽外。源区顶面、硅体顶面、漂移区靠近硅体一侧的顶面、氧化槽顶面以及漏区顶面对齐设置；氧化槽采用二氧化硅材料，源区、硅体、漂移区、漏区和L形垂直场板都为硅材料；器件沟道由源区和漂移区之间的硅体提供；硅体掺杂类型为P型；漂移区掺杂类型为N型；源区和漏区的掺杂类型为N型，L形垂直场板的硅材料不进行掺杂。器件顶层包括栅氧化层、源电极、栅电极和漏电极；栅氧化层位于沟道上方，且与L形垂直场板接触；栅氧化层采用二氧化硅材料；栅氧化层被栅电极全部覆盖；源电极位于源区上方，且与栅氧化层之间设有间距；漏电极位于漏区上方，且与氧化槽在长度方向上设有间距。
所述的衬底层长16μm，掺杂浓度为4×1014cm-3；源区的长度为1.5μm，漏区的长度为1μm，源区和漏区掺杂浓度均为1×1020cm-3；硅体长度为3.5μm，掺杂浓度为1×1017cm-3；沟道长度为1.5μm；栅氧化层厚度为0.04μm；氧化槽的厚度为25μm；L形垂直场板的厚度为0.1μm；漂移区的厚度为0.5μm；漂移区的长度11.1μm，漂移区的掺杂浓度为3.1×1016cm-3。L形垂直场板的竖直板朝向源区的边界与氧化槽朝向源区的边界在长度方向上的距离为1.5μm；L形垂直场板的水平板朝向漏区的边界与氧化槽朝向漏区的边界在长度方向上的距离为3μm；L形垂直场板底部与氧化槽底部在厚度方向上的距离为3.5μm；L形垂直场板的垂直板朝向漏区的边界与漏区朝向源区的边界在长度方向上的距离为8.5μm。
所述的衬底和源电极都接地。
本发明具有的有益效果是：
1、L形垂直场板有效促进了漂移区的耗尽程度，从而提高漂移区的浓度，使得高压LDMOS器件硅膜层容纳载流子的能力更强，电流增大，导致器件的导通电阻(On-resistance，Ron)明显降低。
2、L形垂直场板在漂移区右侧区域可产生一个新的电场尖峰，此尖峰可改善电场分布、降低漏端的电场，从而能够有效地避免器件的过早击穿，提高器件的击穿电压。
3、由于L形垂直场板的LDMOS进一步优化了LDMOS的性能，因而为高压集成电路设计提供了一个新的选择。
附图说明
图1为本发明的结构图；
图2为本发明实施例1及垂直场板结构的LDMOS晶体管的电场强度沿漂移区外侧位置变化的曲线图；
图3为本发明实施例1及垂直场板结构的LDMOS晶体管的硅膜上表面电场随横向位置变化的曲线图；
图4为本发明实施例1及垂直场板结构的LDMOS晶体管的电场强度由原点O起随纵向位置变化的曲线图；
图5为本发明实施例1及垂直场板结构的LDMOS晶体管的漏端下方的电势随纵向位置变化的曲线图；
图6为本发明实施例2中改变L形垂直场板在氧化槽中的位置和漂移区掺杂浓度对器件击穿电压的影响示意图；
图7为本发明实施例3中改变在纵向上L形垂直场板的水平板底部与氧化槽底部之间的距离和漂移区掺杂浓度对器件击穿电压的影响示意图；
图8为本发明实施例4中改变在横向上L形垂直场板的水平板右边界与氧化槽右边界之间的距离和漂移区掺杂浓度对器件击穿电压的影响示意图；
图9为本发明实施例5中改变氧化槽的厚度和漂移区掺杂浓度对器件击穿电压的影响示意图。
具体实施方式
以下结合附图对本发明作进一步说明。
如图1所示，一种具有L形垂直场板的LDMOS晶体管，包括衬底层7、硅膜层和器件顶层。衬底层7在最底部，呈凹形；衬底层7的掺杂类型为P型，掺杂浓度为4×1014cm-3的硅材料，衬底层长16μm；硅膜层位于衬底层上方，包括源区1、硅体2、漂移区3、漏区6、氧化槽4及L形垂直场板5。漂移区3设置在衬底层7围成的凹形区域内；硅体2和漏区6位于衬底层7两端，硅体2呈凹形，源区1设置在硅体2的凹形区域内；硅体2内侧面与漂移区3和衬底层7的侧部交界面对齐，外侧面与衬底层7外侧面对齐；漏区6内侧面与漂移区3和氧化槽4的侧部交界面对齐，外侧面与衬底层7外侧面对齐；漂移区3呈凹形，氧化槽4设置在漂移区3围成的凹形区域内；氧化槽4设有L形槽，L形槽包括竖直槽和水平槽；竖直槽开口于氧化槽4的顶部；水平槽朝向漏区6设置；L形垂直场板5设置在氧化槽4的L形槽中，L形垂直场板5顶部伸出氧化槽外，便于与栅电极10连接；源区1顶面、硅体2顶面、漂移区3靠近硅体2一侧的顶面、氧化槽4顶面以及漏区6顶面对齐；源区1和漏区6的厚度相等；硅膜层中，氧化槽4采用二氧化硅材料，源区1、硅体2、漂移区3、漏区6和L形垂直场板5都为硅材料；器件沟道由源区1和漂移区3之间的硅体2提供；硅体2掺杂类型为P型，掺杂浓度为1×1017cm-3；漂移区3掺杂类型为N型；源区1和漏区6的掺杂类型为N型，掺杂浓度为1×1020cm-3，L形垂直场板5的硅材料不进行掺杂。器件顶层包括栅氧化层8、源电极9、栅电极10和漏电极11；栅氧化层8位于沟道上方，且与L形垂直场板5接触；栅氧化层8采用二氧化硅材料；栅氧化层8被栅电极10全部覆盖；源电极9位于源区1上方，且与栅氧化层8之间设有间距；漏电极11位于漏区6上方，且与氧化槽4在长度方向上设有间距。本发明具有L形垂直场板的LDMOS晶体管性能是通过SentaurusTCAD软件模拟仿真获得，并且模拟仿真中衬底7和源电极9都接地。
设长度方向为横向位置X，厚度方向为纵向位置Y，硅体2的外侧纵向界面最顶部点为原点O，下面对各个实施例进行具体阐述。
实施例1：如图1所示，L形垂直场板的LDMOS的硅体2的长度为3.5μm；在横向上L形垂直场板5的竖直板左边界与氧化槽4左边界之间的距离为1.5μm；在横向上L形垂直场板5的水平板右边界与氧化槽4右边界之间的距离为3μm；在纵向上L形垂直场板5的水平板底部与氧化槽4底部之间的距离为3.5μm；在横向上L形垂直场板的竖直板右边界与漏区6之间的距离为8.5μm；氧化槽4的厚度为25μm；漂移区掺杂浓度为3.1×1016cm-3；L形垂直场板的厚度为0.1μm；
含有L形垂直场板的LDMOS晶体管，电场强度(由漂移区左侧顶部起)沿着漂移区外侧位置变化的曲线图如图2所示，图2中的0刻度位置为漂移区与硅体2接触面的最高点位置；与垂直场板(氧化槽内沿纵向布置的长条形场板)的LDMOS相比，L形垂直场板的LDMOS中的L形垂直场板在氧化槽中引入了更高的电场，而且在电场分布中，除了栅电极10和漏电极11下方各产生的凸起外，另外还引入了四个凸起，于是降低表面场(Reduced SURfaceField，RESURF)效应得到改善，从而提高了器件击穿电压。四个凸起产生的原因分别解释如下：(1)在漂移区左侧与L形垂直场板最低点对应的高度位置处，由于L形垂直场板无掺杂且连着栅电极与漂移区有掺杂不同导致；(2)在漂移区左侧与氧化槽最低点对应的高度位置处，由于氧化槽和漂移区两侧材料不同导致；(3)在漂移区右侧与氧化槽最低点对应的高度位置处，由于氧化槽和漂移区两侧材料不同导致；(4)在漂移区右侧与L形垂直场板最低点对应的高度位置处，由于L形垂直场板无掺杂且连着栅电极与漂移区有掺杂不同导致。而带有垂直场板的LDMOS随着漂移区外侧位置变化的电场变化中只有三个凸起，没有L形垂直场板的LDMOS中的第4个凸起。
如图3所示，L形垂直场板的LDMOS的上表面(过原点O的表面)电场强度随横向位置变化的曲线图，可以看出，对比于垂直场板的LDMOS，L形垂直场板的LDMOS有了更高的电场，从而达到更高的击穿电压。
如图4所示，电场强度(由漏区右上角起)随纵向位置变化的曲线图，图中L形垂直场板产生了两个凸起(除漏端产生的一个凸起外)，该两个凸起产生原理与图2中L形垂直场板的LDMOS第3个和第4个凸起产生原理相同，而传统垂直场板只产生了一个凸起，产生原理对应于图2中具有垂直场板的LDMOS的第3个凸起的产生原理。L形垂直场板的LDMOS的两个凸起拉低了漏端的电场强度，避免过早击穿，从而提高了器件击穿电压。
如图5所示，L形垂直场板的LDMOS和垂直场板的LDMOS漏区下方的电势随纵向位置变化的曲线图，可看出L形垂直场板的LDMOS漏区下方衬底中的电势分布具有更好的线性度，也即意味着纵向方向上衬底能够更均匀的承担电压，使得衬底的某一个局部区域不会因为承担过高的电压而导致击穿。图5中可见L形垂直场板的LDMOS和垂直场板的LDMOS的最优化击穿电压分别为833V和705.8V。
如表1所示，与具有垂直场板的LDMOS相比，L形垂直场板的LDMOS的击穿电压更高且导通电阻更低，由品质因素(Figure-of-Merit，FOM)参数可以更直观看出，L形垂直场板的LDMOS的整体器件性能比垂直场板的LDMOS有很大提升。
表1两种结构参数比较
| 器件类型 | 击穿电压(V) | 导通电阻(mΩ) | 品质因素(MW/cm<sup>2</sup>) |
| L形垂直场板结构 | 833 | 33.8 | 20529.26 |
| 垂直场板结构 | 705.8 | 42 | 11680.8 |
实施例2：只改变L形垂直场板5在氧化槽4中的位置，即：横向上L形垂直场板5的竖直板左边界与氧化槽4左边界之间的距离(记为t1)和在横向上L形垂直场板5的竖直板右边界与漏区6右边界之间的距离(记为t3)，以及漂移区掺杂浓度，其余参数与实施例1的参数相同；
如图6所示，当t1和t3不变时，随着漂移区掺杂浓度的增加，击穿电压都是先增大后减小；随着t1的增加和t3的减小，每组t1和t3对应的击穿电压随漂移区掺杂浓度变化曲线的峰值先增大后减小，最佳的位置是L形垂直场板5的竖直板左侧在横向上距离漂移区左侧的长度为1.5μm，即t1＝1.5μm；和L形垂直场板5的竖直板右侧在横向上距离漏区6的长度为8.5μm，即t3＝8.5μm。
实施例3：只改变在纵向上L形垂直场板5的水平板底部与氧化槽4底部之间的距离(记为t2)以及漂移区掺杂浓度，其余参数与实施例1的参数相同；
如图7所示，当t2不变时，随着漂移区掺杂浓度的增加，击穿电压都是先增加后减小；随着t2的增加，各t2对应的击穿电压随着漂移区掺杂浓度变化曲线的峰值先增大，后减小，再增大，最后再减小。最佳的L形垂直场板5底部在纵向上距离氧化槽4底部的长度为3.5μm，即t2＝3.5μm。
实施例4：只改变在横向上L形垂直场板的水平板右边界与氧化槽4右边界之间的距离(记为t4)以及漂移区掺杂浓度，其余参数与实施例1的参数相同；
如图8所示，当t4不变时，随着漂移区掺杂浓度的增加，击穿电压都是先增大后减小；随着t4的增加，各t4对应的击穿电压随着漂移区掺杂浓度变化曲线的峰值先增大，后减小，再增大，最后再减小。最佳的L形垂直场板5的水平板靠近漏区的一侧在横向上距离氧化槽右边界的长度是3μm，即t4＝3μm。
实施例5：只改变氧化槽4的厚度(记为tT)以及漂移区掺杂浓度，其余参数与实施例1的参数相同；
如图9所示，当tT不变时，随着漂移区掺杂浓度的增加，击穿电压都是先增加后减小；随着tT的增加，各tT对应的击穿电压随着漂移区掺杂浓度变化曲线的峰值先增大后减小。最佳的氧化槽厚度是25μm，即tT＝25μm。
Claims (2)
1.一种具有L形垂直场板的LDMOS晶体管，包括衬底层、硅膜层和器件顶层，其特征在于：所述的衬底层在最底部，呈凹形；衬底层为P型掺杂的硅材料；硅膜层位于衬底层上方，包括源区、硅体、漂移区、漏区、氧化槽和L形垂直场板；漂移区设置在衬底层围成的凹形区域内；硅体和漏区位于衬底层两端，硅体呈凹形，源区设置在硅体的凹形区域内；硅体内侧面与漂移区和衬底层的侧部交界面对齐，外侧面与衬底层外侧面对齐；漏区内侧面与漂移区和氧化槽的侧部交界面对齐，外侧面与衬底层外侧面对齐；漂移区呈凹形，氧化槽设置在漂移区围成的凹形区域内；氧化槽设有L形槽，L形槽包括竖直槽和水平槽；竖直槽开口于氧化槽的顶部；水平槽朝向漏区设置；L形垂直场板设置在氧化槽的L形槽中，L形垂直场板顶部伸出氧化槽外；源区顶面、硅体顶面、漂移区靠近硅体一侧的顶面、氧化槽顶面以及漏区顶面对齐设置；氧化槽采用二氧化硅材料，源区、硅体、漂移区、漏区和L形垂直场板都为硅材料；器件沟道由源区和漂移区之间的硅体提供；硅体掺杂类型为P型；漂移区掺杂类型为N型；源区和漏区的掺杂类型为N型，L形垂直场板的硅材料不进行掺杂；器件顶层包括栅氧化层、源电极、栅电极和漏电极；栅氧化层位于沟道上方，且与L形垂直场板接触；栅氧化层采用二氧化硅材料；栅氧化层被栅电极全部覆盖；源电极位于源区上方，且与栅氧化层之间设有间距；漏电极位于漏区上方，且与氧化槽在长度方向上设有间距；
所述的衬底层长16μm，掺杂浓度为4×1014cm-3；源区的长度为1.5μm，漏区的长度为1μm，源区和漏区掺杂浓度均为1×1020cm-3；硅体长度为3.5μm，掺杂浓度为1×1017cm-3；沟道长度为1.5μm；栅氧化层厚度为0.04μm；氧化槽的厚度为25μm；L形垂直场板的厚度为0.1μm；漂移区的厚度为0.5μm；漂移区的长度11.1μm，漂移区的掺杂浓度为3.1×1016cm-3；L形垂直场板的竖直板朝向源区的边界与氧化槽朝向源区的边界在长度方向上的距离为1.5μm；L形垂直场板的水平板朝向漏区的边界与氧化槽朝向漏区的边界在长度方向上的距离为3μm；L形垂直场板底部与氧化槽底部在厚度方向上的距离为3.5μm；L形垂直场板的垂直板朝向漏区的边界与漏区朝向源区的边界在长度方向上的距离为8.5μm。
2.根据权利要求1所述的一种具有L形垂直场板的LDMOS晶体管，其特征在于：所述的衬底和源电极都接地。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810654105.7A CN108962974B (zh) | 2018-06-22 | 2018-06-22 | 一种具有l形垂直场板的ldmos晶体管 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810654105.7A CN108962974B (zh) | 2018-06-22 | 2018-06-22 | 一种具有l形垂直场板的ldmos晶体管 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN108962974A CN108962974A (zh) | 2018-12-07 |
| CN108962974B true CN108962974B (zh) | 2021-10-15 |
Family
ID=64486242
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201810654105.7A Active CN108962974B (zh) | 2018-06-22 | 2018-06-22 | 一种具有l形垂直场板的ldmos晶体管 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN108962974B (zh) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113206145B (zh) * | 2021-04-22 | 2022-08-05 | 电子科技大学 | 改善热载流子注入的功率半导体器件 |
| CN113299744B (zh) * | 2021-06-10 | 2022-04-15 | 珠海市浩辰半导体有限公司 | 一种终端结构、半导体器件及制作方法 |
| CN113299745B (zh) * | 2021-06-10 | 2022-04-15 | 珠海市浩辰半导体有限公司 | 一种终端结构、半导体器件及制作方法 |
| CN114496802B (zh) * | 2022-04-14 | 2022-06-24 | 北京智芯微电子科技有限公司 | Ldmosfet器件的制作方法及ldmosfet器件 |
| CN117276329A (zh) * | 2023-11-20 | 2023-12-22 | 深圳天狼芯半导体有限公司 | 一种具有沟槽栅的ldmos及制备方法 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001102574A (ja) * | 1999-09-29 | 2001-04-13 | Toshiba Corp | トレンチゲート付き半導体装置 |
| JP2007200981A (ja) * | 2006-01-24 | 2007-08-09 | Fuji Electric Holdings Co Ltd | 横型パワーｍｏｓｆｅｔおよびその製造方法 |
| CN103715238A (zh) * | 2013-12-30 | 2014-04-09 | 电子科技大学 | 一种超低比导通电阻的横向高压器件 |
| CN104900694A (zh) * | 2014-03-03 | 2015-09-09 | 无锡华润上华半导体有限公司 | 横向扩散金属氧化物半导体器件及其制造方法 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8994103B2 (en) * | 2013-07-10 | 2015-03-31 | United Microelectronics Corp. | High voltage metal-oxide-semiconductor transistor device and manufacturing method thereof |
-
2018
- 2018-06-22 CN CN201810654105.7A patent/CN108962974B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001102574A (ja) * | 1999-09-29 | 2001-04-13 | Toshiba Corp | トレンチゲート付き半導体装置 |
| JP2007200981A (ja) * | 2006-01-24 | 2007-08-09 | Fuji Electric Holdings Co Ltd | 横型パワーｍｏｓｆｅｔおよびその製造方法 |
| CN103715238A (zh) * | 2013-12-30 | 2014-04-09 | 电子科技大学 | 一种超低比导通电阻的横向高压器件 |
| CN104900694A (zh) * | 2014-03-03 | 2015-09-09 | 无锡华润上华半导体有限公司 | 横向扩散金属氧化物半导体器件及其制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN108962974A (zh) | 2018-12-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN108962974B (zh) | 一种具有l形垂直场板的ldmos晶体管 | |
| US11211486B2 (en) | Power MOS device with low gate charge and a method for manufacturing the same | |
| CN107871778B (zh) | 带有电位浮动型场板的横向双扩散金属氧化物半导体场效应管 | |
| JP2020155582A (ja) | 半導体装置及び半導体回路 | |
| CN105070760A (zh) | 一种功率mos器件 | |
| CN104752512A (zh) | 一种具有多电极结构的横向高压器件 | |
| CN110473908B (zh) | 一种具有梯形氧化槽的绝缘层上硅ldmos晶体管 | |
| CN107845675B (zh) | 一种横向双扩散金属氧化物半导体场效应管 | |
| CN106972060B (zh) | 半导体功率器件 | |
| CN116031303B (zh) | 超结器件及其制作方法和电子器件 | |
| CN110504321B (zh) | 一种具有pn柱的绝缘层上硅ldmos晶体管 | |
| JP2021150544A (ja) | 半導体装置及び半導体回路 | |
| CN116469924A (zh) | 漂移区电场优化的屏蔽栅mosfet | |
| JP7472068B2 (ja) | 半導体装置及び半導体回路 | |
| CN112909082B (zh) | 一种高压低阻功率ldmos | |
| US11894458B2 (en) | Lateral double-diffused metal oxide semiconductor field effect transistor | |
| CN115332338A (zh) | 一种调节动态特性的超结vdmos器件及制备方法 | |
| CN102593127A (zh) | 一种复合功率半导体器件 | |
| CN112186028A (zh) | 一种集成npn穿通三极管的屏蔽栅mosfet器件 | |
| CN112713193B (zh) | 一种具有凸型扩展埋氧区的沟槽ldmos晶体管 | |
| CN111244180B (zh) | 一种改善动态特性的超结vdmos器件 | |
| CN111969041B (zh) | 一种超结vdmos | |
| CN219873535U (zh) | 一种沟槽型mosfet元胞结构、器件 | |
| CN116169177A (zh) | 一种具有控制区的沟槽soi-ldmos晶体管 | |
| EP4250365A1 (en) | Igbt with a diode region, a boundary region and separately controllable gates |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |