CN111244180B - 一种改善动态特性的超结vdmos器件 - Google Patents
一种改善动态特性的超结vdmos器件 Download PDFInfo
- Publication number
- CN111244180B CN111244180B CN202010047835.8A CN202010047835A CN111244180B CN 111244180 B CN111244180 B CN 111244180B CN 202010047835 A CN202010047835 A CN 202010047835A CN 111244180 B CN111244180 B CN 111244180B
- Authority
- CN
- China
- Prior art keywords
- type semiconductor
- conductivity
- conductive type
- conductivity type
- doped
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 claims abstract description 121
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 31
- 239000003989 dielectric material Substances 0.000 claims abstract description 21
- 210000000746 body region Anatomy 0.000 claims description 10
- 239000000758 substrate Substances 0.000 claims description 10
- 229920005591 polysilicon Polymers 0.000 claims description 9
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 3
- 229910000464 lead oxide Inorganic materials 0.000 claims description 3
- YEXPOXQUZXUXJW-UHFFFAOYSA-N oxolead Chemical compound [Pb]=O YEXPOXQUZXUXJW-UHFFFAOYSA-N 0.000 claims description 3
- 229910052710 silicon Inorganic materials 0.000 claims description 3
- 239000010703 silicon Substances 0.000 claims description 3
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 3
- 208000032365 Electromagnetic interference Diseases 0.000 abstract description 8
- 230000010355 oscillation Effects 0.000 abstract description 4
- 239000003990 capacitor Substances 0.000 description 9
- 239000000463 material Substances 0.000 description 3
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- 230000002457 bidirectional effect Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 238000005457 optimization Methods 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
本发明涉及一种改善动态特性的超结VDMOS器件，属于功率半导体器件技术领域。本发明提供的一种改善动态特性的超结VDMOS器件，通过在轻掺杂第一导电类型半导体柱表面引入轻掺杂第二导电类型埋层，并在其上覆盖高K介质材料层和第二多晶硅电极，在不影响器件耐压的前提下，使器件在低漏压下具有较小的Cgd，在高漏压下具有较大的Cgd，实现既能加快开关时间，减小开关功耗，又能减小开关振荡，缓解EMI，从而改善超结器件的动态特性。
Description
技术领域
本发明属于功率半导体器件技术领域，具体涉及一种改善动态特性的超结VDMOS器件。
背景技术
功率超结VDMOS结构利用相互交替的P柱与N柱代替传统的功率器件的N漂移区，从而有效降低了导通电阻，得到较低的导通功耗。由于其独特的高输入阻抗、低驱动功率、高开关速度、优越的频率特性、以及很好的热稳定性等特点，广泛地应用于开关电源、汽车电子、马达驱动等各种领域。
电容特性对于功率超结器件的开启和关断过程至关重要。其中，栅漏电容Cgd的大小会影响到器件的开关速度以及EMI(Electromagnetic Interference)特性。超结器件的Cgd值越小，则开关曲线的密勒平台越短，开关速度越快，开关损耗越小，但同时漏极电压和电流的振荡显著增加，形成了开关损耗和EMI噪声难以调节的矛盾。
发明内容
本发明所要解决的技术问题是针对现有技术存在的问题，提供一种改善动态特性的超结VDMOS器件。
为解决上述技术问题，本发明实施例提供一种改善动态特性的超结VDMOS器件，包括金属化漏极、位于金属化漏极之上的重掺杂第一导电类型半导体衬底、位于第一导电类型半导体衬底之上的轻掺杂第一导电类型半导体柱；位于第一导电类型半导体衬底之上且位于所述第一导电类型半导体柱两侧的第二导电类型半导体柱；
所述第二导电类型半导体柱的顶部及所述第一导电类型半导体柱的第一部分顶部具有第二导电类型半导体体区；所述第二导电类型半导体体区中具有相互接触的第二导电类型半导体重掺杂接触区和第一导电类型半导体源区；
所述第一导电类型半导体柱的第二部分顶部具有轻掺杂第二导电类型埋层；所述第二导电类型半导体体区和高K介质材料柱之间的第一导电类型半导体柱的顶部具有第一导电类型轻掺杂JFET区；所述第一导电类型半导体源区与第一导电类型轻掺杂JFET区之间的第二导电类型半导体体区为沟道区；
位于所述第一导电类型半导体源区的第一部分、所述沟道区和部分第一导电类型轻掺杂JFET区之上的平面栅结构，所述平面栅结构包括栅氧层及其上的重掺杂的第一多晶硅电极；所述第二导电类型埋层的上表面具有高K介质材料层，所述高K介质材料层上具有重掺杂的第二多晶硅电极；
包围所述平面栅结构和第二多晶硅电极的介质层，实现平面栅结构、第二多晶硅电极和金属化源极的电气隔离；所述第二导电类型半导体重掺杂接触区的上表面和第一导电类型半导体源区的第二部分上表面与金属化源极直接接触；
第一多晶硅电极和第二多晶硅电极均与栅极电位连接，第二导电类型埋层的掺杂浓度等于或小于第一导电类型半导体柱的掺杂浓度；
第二导电类型埋层的宽度大于高K介质材料层的宽度。
在上述技术方案的基础上，本发明还可以做如下改进。
进一步的，所述第二导电类型半导体柱采用上宽下窄的结构，且所述第二导电类型半导体柱与其相邻的第一导电类型半导体柱满足电荷平衡。
进一步的，所述栅氧层为氧化硅、氮化硅、氮氧化硅或氧化铅。
进一步的，所述第一导电类型半导体为n型半导体，所述第二导电类型半导体为p型半导体。
进一步的，所述第一导电类型半导体为p型半导体，所述第二导电类型半导体为n型半导体。
本发明的有益效果是：本发明的一种改善动态特性的超结VDMOS器件，在第二多晶硅电极下方引入轻掺杂第二导电类型埋层，减小了第一多晶硅电极与轻掺杂第一导电类型半导体柱的交叠区面积，在低漏压下减小了漏源电容Cgd的值，同时由于第二导电类型埋层的屏蔽作用，此时由第二多晶硅电极、高K介质材料层、第二导电类型埋层构成的MIS电容对栅漏电容无贡献；由于轻掺杂第二导电类型埋层的掺杂浓度等于或小于轻掺杂第一导电类型半导体柱的掺杂浓度，随着漏极电位升高，轻掺杂第二导电类型埋层将逐渐被耗尽，成为和第一导电类型半导体柱相同的耗尽区，因此耗尽层电容将增加，同时由第二多晶硅电极、高K介质材料层、第二导电类型埋层构成的MIS电容也将计入栅漏电容，因此在高漏压下Cgd增大，从而使本发明的器件既能加快开关时间，减小开关功耗，又能减小开关振荡，缓解EMI，实现开关损耗和开关EMI噪声的双向优化，达到改善器件动态特性的目的。
附图说明
图1为本发明第一实施例的一种改善动态特性的超结VDMOS器件的结构示意图；
图2为本发明第二实施例的一种改善动态特性的超结VDMOS器件的结构示意图。
附图中，各标号所代表的部件列表如下：
1为金属化漏极，2为第一导电类型半导体衬底，3为第一导电类型半导体柱，4为第二导电类型半导体柱，5为第二导电类型埋层，6为第二导电类型半导体体区，7为第二导电类型半导体重掺杂接触区，8为第一导电类型半导体源区，9为栅氧层，101为第一多晶硅电极，102为第二多晶硅电极，11为介质层，12为金属化源极，13为第一导电类型轻掺杂JFET区，14为高K介质材料层。
具体实施方式
以下结合附图对本发明的原理和特征进行描述，所举实例只用于解释本发明，并非用于限定本发明的范围。
如图1所示，本发明第一实施例提供的一种改善动态特性的超结VDMOS器件，包括金属化漏极1、位于金属化漏极1之上的重掺杂第一导电类型半导体衬底2、位于第一导电类型半导体衬底2之上的轻掺杂第一导电类型半导体柱3；位于第一导电类型半导体衬底2之上且位于所述第一导电类型半导体柱3两侧的第二导电类型半导体柱4；
所述第二导电类型半导体柱4的顶部及所述第一导电类型半导体柱3的第一部分顶部具有第二导电类型半导体体区6；所述第二导电类型半导体体区6中具有相互接触的第二导电类型半导体重掺杂接触区7和第一导电类型半导体源区8；
所述第一导电类型半导体柱3的第二部分顶部具有轻掺杂第二导电类型埋层5；所述第二导电类型半导体体区6和高K介质材料柱5之间的第一导电类型半导体柱3的顶部具有第一导电类型轻掺杂JFET区13；所述第一导电类型半导体源区8与第一导电类型轻掺杂JFET区13之间的第二导电类型半导体体区6为沟道区；
位于所述第一导电类型半导体源区8的第一部分、所述沟道区和部分第一导电类型轻掺杂JFET区13之上的平面栅结构，所述平面栅结构包括栅氧层9及其上的重掺杂的第一多晶硅电极101；所述第二导电类型埋层5的上表面具有高K介质材料层14，所述高K介质材料层14上具有重掺杂的第二多晶硅电极102；
包围所述平面栅结构和第二多晶硅电极102的介质层11，实现平面栅结构、第二多晶硅电极102和金属化源极12的电气隔离；所述第二导电类型半导体重掺杂接触区7的上表面和第一导电类型半导体源区8的第二部分上表面与金属化源极12直接接触；
第一多晶硅电极101和第二多晶硅电极102均与栅极电位连接，第二导电类型埋层5的掺杂浓度等于或小于第一导电类型半导体柱3的掺杂浓度；第二导电类型埋层5的宽度大于高K介质材料层14的宽度。
上述实施例中，第二导电类型埋层5的宽度大于高K介质材料层14的宽度，可以防止高K介质材料层14与JFET区接触，以保证器件正常工作。
下面以第一实施例为例说明本发明的工作原理：
超结VDMOS器件的栅漏电容Cgd由栅氧化层电容Cox和半导体的耗尽层电容CD共同构成，其中，栅氧化层电容Cox为多晶硅栅极、栅氧化层、半导体表面构成的平行板电容器，耗尽层电容CD为半导体表面耗尽区的电容。在较小的漏源电压Vds下，由于本发明的结构在栅极下方引入轻掺杂第二导电类型埋层5，埋层5占据了一部分第一导电类型半导体柱3的表面区域，因此相对于传统超结器件，第一多晶硅电极101与轻掺杂第一导电类型半导体柱3的交叠区面积减小，即漏源电容Cgd的面积减小。同时第二导电类型埋层5将高K介质材料层14与轻掺杂第一导电类型半导体柱3分割开，由于第二导电类型埋层5的屏蔽作用，此时由第二多晶硅电极102、高K介质材料层14、第二导电类型埋层5构成的MIS电容对栅漏电容并无贡献。因此，在低漏压下，漏源电容Cgd的值将减小。
由于轻掺杂第二导电类型埋层5的掺杂浓度等于或小于轻掺杂第一导电类型半导体柱3的掺杂浓度，随着漏极电位升高，栅氧化层电容Cox不会发生变化，耗尽层电容CD将发生变化。当漏极电位到达某个预设值时，轻掺杂第二导电类型埋层5被全部耗尽，成为和第一导电类型半导体柱3相同的耗尽区，即耗尽区面积相比于轻掺杂第二导电类型埋层5未耗尽时，耗尽层电容面积增加，因此耗尽层电容将增加。同时由于轻掺杂第二导电类型埋层5成为和第一导电类型半导体柱3相同的耗尽区，同时第二多晶硅电极102和第一多晶硅电极101具有相同电位(栅极电位)，由第二多晶硅电极102、高K介质材料层14、第二导电类型埋层5构成的MIS电容也将计入栅漏电容Cgd，由于MIS电容的介质材料为介电常数大的高K材料，其电容值很大，所以本发明结构在高漏压下的Cgd将显著增大。
因此，本发明结构实现了在低电压下具有较小的Cgd，在高漏压下有较大的Cgd，从而实现开关损耗和开关EMI噪声的双向优化。
如图2所示，本发明第二实施例提供的一种抗EMI超结VDMOS器件，是在本发明第一实施例的基础上，使所述第二导电类型半导体柱4采用上宽下窄的结构，且所述第二导电类型半导体柱4与其相邻的第一导电类型半导体柱3满足电荷平衡。上述实施例中，由于加宽第二导电类型半导体柱上方的柱宽后，可以使得在低漏压阶段，相邻耐压柱上方的耗尽层更早发生合并，同时避免了在耐压柱很窄的情况下，相邻柱的底部耗尽层合并了而中部耗尽层未合并的情况，从而使得后续Cgd曲线变化得更平缓，避免出现电容陡降而造成其他开关振荡问题。
可选地，所述栅氧层9为氧化硅、氮化硅、氮氧化硅或氧化铅。
可选地，所述第一导电类型半导体为n型半导体，所述第二导电类型半导体为p型半导体。
可选地，所述第一导电类型半导体为p型半导体，所述第二导电类型半导体为n型半导体。
在本发明的描述中，需要理解的是，术语“中心”、“纵向”、“横向”、“长度”、“宽度”、“厚度”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”“内”、“外”、“顺时针”、“逆时针”、“轴向”、“径向”、“周向”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。
此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括至少一个该特征。在本发明的描述中，“多个”的含义是至少两个，例如两个，三个等，除非另有明确具体的限定。
在本发明中，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”、“固定”等术语应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或成一体；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通或两个元件的相互作用关系，除非另有明确的限定。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本发明中的具体含义。
在本发明中，除非另有明确的规定和限定，第一特征在第二特征“上”或“下”可以是第一和第二特征直接接触，或第一和第二特征通过中间媒介间接接触。而且，第一特征在第二特征“之上”、“上方”和“上面”可是第一特征在第二特征正上方或斜上方，或仅仅表示第一特征水平高度高于第二特征。第一特征在第二特征“之下”、“下方”和“下面”可以是第一特征在第二特征正下方或斜下方，或仅仅表示第一特征水平高度小于第二特征。
在本说明书的描述中，参考术语“一个实施例”、“一些实施例”、“示例”、“具体示例”、或“一些示例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特点包含于本发明的至少一个实施例或示例中。在本说明书中，对上述术语的示意性表述不必须针对的是相同的实施例或示例。而且，描述的具体特征、结构、材料或者特点可以在任一个或多个实施例或示例中以合适的方式结合。此外，在不相互矛盾的情况下，本领域的技术人员可以将本说明书中描述的不同实施例或示例以及不同实施例或示例的特征进行结合和组合。
以上所述仅为本发明的较佳实施例，并不用以限制本发明，凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。
Claims (5)
1.一种改善动态特性的超结VDMOS器件，包括金属化漏极(1)、位于金属化漏极(1)之上的重掺杂第一导电类型半导体衬底(2)、位于第一导电类型半导体衬底(2)之上的轻掺杂第一导电类型半导体柱(3)；位于第一导电类型半导体衬底(2)之上且位于所述第一导电类型半导体柱(3)两侧的第二导电类型半导体柱(4)；
所述第二导电类型半导体柱(4)的顶部及所述第一导电类型半导体柱(3)的第一部分顶部具有第二导电类型半导体体区(6)；所述第二导电类型半导体体区(6)中具有相互接触的第二导电类型半导体重掺杂接触区(7)和第一导电类型半导体源区(8)；
所述第一导电类型半导体柱(3)的第二部分顶部具有轻掺杂第二导电类型埋层(5)；所述第二导电类型半导体体区(6)和轻掺杂第二导电类型埋层(5)之间的第一导电类型半导体柱(3)的顶部具有第一导电类型轻掺杂JFET区(13)；所述第一导电类型半导体源区(8)与第一导电类型轻掺杂JFET区(13)之间的第二导电类型半导体体区(6)为沟道区；
位于所述第一导电类型半导体源区(8)的第一部分、所述沟道区和部分第一导电类型轻掺杂JFET区(13)之上的平面栅结构，所述平面栅结构包括栅氧层(9)及其上的重掺杂的第一多晶硅电极(101)；所述第二导电类型埋层(5)的上表面具有高K介质材料层(14)，所述高K介质材料层(14)上具有重掺杂的第二多晶硅电极(102)；
包围所述平面栅结构和第二多晶硅电极(102)的介质层(11)，实现平面栅结构、第二多晶硅电极(102)和金属化源极(12)的电气隔离；所述第二导电类型半导体重掺杂接触区(7)的上表面和第一导电类型半导体源区(8)的第二部分上表面与金属化源极(12)直接接触；
其特征在于，第一多晶硅电极(101)和第二多晶硅电极(102)均与栅极电位连接，第二导电类型埋层(5)的掺杂浓度等于或小于第一导电类型半导体柱(3)的掺杂浓度；第二导电类型埋层(5)的宽度大于高K介质材料层(14)的宽度。
2.根据权利要求1所述的一种改善动态特性的超结VDMOS器件，其特征在于，所述第二导电类型半导体柱(4)采用上宽下窄的结构，且所述第二导电类型半导体柱(4)与其相邻的第一导电类型半导体柱(3)满足电荷平衡。
3.根据权利要求1所述的一种改善动态特性的超结VDMOS器件，其特征在于，所述栅氧层(9)为氧化硅、氮氧化硅或氧化铅。
4.根据权利要求1所述的一种改善动态特性的超结VDMOS器件，其特征在于，所述第一导电类型半导体为n型半导体，所述第二导电类型半导体为p型半导体。
5.根据权利要求1所述的一种改善动态特性的超结VDMOS器件，其特征在于，所述第一导电类型半导体为p型半导体，所述第二导电类型半导体为n型半导体。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010047835.8A CN111244180B (zh) | 2020-01-16 | 2020-01-16 | 一种改善动态特性的超结vdmos器件 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010047835.8A CN111244180B (zh) | 2020-01-16 | 2020-01-16 | 一种改善动态特性的超结vdmos器件 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN111244180A CN111244180A (zh) | 2020-06-05 |
| CN111244180B true CN111244180B (zh) | 2021-01-22 |
Family
ID=70865731
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202010047835.8A Expired - Fee Related CN111244180B (zh) | 2020-01-16 | 2020-01-16 | 一种改善动态特性的超结vdmos器件 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN111244180B (zh) |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3971327B2 (ja) * | 2003-03-11 | 2007-09-05 | 株式会社東芝 | 絶縁ゲート型半導体装置 |
| JP2005150522A (ja) * | 2003-11-18 | 2005-06-09 | Toshiba Corp | 半導体装置及びその製造方法 |
| KR100738070B1 (ko) * | 2004-11-06 | 2007-07-12 | 삼성전자주식회사 | 한 개의 저항체와 한 개의 트랜지스터를 지닌 비휘발성메모리 소자 |
| JP5072221B2 (ja) * | 2005-12-26 | 2012-11-14 | 株式会社東芝 | 半導体装置及びその製造方法 |
| CN202616236U (zh) * | 2012-04-06 | 2012-12-19 | 东南大学 | 一种具有p型埋层的超结纵向双扩散金属氧化物半导体管 |
| US9105717B2 (en) * | 2013-12-04 | 2015-08-11 | Infineon Technologies Austria Ag | Manufacturing a semiconductor device using electrochemical etching, semiconductor device and super junction semiconductor device |
| CN105993076B (zh) * | 2014-12-23 | 2019-03-01 | 电子科技大学 | 一种双向mos型器件及其制造方法 |
| CN104992976B (zh) * | 2015-05-21 | 2018-03-02 | 电子科技大学 | 一种vdmos器件及其制造方法 |
| CN107093622B (zh) * | 2017-03-16 | 2020-06-16 | 西安电子科技大学 | 一种具有半绝缘多晶硅层的纵向超结双扩散金属氧化物半导体场效应管 |
| CN107275407B (zh) * | 2017-06-09 | 2020-03-17 | 电子科技大学 | 一种碳化硅vdmos器件及其制作方法 |
| CN109888018A (zh) * | 2019-04-03 | 2019-06-14 | 南京华瑞微集成电路有限公司 | 一种集成启动管、采样管和电阻的dmos及其制造方法 |
| CN110224028B (zh) * | 2019-05-17 | 2022-06-17 | 南京邮电大学 | 一种具有l型介质层低emi的vdmos器件 |
-
2020
- 2020-01-16 CN CN202010047835.8A patent/CN111244180B/zh not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| CN111244180A (zh) | 2020-06-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9184248B2 (en) | Vertical power MOSFET having planar channel and its method of fabrication | |
| CN104201206B (zh) | 一种横向soi功率ldmos器件 | |
| CN109119468B (zh) | 一种屏蔽栅dmos器件 | |
| CN107871778B (zh) | 带有电位浮动型场板的横向双扩散金属氧化物半导体场效应管 | |
| CN110534514B (zh) | 一种横向高压功率半导体器件的槽型终端结构 | |
| CN107680997B (zh) | 带有可调型场板的横向双扩散金属氧化物半导体场效应管 | |
| US11888022B2 (en) | SOI lateral homogenization field high voltage power semiconductor device, manufacturing method and application thereof | |
| CN107564965B (zh) | 一种横向双扩散mos器件 | |
| CN115763565A (zh) | 一种具有高k介质的屏蔽栅沟槽型MOSFET结构 | |
| CN114899219A (zh) | 一种具有屏蔽效应的超结P柱和N-沟道的4H-SiC基VDMOS器件 | |
| CN107546274B (zh) | 一种具有阶梯型沟槽的ldmos器件 | |
| CN106972060B (zh) | 半导体功率器件 | |
| KR20060013397A (ko) | 전계 형성 영역을 구비한 반도체 장치 | |
| CN115332338B (zh) | 一种调节动态特性的超结vdmos器件及制备方法 | |
| CN116469924A (zh) | 漂移区电场优化的屏蔽栅mosfet | |
| US10355132B2 (en) | Power MOSFETs with superior high frequency figure-of-merit | |
| CN111244180B (zh) | 一种改善动态特性的超结vdmos器件 | |
| WO2023071308A1 (zh) | 一种半导体器件及集成电路 | |
| CN111244179B (zh) | 一种抗emi超结vdmos器件 | |
| CN115332340A (zh) | 一种调节动态特性的超结vdmos器件及制备方法 | |
| CN113410299B (zh) | 一种高耐压的n沟道LDMOS器件及其制备方法 | |
| CN110504321B (zh) | 一种具有pn柱的绝缘层上硅ldmos晶体管 | |
| CN111244153B (zh) | 一种抗emi超结器件 | |
| CN111969040B (zh) | 一种超结mosfet | |
| CN113410281B (zh) | 一种具有表面耐压结构的p沟道LDMOS器件及其制备方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20210122 Termination date: 20220116 |
|
| CF01 | Termination of patent right due to non-payment of annual fee |