CN110504321B - 一种具有pn柱的绝缘层上硅ldmos晶体管 - Google Patents

一种具有pn柱的绝缘层上硅ldmos晶体管 Download PDF

Info

Publication number
CN110504321B
CN110504321B CN201910796669.9A CN201910796669A CN110504321B CN 110504321 B CN110504321 B CN 110504321B CN 201910796669 A CN201910796669 A CN 201910796669A CN 110504321 B CN110504321 B CN 110504321B
Authority
CN
China
Prior art keywords
column
shaped
region
silicon
drift region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910796669.9A
Other languages
English (en)
Other versions
CN110504321A (zh
Inventor
胡月
张惠婷
刘志凤
王高峰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hangzhou University of Electronic Science and Technology
Hangzhou Dianzi University Wenzhou Research Institute Co Ltd
Original Assignee
Hangzhou Dianzi University Wenzhou Research Institute Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hangzhou Dianzi University Wenzhou Research Institute Co Ltd filed Critical Hangzhou Dianzi University Wenzhou Research Institute Co Ltd
Priority to CN201910796669.9A priority Critical patent/CN110504321B/zh
Publication of CN110504321A publication Critical patent/CN110504321A/zh
Application granted granted Critical
Publication of CN110504321B publication Critical patent/CN110504321B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors

Abstract

本发明公开了一种具有PN柱的绝缘层上硅LDMOS晶体管。器件的击穿电压和导通电阻等性能有待提升。本发明的漂移区位于水平P柱及水平N柱上；竖直P柱和竖直N柱朝内的整个侧面均与漂移区的外侧面贴合；硅体位于L型P柱上，硅体未覆盖L型P柱的底面以及硅体朝内的那个外侧面均与漂移区的外侧面贴合；源区设置在硅体的凹形区域内；漏区位于竖直N柱及漂移区上；漏区与源区的底面等高；氧化槽和矩形P柱均设置在漂移区的凹槽内。本发明PN柱的引入，提高漂移区的浓度，使得器件的导通电阻明显降低，电场分布的更加均匀，从而能够有效地避免器件的过早击穿，并且矩形P柱引入了电场尖峰，提高了器件的击穿电压，从而使器件的性能更优良。

Description

一种具有PN柱的绝缘层上硅LDMOS晶体管
技术领域
本发明属于半导体高压功率集成电路用器件领域，具体涉及一种具有氧化槽的绝缘层上硅(Silicon-On-Insulator,SOI)横向双扩散金属氧化物半导体(Lateral Double-diffused Metal-Oxide-Semiconductor,LDMOS)晶体管。
背景技术
随着半导体工艺技术和功率集成电路的发展，对于高压大功率半导体器件的要求也越来越严苛，所以高压器件性能的提升变得尤为重要。这就意味着需要提高器件功率控制容量，如击穿电压和工作电流；并改善器件性能指标参数，如导通电阻、工作频率以及开关速度等。而LDMOS与传统MOS器件相比具有很多的优点，比如：增益大、工作效率高、线性度好、开关转换特性好以及导热性能良好。此外，沟槽技术已经被广泛研究。它巧妙地利用一个充满介质的沟槽，取代传统的硅材料，来维持大部分的表面电压。同时，超结技术也被广泛采用，通过电荷补偿来增强漂移区域的体电场并且促进漂移区的耗尽，从而增大击穿电压。因此，如果能在现有的超结技术基础之上，对超结进行进一步的改良，使得器件的击穿电压和导通电阻等性能得到进一步提升，对扩展高压大功率器件的应用范围和促进半导体功率集成电路的发展具有积极作用。
发明内容
本发明的目的是为功率集成电路的发展提供一种具有高击穿电压、低导通电阻、高驱动能力的SOI-LDMOS晶体管。
本发明采用的技术方案如下：
本发明包括衬底层、全埋氧层、硅膜层和器件顶层；衬底层设置在最底部，掺杂类型为P型，掺杂材料为硅材料；衬底层上面为全埋氧层，全埋氧层采用二氧化硅材料；全埋氧层上面为硅膜层；所述的硅膜层包括源区、硅体、漂移区、漏区、氧化槽、L型P柱、L型N柱和矩形P柱；所述的L型P柱包括竖直P柱和水平P柱；所述的L型N柱包括竖直N柱和水平N柱；水平P柱和水平N柱均位于全埋氧层上；漂移区位于水平P柱及水平N柱上；竖直P柱和竖直N柱朝内的整个侧面均与漂移区的外侧面贴合；硅体位于L型P柱上，硅体未覆盖L型P柱的底面以及硅体朝内的那个外侧面均与漂移区的外侧面贴合；所述的源区设置在硅体的凹形区域内；所述的漏区位于竖直N柱及漂移区上；漏区与源区的底面等高；氧化槽和矩形P柱均设置在漂移区的凹槽内；矩形P柱的顶面、底面以及朝向L型P柱的侧面均与漂移区的内侧面贴合；矩形P柱背向L型P柱的侧面与氧化槽朝向L型P柱的侧面底部贴合；氧化槽朝向L型P柱的侧面的顶部位置，以及氧化槽背向L型P柱的侧面的底部位置均与漂移区的内侧面贴合；氧化槽背向L型P柱的侧面的顶部位置与漏区朝内的侧面贴合；氧化槽和矩形P柱的底部等高，且均与漂移区的凹槽底面贴合。源区顶面、硅体顶面、漂移区顶面、氧化槽顶面以及漏区顶面对齐设置；所述的氧化槽采用二氧化硅材料；源区、硅体、漂移区、漏区、L型P柱、L型N柱和矩形P柱均为硅材料；源区和漂移区之间的硅体形成器件沟道；源区、漏区、漂移区和L型N柱掺杂类型为N型；硅体、L型P柱和矩形P柱掺杂类型为P型；所述的器件顶层包括栅氧化层、源电极、栅电极和漏电极；所述的栅氧化层位于器件沟道上方，且覆盖氧化槽顶部；栅氧化层采用二氧化硅材料；所述的栅电极位于栅氧化层上，且靠近源区设置；所述的源电极位于源区上方，且与栅氧化层之间设有间距；所述的漏电极位于漏区上方。
所述的衬底层和源电极都接地。
所述衬底层的长度为17μm，掺杂浓度1×1014cm-3；全埋氧层厚度为0.5μm，全埋氧层不掺杂；硅膜层厚度为25μm；源区的长度为1μm，漏区的长度为3μm，所述源区和漏区的厚度均为0.5μm；源区和漏区掺杂浓度均为1×1020cm-3；硅体长度为3μm，硅体厚度为2.5μm，掺杂浓度为1×1017cm-3；器件沟道长度为1μm；漂移区的厚度是栅氧化层下表面与L型P柱的水平P柱上表面之间的距离，取值为24.7μm，漂移区的长度是L型P柱的竖直P柱朝内的侧面与L型N柱的竖直N柱朝内的侧面之间的距离，取值为16.4μm，硅体朝内的外侧面与漏区朝内的侧面之间的距离为13.7μm，漂移区的掺杂浓度为1×1015cm-3；氧化槽的厚度为22μm，氧化槽的长度为10μm，氧化槽不掺杂。L型P柱的竖直P柱长度为0.3μm，L型P柱的竖直P柱与氧化槽的间距为3.7μm；L型P柱的水平P柱厚度为0.3μm，L型P柱的水平P柱与氧化槽的间距为2.7μm；L型P柱的掺杂浓度为5×1014cm-3。L型N柱的竖直N柱长度为0.3μm，L型N柱的竖直N柱与氧化槽的间距为2.7μm；L型N柱的水平N柱厚度为0.3μm，L型N柱的水平N柱与氧化槽的间距为2.7μm；L型N柱的掺杂浓度为1×1016cm-3。矩形P柱的厚度为18μm，长度为0.5μm，矩形P柱与L型P柱的竖直P柱间距为3.2μm，矩形P柱与L型P柱的水平P柱间距为2.7μm，矩形P柱的掺杂浓度为8×1015cm-3。
所述栅氧化层的厚度为0.04μm，栅氧化层长度为12.2μm；栅氧化层、源电极、栅电极和漏电极均不掺杂。
本发明具有的有益效果是：
1、本发明PN柱的引入，提高漂移区的浓度，使得高压LDMOS器件硅膜层容纳载流子的能力更强，电流增大，导致器件的导通电阻(On-resistance，Ron)明显降低。
2、本发明PN柱的引入，使得电场分布的更加均匀，从而能够有效地避免器件的过早击穿，并且提高器件的击穿电压；矩形P柱引入了一个较小的电场尖峰，提高了器件的击穿电压。
3、本发明优化了LDMOS的性能，为高压集成电路设计提供了一个新的选择。
附图说明
图1为本发明的结构图；
图2为本发明实施例1及无PN柱的LDMOS晶体管的电场强度由氧化槽左侧面最高点开始沿着左侧变化到底面再变化到右侧面的曲线图；
图3为本发明实施例1及无PN柱的LDMOS晶体管的硅膜层上表面电场随横向位置变化的曲线图；
图4为本发明实施例1及无PN柱的LDMOS晶体管的漏端下方的电场强度随纵向位置变化的曲线图；
图5为本发明实施例1及无PN柱的LDMOS晶体管的漏端下方的电势随纵向位置变化的曲线图；
图6为本发明实施例2中改变L型P柱和L型N柱的长度或L型N柱掺杂浓度对器件击穿电压的影响示意图；
图7为本发明实施例3中改变L型P柱和L型N柱的长度或L型P柱掺杂浓度对器件击穿电压的影响示意图；
图8为本发明实施例4中改变矩形P柱长度或矩形P柱掺杂浓度对器件击穿电压的影响示意图；
图9为本发明实施例5中改变矩形P柱厚度或矩形P柱掺杂浓度对器件击穿电压的影响示意图；
图10为本发明比较实施例1及无PN柱的LDMOS晶体管的击穿电压和导通电阻关系的示意图。
具体实施方式
以下结合附图对本发明作进一步说明。
如图1所示，一种具有PN柱的绝缘层上硅LDMOS晶体管，包括衬底层10、全埋氧层9、硅膜层和器件顶层。衬底层10设置在最底部，掺杂类型为P型，掺杂材料为硅材料，掺杂浓度1×1014cm-3；衬底层10上面为全埋氧层9，全埋氧层9采用二氧化硅材料，全埋氧层9不掺杂；全埋氧层9上面为硅膜层；硅膜层包括源区1、硅体2、漂移区3、漏区5、氧化槽4、L型P柱6、L型N柱8和矩形P柱7；L型P柱6包括竖直P柱和水平P柱；L型N柱8包括竖直N柱和水平N柱；水平P柱和水平N柱均位于全埋氧层9上；漂移区3位于水平P柱及水平N柱上；竖直P柱和竖直N柱朝内的整个侧面均与漂移区3的外侧面贴合；硅体2位于L型P柱6上，硅体2未覆盖L型P柱6的底面以及硅体2朝内的那个外侧面均与漂移区3的外侧面贴合；源区1设置在硅体2的凹形区域内；漏区5位于竖直N柱及漂移区3上；漏区5与源区1的底面等高；氧化槽4和矩形P柱7均设置在漂移区3的凹槽内；矩形P柱7的顶面、底面以及朝向L型P柱6的侧面均与漂移区3的内侧面贴合；矩形P柱7背向L型P柱6的侧面与氧化槽4朝向L型P柱6的侧面底部贴合；氧化槽4朝向L型P柱6的侧面的顶部位置，以及氧化槽4背向L型P柱6的侧面的底部位置均与漂移区3的内侧面贴合；氧化槽4背向L型P柱6的侧面顶部位置与漏区5朝内的侧面贴合；氧化槽4和矩形P柱7的底部等高，且均与漂移区3的凹槽底面贴合。源区1顶面、硅体2顶面、漂移区3顶面、氧化槽4顶面以及漏区5顶面对齐设置；氧化槽4采用二氧化硅材料，氧化槽4不掺杂；源区1、硅体2、漂移区3、漏区5、L型P柱6、L型N柱8和矩形P柱7均为硅材料；器件沟道由源区1和漂移区3之间的硅体2提供；源区1、漏区5、漂移区3和L型N柱8掺杂类型为N型；硅体2、L型P柱6和矩形P柱7掺杂类型为P型；源区1的掺杂浓度为1×1020cm-3，硅体2的掺杂浓度为1×1017cm-3，漏区5的掺杂浓度为1×1020cm-3；器件顶层包括栅氧化层11、源电极12、栅电极13和漏电极14；栅氧化层11位于器件沟道上方，且覆盖氧化槽4顶部；栅氧化层11采用二氧化硅材料；栅电极13位于栅氧化层11上，且靠近源区1设置；源电极12位于源区1上方，且与栅氧化层11之间设有间距；漏电极14位于漏区5上方。栅氧化层11、源电极12、栅电极13和漏电极14均不掺杂。本发明性能可通过Sentaurus TCAD软件模拟仿真获得，并且模拟仿真中衬底层10和源电极12都接地。
设长度方向为横向，厚度方向为纵向，硅体2的外侧纵向界面最顶部点为原点O，下面对各个实施例进行具体阐述。
实施例1：如图1所示，衬底层的长度为17μm，掺杂浓度1×1014cm-3；全埋氧层厚度为0.5μm，全埋氧层不掺杂；源区的长度为1μm，漏区的长度为3μm，源区和漏区的厚度均为0.5μm；源区和漏区掺杂浓度均为1×1020cm-3；硅体2的长度为3μm，硅体厚度为2.5μm，掺杂浓度为1×1017cm-3；器件沟道长度为1μm；氧化槽4的长度为10μm，氧化槽的厚度为22μm，氧化槽不掺杂；在横向上，L型P柱6的竖直P柱左边界与氧化槽4左边界之间的距离为4μm，L型P柱6的竖直P柱右边界与氧化槽4左边界之间的距离为3.7μm；在纵向上，L型P柱6的水平P柱底部与氧化槽4底部之间的距离为3μm，L型P柱6的水平P柱上边界与氧化槽4底部之间的距离为2.7μm；L型P柱6的掺杂浓度为5×1014cm-3。在横向上，L型N柱8的竖直N柱左边界与氧化槽4右边界之间的距离为2.7μm，L型N柱8的竖直N柱右边界与氧化槽4右边界之间的距离为3μm；在纵向上，L型N柱8的水平N柱底部与氧化槽4底部之间的距离为3μm，L型N柱8的水平N柱上边界与氧化槽4底部之间的距离为2.7μm；L型N柱8的掺杂浓度为1×1016cm-3。在横向上，矩形P柱7的左边界与氧化槽4左边界之间的距离为0.5μm，矩形P柱7的右边界与氧化槽4右边界之间的距离为10μm；在纵向上，矩形P柱7的下边界与全埋氧层9上边界之间的距离为3μm，矩形P柱7的上边界与全埋氧层9上边界之间的距离为21μm；矩形P柱7的掺杂浓度为8×1015cm-3。漂移区的厚度是栅氧化层下表面与L型P柱的水平P柱上表面之间的距离，取值为24.7μm，漂移区的长度是L型P柱的竖直P柱朝内的侧面与L型N柱的竖直N柱朝内的侧面之间的距离，取值为16.4μm，硅体朝内的外侧面与漏区朝内的侧面之间的距离为13.7μm，漂移区掺杂浓度为1×1015cm-3。
如图2所示，本实施例具有PN柱的绝缘层上硅LDMOS晶体管和无PN柱的绝缘层上硅LDMOS晶体管的电场强度由氧化槽左侧面最高点开始沿着左侧变化到底面再变化到右侧面的曲线图，图2中的0刻度位置为氧化槽左侧与漂移区接触面的最高点位置；由图2可以看出，由于矩形P柱的加入，在氧化槽的左下角(氧化槽厚度为22μm)引入了一个较小的电场尖峰，因此提高了击穿电压；PN柱的引入拉低了器件在漏端的电场强度，防止器件在漏端过早击穿；并且提高了氧化槽周围位置的电场强度，使氧化槽周围的电场分布的更加均匀，从而提高了器件击穿电压。
如图3所示，器件的硅膜层上表面电场随横向位置变化的曲线图，可以明显看出，在硅膜层上表面从4μm到14μm处，本实施例具有PN柱的绝缘层上硅LDMOS晶体管的电场强度整体要高于无PN柱的绝缘层上硅LDMOS晶体管的电场强度，这说明PN柱的引入提高了器件的横向击穿电压。
如图4所示，器件电场强度(由漏区右上角起)随纵向位置变化的曲线图，可以明显看出本实施例具有PN柱的绝缘层上硅LDMOS晶体管曲线的峰值明显低于无PN柱的绝缘层上硅LDMOS晶体管曲线的峰值，这说明PN柱的引入可以有效防止器件过早击穿；而在漏极下方纵向位置从8μm到25μm处，本实施例具有PN柱的绝缘层上硅LDMOS晶体管曲线的电场强度要高于无PN柱的绝缘层上硅LDMOS晶体管曲线的电场强度，这说明PN柱的引入提高了器件的纵向击穿电压。
如图5所示，本实施例具有PN柱的绝缘层上硅LDMOS晶体管和无PN柱的绝缘层上硅LDMOS晶体管在漏区下方的电势随纵向位置变化的曲线图，可看出本实施例具有PN柱的绝缘层上硅LDMOS晶体管在漏区下方的电势分布具有更好的线性度，也即意味着在纵向方向上，器件能够更均匀的承担电压，使得器件的某一个局部区域不会因为承担过高的电压而导致击穿。
图5中可见具有PN柱的绝缘层上硅LDMOS晶体管和无PN柱的绝缘层上硅LDMOS晶体管的最优化击穿电压分别为606.0V和450.8V。
实施例2：只同步改变L型P柱和L型N柱的长度，或者只改变L型N柱掺杂浓度，其余参数与实施例1的参数相同；
如图6所示，当L型P柱和L型N柱的长度t不变时，随着L型N柱掺杂浓度的增加，击穿电压先增加后减小；随着L型P柱和L型N柱的长度t的增加，各t对应的击穿电压随着L型N柱掺杂浓度变化曲线的峰值先增大后减小。最佳的L型P柱和L型N柱的长度是0.3μm，即t＝0.3μm；最佳的L型N柱掺杂浓度为1×1016cm-3。
实施例3：只同步改变L型P柱和L型N柱的长度，或者只改变L型P柱掺杂浓度，其余参数与实施例1的参数相同；
如图7所示，当L型P柱掺杂浓度Np不变时，随着L型P柱和L型N柱长度的增加，击穿电压先增加后减小；随着L型P柱掺杂浓度Np的增加，各Np对应的击穿电压随着L型P柱和L型N柱长度变化曲线的峰值先增大后减小。最佳的L型P柱的掺杂浓度为5×1014cm-3。
实施例4：只改变矩形P柱长度和矩形P柱掺杂浓度，其余参数与实施例1的参数相同；
如图8所示，当矩形P柱长度lp不变时，随着矩形P柱掺杂浓度的增加，击穿电压先增加后减小；随着矩形P柱长度lp的增加，各lp对应的击穿电压随着矩形P柱掺杂浓度变化曲线的峰值先增大后减小。最佳的矩形P柱长度0.5μm，即lp＝0.5μm。
实施例5：只改变矩形P柱厚度tp和矩形P柱掺杂浓度，其余参数与实施例1的参数相同；
如图9所示，当矩形P柱厚度tp不变时，随着矩形P柱掺杂浓度的增加，击穿电压先增加后减小；随着矩形P柱厚度tp的增加，各tp对应的击穿电压随着矩形P柱掺杂浓度变化曲线的峰值先增大后减小。最佳的矩形P柱厚度为18μm，即tp＝18μm。
实施例6：所有参数与实施例1的参数相同，比较本实施例具有PN柱的绝缘层上硅LDMOS晶体管和无PN柱的绝缘层上硅LDMOS晶体管的击穿电压和导通电阻的关系。
如图10所示，本实施例具有PN柱的绝缘层上硅LDMOS晶体管的性能是明显优于无PN柱的绝缘层上硅LDMOS晶体管的。与无PN柱的绝缘层上硅LDMOS晶体管相比，本实施例具有PN柱的绝缘层上硅LDMOS晶体管不仅击穿电压从450.8V提高到了606.0V，并且其导通电阻降低了64％，所以本实施例具有氧化槽的绝缘层上硅LDMOS晶体管能得到更好的器件品质因数(Figure-of-merit，＝BV2/Ron,sp)。

Claims (4)

1.一种具有PN柱的绝缘层上硅LDMOS晶体管，包括衬底层、全埋氧层、硅膜层和器件顶层；衬底层设置在最底部，掺杂类型为P型，掺杂材料为硅材料；衬底层上面为全埋氧层，全埋氧层采用二氧化硅材料；全埋氧层上面为硅膜层；其特征在于：所述的硅膜层包括源区、硅体、漂移区、漏区、氧化槽、L型P柱、L型N柱和矩形P柱；所述的L型P柱包括竖直P柱和水平P柱；所述的L型N柱包括竖直N柱和水平N柱；水平P柱和水平N柱均位于全埋氧层上；漂移区位于水平P柱及水平N柱上；竖直P柱和竖直N柱朝内的整个侧面均与漂移区的外侧面贴合；硅体位于L型P柱上，硅体未覆盖L型P柱的底面以及硅体朝内的那个外侧面均与漂移区的外侧面贴合；所述的源区设置在硅体的凹形区域内；所述的漏区位于竖直N柱及漂移区上；漏区与源区的底面等高；氧化槽和矩形P柱均设置在漂移区的凹槽内；矩形P柱的顶面、底面以及朝向L型P柱的侧面均与漂移区的内侧面贴合；矩形P柱背向L型P柱的侧面与氧化槽朝向L型P柱的侧面底部贴合；氧化槽朝向L型P柱的侧面的顶部位置，以及氧化槽背向L型P柱的侧面的底部位置均与漂移区的内侧面贴合；氧化槽背向L型P柱的侧面的顶部位置与漏区朝内的侧面贴合；氧化槽和矩形P柱的底部等高，且均与漂移区的凹槽底面贴合；源区顶面、硅体顶面、漂移区顶面、氧化槽顶面以及漏区顶面对齐设置；所述的氧化槽采用二氧化硅材料；源区、硅体、漂移区、漏区、L型P柱、L型N柱和矩形P柱均为硅材料；源区和漂移区之间的硅体形成器件沟道；源区、漏区、漂移区和L型N柱掺杂类型为N型；硅体、L型P柱和矩形P柱掺杂类型为P型；所述的器件顶层包括栅氧化层、源电极、栅电极和漏电极；所述的栅氧化层位于器件沟道上方，且覆盖氧化槽顶部；栅氧化层采用二氧化硅材料；所述的栅电极位于栅氧化层上，且靠近源区设置；所述的源电极位于源区上方，且与栅氧化层之间设有间距；所述的漏电极位于漏区上方。
2.根据权利要求1所述的一种具有PN柱的绝缘层上硅LDMOS晶体管，其特征在于：所述的衬底层和源电极都接地。
3.根据权利要求1或2所述的一种具有PN柱的绝缘层上硅LDMOS晶体管，其特征在于：所述衬底层的长度为17μm，掺杂浓度1×1014cm-3；全埋氧层厚度为0.5μm，全埋氧层不掺杂；硅膜层厚度为25μm；源区的长度为1μm，漏区的长度为3μm，所述源区和漏区的厚度均为0.5μm；源区和漏区掺杂浓度均为1×1020cm-3；硅体长度为3μm，硅体厚度为2.5μm，掺杂浓度为1×1017cm-3；器件沟道长度为1μm；漂移区的厚度是栅氧化层下表面与L型P柱的水平P柱上表面之间的距离，取值为24.7μm，漂移区的长度是L型P柱的竖直P柱朝内的侧面与L型N柱的竖直N柱朝内的侧面之间的距离，取值为16.4μm，硅体朝内的外侧面与漏区朝内的侧面之间的距离为13.7μm，漂移区的掺杂浓度为1×1015cm-3；氧化槽的厚度为22μm，氧化槽的长度为10μm，氧化槽不掺杂；L型P柱的竖直P柱长度为0.3μm，L型P柱的竖直P柱与氧化槽的间距为3.7μm；L型P柱的水平P柱厚度为0.3μm，L型P柱的水平P柱与氧化槽的间距为2.7μm；L型P柱的掺杂浓度为5×1014cm-3；L型N柱的竖直N柱长度为0.3μm，L型N柱的竖直N柱与氧化槽的间距为2.7μm；L型N柱的水平N柱厚度为0.3μm，L型N柱的水平N柱与氧化槽的间距为2.7μm；L型N柱的掺杂浓度为1×1016cm-3；矩形P柱的厚度为18μm，长度为0.5μm，矩形P柱与L型P柱的竖直P柱间距为3.2μm，矩形P柱与L型P柱的水平P柱间距为2.7μm，矩形P柱的掺杂浓度为8×1015cm-3。
4.根据权利要求1所述的一种具有PN柱的绝缘层上硅LDMOS晶体管，其特征在于：所述栅氧化层的厚度为0.04μm，栅氧化层长度为12.2μm；栅氧化层、源电极、栅电极和漏电极均不掺杂。
CN201910796669.9A 2019-08-27 2019-08-27 一种具有pn柱的绝缘层上硅ldmos晶体管 Active CN110504321B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910796669.9A CN110504321B (zh) 2019-08-27 2019-08-27 一种具有pn柱的绝缘层上硅ldmos晶体管

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910796669.9A CN110504321B (zh) 2019-08-27 2019-08-27 一种具有pn柱的绝缘层上硅ldmos晶体管

Publications (2)

Publication Number Publication Date
CN110504321A CN110504321A (zh) 2019-11-26
CN110504321B true CN110504321B (zh) 2022-03-01

Family

ID=68588354

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910796669.9A Active CN110504321B (zh) 2019-08-27 2019-08-27 一种具有pn柱的绝缘层上硅ldmos晶体管

Country Status (1)

Country Link
CN (1) CN110504321B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112713193B (zh) * 2020-12-30 2023-05-02 杭州电子科技大学温州研究院有限公司 一种具有凸型扩展埋氧区的沟槽ldmos晶体管

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101488523A (zh) * 2009-02-27 2009-07-22 东南大学 高压p型绝缘体上硅的金属氧化物半导体管
US10068965B1 (en) * 2017-06-26 2018-09-04 University Of Electronic Science And Technology Of China Lateral high-voltage device
CN109192778A (zh) * 2018-08-01 2019-01-11 长沙理工大学 一种具有双纵向场板的分离栅槽型功率器件

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7355224B2 (en) * 2006-06-16 2008-04-08 Fairchild Semiconductor Corporation High voltage LDMOS

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101488523A (zh) * 2009-02-27 2009-07-22 东南大学 高压p型绝缘体上硅的金属氧化物半导体管
US10068965B1 (en) * 2017-06-26 2018-09-04 University Of Electronic Science And Technology Of China Lateral high-voltage device
CN109192778A (zh) * 2018-08-01 2019-01-11 长沙理工大学 一种具有双纵向场板的分离栅槽型功率器件

Also Published As

Publication number Publication date
CN110504321A (zh) 2019-11-26

Similar Documents

Publication Publication Date Title
US8659076B2 (en) Semiconductor device structures and related processes
CN108962974B (zh) 一种具有l形垂直场板的ldmos晶体管
CN107680997B (zh) 带有可调型场板的横向双扩散金属氧化物半导体场效应管
CN111244185B (zh) 一种鳍式横向双扩散功率器件
JP2020155582A (ja) 半導体装置及び半導体回路
CN110473908B (zh) 一种具有梯形氧化槽的绝缘层上硅ldmos晶体管
CN106887451B (zh) 超结器件及其制造方法
CN110504321B (zh) 一种具有pn柱的绝缘层上硅ldmos晶体管
CN212659542U (zh) 一种具有掩埋导电介质沟道区分裂栅结构的半导体功率器件
CN102403352A (zh) 一种mos晶体管
CN115332338B (zh) 一种调节动态特性的超结vdmos器件及制备方法
CN107546274B (zh) 一种具有阶梯型沟槽的ldmos器件
CN116469924A (zh) 漂移区电场优化的屏蔽栅mosfet
CN112993021B (zh) 横向双扩散金属氧化物半导体场效应管
CN102522338A (zh) 高压超结mosfet结构及p型漂移区形成方法
CN112186028A (zh) 一种集成npn穿通三极管的屏蔽栅mosfet器件
CN112713193B (zh) 一种具有凸型扩展埋氧区的沟槽ldmos晶体管
CN206259355U (zh) 半导体装置
CN206236674U (zh) 半导体装置
CN111244180B (zh) 一种改善动态特性的超结vdmos器件
CN110600552B (zh) 具有快速反向恢复特性的功率半导体器件及其制作方法
CN116169177A (zh) 一种具有控制区的沟槽soi-ldmos晶体管
CN113410300B (zh) 一种高耐压的p沟道LDMOS器件及其制备方法
CN114171582A (zh) 一种具有三角形埋层的绝缘层上硅ldmos晶体管
CN115332340A (zh) 一种调节动态特性的超结vdmos器件及制备方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
TR01 Transfer of patent right

Effective date of registration: 20220607

Address after: 3 / F and 4 / F, building B, Yungu, Zhejiang Province, Nanyang Avenue, Yaoxi street, Longwan District, Wenzhou City, Zhejiang Province

Patentee after: HANGZHOU DIANZI UNIVERSITY WENZHOU RESEARCH INSTITUTE Co.,Ltd.

Patentee after: Hangzhou University of Electronic Science and technology

Address before: 3 / F and 4 / F, building B, Yungu, Zhejiang Province, Nanyang Avenue, Yaoxi street, Longwan District, Wenzhou City, Zhejiang Province

Patentee before: HANGZHOU DIANZI UNIVERSITY WENZHOU RESEARCH INSTITUTE Co.,Ltd.

TR01 Transfer of patent right