CN110224028B - 一种具有l型介质层低emi的vdmos器件 - Google Patents
一种具有l型介质层低emi的vdmos器件 Download PDFInfo
- Publication number
- CN110224028B CN110224028B CN201910410173.3A CN201910410173A CN110224028B CN 110224028 B CN110224028 B CN 110224028B CN 201910410173 A CN201910410173 A CN 201910410173A CN 110224028 B CN110224028 B CN 110224028B
- Authority
- CN
- China
- Prior art keywords
- type
- region
- dielectric layer
- vdmos
- heavily doped
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000010521 absorption reaction Methods 0.000 claims abstract description 27
- 239000002184 metal Substances 0.000 claims abstract description 25
- 239000003990 capacitor Substances 0.000 claims abstract description 19
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 24
- 235000012239 silicon dioxide Nutrition 0.000 claims description 12
- 239000000377 silicon dioxide Substances 0.000 claims description 12
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 4
- 230000010354 integration Effects 0.000 abstract description 3
- 208000032365 Electromagnetic interference Diseases 0.000 description 12
- 230000008878 coupling Effects 0.000 description 7
- 238000010168 coupling process Methods 0.000 description 7
- 238000005859 coupling reaction Methods 0.000 description 7
- 238000010586 diagram Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 230000008859 change Effects 0.000 description 2
- 230000002708 enhancing effect Effects 0.000 description 2
- 230000010355 oscillation Effects 0.000 description 2
- 230000003071 parasitic effect Effects 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
- H01L29/7803—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device
Landscapes
- Microelectronics & Electronic Packaging (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Health & Medical Sciences (AREA)
- Electromagnetism (AREA)
- Toxicology (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
本发明提出了一种具有L型介质层低EMI的VDMOS器件，包括VDMOS原胞结构，所述VDMOS原胞结构包括漏端金属电极和源极金属电极，所述VDMOS原胞结构两侧设置有RC吸收电路，所述RC吸收电路包括串联的电阻和电容，所述RC吸收电路的一端与所述源极金属电极耦合，另一端与所述漏端金属电极耦合。本发明在保证VDMOS原有基本电学性能的基础上，有效降低了VDMOS器件的开关损耗和电磁干扰，提高所应用的电路集成度。
Description
技术领域
本发明涉及一种具有L型介质层低EMI的VDMOS器件，具体而言涉及一种内部集成RC吸收电路的低EMIVDMOS器件，属于电子技术领域。
背景技术
在包含变压器的开关电源拓扑中，开关管关断时，电压和电流的重叠引起的损耗是开关电源损耗的主要部分，同时，由于电路中存在杂散电感和杂散电容，在功率器件关断时，电路中也会出现过冲电压并且产生振荡，对外造成严重的电磁干扰（EMI，Electromagnetic Interference）。如果尖峰电压过高，就会损坏功率器件。同时，振荡的存在也会使输出纹波增大。为了降低关断损耗和尖峰电压，需要在功率器件两端并联吸收电路以改善电路的性能。
RC吸收电路是一种经典的缓冲吸收电路，用于减小功率器件开关时由电路中电感引起的电压尖峰。现有技术中，尚没有将RC吸收电路集成到VDMOS器件中的方案。
发明内容
本发明所要解决的技术问题是如何降低VDMOS器件的开关损耗和电磁干扰，并实现高集成度开关电源，因而本发明提供了一种具有L型介质层低EMI的VDMOS器件。
本发明提供一种具有L型介质层低EMI的VDMOS器件，包括VDMOS原胞结构，所述VDMOS原胞结构包括漏端金属电极和源极金属电极，所述VDMOS原胞结构两侧设置有RC吸收电路，所述RC吸收电路包括串联的电阻和电容，所述RC吸收电路的一端与所述源极金属电极耦合，另一端与所述漏端金属电极耦合。
作为本发明的进一步技术方案，所述RC吸收电路包括L型介质层，所述L型介质层与所述源极金属电极形成开口背离所述VDMOS原胞结构的半包围区域，所述电阻设置于所述半包围区域内。
进一步的，所述电阻包括依序设置的第一N型重掺杂区、N型轻掺杂区和第二N型重掺杂区。
进一步的，所述VDMOS原胞结构还包括漏端N型重掺杂有源区和N型轻掺杂漂移区，所述漏端N型重掺杂有源区设置于所述漏端金属电极上方，所述N型轻掺杂漂移区设置于所述漏端N型重掺杂有源区上方。
进一步的，所述N型轻掺杂漂移区构成所述电容的下极板，所述第一N型重掺杂区构成所述电容的上极板，所述L型介质层的水平边设置于所述N型轻掺杂漂移区和第一N型重掺杂区之间。
进一步的，所述N型轻掺杂漂移区中还设置有第三N型重掺杂区，第三N型重掺杂区设置于所述L型介质层的水平边的下方，所述第三N型重掺杂区与所述N型轻掺杂漂移区共同构成所述电容的下极板。
进一步的，所述VDMOS原胞结构还包括两个源极阱区，所述两个源极阱区对称地设置于所述N型轻掺杂漂移区上端两侧，所述源极阱区为P型轻掺杂，所述源极阱区上方设有第四N型重掺杂区和P型重掺杂区。
进一步的，所述第一N型重掺杂区、N型轻掺杂区和所述第二N型重掺杂区的侧面通过所述L型介质层与所述源极阱区及P重掺杂区相隔离。
进一步的，所述N型轻掺杂漂移区上端面覆盖有栅极二氧化硅，所述栅极二氧化硅上设有栅多晶硅电极。
进一步的，所述L型介质层的材料为二氧化硅，所述L型介质层的下边界与源极阱区的下边界齐平。
本发明采用以上技术方案与现有技术相比，具有以下技术效果：
1、本发明在基本不损害VDMOS电学特性的基础上显著减小了EMI，且结构简单，利于现有工艺的实现。
2、本发明将RC吸收电路集成在器件内部，有利于减小外围电路复杂度，提高开关电源电路集成度，减小电路体积；
3、本发明使用的内部集成RC吸收电路的具体参数值可以通过区域大小和掺杂浓度直接调节，方便对不同的目标场景做单独设计；
4、通过增加第三N型重掺杂区组成电容下极板，由于其电阻值较低，可以更容易将漏端的波动信号引导至电容下极板，并能增大电容，起到加强耦合强度的效果。
5、本发明所使用的内部集成RC吸收电路的工艺、温度等特征跟随功率晶体管共同变化，RC吸收电路一定程度上具有自适应VDMOS电学参数变化的能力，同时减小了封装寄生参数对吸收电路性能的影响。
附图说明
图1：现有技术中常规VDMOS结构示意图；
图2：本发明实施例的结构示意图；
图3：本发明实施例的等效电路图。
其中：101、漏端金属电极；102、漏端N型重掺杂有源区；103、N型轻掺杂漂移区：104、源极阱区；105、栅极二氧化硅；106、第四N型重掺杂区；107、P型重掺杂区；108、源极金属电极；109、栅多晶硅电极；110、第三N型重掺杂区；111、L型介质层；112、第一N型重掺杂区；113、N型轻掺杂区；114、第二N型重掺杂区。
具体实施方式
下面结合附图对本发明的技术方案做进一步的详细说明：
现有技术中，VDMOS原胞结构通常包括漏端金属电极101,漏端金属电极101上方为漏端N型重掺杂有源区102，漏端N型重掺杂有源区102上方为N型轻掺杂漂移区103，N型轻掺杂漂移区上端左右对称分布两个源极阱区104，漂移区上端面覆盖有栅极二氧化硅105，整个源极阱区104为P型轻掺杂，源极阱区上方设有第四N型重掺杂区106和P型重掺杂区107，源极阱区104上方部分区域覆盖有栅极二氧化硅105，第四N型重掺杂区106上方覆盖有源极金属电极108和栅极二氧化硅105，P型重掺杂上方覆盖有源极金属电极108，栅极二氧化硅上方设有栅多晶硅电极109，如图1所示。
本发明在此结构左右两侧分别设有RC吸收电路，RC型吸收电路并联在VDMOS源漏两端，在VDMOS开关瞬间，RC吸收电路中电容可以看作短路，电阻将并联在VDMOS的Cds电容和负载漏感L组成的LC谐振腔两侧，该电阻可以显著降低LC谐振腔的Q值，从而有效抑制LC之间的谐振；在谐振结束以后，电容可以看做断路，无电流流过RC吸收电路，RC电路等效关闭。集成的RC吸收电路只有在VDMOS开关时才会起作用，VDMOS导通状态下RC吸收电路自动关闭，不会影响VDMOS的其他电学特性。
具体而言，RC吸收电路包括串联的电阻和电容，电容由第三N型重掺杂区110、N型重掺杂区112和L型介质层111构成，在本实施例中，L型介质层111的材料为二氧化硅。通过增加第三N型重掺杂区110组成电容下极板，由于其电阻值较低，可以更容易将漏端的波动信号引导至电容下极板，并能增大电容，让信号更容易流过，起到加强耦合强度的效果。但需要注意的是，第三N型重掺杂区110的区域不能过大，也不能靠源极阱区104太近，不然引起击穿电压的降低。
电阻由第一N型重掺杂区112、N型轻掺杂区113和第二N型重掺杂区114串联组成，第三N型重掺杂区110上方所覆盖的L型介质层111的下边界与源极阱区104下边界齐平，L型介质层111上方为第一N型重掺杂区112，N型重掺杂区112上方设有N型轻掺杂区113，N型轻掺杂区113上方设有第二N型重掺杂区114，第二N型重掺杂区114上方覆盖有源极金属108，第一N型重掺杂区112、N型轻掺杂区113和第二N型重掺杂区114的侧面通过L型介质层111与源极阱区104及源极阱区上方的P重掺杂区107相隔离。
与常规的VDMOS器件相比较，本发明创新之处为：在原本普通VDMOS结构基础上额外集成了一条耦合路径，该耦合路径为漏端金属电极101→漏端N型重掺杂有源区102→N型轻掺杂漂移区103→第三N型重掺杂区110→L型介质层111→第一N型重掺杂区112→N型轻掺杂区113→第二N型重掺杂区114→源极金属108，其主要作用为将漏端101的电压抖动耦合至源端108，从而减轻漏端101的电压抖动，以减小器件产生的EMI。耦合路径的等效电路图如图3所示。
本发明提出的具有L型介质层低EMI的VDMOS器件，特点是在其内部集成RC吸收电路，并在保持基本电学特性几乎不变的情况下来降低EMI，同时只增加了小部分的寄生电容，从而实现了高集成度，低开关损耗，低EMI。
对于本领域技术人员而言，显然本发明不限于上述示范性实施例的细节，而且在不背离本发明的精神和基本特征的情况下，能够以其他的具体形式实现本发明。因此，无论从哪一点来看，均应将实施例看作是示范性的，而且是非限制性的，本发明的范围由所附权利要求而不是上述说明限定，因此旨在将落在权利要求的等同要件的含义和范围内的所有变化囊括在本发明内，不应将权利要求中的任何附图标记视为限制所涉及的权利要求。
此外，应当理解，虽然本说明书按照实施方式加以描述，但并非每个实施方式仅包含一个独立的技术方案，说明书的这种叙述方式仅仅是为清楚起见，本领域技术人员应当将说明书作为一个整体，各实施例中的技术方案也可以经适当组合，形成本领域技术人员可以理解的其他实施方式。
以上所述，仅为本发明中的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉该技术的人在本发明所揭露的技术范围内，可理解想到的变换或替换，都应涵盖在本发明的包含范围之内，因此，本发明的保护范围应该以权利要求书的保护范围为准。
Claims (6)
1.一种具有L型介质层低EMI的VDMOS器件，包括VDMOS原胞结构，所述VDMOS原胞结构包括漏端金属电极(101)和源极金属电极(108)，其特征在于：所述VDMOS原胞结构两侧设置有RC吸收电路，所述RC吸收电路包括串联的电阻和电容，所述RC吸收电路的一端与所述源极金属电极(108)耦合，另一端与所述漏端金属电极(101)耦合；
所述RC吸收电路包括L型介质层(111)，所述L型介质层(111)与所述源极金属电极(108)形成开口背离所述VDMOS原胞结构的半包围区域，所述电阻设置于所述半包围区域内；
所述电阻包括依序设置的第一N型重掺杂区(112)、N型轻掺杂区(113)和第二N型重掺杂区(114)；
所述VDMOS原胞结构还包括漏端N型重掺杂有源区(102)和N型轻掺杂漂移区(103)，所述漏端N型重掺杂有源区(102)设置于所述漏端金属电极(101)上方，所述N型轻掺杂漂移区(103)设置于所述漏端N型重掺杂有源区(102)上方；
所述N型轻掺杂漂移区(103)构成所述电容的下极板，所述第一N型重掺杂区(112)构成所述电容的上极板，所述L型介质层(111)的水平边设置于所述N型轻掺杂漂移区(103)和第一N型重掺杂区(112)之间。
2.根据权利要求1所述的一种具有L型介质层低EMI的VDMOS器件，其特征在于：所述N型轻掺杂漂移区中还设置有第三N型重掺杂区(110)，第三N型重掺杂区(110)设置于所述L型介质层(111)的水平边的下方，所述第三N型重掺杂区(110)与所述N型轻掺杂漂移区(103)共同构成所述电容的下极板。
3.根据权利要求2所述的一种具有L型介质层低EMI的VDMOS器件，其特征在于：所述VDMOS原胞结构还包括两个源极阱区(104)，所述两个源极阱区(104)对称地设置于所述N型轻掺杂漂移区(103)上端两侧，所述源极阱区(104)为P型轻掺杂，所述源极阱区(104)上方设有第四N型重掺杂区(106)和P型重掺杂区(107)。
4.根据权利要求3所述的一种具有L型介质层低EMI的VDMOS器件，其特征在于：所述第一N型重掺杂区(112)、N型轻掺杂区(113)和第二N型重掺杂区(114)的侧面通过所述L型介质层(111)与所述源极阱区(104)及P重掺杂区(107)相隔离。
5.根据权利要求4所述的一种具有L型介质层低EMI的VDMOS器件，其特征在于：所述N型轻掺杂漂移区(103)上端面覆盖有栅极二氧化硅(105)，所述栅极二氧化硅(105)上设有栅多晶硅电极(109)。
6.根据权利要求5所述的一种具有L型介质层低EMI的VDMOS器件，其特征在于：所述L型介质层(111)的材料为二氧化硅，所述L型介质层(111)的下边界与源极阱区(104)的下边界齐平。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910410173.3A CN110224028B (zh) | 2019-05-17 | 2019-05-17 | 一种具有l型介质层低emi的vdmos器件 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910410173.3A CN110224028B (zh) | 2019-05-17 | 2019-05-17 | 一种具有l型介质层低emi的vdmos器件 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN110224028A CN110224028A (zh) | 2019-09-10 |
| CN110224028B true CN110224028B (zh) | 2022-06-17 |
Family
ID=67821130
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201910410173.3A Active CN110224028B (zh) | 2019-05-17 | 2019-05-17 | 一种具有l型介质层低emi的vdmos器件 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN110224028B (zh) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111244179B (zh) * | 2020-01-16 | 2021-02-12 | 电子科技大学 | 一种抗emi超结vdmos器件 |
| CN111244180B (zh) * | 2020-01-16 | 2021-01-22 | 电子科技大学 | 一种改善动态特性的超结vdmos器件 |
| CN111244153B (zh) * | 2020-01-16 | 2021-02-12 | 电子科技大学 | 一种抗emi超结器件 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101582426A (zh) * | 2009-06-02 | 2009-11-18 | 北京大学 | 一种无电容式dram单元及其制备方法 |
| CN107275402A (zh) * | 2017-03-31 | 2017-10-20 | 成都芯源系统有限公司 | 半导体器件及其制造方法 |
| CN108831927A (zh) * | 2018-06-12 | 2018-11-16 | 北京世港晟华科技有限公司 | 超结金属氧化物半导体场效应晶体管及其制造方法 |
-
2019
- 2019-05-17 CN CN201910410173.3A patent/CN110224028B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101582426A (zh) * | 2009-06-02 | 2009-11-18 | 北京大学 | 一种无电容式dram单元及其制备方法 |
| CN107275402A (zh) * | 2017-03-31 | 2017-10-20 | 成都芯源系统有限公司 | 半导体器件及其制造方法 |
| CN108831927A (zh) * | 2018-06-12 | 2018-11-16 | 北京世港晟华科技有限公司 | 超结金属氧化物半导体场效应晶体管及其制造方法 |
Non-Patent Citations (1)
| Title |
|---|
| Design Optimal Built-in Snubber in Trench Field Plate Power MOSFET for Superior EMI and Efficiency Performance;Jingjing Chen;《SISPAD》;20150911;第460页左栏第1-3段及图1 * |
Also Published As
| Publication number | Publication date |
|---|---|
| CN110224028A (zh) | 2019-09-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN110224028B (zh) | 一种具有l型介质层低emi的vdmos器件 | |
| USRE46204E1 (en) | Semiconductor device and DC-DC converter | |
| EP4220701A1 (en) | Power semiconductor device with auxiliary gate structure and circuit | |
| ES2787029T3 (es) | Protección contra sobretensiones en un convertidor de conmutación | |
| TWI595749B (zh) | 用於ｍｏｓｆｅｔ應用的可變緩衝電路 | |
| US8829624B2 (en) | Power device with monolithically integrated RC snubber | |
| US7863675B2 (en) | MOSFET using gate work function engineering for switching applications | |
| US8643406B2 (en) | Semiconductor device including a power transistor and switchable element | |
| TW201310618A (zh) | 用於改良器件開關性能的共源共閘電路 | |
| CN104518654B (zh) | 高压启动电路 | |
| CN111211087B (zh) | 具有改进的栅极电荷的功率半导体晶体管 | |
| CN103515442B (zh) | 集成有减振器的单一多晶硅mosfet器件 | |
| US11955478B2 (en) | Power semiconductor device with an auxiliary gate structure | |
| CN115224024B (zh) | 集成栅漏电容的超结器件及制造方法 | |
| WO2021042582A1 (zh) | 半导体功率器件 | |
| CN105161491A (zh) | 一种集成栅级驱动功率器件及其制备方法 | |
| CN105489644A (zh) | Igbt器件及其制作方法 | |
| US9397207B2 (en) | Gated thyristor power device | |
| CN109585445A (zh) | 功率mosfet | |
| US10411117B2 (en) | Semiconductor device | |
| US20110156170A1 (en) | Integrated common source power mosfet device, and manufacturing process thereof | |
| TWI761712B (zh) | 可阻擋逆電流之金氧半電晶體 | |
| CN205319163U (zh) | 一种功率金属氧化物半导体场效应晶体管 | |
| TWI839514B (zh) | 具有輔助閘極結構之功率半導體裝置 | |
| CN212342616U (zh) | 一种抗dv/dt的SGT器件 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |