CN103515442B - 集成有减振器的单一多晶硅mosfet器件 - Google Patents

集成有减振器的单一多晶硅mosfet器件 Download PDF

Info

Publication number
CN103515442B
CN103515442B CN201310231793.3A CN201310231793A CN103515442B CN 103515442 B CN103515442 B CN 103515442B CN 201310231793 A CN201310231793 A CN 201310231793A CN 103515442 B CN103515442 B CN 103515442B
Authority
CN
China
Prior art keywords
electrode
mosfet element
district
body zone
absorber
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201310231793.3A
Other languages
English (en)
Other versions
CN103515442A (zh
Inventor
潘继
伍时谦
安荷·叭剌
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Alpha and Omega Semiconductor Cayman Ltd
Original Assignee
Alpha and Omega Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Alpha and Omega Semiconductor Inc filed Critical Alpha and Omega Semiconductor Inc
Publication of CN103515442A publication Critical patent/CN103515442A/zh
Application granted granted Critical
Publication of CN103515442B publication Critical patent/CN103515442B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7803—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7803—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device
    • H01L29/7804—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device the other device being a pn-junction diode
    • H01L29/7805—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device the other device being a pn-junction diode in antiparallel, e.g. freewheel diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41766—Source or drain electrodes for field effect devices with at least part of the source or drain electrode having contact below the semiconductor surface, e.g. the source or drain electrode formed at least partially in a groove or with inclusions of conductor inside the semiconductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/92—Capacitors having potential barriers
    • H01L29/94—Metal-insulator-semiconductors, e.g. MOS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/92—Capacitors having potential barriers
    • H01L29/94—Metal-insulator-semiconductors, e.g. MOS
    • H01L29/945—Trench capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

一种MOSFET器件包含由半导体漂流区和本体区构成的一个或若干个有源器件结构和一个或若干个虚拟结构。虚拟结构与有源器件结构并联。每个虚拟结构都含有一个电绝缘减振器电极，其形成在本体区和漂流区附近，一个绝缘物部分，其形成在减振器电极上方和本体区的顶面上方，以及一个或若干个在减振器电极和部分本体区和源极电极之间的电接头。

Description

集成有减振器的单一多晶硅MOSFET器件
技术领域
本发明主要涉及半导体功率场效应晶体管器件（MOSFETs），尤其是非屏蔽栅极沟槽MOSFET（非-SGTMOSFETs）。
背景技术
使用半导体功率场效应晶体管（MOSFET）器件的优势之一在于，可以在很高的速度下“打开”和“关闭”器件。切换的速度越快，器件的效率越高，但当器件切换到“打开”状态时，这也会导致相位节点的峰值电压较高。该峰值电压也称为振荡。用于直流-直流应用时，相位节点的峰值电压应比器件VDS额定值低80%（或者甚至更低），使器件保持足够高的效率，并且避免出现EMI问题。然而，效率和振荡之间存在一种取舍。因此，效率的提高所付出的代价是振荡也随之增强。
MOSFET的切换动作是受三个节点（即栅源电容CGS、栅漏电容CGD以及漏源电容CDS）所影响的。MOSFET寄生电容通常在数据表参数中表示为Ciss（Ciss=CGS+Crss）、Coss=（Coss=CDS+Crss）以及Crss（Crss=CGD）。Coss升高会使效率降低。
很大的Coss总要利用SGTMOSFET器件获得。这些器件通常具有250-350pF/mm2的Coss。如果需要更高的Coss，设计师可以在器件晶片内或外在引入额外的减振器降低振荡。然而，由于用SGTMOSFET的屏蔽栅沟槽部分制成的本征减振器，虽然减振器电阻可调，但Coss却是固定的，也就很难在高效率下将Coss电容降至250pF/mm2以下。因此，使用SGTMOSFET时，因其Coss很高，在效率和振荡之间无法总是获得适宜的平衡。
为了使器件设计更加灵活，最好从具有较低Coss的器件开始。这将使设计师在Coss和效率之间获得最适宜的平衡，在达到指定的一组设计参数要求效率的同时，使振荡最小化。这种设计可以选用非-SGTMOSFET。典型的非-SGTMOSFET器件的Coss约为100pF/mm2。从电容的低能级开始，在150pF/mm2的范围内，设计师能够改变器件的Coss和减振器电阻，使相位节点的峰值电压不超过器件的最大工作状态，同时使器件的工作效率最高。
在非-SGTMOSFET器件中，可以通过在设计中集成减振器电路，来提高Coss。众所周知，减振器电路在本领域中用于降低MOSFET器件中的振荡。减振器电路通常并联在源极和漏极之间，作为一个外部元件。因此，减振器电容器增大了MOSFET的CDS值。然而，在此之前，减振器并没有集成在含有MOSFET的晶片中。利用SGT器件中的本征源极多晶硅，减振器电路目前仅部分集成在MOSFET器件中，提供可调节的电阻器，但是Coss是固定的。在MOSFET中集成减振器电路的能力将使最终成品能够更加灵活地提高或降低Coss值，在实际电路中不需要额外的减振器，减小了印刷电路板（PCB）的面积。此外，无需使用额外的掩膜层，就能轻松完成虚拟设备的集成，降低了制造成本。
正是在这一前提下，提出了本发明所述的实施例。
发明内容
本发明提供一种集成有减振器的单一多晶硅MOSFET器件，能灵活提高或降低Coss值，不需要额外的减振器，减小了印刷电路板的面积，无需使用额外的掩膜层，就能完成虚拟设备的集成，降低了制造成本。
为实现上述目的，本发明提供一种集成有减振器的单一多晶硅MOSFET器件，其特点是，该器件包含：
一个第一导电类型的半导体的衬底；
一个第一导电类型的半导体的漂流区，其形成在衬底上方，漂流区的掺杂浓度低于衬底；
一个第二导电类型的本体区，其形成在漂流区顶部，第二导电类型与第一导电类型相反；
一个或若干个由漂流区和本体区构成的有源MOSFET器件结构，其中每个有源MOSFET器件结构都含有一个电绝缘栅极电极；一个或若干个形成在临近栅极电极的本体区顶部的第一导电类型的源极区；一个形成在栅极电极上方和本体区的顶面上方的绝缘物部分；一个形成在绝缘物部分上方的导电源极电极层；一个或若干个电接头，其将源极电极层与一个或若干个源极区相连；以及，
一个或若干个由漂流区和本体区构成的虚拟器件结构，其并联到有源MOSFET器件结构上，其中一个或若干个虚拟器件结构中的每一个器件结构都包含有一个电绝缘减振器电极，其形成在本体区和漂流区附近；一个绝缘物部分，其形成在减振器电极上方和本体区的顶面上方；以及，一个或若干个电接头，其将减振器电极和本体区的邻近部分连接到源极电极层。
一个或若干个上述的虚拟器件结构位于MOSFET器件布局的不同区域中，而不是一个或若干个有源MOSFET器件结构中。
一个或若干个上述的虚拟器件结构位于MOSFET器件布局的同一个区域中，并且与一个或若干个有源MOSFET器件结构混合。
每个上述虚拟器件结构都没有源极区。
将减振器电极和本体区的邻近部分连接到源极电极层的电接头，为从源极层开始穿过绝缘物部分延伸的接头。
每个上述栅极电极都形成在栅极沟槽中，该栅极沟槽穿过本体区延伸到漂流区中，栅极电极与栅极沟槽的侧壁和底部电绝缘，其中在栅极电极和栅极沟槽底部之间的栅极沟槽中没有额外的电极。
每个上述的减振器电极都形成在沟槽中，该沟槽穿过本体区延伸到漂流区中，减振器电极与沟槽的侧壁和底部电绝缘。
上述MOSFET器件结构为平面器件结构，其中所形成的栅极电极覆盖在本体区的一部分本体阱、源极区以及横向靠近本体阱区的漂流区的通道部分上方。
上述虚拟器件结构为平面器件结构，其中所形成的减振器电极覆盖在本体区的一部分本体阱，以及横向靠近本体阱区的一部分漂流区上方。
一种用于制备含有一个或若干个有源MOSFET器件结构以及一个或若干个减振器电路的MOSFET器件的方法，其特点是，该方法包含：
制备一个第一导电类型的半导体漂流区，该漂流区形成在第一导电类型的半导体衬底上方，漂流区的掺杂浓度低于衬底；
在漂流区的顶部，制备一个第二导电类型的本体区，第二导电类型与第一导电类型相反；
由漂流区和本体区制备一个或若干个有源MOSFET器件结构，其中每个有源MOSFET器件结构都包含有一个电绝缘栅极电极；一个或若干个第一导电类型的源极区，其形成在栅极沟槽附近的本体区顶部；一个绝缘物部分，其形成在栅极电极上方和本体区的顶面上方；一个导电源极电极层，其形成在绝缘物部分上方；一个或若干个电接头，其将源极电极层与一个或若干个源极区相连；并且，
制备一个或若干个由漂流区和本体区构成的虚拟器件结构，其中一个或若干个虚拟器件结构并联到有源MOSFET器件结构上，其中一个或若干个虚拟器件结构中的每一个器件结构都含有一个电绝缘减振器电极，该电绝缘减振器电极形成在本体区和漂流区附近；一个绝缘物部分，其形成在减振器电极上方和本体区的顶面上方，以及一个或若干个电接头，其将减振器电极和本体区的邻近部分连接到源极电极层。
制备一个或若干个虚拟器件结构还包含，在一个MOSFET器件布局的不同区域中制备一个或若干个虚拟器件结构，而不是在一个或若干个有源MOSFET器件结构中。
制备一个或若干个虚拟器件结构还包含，在MOSFET器件布局中形成一个或若干个有源MOSFET器件结构的同一个区域中，制备一个或若干个虚拟器件结构。
制备一个或若干个MOSFET器件结构包含，每个栅极电极都制备在栅极沟槽中，该栅极沟槽穿过本体区延伸到漂流区中，栅极电极与栅极沟槽的侧壁和底部电绝缘，其中在栅极电极和栅极沟槽底部之间的栅极沟槽中没有额外的电极。
制备一个或若干个虚拟器件结构包含，每个减振器电极都制备在沟槽中，该沟槽穿过本体区延伸到漂流区中，减振器电极与沟槽的侧壁和底部电绝缘。
栅极沟槽和用于减振器电极的沟槽是在同一工艺过程中制备的。
栅极电极和减振器电极是在同一工艺过程中制备的。
一个或若干个MOSFET器件结构为平面器件结构，其中所形成的栅极电极覆盖在本体区的一部分本体阱、源极区和横向靠近本体阱区的漂流区的通道部分上方。
虚拟器件结构为平面器件结构，其中所形成的减振器电极覆盖在本体区的一部分本体阱、横向靠近本体阱区的一部分漂流区上方。
本发明一种集成有减振器的单一多晶硅MOSFET器件和现有技术的半导体功率场效应晶体管器件相比，其优点在于，本发明在MOSFET器件中集成减振器电路，提供可调节的电阻器，但是Coss是固定的，在MOSFET中集成减振器电路的能力将使最终成品能够更加灵活地提高或降低Coss值，在实际电路中不需要额外的减振器，减小了印刷电路板（PCB）的面积，此外，无需使用额外的掩膜层，就能轻松完成虚拟设备的集成，降低了制造成本。
附图说明
图1A为本发明的一个实施例的剖面示意图，其中虚拟设备集成在含有沟槽MOSFET器件的晶片中；
图1B为本发明的一个表示虚拟设备实施例的剖面示意图，表示对应减振器电路的器件中的物理特性；
图2为依据本发明的一个实施例，在MOSFET器件中引入一个减振器的电路示意图；
图3A为依据本发明的一个实施例，器件晶片布局的俯视图；
图3B为在减振器区域和有源器件结构区之间的边界附近的一部分单一晶片的俯视图；
图3C为图3B中的一部分放大后的俯视图；
图4A为依据本发明的另一个实施例，在含有平面栅极MOSFET器件的晶片中集成虚拟设备的剖面示意图；
图4B为依据本发明的另一个实施例，在含有平面栅极MOSFET器件的晶片中集成虚拟设备的剖面示意图。
具体实施方式
尽管为了解释说明，以下详细说明包含了许多具体细节，但是本领域的技术人员应明确以下细节的各种变化和修正都属于本发明的范围。因此，提出以下本发明的典型实施例，并没有使所声明的方面损失任何普遍性，也没有提出任何局限。在下文中，N型器件用于解释说明。利用相同的工艺，相反的导电类型，就可以制备P型器件。
如图1A所示，本发明的一个实施例是在同一个器件晶片中，引入减振器电路和有源MOSFET器件。作为示例，但不作为局限，器件晶片形成在N+-掺杂半导体衬底126中，作为漏极区。半导体衬底电连接到漏极接头122。外延N-漂流层113形成在衬底126的顶面上。漂流层113的重掺杂浓度低于衬底126。在漂流层顶部，形成P-本体区112。
作为示例，但不作为局限，有源器件结构127可以是一个单一-栅极沟槽MOSFET器件。制备一个穿过P-本体层112延伸到漂流层113中的沟槽，形成有源器件结构127。电介质材料123形成在沟槽壁上。用合适的材料填充剩余的沟槽，形成栅极电极114。作为示例，但不作为局限，可以用多晶硅来制备栅极电极。通过绝缘层117，栅极电极114与源极材料111绝缘，绝缘层117沉积在P-本体层112上方。作为示例，但不作为局限，绝缘层117可以由低温氧化物含有硼酸的硅玻璃（LTOBPSG）构成。虽然图1没有表示出，但是栅极电极114连接到栅极垫上，并且仍然处于栅极电势。N+源极区116位于P-本体层112中，并且电连接到源极材料111。作为示例，但不作为局限，连接所使用的是穿过绝缘层117的垂直接头115。作为示例，但不作为局限，垂直接头115由钨等导电材料制成。
为了在同一个器件晶片中制备减振器电路，本发明使用虚拟器件结构118。配置虚拟器件结构118与有源器件结构（即在同一个源极互连和漏极互连之间，连接到所连接的有源器件上）并联。虚拟器件结构118与有源器件结构127类似。每个虚拟器件结构118都含有一个减振器电极125，它除了减振器电极125通过垂直接头115短接至源极材料111之外，其他都与栅极电极114类似。另外，本体层112中没有N+源极区。将减振器电极125短接至源极材料111消除了栅极电势，否则将会存在栅极电极。为了避免形成一个通道，在虚拟器件结构118中省去了N+源极区116。
如图1B所示，取得减振器电路的电路元件的示意布局图。减振器电容119形成在减振器电极125和漏极122之间。将减振器电极125短接至源极材料111，使减振器电极获得源极电势。源极材料111和漏极122之间的电压差含有减振器电容，形成在电介质材料123中，电介质材料123包围着减振器电极。在虚拟器件结构中，由于没有栅极或其他电极处于栅极电势，因此可以忽略电容CGS和CGD。虚拟器件结构118中唯一的大电容就是CDS。CDS是COSS的一部分，因此CDS的增长可以提高COSS。另外，由于有源器件结构127和虚拟器件结构118并联，MOSFET器件中COSS的增长比这两种器件结构串联时增长得多。
减振器电阻120是虚拟器件结构118上的内部电阻。寄生减振器二极管121在作为MOSFET的体二极管处升高，因此，可以认为是在P-本体区112和N-外延层113之间的结处升高。
依据本发明的一个实施例，如图1B所示类型的性能器件与MOSFET器件并联时，所形成的器件就作为图2所示类型的等效电路200。如图所示，减振器电路201含有减振器电阻202、减振器电容203以及寄生减振器二极管204。要注意的是，减振器电阻202和减振器电容203可以在电路中相互翻转。所示的MOSFET器件210也具有寄生电容CGD207、CGS209、CDS205以及寄生体二极管206。
依据本发明的第一实施例，虚拟器件结构118可以与有源器件结构127一样，集成在同一晶片中，但是虚拟器件结构位于晶片的一个单独区域中。作为示例，但不作为局限，图3A表示本发明的一个合适布局的俯视图。单一晶片300被分成三个独立区域。区域301是制备虚拟器件结构118的地方。区域302是制备有源器件结构127的地方，区域303是制备栅极垫的地方。
如图3A所示，当有源器件结构127和虚拟器件结构118分开时，设计师可以相互独立地随意调节虚拟器件和有源器件的比重。这种灵活性可以用来精确调节减振器对COSS的作用效果。提高虚拟器件结构118关于有源器件结构127的比重，将会增大COSS，从而降低相位节点的峰值电压。因此，可以修正晶片，使效率最大化，同时仍然保持相位节点的峰值电压，在MOSFET器件的VDS额定值以下打开。
此外，将虚拟器件结构118和有源器件结构127置于器件晶片的独立区域中，可以单独调节结构本身。作为示例，但不作为局限，所形成的电介质层123的厚度等限制参数可以单独调节。另外，当使用这种实施例时，虚拟器件结构118的间距可以与有源器件结构127无关。器件位于不同位置时，可以单独调节。首先，这种器件便于布局。第二，减振器沟槽可以分布在有源晶胞中。如果器件的有源晶胞和减振器沟槽具有相同的间距密度，那么制备工艺控制就会变得更加简便。减振器沟槽的间距密度大于有源晶胞的间距密度也是可以的，不过工艺控制会稍微复杂一些。
如图3B所示，在减振器区301和有源器件结构区302之间的边界附近的一部分单一晶片300的俯视图。灰色实心矩形表示多晶硅沟槽，用作栅极电极314和减振器电极325。
在有源器件结构区302中，没有接头315与栅极电极314重叠。这样就可以防止源极材料111短接至栅极电极314。然而，在减振区中，接头315的确与减振器电极325重叠，从而形成从减振器电极325到源极材料111的电连接。如图3C所示，虚线框326所围区域的放大视图，以便进一步与减振器电极重叠的接头315。
减振区301中接头的间距仅仅是众多可能性中的一个。设计师可以随意调节与减振器电极325重叠的接头315的间距，以降低电路中减振器电阻值。如果设计参数需要较高的电阻，与减振器电极325重叠的接头315可以间距较远，如果需要较低的电阻，那么可以适当减小接头315的间距。
由于不需要额外的掩膜层来制备最终器件，因此本实施例还维持了高制备效率。在与制备有源器件相同的一系列操作中，减振器可以作为MOSFET器件的标准处理的一部分。栅极电极114和减振器电极125的沟槽可以在同一工艺过程中制备。此外，电极114和125也可以在同一工艺过程中制备。在MOSFET器件和虚拟器件之间类似的其他结构，例如但不局限于本体区112、源极材料层111、电接头115和绝缘电介质层123也可以在同一工艺过程中制备。美国专利申请公开号20110042727中结合本发明的实施例，详细介绍了适用于制备工艺的两个示例，特此引用其全文以作参考。尤其是在美国专利申请公开号20110042727的图3A-3N及其在段落0021-0026处相应的叙述中，提出了一种工艺，图4K-4N及段落0034提出了另一种工艺。即使有源器件结构127和虚拟器件结构118可以分成MOSFET器件晶片的单独区域，但是整个制备过程仍然需要额外的掩膜和处理工艺。所有的这些结构都是使用相同的掩膜，在同一处理工艺中实现的。除了对掩膜的修正以外，不需要其他的处理工艺将虚拟器件结构118引入到MOSFET器件中。
在本发明的第二个实施例中，虚拟器件结构118可以在MOSFET器件晶片的同一区域内，与有源器件结构127混合。如上述实施例一样，可以单独调整有源器件结构127和虚拟器件结构118的密度。作为示例，但不作为局限，每隔两个有源器件结构127，都可以在晶片中制备一个虚拟器件结构118。还可选择，通过调节工作周期，来调整虚拟器件结构118的密度。由于在设计虚拟器件结构118时，可以使它们的间距与有源器件结构127相同，因此可以通过微调晶片布局，将虚拟器件结构118集成在与有源器件结构127相同的区域中。
如图4A所示，本发明的另一个实施例，其中减振器电路集成在平面MOSFET器件427中。作为示例，但不作为局限，器件晶片形成在N+-掺杂半导体衬底426上，作为漏极区。半导体衬底426电连接到漏极接头422。外延N-漂流层413形成在衬底426的顶面上。在漂流层顶部，形成P-本体阱412。通道宽度428使P-本体阱相互隔开。
在每个P-本体阱内，制备N+源极区416，形成有源器件结构427。栅极电极414形成在漂流区413中的通道428上方，以及在通道428的横向附近的一部分P-本体阱412和源极区416上方。绝缘层417包围着栅极电极414，并且使栅极电极414电绝缘。源极金属411沉积在器件的顶面上方，从而形成与源极区416和P-本体阱412的电接触，同时栅极电极414与源极金属411绝缘。
如图4B所示，制备减振器电路的虚拟器件结构418。该结构除了平面减振器结构的减振器电极425通过绝缘层417中的接触开口424，短接至源极材料411之外，其他都与有源器件结构427类似。利用与有源器件427相同的掩膜和制备过程，这种结构可用于制备虚拟器件结构418。此外，可以忽略N+源极区416，从而避免该器件变成一种功能性器件结构。
与沟槽MOSFET实施例相类似，可以配置该实施例，使有源器件结构427和虚拟器件结构418分别分布在器件晶片的各自区域中，如图3所示。还可选择，虚拟器件结构418与有源器件427混合。因此，平面MOSFET实施例使得有源器件的密度可以不依赖于虚拟器件的密度，单独调节。作为示例，但不作为局限，每隔两个有源器件结构427，可以在晶片中制备一个虚拟器件结构418。还可选择，通过调整虚拟器件结构418的密度，来调节工作周期。由于在设计虚拟器件结构418时，可以使它们的间距与有源器件结构427相同，因此可以通过微调晶片布局，将虚拟器件结构418集成在与有源器件结构427相同的区域中。
与沟槽MOSFET实施例相类似，由于制备MOSFET器件不需要额外的掩膜层，因此该实施例也保持了必要的制备效率。在用于制备有源器件的相同工艺步骤中，减振器器件可以作为MOSFET器件标准工艺的一部分。可以在同一工艺步骤中，制备栅极电极414和减振器电极425。在同一工艺步骤中，还可以在MOSFET器件和虚拟器件之间制备其他的类似结构，但不局限于本体区412、源极材料层411以及绝缘电介质层417。
尽管以上是本发明的较佳实施例的完整说明，但是也有可能使用各种可选、修正和等效方案。因此，本发明的范围不应局限于以上说明，而应由所附的权利要求书及其全部等效内容决定。任何可选件（无论首选与否），都可与其他任何可选件（无论首选与否）组合。在以下权利要求中，除非特别声明，否则不定冠词“一个”或“一种”都指下文内容中的一个或多个项目的数量。除非在指定的权利要求中用“意思是”特别指出，否则所附的权利要求书应认为是包含意义及功能的限制。
尽管本发明的内容已经通过上述优选实施例作了详细介绍，但应当认识到上述的描述不应被认为是对本发明的限制。在本领域技术人员阅读了上述内容后，对于本发明的多种修改和替代都将是显而易见的。因此，本发明的保护范围应由所附的权利要求来限定。

Claims (17)

1.一种MOSFET器件，其特征在于，该器件包含：
一个第一导电类型的半导体的衬底；
一个第一导电类型的半导体的漂流区，其形成在所述衬底上方，所述漂流区的掺杂浓度低于衬底；
一个第二导电类型的本体区，其形成在所述漂流区顶部，所述第二导电类型与第一导电类型相反；
若干个由漂流区和本体区构成的有源MOSFET器件结构，其中每个有源MOSFET器件结构都含有一个电绝缘栅极电极；若干个形成在临近栅极电极的本体区顶部的第一导电类型的源极区；一个形成在栅极电极上方和本体区的顶面上方的绝缘物部分；一个形成在绝缘物部分上方的导电源极电极层；若干个电接头，其将源极电极层与若干个源极区相连；以及，
若干个由漂流区和本体区构成的虚拟器件结构，其并联到有源MOSFET器件结构上，其中若干个虚拟器件结构中的每一个器件结构都包含有一个电绝缘减振器电极，其形成在本体区和漂流区附近；一个绝缘物部分，其形成在减振器电极上方和本体区的顶面上方；以及，若干个电接头，其将减振器电极和本体区的邻近部分连接到源极电极层；
其中，将减振器电极和本体区的邻近部分连接到源极电极层的所述电接头，为从源极层开始穿过绝缘物部分延伸的接头。
2.如权利要求1所述的MOSFET器件，其特征在于，若干个所述的虚拟器件结构位于MOSFET器件布局的不同区域中，而不是若干个有源MOSFET器件结构中。
3.如权利要求1所述的MOSFET器件，其特征在于，若干个所述的虚拟器件结构位于MOSFET器件布局的同一个区域中，并且与若干个有源MOSFET器件结构混合。
4.如权利要求1所述的MOSFET器件，其特征在于，每个所述虚拟器件结构都没有源极区。
5.如权利要求1所述的MOSFET器件，其特征在于，每个所述栅极电极都形成在栅极沟槽中，该栅极沟槽穿过本体区延伸到漂流区中，所述栅极电极与栅极沟槽的侧壁和底部电绝缘，其中在栅极电极和栅极沟槽底部之间的栅极沟槽中没有额外的电极。
6.如权利要求1或5所述的MOSFET器件，其特征在于，每个所述的减振器电极都形成在沟槽中，该沟槽穿过本体区延伸到漂流区中，所述减振器电极与沟槽的侧壁和底部电绝缘。
7.如权利要求1所述的MOSFET器件，其特征在于，所述MOSFET器件结构为平面器件结构，其中所形成的栅极电极覆盖在本体区的一部分本体阱、源极区以及横向靠近本体阱区的漂流区的通道部分上方。
8.如权利要求1或7所述的MOSFET器件，其特征在于，所述虚拟器件结构为平面器件结构，其中所形成的减振器电极覆盖在本体区的一部分本体阱，以及横向靠近本体阱区的一部分漂流区上方。
9.一种用于制备含有若干个有源MOSFET器件结构以及若干个减振器电路的MOSFET器件的方法，其特征在于，该方法包含：
制备一个第一导电类型的半导体漂流区，该漂流区形成在第一导电类型的半导体衬底上方，所述漂流区的掺杂浓度低于衬底；
在漂流区的顶部，制备一个第二导电类型的本体区，所述第二导电类型与第一导电类型相反；
由漂流区和本体区制备若干个有源MOSFET器件结构，其中每个有源MOSFET器件结构都包含有一个电绝缘栅极电极；若干个第一导电类型的源极区，其形成在栅极沟槽附近的本体区顶部；一个绝缘物部分，其形成在栅极电极上方和本体区的顶面上方；一个导电源极电极层，其形成在所述绝缘物部分上方；若干个电接头，其将源极电极层与若干个源极区相连；并且，
制备若干个由漂流区和本体区构成的虚拟器件结构，其中若干个虚拟器件结构并联到有源MOSFET器件结构上，其中若干个虚拟器件结构中的每一个器件结构都含有一个电绝缘减振器电极，该电绝缘减振器电极形成在本体区和漂流区附近；一个绝缘物部分，其形成在减振器电极上方和本体区的顶面上方，以及若干个电接头，其将减振器电极和本体区的邻近部分连接到源极电极层；
其中，将减振器电极和本体区的邻近部分连接到源极电极层的所述电接头，为从源极层开始穿过绝缘物部分延伸的接头。
10.如权利要求9所述的方法，其特征在于，制备若干个虚拟器件结构还包含，在一个MOSFET器件布局的不同区域中制备若干个虚拟器件结构，而不是在若干个有源MOSFET器件结构中。
11.如权利要求9所述的方法，其特征在于，制备若干个虚拟器件结构还包含，在MOSFET器件布局中形成若干个有源MOSFET器件结构的同一个区域中，制备若干个虚拟器件结构。
12.如权利要求9所述的方法，其特征在于，制备若干个MOSFET器件结构包含，每个栅极电极都制备在栅极沟槽中，该栅极沟槽穿过本体区延伸到漂流区中，所述栅极电极与栅极沟槽的侧壁和底部电绝缘，其中在栅极电极和栅极沟槽底部之间的栅极沟槽中没有额外的电极。
13.如权利要求9或12所述的方法，其特征在于，制备若干个虚拟器件结构包含，每个减振器电极都制备在沟槽中，该沟槽穿过本体区延伸到漂流区中，所述减振器电极与沟槽的侧壁和底部电绝缘。
14.如权利要求13所述的方法，其特征在于，栅极沟槽和用于减振器电极的沟槽是在同一工艺过程中制备的。
15.如权利要求9所述的方法，其特征在于，栅极电极和减振器电极是在同一工艺过程中制备的。
16.如权利要求9所述的方法，其特征在于，若干个MOSFET器件结构为平面器件结构，其中所形成的栅极电极覆盖在本体区的一部分本体阱、源极区和横向靠近本体阱区的漂流区的通道部分上方。
17.如权利要求9或16所述的方法，其特征在于，虚拟器件结构为平面器件结构，其中所形成的减振器电极覆盖在本体区的一部分本体阱、横向靠近本体阱区的一部分漂流区上方。
CN201310231793.3A 2012-06-14 2013-06-13 集成有减振器的单一多晶硅mosfet器件 Active CN103515442B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13/517,770 US8643071B2 (en) 2012-06-14 2012-06-14 Integrated snubber in a single poly MOSFET
US13/517,770 2012-06-14

Publications (2)

Publication Number Publication Date
CN103515442A CN103515442A (zh) 2014-01-15
CN103515442B true CN103515442B (zh) 2016-06-15

Family

ID=49755100

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310231793.3A Active CN103515442B (zh) 2012-06-14 2013-06-13 集成有减振器的单一多晶硅mosfet器件

Country Status (3)

Country Link
US (1) US8643071B2 (zh)
CN (1) CN103515442B (zh)
TW (1) TWI493689B (zh)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9627328B2 (en) 2014-10-09 2017-04-18 Infineon Technologies Americas Corp. Semiconductor structure having integrated snubber resistance
JP6622611B2 (ja) * 2016-02-10 2019-12-18 ルネサスエレクトロニクス株式会社 半導体装置及びその製造方法
US10388781B2 (en) 2016-05-20 2019-08-20 Alpha And Omega Semiconductor Incorporated Device structure having inter-digitated back to back MOSFETs
CN106027031B (zh) * 2016-06-21 2020-09-29 格科微电子（上海）有限公司 抗静电泄放的双稳态锁存器
JP6635900B2 (ja) * 2016-09-13 2020-01-29 株式会社東芝 半導体装置
US10103140B2 (en) 2016-10-14 2018-10-16 Alpha And Omega Semiconductor Incorporated Switch circuit with controllable phase node ringing
JP6925236B2 (ja) * 2017-10-30 2021-08-25 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
EP3680934A1 (en) * 2019-01-08 2020-07-15 Murata Manufacturing Co., Ltd. Rc architectures, and methods of fabrication thereof
KR20200099798A (ko) * 2019-02-15 2020-08-25 삼성전자주식회사 고조파들을 억압하는 전압 변환기
JP2022015398A (ja) * 2020-07-09 2022-01-21 新電元工業株式会社 半導体装置及び半導体装置の製造方法
EP4163974A1 (en) * 2021-10-08 2023-04-12 Nexperia B.V. Rc snubber network

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102412273A (zh) * 2010-09-17 2012-04-11 株式会社东芝 半导体装置及其制造方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2941823B2 (ja) * 1988-11-28 1999-08-30 株式会社日立製作所 半導体装置及びその製造方法
DE102004029435B4 (de) 2004-06-18 2017-02-16 Infineon Technologies Ag Feldplattentrenchtransistor
US8829624B2 (en) * 2008-06-30 2014-09-09 Fairchild Semiconductor Corporation Power device with monolithically integrated RC snubber
US8362552B2 (en) 2008-12-23 2013-01-29 Alpha And Omega Semiconductor Incorporated MOSFET device with reduced breakdown voltage

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102412273A (zh) * 2010-09-17 2012-04-11 株式会社东芝 半导体装置及其制造方法

Also Published As

Publication number Publication date
TW201351614A (zh) 2013-12-16
TWI493689B (zh) 2015-07-21
US20130334599A1 (en) 2013-12-19
US8643071B2 (en) 2014-02-04
CN103515442A (zh) 2014-01-15

Similar Documents

Publication Publication Date Title
CN103515442B (zh) 集成有减振器的单一多晶硅mosfet器件
JP5612268B2 (ja) 半導体装置及びｄｃ−ｄｃコンバータ
CN101630681B (zh) 具有单片集成的rc缓冲器的功率器件
US9437728B2 (en) Semiconductor device
TWI634620B (zh) 於共同基板上之功率裝置整合
EP1265285B1 (en) High - voltage semiconductor device
JP4602465B2 (ja) 半導体装置
JP2009543353A (ja) 直接的ソース‐ドレイン電流経路を有する横型トレンチゲートｆｅｔ
WO2005081322A1 (en) High voltage and low on-resistance ldmos transistor having equalized capacitance
WO2007075759A2 (en) Jfet with drain and/or source modification implant
KR20160026455A (ko) 전력용 집적소자 및 이를 포함하는 전자장치와 전자시스템
US10931276B1 (en) Combined IGBT and superjunction MOSFET device with tuned switching speed
CN105161491A (zh) 一种集成栅级驱动功率器件及其制备方法
CN106104802A (zh) 用于降压转换器的单片集成晶体管
DE102009011349A1 (de) Halbleiterbauelement mit inhärenten Kapazitäten und Verfahren zur Herstellung desselben
US8436428B2 (en) Integrated common source power MOSFET device, and manufacturing process thereof
US9508846B2 (en) Vertical MOS semiconductor device for high-frequency applications, and related manufacturing process
CN108962890B (zh) 集成半导体器件
WO2022259409A1 (ja) 炭化珪素半導体装置
JP2014116631A (ja) 半導体装置
CN117690967A (zh) 一种可调节电流密度的sgt mosfet
CN106910772A (zh) 半导体结构元件及用于制造半导体结构元件的方法以及用于车辆的控制装置
CN104769715A (zh) 共用衬底上的功率裝置集成

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20200426

Address after: Ontario, Canada

Patentee after: World semiconductor International Limited Partnership

Address before: 475 oakmead Park Road, Sunnyvale, California, USA

Patentee before: Alpha and Omega Semiconductor Inc.