DE102013107379A1 - Integriertes Halbleiterbauelement und Brückenschaltung mit dem integrierten Halbleiterbauelement - Google Patents

Integriertes Halbleiterbauelement und Brückenschaltung mit dem integrierten Halbleiterbauelement Download PDF

Info

Publication number
DE102013107379A1
DE102013107379A1 DE102013107379.4A DE102013107379A DE102013107379A1 DE 102013107379 A1 DE102013107379 A1 DE 102013107379A1 DE 102013107379 A DE102013107379 A DE 102013107379A DE 102013107379 A1 DE102013107379 A1 DE 102013107379A1
Authority
DE
Germany
Prior art keywords
semiconductor device
region
integrated semiconductor
terminal
electrically connected
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE102013107379.4A
Other languages
English (en)
Other versions
DE102013107379B4 (de
Inventor
Franz Hirler
Andreas Meiser
Steffen Thiele
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of DE102013107379A1 publication Critical patent/DE102013107379A1/de
Application granted granted Critical
Publication of DE102013107379B4 publication Critical patent/DE102013107379B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
    • H01L27/0623—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/082—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including bipolar components only
    • H01L27/0823—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including bipolar components only including vertical bipolar transistors only
    • H01L27/0826—Combination of vertical complementary transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
    • H03K19/018507—Interface arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/063—Reduced surface field [RESURF] pn-junction structures
    • H01L29/0634—Multiple reduced surface field (multi-RESURF) structures, e.g. double RESURF, charge compensation, cool, superjunction (SJ), 3D-RESURF, composite buffer (CB) structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73—Bipolar junction transistors
    • H01L29/732—Vertical transistors
    • H01L29/7327—Inverse vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73—Bipolar junction transistors
    • H01L29/735—Lateral transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/781—Inverted VDMOS transistors, i.e. Source-Down VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7811—Vertical DMOS transistors, i.e. VDMOS transistors with an edge termination structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
    • H01L29/7824—Lateral DMOS transistors, i.e. LDMOS transistors with a substrate comprising an insulating layer, e.g. SOI-LDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K2217/00—Indexing scheme related to electronic switching or gating, i.e. not by contact-making or -breaking covered by H03K17/00
    • H03K2217/0063—High side switches, i.e. the higher potential [DC] or life wire [AC] being directly connected to the switch and not via the load
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K2217/00—Indexing scheme related to electronic switching or gating, i.e. not by contact-making or -breaking covered by H03K17/00
    • H03K2217/0072—Low side switches, i.e. the lower potential [DC] or neutral wire [AC] being directly connected to the switch and not via the load
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K2217/00—Indexing scheme related to electronic switching or gating, i.e. not by contact-making or -breaking covered by H03K17/00
    • H03K2217/0081—Power supply means, e.g. to the switch driver

Abstract

Bereitgestellt wird eine Brückenschaltung. Die Brückenschaltung beinhaltet ein erstes integriertes Halbleiterbauelement (100), das einen High-Side-Schalter (M1) aufweist, ein zweites integriertes Halbleiterbauelement (200), das einen Low-Side-Schalter (M2) aufweist, der mit dem High-Side-Schalter (M1) elektrisch verbunden ist, einen ersten Pegelwandler (T1), der mit dem High-Side-Schalter (M1) elektrisch verbunden ist und entweder im ersten integrierten Halbleiterbauelement (100) oder im zweiten integrierten Halbleiterbauelement (200) integriert ist, und einen zweiten Pegelwandler (T0), der mit dem Low-Side-Schalter (M2) elektrisch verbunden ist und entweder im ersten integrierten Halbleiterbauelement (100) oder im zweiten integrierten Halbleiterbauelement (200) integriert ist. Ferner wird ein integriertes Halbleiterbauelement bereitgestellt.

Description

  • TECHNISCHES GEBIET
  • Ausführungsformen der vorliegenden Erfindung beziehen sich auf integrierte Halbleiterbauelemente, insbesondere auf integrierte Halbleiterbauelemente mit einer vertikalen Leistungsfeldeffektstruktur, und auf eine Brückenschaltung, insbesondere eine Brückenschaltung mit einem High-Side-Schalter, einem Low-Side-Schalter und mindestens einem Pegelwandler.
  • HINTERGRUND
  • Halbleitertransistoren, insbesondere feldeffektgesteuerte Schaltbauelemente wie ein Metalloxid-Halbleiter-Feldeffekttransistor (MOSFET) oder ein Bipolartransistor mit isolierter Gateelektrode (IGBT), werden für verschiedene Anwendungen eingesetzt, darunter insbesondere Verwendung als Leistungsschalter in Stromversorgungen und Stromrichtern, Elektroautos, Klimaanlagen sowie auch Stereoanlagen. Leistungs-MOSFETs werden beispielsweise als untere (Low-Side-) und obere (High-Side-)Leistungsschalter in Brückenschaltungen zum Antreiben eines Elektromotors verwendet. Typischerweise werden in einer solchen Brückenschaltung die Schaltzustände der Leistungsschalter auf richtige Synchronisierung überwacht. Dadurch soll zum Beispiel vermieden werden, dass das Einschalten des Low-Side-Schalters vor dem Abschalten des High-Side-Schalters erfolgt. Dies setzt typischerweise voraus, dass der Treiber des Low-Side-Schalters mit dem High-Side-Schalter verbunden ist, um den Schaltzustand des High-Side-Schalters auszuwerten. Ebenso ist der Treiber des High-Side-Schalters typischerweise mit dem High-Side-Schalter verbunden, um den Schaltzustand des Low-Side-Schalters auszuwerten.
  • Aufgrund der unterschiedlichen Spannungspegel von Low-Side-Schalter und High-Side-Schalter werden in Brückenschaltungen typischerweise zwei Pegelwandler verwendet, beispielsweise ein Aufwärtspegelwandler zwischen dem Low-Side-Schalter und dem Treiber des High-Side-Schalters und einen Abwärtspegelwandler zwischen dem High-Side-Schalter und dem Treiber des Low-Side-Schalters. Entsprechend wird die Spannungsdifferenz zwischen dem oberen Zweig und dem unteren Zweig der Brückenschaltung hauptsächlich vom Pegelwandler abgenommen, so dass eine Nenndurchbruchspannung der Treiberschaltungen für den oberen Schalter bzw. unteren Schalter nur durch die Gate-Spannung vorgegeben werden kann, die für n-Kanal-MOSFETs ca. 1 V bis ca. 20 V betragen kann. Typischerweise werden die Pegelwandler in die integrierten Schaltungen des jeweiligen Treibers (Treiber-ICs), zum Beispiel in eine gemeinsame MOSFET-Treiberstufenschaltung, integriert. Bei Leistungsanwendungen, insbesondere bei Spannungen von ca. 400 V oder auch von mehr als 600 V, sind allerdings die Treiber-ICs der Brückenschaltungen aufgrund der erforderlichen hohen Sperrfähigkeit mit hohen Kosten verbunden.
  • Entsprechend gibt es einen Bedarf für die Verbesserung von Brückenschaltungen für Leistungsanwendungen.
  • ZUSAMMENFASSUNG
  • Gemäß einer Ausführungsform einer Brückenschaltung beinhaltet die Brückenschaltung ein erstes integriertes Halbleiterbauelement, das einen High-Side-Schalter aufweist, ein zweites integriertes Halbleiterbauelement, das einen Low-Side-Schalter aufweist, der mit dem High-Side-Schalter elektrisch verbunden ist, einen ersten Pegelwandler, der mit dem High-Side-Schalter elektrisch verbunden ist und entweder im ersten integrierten Halbleiterbauelement oder im zweiten integrierten Halbleiterbauelement integriert ist, und einen zweiten Pegelwandler, der mit dem Low-Side-Schalter elektrisch verbunden ist und entweder im ersten integrierten Halbleiterbauelement oder im zweiten integrierten Halbleiterbauelement integriert ist.
  • Gemäß einer Ausführungsform eines integrierten Halbleiterbauelements beinhaltet das integrierte Halbleiterbauelement einen Halbleiterkörper, der eine erste Oberfläche, deren normale Ausrichtung eine vertikale Richtung definiert, eine entgegengesetzte Oberfläche, einen ersten Bereich, der eine vertikale Leistungsfeldeffekttransistor-Struktur beinhaltet, einen zweiten Bereich, der einen dreianschlüssigen Abwärtspegelwandler beinhaltet, und einen dritten Bereich, der einen dreianschlüssigen Aufwärtspegelwandler beinhaltet. Ein Anschluss der vertikalen Leistungsfeldeffekttransistor-Struktur ist entweder mit dem dreianschlüssigen Abwärtspegelwandler oder mit dem dreianschlüssigen Aufwärtspegelwandler elektrisch verbunden.
  • Gemäß einer Ausführungsform eines integrierten Halbleiterbauelements beinhaltet das integrierte Halbleiterbauelement einen Halbleiterkörper, der eine erste Oberfläche, deren normale Ausrichtung eine vertikale Richtung definiert, und eine entgegengesetzte Oberfläche beinhaltet. Das integrierte Halbleiterbauelement beinhaltet ferner, wenn von oben betrachtet, einen ersten Bereich, der eine zweite Metallisierung beinhaltet, die auf der ersten Oberfläche angeordnet ist und einen zweite Lastanschluss ausbildet, wenigstens einen zweiten Bereich, der einen Pegelwandler mit wenigstens einer auf der ersten Oberfläche angeordneten Metallisierung beinhaltet, und einen Durchkontaktierungsbereich. In einem vertikalen Querschnitt beinhaltet das integrierte Halbleiterbauelement ferner eine auf der entgegengesetzten Oberfläche im ersten Bereich angeordnete gemeinsame Metallisierung, den wenigstens einen zweiten Bereich und den Durchkontaktierungsbereich und bildet einen ersten Lastanschluss, ein erstes dielektrisches Gebiet, das sich zwischen der ersten Oberfläche und der entgegengesetzten Oberfläche erstreckt, ein zweites dielektrisches Gebiet, das sich zwischen der ersten Oberfläche und der entgegengesetzten Oberfläche erstreckt, eine leitfähige Struktur, die mit dem ersten Anschluss elektrisch verbunden ist, sich bis zur ersten Oberfläche erstreckt und im Kontaktierungsbereich sowie zwischen dem ersten dielektrischen Gebiet und dem zweiten dielektrischen Gebiet angeordnet ist, einen auf der ersten Oberfläche angeordneten Gate-Anschluss und eine Gateelektrode zur Ansteuerung eines Laststroms zwischen dem ersten Lastanschluss und dem zweiten Lastanschluss. Die Gateelektrode ist im ersten Bereich angeordnet und mit einem Gate-Anschluss elektrisch verbunden.
  • Für den Fachmann werden beim Lesen der nachstehenden detaillierten Beschreibung und Betrachten der Begleitzeichnungen weitere Merkmale und Vorteile ersichtlich.
  • KURZBESCHREIBUNG DER ZEICHNUNGEN
  • Die Bauteile in den Figuren sind nicht unbedingt maßstabsgerecht dargestellt, sondern der Schwerpunkt liegt auf der Illustration der Grundsätze der Erfindung. In den Figuren bezeichnen außerdem gleiche Verweiszahlen jeweils entsprechende Teile. In den Zeichnungen:
  • 1 zeigt einen Schaltplan einer Brückenschaltung gemäß einer Ausführungsform;
  • 2A zeigt einen Schaltplan einer Brückenschaltung gemäß einer anderen Ausführungsform;
  • 2B zeigt einen Schaltplan einer Brückenschaltung gemäß einer weiteren Ausführungsform;
  • 3 zeigt einen Schaltplan einer Brückenschaltung gemäß noch einer anderen Ausführungsform;
  • 4 zeigt einen Schaltplan einer Brückenschaltung gemäß einer anderen Ausführungsform;
  • 5 zeigt einen vertikalen Querschnitt durch ein integriertes Halbleiterbauelement gemäß einer Ausführungsform;
  • 6A zeigt einen vertikalen Querschnitt durch ein integriertes Halbleiterbauelement gemäß einer Ausführungsform;
  • 6B zeigt einen anderen vertikalen Querschnitt durch das integrierte Halbleiterbauelement von 6A gemäß einer Ausführungsform;
  • 7A zeigt einen vertikalen Querschnitt durch ein integriertes Halbleiterbauelement gemäß einer Ausführungsform;
  • 7B zeigt einen vertikalen Querschnitt durch ein integriertes Halbleiterbauelement gemäß einer anderen Ausführungsform;
  • 8A zeigt einen vertikalen Querschnitt durch ein integriertes Halbleiterbauelement gemäß einer weiteren Ausführungsform; und
  • 8B zeigt einen vertikalen Querschnitt durch ein integriertes Halbleiterbauelement gemäß noch einer anderen Ausführungsform.
  • DETAILLIERTE BESCHREIBUNG
  • In der nachstehenden detaillierten Beschreibung wird auf die Begleitzeichnungen verwiesen, die Bestandteil dieses Dokuments sind und in denen spezielle Ausführungsformen, in denen die Erfindung praktisch realisiert wird, illustrativ dargestellt werden. Richtungsangaben wie ”oben”, ”unten”, ”vorn”, ”hinten”, ”vordere”, ”hintere” usw. werden unter Bezugnahme auf die beschriebene Ausrichtung der Figur(en) verwendet. Da Bauteile von Ausführungsformen in einer Reihe unterschiedlicher Ausrichtungen positioniert werden können, werden die Richtungsangaben zum Zwecke der Illustration verwendet und sind in keiner Weise einschränkend. Es ist darauf hinzuweisen, dass weitere Ausführungsformen genutzt und strukturelle oder logische Änderungen vorgenommen werden können, ohne vom Umfang der Erfindung abzuweichen. Die nachstehende detaillierte Beschreibung ist deshalb nicht in einschränkendem Sinn zu lesen und der Umfang der vorliegenden Erfindung wird durch die angehängten Ansprüche bestimmt.
  • Nunmehr wird im Detail auf verschiedene Ausführungsformen eingegangen, von denen ein oder mehrere Beispiele in den Figuren illustriert sind. Jedes Beispiel wird zu Erläuterungszwecken gegeben und versteht sich nicht als Einschränkung der Erfindung. Beispielsweise können Merkmale, die als Teil einer bestimmten Ausführungsform illustriert oder beschrieben werden, bei oder im Zusammenhang mit anderen Ausführungsformen verwendet werden, so dass sich eine weitere Ausführungsform ergibt. Die vorliegende Erfindung soll solche Änderungen und Variationen mit beinhalten. Die Beispiele werden unter Verwendung einer speziellen Sprache beschrieben, was nicht als Einschränkung des Umfangs der angehängten Ansprüche zu deuten ist. Die Zeichnungen sind nicht maßstabsgetreu und dienen lediglich illustrativen Zwecken. Aus Gründen der Übersichtlichkeit wurden gleiche Elemente oder Herstellungsschritte in den unterschiedlichen Zeichnungen mit den gleichen Bezugszeichen bezeichnet, sofern nicht anders angegeben.
  • Der Ausdruck ”horizontal” soll im Rahmen dieser Beschreibung eine Ausrichtung bezeichnen, die sich parallel zu einer ersten oder wesentlichen horizontalen Oberfläche eines Halbleitersubstrats oder Halbleiterkörpers erstreckt. Dies kann beispielsweise die Oberfläche eines Wafers oder Chips sein.
  • Der Ausdruck ”vertikal” soll im Rahmen dieser Beschreibung eine Ausrichtung bezeichnen, die sich im Wesentlichen rechtwinklig zur ersten Oberfläche, d. h. parallel zur normalen Ausrichtung der ersten Oberfläche des Halbleitersubstrats oder Halbleiterkörpers erstreckt.
  • In der vorliegenden Beschreibung wird davon ausgegangen, dass eine zweite Oberfläche eines Halbleitersubstrats oder Halbleiterkörpers durch die untere oder rückseitige Oberfläche gebildet wird, während davon ausgegangen wird, dass die erste Oberfläche von der oberen, vorderen oder Hauptoberfläche des Halbleitersubstrats gebildet wird. Die Ausdrücke ”oberhalb” und ”unterhalb” nach vorliegendem Sprachgebrauch beschreiben demzufolge relative Standorte eines Strukturmerkmals in Bezug zu einem anderen Strukturmerkmal unter Berücksichtigung dieser Ausrichtung.
  • In dieser Patentschrift wird n-dotiert als erster Leitfähigkeitstyp bezeichnet, während p-dotiert als zweiter Leitfähigkeitstyp bezeichnet wird. Alternativ können die Halbleiterbauelemente mit entgegengesetzten Dotierungsverhältnissen ausgebildet werden, so dass der erste Leitfähigkeitstyp p-dotiert sein kann und der zweite Leitfähigkeitstyp n-dotiert sein kann. Darüber hinaus werden in einigen Figuren relative Dotierungskonzentrationen angegeben, indem dem Dotiertyp ein ”–” oder ”+” beigestellt wird. Beispielsweise bedeutet ”n–” eine Dotierkonzentration, die kleiner als die Dotierkonzentration eines ”n”-Dotiergebiets ist, während ein ”n+”-Dotiergebiet eine größere Dotierkonzentration als das ”n”-Dotiergebiet aufweist. Wenn die relative Dotierkonzentration angegeben ist, heißt das jedoch nicht, dass Dotiergebiete mit der gleichen relativen Dotierkonzentration die gleiche absolute Dotierkonzentration besitzen müssen, sofern nicht anders angegeben. Beispielsweise können zwei verschiedene n+-Dotiergebiete unterschiedliche absolute Dotierkonzentrationen aufweisen. Gleiches gilt zum Beispiel für ein n+-Dotiergebiet und ein p+-Dotiergebiet.
  • In dieser Patentschrift beschriebene spezielle Ausführungsformen richten sich insbesondere, aber nicht ausschließlich, auf integrierte Halbleiterbauelemente, insbesondere auf Halbleiterbauelemente, die einen Halbleiter-Leistungsfeldeffekttransistor und wenigstens einen Pegelwandler aufweisen, und auf Brückenschaltungen, die wenigstens ein integriertes Halbleiterbauelement aufweisen.
  • Der Ausdruck ”Pegelwandler” (Level-Shifter) soll nach vorliegendem Sprachgebrauch eine Halbleiterschaltung beschreiben, die einen Gleichspannungspegel auf einen anderen Gleichspannungspegel umsetzt, typischerweise mit einem Faktor von mindestens etwa fünf oder zehn. Der Pegelwandler beinhaltet typischerweise einen Transistor, zum Beispiel einen MOSFET oder einen bipolaren Transistor, mit einer Steuerelektrode, zum Beispiel einer Gateelektrode. Eine Änderung der an die Steuerelektrode angelegten Spannung führt typischerweise zur Änderung des durch den Transistor fließenden Stroms und einer Spannung eines mit dem Transistor verbundenen Spannungsteilers, der beispielsweise durch Reihenschaltung zweiter Widerstände gebildet wird. Der Ausdruck ”ein Pegelwandler ist in einem Halbleiterbauelement integriert” soll beschreiben, dass mindestens die aktiven elektronischen Bauteile des Pegelwandlers, beispielsweise der Transistor, in das Halbleiterbauelement integriert werden.
  • Das integrierte Halbleiterbauelement beinhaltet typischerweise in einem ersten Bereich einen vertikalen Halbleiter-Leistungstransistor, typischerweise einen Leistungsfeldeffektransistor wie einen vertikalen Leistungs-IGBT oder einen vertikalen Leistungs-MOSFET mit einer auf der ersten Oberfläche angeordneten Source-Metallisierung und einer isolierten Gateelektrode, die in der Nähe der ersten Oberfläche, zum Beispiel auf der ersten Oberfläche, angeordnet ist, und einer Drain-Metallisierung, die auf einer der ersten Oberfläche entgegengesetzten zweiten Oberfläche angeordnet ist. Wenn auf der ersten Oberfläche eine Gate-Metallisierung angeordnet ist, wird die Anordnung der Metallisierungen bzw. Anschlüsse auch als Drain-Down-Konfiguration bezeichnet. Alternativ sind die Gate-Metallisierung und die Drain-Metallisierung auf der ersten Oberfläche und die Source-Metallisierung und die isolierte Gateelektrode auf der zweiten Oberfläche in einer sogenannten Source-Down-Konfiguration angeordnet. Die Metallisierungen stellen typischerweise auch entsprechende Anschlüsse bereit, beispielsweise in Kontaktflächengebieten. Der vertikale Halbleiter-Leistungstransistor beinhaltet typischerweise in einem aktiven Bereich eine Mehrzahl von Zellen, beispielsweise IGBT-Zellen oder MOSFET-Zellen, zum Führen und/oder Steuern eines Laststroms. Ferner kann, von oben betrachtet, die aktive Fläche mindestens teilweise von wenigstens einer Randabschlussstruktur umgeben sein.
  • Im Kontext der vorliegenden Beschreibung soll der Ausdruck ”Metallisierung” ein Gebiet oder eine Schicht mit metallischen oder fast metallischen Eigenschaften in Bezug auf die elektrische Leitfähigkeit beschreiben. Eine Metallisierung kann in Kontakt mit einem Halbleitergebiet stehen und so eine Elektrode, eine Kontaktfläche (Pad) und/oder einen Anschluss des Halbleiterbauelements ausbilden. Die Metallisierung kann aus einem Metall wie Al, Ti, W, Cu und Co bestehen oder ein solches umfassen, kann aber auch aus einem Material mit in Bezug auf die elektrische Leitfähigkeit metallischen oder fast metallischen Eigenschaften hergestellt sein, wie aus stark n- oder p-dotiertem Poly-Si, TiN oder einem elektrisch leitfähigen Silicid wie TaSi2, TiSi2, PtSi, CoSi2, WSi2 oder dergleichen. Die Metallisierung kann auch unterschiedliche elektrisch leitfähige Werkstoffe beinhalten, beispielsweise einen Stapel dieser Werkstoffe.
  • Der Ausdruck ”Randabschlussstruktur” nach dem Sprachgebrauch der vorliegenden Patentschrift soll eine Struktur beschreiben, die ein Übergangsgebiet bereitstellt, in dem sich die hohen elektrischen Felder rings um einen aktiven Bereich des Halbleiterbauelements allmählich zu dem Potential am Rand des Bauelements und/oder zu einem Bezugspotential wie Masse verändern. Eine Randabschlussstruktur kann somit zwischen zwei unterschiedlichen Halbleiterstrukturen angeordnet werden, die im gleichen Halbleiterbauelement integriert sind und unterschiedliche Spannungen betreiben. Die Randabschlussstruktur kann beispielsweise die Feldintensität rings um das Abschlussgebiet des gleichrichtenden Übergangs vermindern, indem sie die elektrischen Feldlinien über das Abschlussgebiet verteilt.
  • Der Ausdruck ”Leistungshalbleiterbauelement” soll im Rahmen dieser Patentschrift ein Halbleiterbauelement auf einem einzelnen Chip mit Hochspannungs- und/oder Hochstrom-Schaltvermögen beschreiben. Mit anderen Worten: Leistungshalbleiterbauelemente sind für hohe Ströme, typischerweise im Ampere-Bereich, und/oder hohe Spannungen von über etwa 10 V oder auch über etwa 500 V gedacht. Im Rahmen der vorliegenden Schrift werden die Termini ”Leistungshalbleiterbauelement” und ”Leistungshalbleiterbauteil” synonym gebraucht.
  • Der Ausdruck ”Feldeffekt” soll im Rahmen dieser Patentschrift die durch ein elektrisches Feld vermittelte Ausbildung eines leitfähigen ”Kanals” eines ersten Leitfähigkeitstyps und/oder Steuerung der Leitfähigkeit und/oder Form des Kanals in einem Halbleitergebiet eines zweiten Leitfähigkeitstyps, typischerweise einem Bodygebiet des zweiten Leitfähigkeitstyps, bezeichnen. Aufgrund des Feldeffektes wird durch das Kanalgebiet ein unipolarer Strompfad zwischen einem Sourcegebiet oder Emittergebiet des ersten Leitfähigkeitstyps und einem Driftgebiet des ersten Leitfähigkeitstyps ausgebildet und/oder gesteuert. Das Driftgebiet kann sich in Kontakt mit einem Draingebiet bzw. einem Kollektorgebiet befinden. Das Driftgebiet kann dotierte Kompensationszonen des ersten Leitfähigkeitstyps und dotierte Kompensationszonen des zweiten Leitfähigkeitstyps dergestalt beinhalten, dass deren Ladungen, in einem Off-Zustand, wechselseitig verarmt werden können. Das Draingebiet oder das Kollektorgebiet steht mit einer Drain- oder Kollektorelektrode in niedrigohmigem Kontakt. Das Sourcegebiet oder Emittergebiet steht mit einer Source- oder Emitterelektrode in niedrigohmigem Kontakt. Im Kontext der vorliegenden Schrift soll der Ausdruck ”in niedrigohmigem elektrischem Kontakt” bezeichnen, dass zwischen entsprechenden Elementen oder Abschnitten eines Halbleiterbauelements ein Strompfad mit geringem ohmschem Widerstand vorliegt, wenn an und/oder über das Halbleiterbauelement keine Spannungen angelegt werden. Im Rahmen dieser Patentschrift werden die Ausdrücke ”in niedrigohmigem elektrischem Kontakt”, ”elektrisch verbunden” und ”in niedrigohmiger elektrischer Verbindung” synonym verwendet.
  • Im Kontext der vorliegenden Patentschrift ist der Begriff ”MOS” (Metalloxid-Halbleiter) als einschließlich des allgemeineren Begriffs ”MIS” (Metall-Isolator-Halbleiter) zu verstehen. Beispielsweise ist der Begriff MOSFET (Metalloxid-Halbleiter-Feldeffekttransistor) so zu verstehen, dass er auch FET mit einem Gate-Isolator beinhaltet, der kein Oxid ist, d. h. der Ausdruck MOSFET wird in der allgemeineren Bedeutung von IGFET (Halbleiter-Feldeffekttransistor mit isoliertem Gate) bzw. MISFET (Metall-Isolator-Halbleiter-Feldeffekttransistor) verwendet.
  • Im Kontext der vorliegenden Patentschrift soll der Ausdruck ”Schalter” eine Halbleiterstruktur, typischerweise einen Leistungs-MOSFET oder einen Leistungs-IGBT, beschreiben, die so konfiguriert ist, dass sie einen Laststrom, typischerweise im Ampere-Bereich, führt und den Laststrom unterbricht.
  • Im Kontext der vorliegenden Patentschrift soll der Ausdruck ”Treiberschaltung” eine Schaltung oder eine elektronische Komponente beschreiben, die so konfiguriert ist, dass sie einen Schalter ansteuert.
  • Im Kontext der vorliegenden Patentschrift soll der Ausdruck ”Gateelektrode” eine Elektrode bezeichnen, die sich neben dem und isoliert vom Bodygebiet befindet und so konfiguriert ist, dass sie ein Kanalgebiet durch das Bodygebiet ausbildet und/oder steuert.
  • Im Kontext der vorliegenden Patentschrift soll der Ausdruck ”Feldelektrode” eine Elektrode beschreiben, die in der Nähe eines Halbleitergebiets, typischerweise des Driftgebiets, angeordnet ist, gegenüber dem Halbleitergebiet teilweise isoliert ist und so konfiguriert ist, dass sie einen verarmten Abschnitt im Halbleitergebiet erweitert, indem sie sich auf eine geeignete Spannung, bei einem Halbleitergebiet vom n-Typ typischerweise auf eine in Bezug auf das umgebende Halbleitergebiet negative Spannung, auflädt. In anderen Ausführungsformen befindet sich die Feldelektrode nicht in niedrigohmiger elektrischer Verbindung mit einem Anschluss und wird als ”schwebende Feldplatte” bezeichnet.
  • Im Kontext der vorliegenden Patentschrift soll der Ausdruck ”Mesa” oder ”Messgebiet” ein Halbleitergebiet zwischen zwei benachbarten Gräben bezeichnen, die sich in einem vertikalen Querschnitt in das Halbleitersubstrat bzw. den Halbleiterkörper hinein erstrecken.
  • Im Kontext der vorliegenden Patentschrift sollen die Ausdrücke ”verbunden” und ”elektrisch verbunden” beschreiben, dass eine elektrische Verbindung, typischerweise eine ohmsche elektrische Verbindung, beispielsweise eine niederohmige elektrische Verbindung, oder ein ohmscher Strompfad zwischen zwei Gebieten, Abschnitten oder Teilen eines Halbleiterbauelements durch das Halbleiterbauelement oder zwischen unterschiedlichen Elektroden, Metallisierungen oder Anschlüssen einer oder mehrerer Bauelemente einer Schaltung oder zwischen einer Elektrode, einem Anschluss oder einer Metallisierung und einem Abschnitt oder einem Teil des Halbleiterbauelements vorliegt.
  • 1 zeigt einen Schaltplan einer Brückenschaltung 1000. Brückenschaltung 1000 ist eine Halbbrückenschaltung und beinhaltet ein erstes integriertes Halbleiterbauelement 100 und ein zweites integriertes Halbleiterbauelement 200, wie durch die gestrichelten Rechtecke angezeigt. Das erste integrierte Halbleiterbauelement 100 beinhaltet einen dreianschlüssigen Schalter M1, der zwei Lastanschlüsse und einen Steueranschluss aufweist. Während des Betriebs wird typischerweise ein erster Lastanschluss des Schalters M1 mit einer positiven Spannung Vs gespeist, beispielsweise von einem Pluspol einer Stromversorgung. Dementsprechend bildet Schalter M1 einen High-Side-Schalter von Brückenschaltung 1000. Die positive Spannung Vs kann größer als etwa 10 V, größer als etwa 500 V oder sogar größer als etwa 1000 V sein.
  • In der beispielhaften Ausführungsform ist der Schalter M1 als n-Kanal-Leistungs-MOSFET ausgebildet, der einen Drain-Anschluss aufweist, der mit der positiven Spannung Vs verbunden ist.
  • Das zweite integrierte Halbleiterbauelement 200 beinhaltet einen dreianschlüssigen Schalter M0, der zwei Lastanschlüsse und einen Steueranschluss aufweist. Ein zweiter Lastanschluss des Schalters M0 ist mit einem Sourcepol, der eine Spannung kleiner als die positive Spannung Vs bereitstellt, beispielsweise mit Masse, verbunden, und ein erster Lastanschluss des Schalters M0 ist mit einem zweiten Lastanschluss des High-Side-Schalters M1 verbunden. Dementsprechend bildet Schalter M0 einen Low-Side-Schalter von Brückenschaltung 1000, der mit dem High-Side-Schalter M1 in Reihe geschaltet ist.
  • In der beispielhaften Ausführungsform ist der Low-Side-Schalter M0 als n-Kanal-Leistungs-MOSFET ausgebildet, der einen mit Masse verbundenen Source-Anschluss aufweist. Der Drain-Anschluss des Low-Side-Schalters M0 ist mit dem Source-Anschluss des High-Side-Schalters M1 verbunden. Dementsprechend sind der Low-Side-Schalter M0 und der High-Side-Schalter M1 in Reihe geschaltet. Entweder der Drain-Anschluss des Low-Side-Schalters M0 oder der Source-Anschluss des High-Side-Schalters M1 kann einen Ausgangsanschluss bilden, der eine Spannung Vout zum Treiben einer Last, beispielsweise einer induktiven Last wie eines Elektromotors, gegen eine zweite Halbbrückenkonfiguration bereitstellt. Somit sind der Drain-Anschluss des Low-Side-Schalters M0 und der Source-Anschluss des High-Side-Schalters M1 mit dem Ausgangsanschluss der Brückenschaltung 1000 verbunden.
  • Ein erster Anschluss und ein zweiter Anschluss eines ersten dreianschlüssigen Pegelwandlers T1 sind mit dem Source-Anschluss bzw. Gate-Anschluss des High-Side-Schalters M1 elektrisch verbunden, um die Schaltzustände (ON, OFF) des High-Side-Schalters M1 zu überwachen. Ein dritter Anschluss des ersten Pegelwandlers T1 ist mit einer zweiten Treiberschaltung X0 elektrisch verbunden, die zum Treiben des Gate-Anschlusses des unteren Schalters M0 verwendet wird. Dementsprechend bildet der erste Pegelwandler T1 einen Abwärtspegelwandler. Durch die Nutzung des dritten Anschlusses des ersten Pegelwandlers T1 als Eingang der zweiten Treiberschaltung X0 wird eine Freigabe des unteren Schalters M0 nur möglich, wenn der obere Schalter M1 nicht freigegeben ist. Im Ausführungsbeispiel nach 1 wird der erste Pegelwandler T1 durch einen p-Kanal-MOSFET gebildet, der einen mit dem Gate-Anschluss des High-Side-Schalters M1 verbundenen Source-Anschluss, einen mit dem Source-Anschluss des High-Side-Schalters M1 verbundenen Gate-Anschluss und einen über Widerstand R01 mit der zweiten Treiberschaltung X0 verbundenen Drain-Anschluss aufweist. Der Widerstand R01 ist typischerweise über einen weiteren Widerstand R00 und eine parallel geschaltete Zenerdiode Z0 mit Masse verbunden.
  • Ebenso sind ein erster Anschluss und ein zweiter Anschluss eines zweiten dreianschlüssigen Pegelwandlers T0 mit dem Source-Anschluss (Masse) bzw. Gate-Anschluss des Low-Side-Schalters M0 elektrisch verbunden, um die Schaltzustände (ON, OFF) des Low-Side-Schalters M0 zu überwachen. Ein dritter Anschluss des zweiten Pegelwandlers T0 ist mit einer ersten Treiberschaltung X1 elektrisch verbunden, die zum Treiben des Gate-Anschlusses des oberen Schalters M0 verwendet wird. Dementsprechend bildet der zweite Pegelwandler T0 einen Aufwärtspegelwandler. Durch die Nutzung des dritten Anschlusses des zweiten Pegelwandlers T0 als Eingang der ersten Treiberschaltung X1 wird eine Freigabe des oberen Schalters M1 nur möglich, wenn der untere Schalter M1 nicht freigegeben ist. Im Ausführungsbeispiel wird der zweite Pegelwandler T0 durch einen n-Kanal-MOSFET gebildet, der einen mit dem Source-Anschluss des Low-Side-Schalters M1, d. h. im Ausführungsbeispiel mit Masse, verbundenen Source-Anschluss, einen mit dem Gate-Anschluss des Low-Side-Schalters M1 verbundenen Gate-Anschluss und einen über einen Widerstand R10 mit der ersten Treiberschaltung X0 verbundenen Drain-Anschluss aufweist. Der Widerstand R10 ist typischerweise über einen weiteren Widerstand R11 und eine parallel geschaltete Zenerdiode Z1 mit einer Niederspannungsversorgung U1 von zum Beispiel 10 V verbunden. Die erste Treiberschaltung X1 und die zweite Treiberschaltung X0 können als Betriebsverstärker realisiert werden, die mit einem Mikrocontroller (μ-Controller) verbunden sind, welcher Taktsignale bereitstellt. Zur sachgerechten Dimensionierung der Brückenschaltung 1000 können zusätzliche elektronische Bauelemente wie ein Kondensator C und eine Diode D1 verwendet werden.
  • Im Ausführungsbeispiel nach 1 ist der erste Pegelwandler T1 im ersten integrierten Halbleiterbauelement 100 und der zweite Pegelwandler T0 im zweiten integrierten Halbleiterbauelement 200 integriert. Dementsprechend können die erste Treiberschaltung X0 und die zweite Treiberschaltung X1 in Low-Power-Technologie realisiert werden. Das erste integrierte Halbleiterbauelement 100 und das zweite integrierte Halbleiterbauelement 200 werden typischerweise als Leistungshalbleiterbauelemente in Source-Down-Konfiguration mit ausreichend hoher Sperrfähigkeit hergestellt. Entsprechend lassen sich zusätzliche Maßnahmen für den Schutz des ersten und zweiten Pegelwandlers T1, T0 im integrierten Halbleiterbauelement 100, 200 kostengünstig bereitstellen. Damit lassen sich die Gesamtkosten der Brückenschaltung 1000 reduzieren.
  • 2A zeigt einen Schaltplan einer Brückenschaltung 1001. Brückenschaltung 1001 ähnelt der Brückenschaltung 1000, die unter Bezugnahme auf 1 erläutert wurde. Jedoch sind der erste Pegelwandler T1 und der zweite Pegelwandler T0 gemeinsam mit dem als n-Kanal-Leistungs-MOSFET realisierten Low-Side-Schalter M0 im zweiten integrierten Halbleiterbauelement 200 integriert. Außerdem sind der erste Pegelwandler T1 und der zweite Pegelwandler T0 der Brückenschaltung 1001 als pnp-Transistor bzw. npn-Transistor realisiert. Dementsprechend ist der Emitteranschluss des ersten Pegelwandlers T1 mit einem Gate-Anschluss des ebenfalls als n-Kanal-Leistungs-MOSFET realisierten High-Side-Schalters M1 verbunden, ist der Basisanschluss des ersten Pegelwandlers T1 mit dem Source-Anschluss des High-Side-Schalters M1 verbunden und ist der Kollektoranschluss des ersten Pegelwandlers T1 mit der zweiten Treiberschaltung X0 verbunden. Der Basisanschluss des zweiten Pegelwandlers T0 ist mit dem Gate-Anschluss des Low-Side-Schalters M0 verbunden. Der Emitteranschluss des zweiten Pegelwandlers T0 ist mit dem Source-Anschluss des Low-Side-Schalters M0, d. h. mit Masse, verbunden. Der Kollektoranschluss des zweiten Pegelwandlers T0 ist mit der ersten Treiberschaltung X1 verbunden, die den Gate-Anschluss des MOSFET treibt, welcher als High-Side-Schalter M1 der Brückenschaltung 1001 im ersten Halbleiterbauelement 100 integriert ist.
  • Das erste Halbleiterbauelement 100 kann ein integriertes Drain-Down-Leistungshalbleiterbauelement sein und das zweite Halbleiterbauelement 200 ist typischerweise ein Source-Down-Leistungshalbleiterbauelement.
  • Da der Low-Side-Schalter M0 und der erste und zweite Pegelwandler T1, T0 in ein und demselben Halbleiterbauelement 200 integriert sind, sind die Sperrspannungsanforderungen für die Treiber und Controller X0, X1 erheblich geringer und lassen sich so die Gesamtkosten der Brückenschaltung 1001 reduzieren.
  • 2B zeigt einen Schaltplan einer Brückenschaltung 1002. Brückenschaltung 1002 ähnelt der Brückenschaltung 1001, die unter Bezugnahme auf 2A erläutert wurde. Jedoch ist der Basisanschluss des zweiten Pegelwandlers T0 nicht mit dem Gate-Anschluss des Low-Side-Schalters M0 verbunden, sondern mit einem Mikrocontroller μC, der so konfiguriert ist, dass er ein erstes Taktsignal an den Basisanschluss des zweiten Pegelwandlers T0 und ein zweites Taktsignal an die zweite Treiberschaltung X0 liefert. Das erste Taktsignal und das zweite Taktsignal können identisch sein oder können zeitversetzt sein, um Unterbrechungszeiten und/oder Verzögerungen des Low-Side-Schalters M0 und/oder des High-Side-Schalters M1 auszugleichen. Dadurch wird auch eine Synchronisierung von High-Side-Schalter M1 und Low-Side-Schalter M0 sichergestellt.
  • Gemäß einer Ausführungsform werden ein oder mehrere zusätzliche Pegelwandler in entsprechenden weiteren zweiten Bereichen 120 des ersten integrierten Halbleiterbauelements 100 und/oder des zweiten integrierten Halbleiterbauelements 200 verwendet, um den einem Strom, einer Spannung oder einer Temperatur entsprechenden Spannungspegel von Messwerten, die entweder im ersten integrierten Halbleiterbauelement 100 oder im zweiten integrierten Halbleiterbauelement 200 gemessen werden, zum Spannungspegel des jeweils anderen, also des entweder ersten integrierten Halbleiterbauelements 100 oder zweiten integrierten Halbleiterbauelements 200 zu wandeln. Die Messwerte können zur Verbesserung des Schaltverhaltens der Brückenschaltung verwendet werden. Es ist dabei anzumerken, dass der/die zusätzliche(n) Pegelwandler je nach vorgenommener Messung nicht mit dem Low-Side-Schalter M0 bzw. High-Side-Schalter M1 verbunden sein müssen.
  • 3 zeigt einen Schaltplan einer Brückenschaltung 1003. Brückenschaltung 1003 ähnelt der Brückenschaltung 1000, die unter Bezugnahme auf 1 erläutert wurde. Jedoch sind der erste Pegelwandler T1 und der zweite Pegelwandler T0 gemeinsam mit dem als n-Kanal-Leistungs-MOSFET realisierten High-Side-Schalter M1, typischerweise in Drain-Down-Konfiguration, im ersten integrierten Halbleiterbauelement 100 integriert. Außerdem ist der zweite Pegelwandler T0 der Brückenschaltung 1003 als npn-Transistor realisiert. Dementsprechend ist der Basisanschluss des zweiten Pegelwandlers T0 mit dem Gate-Anschluss des in einem zweiten Halbleiterbauelement 200, beispielsweise in Drain-Down-Konfiguration, integrierten Low-Side-Schalters M0 verbunden, ist der Emitteranschluss des zweiten Pegelwandlers T0 mit dem Source-Anschluss des Low-Side-Schalters M0, d. h. im Ausführungsbeispiel mit Masse, verbunden, und ist der Kollektoranschluss des zweiten Pegelwandlers T0 mit der ersten Treiberschaltung X1 verbunden, die den Gate-Anschluss des High-Side-Schalters M1 der Brückenschaltung 1003 treibt.
  • Da der High-Side-Schalter M1 und der erste und zweite Pegelwandler T1, T0 in ein und demselben Halbleiterbauelement 100 integriert sind, lassen sich die Gesamtkosten der Brückenschaltung 1003 reduzieren.
  • 4 zeigt einen Schaltplan einer Brückenschaltung 1004. Brückenschaltung 1004 ähnelt der Brückenschaltung 1000, die unter Bezugnahme auf 1 erläutert wurde. Jedoch ist der erste Pegelwandler T1 gemeinsam mit dem als n-Kanal-MOSFET realisierten Low-Side-Schalter M0, typischerweise in Drain-Down-Konfiguration, im zweiten integrierten Halbleiterbauelement 200 integriert und ist der zweite Pegelwandler T0 gemeinsam mit dem ebenso als n-Kanal-MOSFET realisierten High-Side-Schalter M1, typischerweise in Drain-Down-Konfiguration, im ersten integrierten Halbleiterbauelement 100 integriert. Außerdem sind der erste Pegelwandler T1 und der zweite Pegelwandler T0 der Brückenschaltung 1004 als pnp-Transistor bzw. npn-Transistor realisiert. Dementsprechend ist der Basisanschluss des zweiten Pegelwandlers T0 mit dem Gate-Anschluss des Low-Side-Schalters M0 verbunden, ist der Emitteranschluss des zweiten Pegelwandlers T0 mit dem Source-Anschluss des Low-Side-Schalters M0, d. h. mit Masse, verbunden, und ist der Kollektoranschluss des zweiten Pegelwandlers T0 mit der ersten Treiberschaltung X1 verbunden, die den Gate-Anschluss des High-Side-Schalters M1 treibt. Ferner ist der Basisanschluss des ersten Pegelwandlers T1 mit dem Source-Anschluss des High-Side-Schalters M1 verbunden, ist der Emitteranschluss des ersten Pegelwandlers T1 mit dem Gate-Anschluss des High-Side-Schalters M1 verbunden, und ist der Kollektoranschluss des ersten Pegelwandlers T1 mit der zweiten Treiberschaltung X0 verbunden, die den Gate-Anschluss des Low-Side-Schalters M0 treibt.
  • Da der High-Side-Schalter M1 und der zweite Pegelwandler T0 im integrierten Halbleiterbauelement 100 integriert sind und der Low-Side-Schalter M0 und der erste Pegelwandler T1 im integrierten Halbleiterbauelement 200 integriert sind, lassen sich die Gesamtkosten der Brückenschaltung 1004 reduzieren.
  • Weitere Ausführungsformen von Brückenschaltungen lassen sich erhalten, wenn man an Stelle eines p-Kanal-MOSFET einen pnp-Transistor als Abwärtspegelwandler oder umgekehrt verwendet und/oder wenn man an Stelle eines n-Kanal-MOSFET einen npn-Transistor als Aufwärtspegelwandler verwendet.
  • Beispielsweise kann an Stelle eines p-Kanal-MOSFET in den anhand von 1 und 3 oben erläuterten Brückenschaltungen 1000 bzw. 1003 ein pnp-Transistor als Abwärtspegelwandler T1 verwendet werden. In diesen Ausführungsformen ist der Basisanschluss des pnp-Transistors mit dem Source-Anschluss des entsprechenden High-Side-Schalters M1 verbunden und ist der Emitteranschluss des pnp-Transistors mit dem Gate-Anschluss des entsprechenden High-Side-Schalters M1 verbunden, und ist der Kollektoranschluss des pnp-Transistors mit der entsprechenden zweiten Treiberschaltung X0 verbunden.
  • Darüber hinaus lassen sich weitere Ausführungsformen von Brückenschaltungen dadurch erhalten, dass man beispielsweise in der in 4 dargestellten Schaltung entweder den Low-Side-Schalter M0 oder den High-Side-Schalter M1 durch eine induktive Last, eine kapazitive Last oder eine ohmsche Last ersetzt.
  • Im Folgenden werden hauptsächlich Ausführungsformen, die Halbleiterbauelemente und Herstellungsverfahren zur Ausbildung von Halbleiterbauelementen betreffen, unter Bezugnahme auf Silizium(Si)-Halbleiterbauelemente erläutert. Dementsprechend ist ein monokristallines Halbleitergebiet oder eine monokristalline Halbleiterschicht typischerweise ein(e) monokristalline(s) Si-Gebiet bzw. Si-Schicht. Es sei jedoch darauf hingewiesen, dass der Halbleiterkörper aus jedem für die Herstellung eines Halbleiterbauelements geeigneten Halbleitermaterial hergestellt werden kann. Beispiele solcher Materialien sind insbesondere Elementarhalbleitermaterialien wie Silizium (Si) oder Germanium (Ge), Verbindungshalbleitermaterialien der Gruppe IV wie Siliziumcarbid (SiC) oder Siliziumgermanium (SiGe), binäre, ternäre oder quartäre III-V-Halbleitermaterialien wie Galliumnitrid (GaN), Galliumarsenid (GaAs), Galliumphosphid (GaP), Indiumphosphid (InP), Indiumgalliumphosphid (InGaPa), Aluminumgalliumnitrid (AlGaN), Aluminumindiumnitrid (AlInN), Indiumgalliumnitrid (InGaN), Aluminumgalliumindiumnitrid (AlGaInN) oder Indiumgalliumarsenidphosphid (InGaAsP), sowie binäre oder ternäre II-VI-Halbleitermateralien wie Cadmiumtellurid (CdTe) und Quecksilbercadmiumtellurid (HgCdTe), um nur einige zu nennen. Die oben genannten Halbleitermaterialien werden auch als Halbleiterwerkstoffe mit Homoübergang bezeichnet. Wenn zwei unterschiedliche Halbleiterwerkstoffe kombiniert werden, wird ein Halbleitermaterial mit Heteroübergang ausgebildet. Beispiele für Halbleitermaterialien mit Heteroübergang sind insbesondere, ohne darauf beschränkt zu sein, Aluminumgalliumnitrid(AlGaN)-Aluminumgalliumindiumnitrid(AlGaInN), Indiumgalliumnitrid(InGaN)-Aluminumgalliumindiumnitride(AlGaInN), Indiumgalliumnitrid(InGaN)-Galliumnitrid (GaN), Aluminumgalliumnitrid(AlGaN)-Galliumnitrid(GaN), Indiumgalliumnitrid(InGaN)-Aluminumgalliumnitride(AlGaN), Silizium-Siliziumcarbid (SixC1-x) und Silizium-SiGe-Halbleitermaterialien mit Heteroübergang. Für Leistungshalbleiteranwendungen werden derzeit hauptsächlich Si-, SiC-, GaAs- und GaN-Werkstoffe verwendet. Wenn der Halbleiterkörper ein Material mit hohem Bandabstand wie SiC oder GaN umfasst, das eine hohe Durchbruchspannung bzw. eine hohe kritische Lawinenfeldstärke aufweist, kann die Dotierung der entsprechenden Halbleitergebiete höher gewählt werden, was den ON-Zustandswiderstand RON reduziert, der in der Folge auch als Einschaltwiderstand RON bezeichnet wird.
  • Unter Verweis auf 5 wird eine erste Ausführungsform eines integrierten Halbleiterbauelements 100 erläutert. 5 zeigt einen vertikalen Querschnitt durch einen Halbleiterkörper 40 des Halbleiterbauelements 100. Der Halbleiterkörper 40 erstreckt sich zwischen einer ersten Oberfläche 101 mit einer normalen Ausrichtung en, die eine vertikale Richtung definiert, und einer zweiten Oberfläche 102, die entgegengesetzt zur ersten Oberfläche 101 angeordnet ist. Die zweite Oberfläche 102 wird im Folgenden auch als entgegengesetzte Oberfläche bezeichnet. Bei Betrachtung von oben beinhaltet das integrierte Halbleiterbauelement 100 einen ersten Bereich 110, einen zweiten Bereich 120 und einen Durchkontaktierungsbereich 140. Eine gemeinsame Metallisierung 21 ist auf der entgegengesetzten Oberfläche 102 im ersten Bereich 110, zweiten Bereich 120 und Durchkontaktierungsbereich 140 angeordnet.
  • Im ersten Bereich 110 wird eine vertikale Leistungs-MOSFET-Struktur ausgebildet. Im dargestellten Ausführungsbeispiel wird die vertikale Leistungs-MOSFET-Struktur als n-Kanal-MOSFET in einer Source-Down-Konfiguration ausgeformt. Das bedeutet, dass die gemeinsame Metallisierung 21 auf der einen Seite des Halbleiterkörpers 40 eine Source-Metallisierung 21 ausbildet, die typischerweise auch einen Source-Anschluss S bereitstellt, der im dargestellten Ausführungsbeispiel einen ersten Lastanschluss des MOSFET bildet, während eine Gate-Metallisierung 25, die typischerweise auch einen Gate-Anschluss G bereitstellt, der einen Steueranschluss des MOSFET bildet, und eine Drain-Metallisierung 22, die typischerweise auch einen Drain-Anschluss D bereitstellt, der einen zweiten Lastanschluss des MOSFET bildet, sich auf der anderen Seite des Halbleitersubstrats 40, d. h. im dargestellten Ausführungsbeispiel auf der ersten Oberfläche 101, befinden. Source-Down-MOSFETs können mit der Source-Metallisierung 21 zu einem einfachen Bauteilträger (Leadframe) verlötet oder verklebt werden. Dadurch können zusätzliche Kosten für ein segmentiertes Leadframe vermieden werden. Außerdem ermöglichen Source-Down-MOSFETs eine besonders effiziente Kühlung durch die Source-Metallisierung 21, die sich dicht am Kanalgebiet befindet, der in der Nähe der Source-Metallisierung 21 ausgebildet wird. In Anwendungen, in denen die Source-Metallisierung während des Betriebs auf Bezugspotential, typischerweise Masse, liegt, ist gegebenenfalls keine weitere Isolierung des Source-Down-Leistungs-MOSFET erforderlich, was zu einer besseren Kühlung führt.
  • Im dargestellten Ausführungsbeispiel erstreckt sich eine Halbleiterschicht 12 eines ersten Leitfähigkeitstyps (Typ n) zwischen der ersten und zweiten Oberfläche 101, 102 und bildet im ersten Bereich 110 ein gemeinsames Driftgebiet des MOSFET aus. Der Übersichtlichkeit halber sind in 5 lediglich zwei Transistorzellen eines aktiven Bereichs 112 des ersten Bereichs 110 dargestellt. Typischerweise beinhaltet der aktive Bereich 112 eine größere Zahl von Transistorzellen, die ein Zellenfeld ausbilden.
  • Jede Transistorzelle beinhaltet ein Bodygebiet 14 eines zweiten Dotiertyps (Typ p) ergänzend zum ersten Dotiertyp und ein Sourcegebiet 13 des ersten Dotiertyps, das in der Nähe der zweiten Oberfläche 102 angeordnet ist. Die Bodygebiete 14 sind zwischen dem gemeinsamen Driftgebiet 12 und den entsprechenden Sourcegebieten 13 angeordnet. Das gemeinsame Driftgebiet 12 befindet sich zwischen den Bodygebieten 14 und einem stark n-dotierten gemeinsamen Draingebiet 19, das sich bis zur ersten Oberfläche 101 erstreckt. In einer Ausführungsform mit mehreren Transistorzellen (in 5 sind zwei Transistorzellen 11 dargestellt) teilen sich die einzelnen Transistorzellen das gemeinsame Driftgebiet 12 und das gemeinsame Draingebiet 19. Ferner sind die Sourcegebiete 13 und die Bodygebiete 14 der einzelnen Transistorzellen gemeinsam mit der Source-Metallisierung 21 verbunden. Dadurch sind die einzelnen Transistorzellen zwischen der Source-Metallisierung 21 und der mit dem gemeinsamen Draingebiet 19 verbundenen Drain-Metallisierung 22 parallel geschaltet. Typischerweise sind die Bodygebiete 14 der einzelnen Transistorzellen mit der Source-Metallisierung 21 über Bodykontaktgebiete (in 5 nicht dargestellt) des zweiten Dotiertyps verbunden, die stärker dotiert sind als die Bodygebiete 14 und die für einen geringeren Widerstand zwischen der Source-Metallisierung 21 und den Bodygebieten 14 sorgen.
  • In anderen Ausführungsformen ist das weiter unten erläuterte Halbleitergebiet 19, das in 5 und in den 6A bis 8B dargestellt ist, stark p-dotiert und bildet ein Kollektorgebiet 19 in Kontakt mit einer Kollektor-Metallisierung 22 einer n-Kanal-IGBT-Struktur aus. In diesen Ausführungsformen bildet die gemeinsame Metallisierung 21 eine Emitter-Metallisierung 21 der IGBT-Struktur aus.
  • Jede Transistorzelle beinhaltet weiterhin eine Gateelektrode 15, die angrenzend zum jeweiligen Bodygebiet 14 angeordnet und gegenüber dem Bodygebiet 14 durch ein Gatedielektrikum 16 dielektrisch isoliert ist. Im Ausführungsbeispiel von 5 ist die Gateelektrode 15 eine Trenchelektrode, die sich in einem Graben befindet und sich in einer vertikalen Richtung des Halbleiterkörpers 40 vom Sourcegebiet 13 durch das Körpergebiet 14 bis in das gemeinsame Driftgebiet 12 erstreckt. Die Gateelektrode 15 ist gegenüber der Source-Metallisierung 21 durch eine Isolierschicht 18 isoliert. Transistorzellen mit einer Trenchelektrode werden gewöhnlich als Trenchtransistorzellen bezeichnet. Die Realisierung der Transistorzellen als Trenchtransistorzellen ist jedoch nur ein Beispiel. Die einzelnen Transistorzellen könnten auch als konventionelle Transistorzellen anderer Typen realisiert werden, so als planare Transistorzellen (nicht dargestellt), bei denen sich die Gateelektrode auf der zweiten Oberfläche 102 des Halbleiterkörpers 40 befindet.
  • Die Transistorzellen von 5 werden typischerweise als Zellen eines Anreicherungstransistors realisiert, können aber in anderen Ausführungsformen als Zellen eines Verarmungstransistors realisiert werden. In einem Anreicherungstransistor gibt es im Bodygebiet 14 einen Leitkanal, wenn zwischen Gate- und Source-Anschluss G, S eine Gate-Source-Spannung ungleich Null angelegt wird, während in einem Verarmungstransistor der Leitkanal bereits bei einer Gate-Source-Spannung von 0 V besteht. Die Grenzspannung, also die Gate-Source-Spannung, bei der der Leitkanal einsetzt, kann durch den Dotiertyp und die Dotierkonzentration des Bodygebiets 14 entlang der Gateelektrode 15 und durch (feste) Ladungen im Gatedielektrikum 16 eingestellt werden.
  • Die Gateelektroden 15 der einzelnen Transistorzellen sind mit einem im Durchkontaktierungsbereich 140 ausgebildeten Via 24 elektrisch verbunden. Das Via 24 wird im Folgenden auch als zweites Via oder Gate-Via bezeichnet. Die Bereitstellung der elektrischen Verbindung zwischen den Gateelektroden 15 und dem Gate-Via 24 erfolgt typischerweise durch einen internen Gate-Anschluss 15', an den die Gateelektroden 15 der einzelnen Transistorzellen angeschlossen werden, und durch einen Leiter 23, der zwischen der internen Gateelektrode 15' und dem Via 24 angeschlossen wird. Der Leiter 23 ist gegenüber dem Halbleiterkörper 40 und der Sourceelektrode 21 durch eine Isolierschicht 31 isoliert. Der Leiter 23 wird im Folgenden auch als Gateleiter bezeichnet.
  • Der interne Gate-Anschluss 15' kann das gleiche Material wie die Gateelektroden 15 beinhalten. Die Gateelektroden 15 können mit einem herkömmlichen Gateelektrodenmaterial realisiert werden, wie einem Metall oder einem stark dotierten polykristallinen Halbleitermaterial wie Polysilizium. Der Gateleiter 23 beinhaltet beispielsweise ein Metall oder ein stark dotiertes polykristallines Halbleitermaterial wie Polysilizium.
  • Das in 5 nur schematisch dargestellte Gate-Via 24 kann auf vielerlei Art realisiert werden. Gemäß einer Ausführungsform beinhaltet das Gate-Via 24 ein monokristallines Halbleitermaterial 24', beispielsweise ein Messgebiet 24' des ersten Leitfähigkeitstyps. Optional verbinden Kontaktgebiete 24 1, 24 2, die den gleichen Dotiertyp wie das monokristalline Halbleitermaterial 24' aufweisen, aber stärker dotiert sind, das monokristalline Halbleitermaterial 24' mit dem Gateleiter 23 bzw. dem Gate-Anschluss 25. Eine Isolierschicht 61, beispielsweise eine dielektrische Schicht wie eine Oxidschicht, gewährleistet die seitliche Isolierung das Gate-Via 24 gegenüber umliegenden Halbleitergebieten und/oder weiteren Vias 27.
  • In anderen Ausführungsformen beinhaltet der Gateleiter 24 eine Ader, die ein Metall oder ein stark dotiertes polykristallines Halbleitermaterial wie Polysilizium beinhaltet. Die Ader unterstützt die Reduzierung des ohmschen Widerstands von Gate-Via 24 und kann sich vom Gateleiter 23 auf der zweiten Oberfläche 102 bis zum Gate-Anschluss 25 auf der ersten Oberfläche 101 erstrecken. Gemäß einer weiteren Ausführungsform ist die Ader abständig zur ersten und/oder zweiten Oberfläche 101, 102. In noch einer weiteren Ausführungsform ist das Gate-Via 24, im vertikalen Querschnitt, von leitfähigen Adern 71', die mit der Source-Metallisierung 21 und/oder schwebenden leitfähigen Adern 71 verbunden sind, umgeben und/oder in deren Nähe angeordnet. Die leitfähigen Adern 71' und schwebenden Adern 71 verlaufen typischerweise von der zweiten Oberfläche 102 zur ersten Oberfläche 101 und werden zu den Seiten, d. h. in horizontaler Richtung, durch entsprechende Isolierschichten 61 isoliert. Die leitfähigen Adern 71' und die schwebenden leitfähigen Adern 71 können dazu verwendet werden, das elektrische Feld im Halbleiterkörper 40 während des Betriebs gleichmäßig zu verteilen.
  • Die Isolierschicht(en) 61 können das Gate-Via 24 in horizontaler Richtung vollständig umgeben. Die Dicke dieser Isolierschicht(en) 61 kann in Abhängigkeit von der mechanischen Spannung und der erforderlichen Durchschlagsfestigkeit der Isolierschicht(en) 61 gewählt werden, wobei die erforderliche Durchschlagsfestigkeit von der maximalen Spannungsdifferenz zwischen dem elektrischen Potential des Gate-Vias 24 und den an die Isolierschicht(en) 61 angrenzenden elektrischen Potentialgebieten abhängt.
  • Gemäß einer Ausführungsform beinhaltet der Durchkontaktierungsbereich 140 mindestens ein erstes leitfähiges Via 27, das sich in vertikaler Richtung durch den Halbleiterkörper 40, d. h. zwischen der zweiten Oberfläche 102 und der ersten Oberfläche 101, erstreckt und mit der Source-Metallisierung 21 bzw. dem ersten Lastanschluss S elektrisch verbunden ist. Die ersten leitfähigen Vias 27 stellen eine leitfähige Struktur durch den Halbleiterkörper 40 bereit, die analog zu den Erläuterungen für Gate-Via 24 realisiert werden kann. Die ersten leitfähigen Vias 27 können ein Metall, ein dotiertes polykristallines oder ein monokristallines Halbleitermaterial 27', beispielsweise ein Messgebiet 27' des ersten Leitfähigkeitstyps, beinhalten und/oder aus einem solchen gebildet sein. Optional verbinden Kontaktgebiete 27 1, 27 2, die den gleichen Dotiertyp wie das monokristalline Halbleitermaterial 27' aufweisen, aber stärker dotiert sind, das monokristalline Halbleitermaterial 27' mit der gemeinsamen Metallisierung 21 und einer Verbindungsmetallisierung 21', die auf der ersten Oberfläche 101 angeordnet ist und sich zwischen dem ersten Bereich 110 und dem Durchkontaktierungsbereich 140 erstreckt, bzw. einer Verbindungsmetallisierung 21'', die auf der ersten Oberfläche 101 angeordnet ist und sich zwischen dem Durchkontaktierungsbereich 140 und einem zweiten Bereich 120 erstreckt. Entsprechend lassen sich die ersten leitfähigen Vias 27 zur internen Verschaltung verwenden. Außerdem kann das Gate-Via 24 zwischen zwei ersten leitfähigen Vias 27 angeordnet sein, so dass es nicht zur Gate-Drain-Kapazität des Halbleiterbauelements, d. h. zur Kapazität zwischen dem Drain-Anschluss D und dem Gate-Anschluss G, beiträgt.
  • Die maximale Spannungsdifferenz zwischen dem Drain-Anschluss D und dem Source-Anschluss S hängt von der Sperrfähigkeit des MOS-Leistungstransistors ab. Diese Spannungsdifferenz kann bis zu 100 V, bis zu mehreren 100 V, beispielsweise etwa 400 V, oder sogar bis zu 1 kV oder mehr betragen. Diese Spannungsdifferenz hängt von einer Spannung ab, die zwischen dem Drain- und Source-Anschluss D, S angelegt wird, wenn der MOS-Transistor in Betrieb ist. Diese Spannungsdifferenz erreicht ihren Höchstwert, wenn der Transistor sich im Off-Zustand befindet, also ausgeschaltet ist. Die maximale Spannungsdifferenz zwischen dem Gate-Anschluss G und dem Source-Anschluss S liegt zum Beispiel zwischen 10 V und 20 V. Diese Spannungsdifferenz hängt vom speziellen Typ von MOS-Transistor ab und ist davon abhängig, welches elektrische Potential an der Gateelektrode 15 erforderlich ist, um einen Leitkanal im Bodygebiet 14 zwischen dem Sourcegebiet 13 und dem gemeinsamen Driftgebiet 12 anzusteuern. Beispielsweise muss in einem Anreicherungstransistor vom Typ n das elektrische Potential der Gateelektrode 15 für das Einschalten des Transistors höher sein als das elektrische Potential am Source-Anschluss S, während das elektrische Potential der Gateelektrode 15 für das Ausschalten des Transistors gleich dem elektrischen Potential am Source-Anschluss S sein kann.
  • In einem Teilbereich 111 des ersten Bereichs 110 zwischen dem aktiven Bereich 112 und dem Durchkontaktierungsbereich 140 beinhaltet das Halbleiterbauelement 100 typischerweise eine Randabschlussstruktur, die das elektrische Potential dicht am Potential in einem benachbarten Abschnitt des Durchkontaktierungsbereichs 140 und/oder dicht am Source-Potential hält und die so konfiguriert ist, dass sie einer hohe Spannungsdifferenz zwischen dem Source-Potential und dem elektrischen Potential des gemeinsamen Draingebiets 19 widersteht, wenn der MOSFET sich im Off-Zustand befindet. Die Randabschlussstruktur beinhaltet typischerweise ein erstes Randabschlussgebiet 42 des zweiten Dotiertyps. Das erste Randabschlussgebiet 42 ist abständig zum gemeinsamen Draingebiet 19 angeordnet, grenzt an das gemeinsame Driftgebiet 12 an, ist näher zur ersten Oberfläche 101 als zur zweiten Oberfläche 102 angeordnet und ist mit der Verbindungsmetallisierung 21'' bzw. der Source-Metallisierung 21 elektrisch verbunden. In der in 5 dargestellten Ausführungsform grenzt das erste Randabschlussgebiet 42 an die erste Oberfläche 101 an. Optional ist ein Kontaktgebiet 55 des zweiten Dotiertyps, das stärker dotiert ist als das erste Randabschlussgebiet 42, zwischen der Verbindungsmetallisierung 21'' und dem ersten Randabschlussgebiet 42 angeordnet.
  • Typischerweise können weitere Randabschlussstrukturen wie die illustrierten schwebenden Feldplatten 23' nah zur ersten Oberfläche 101, zum Beispiel auf der ersten Oberfläche 101 und über eine Isolierschicht 33 abständig zum Halbleiterkörper 40, und horizontal zwischen der Drain-Metallisierung 22 und der Verbindungsmetallisierung 21'' angeordnet sein. Dadurch kann die Sperrspannung des integrierten MOSFET verbessert werden.
  • Insbesondere für vergleichsweise niedrige Sperrspannungen, beispielsweise für Sperrspannungen kleiner als etwa 50 V, ist es möglich, die Randabschlussstruktur nur in der Nähe der zweiten Oberfläche 102 anzuordnen. In dieser Ausführungsform lässt sich das linke leitfähige Via 27 einsparen.
  • Gemäß einer Ausführungsform ist ein dreianschlüssiger Abwärtspegelwandler T1 im zweiten Bereich 120 des integrierten Halbleiterbauelements 100 integriert. Im dargestellten Ausführungsbeispiel ist der Abwärtspegelwandler T1 als pnp-Transistor realisiert, der ein Basisgebiet 12a des ersten Leitfähigkeitstyps aufweist, das sich bis zur ersten Oberfläche 101 erstreckt und typischerweise über ein erstes Basiskontaktgebiet 12, des ersten Leitfähigkeitstyps, das eine höhere Dotierkonzentration als das Basisgebiet 12a aufweist, und/oder über ein zweites Basiskontaktgebiet 12 2 des ersten Leitfähigkeitstyps, das eine höhere Dotierkonzentration als das Basisgebiet 12a aufweist, mit einer Verbindungsmetallisierung 21' verbunden ist. Ein in der Nähe der ersten Oberfläche 101 angeordnetes Emittergebiet 13 1 des zweiten Leitfähigkeitstyps bildet einen pn-Übergang mit dem Basisgebiet 12a und ist mit der Gate-Metallisierung 25 verbunden. Ein in der Nähe der ersten Oberfläche 101 angeordnetes Kollektorgebiet 81 des zweiten Leitfähigkeitstyps bildet einen pn-Übergang mit dem Basisgebiet 12a und ist mit einer auf der ersten Oberfläche 101 angeordneten Kollektor-Metallisierung 26 verbunden. Die Kollektor-Metallisierung 26 stellt typischerweise auch einen Kollektoranschluss C bereit. Die Gate-Metallisierung 25 des MOSFET kann auch die Verschaltung zum Emitter E des Pegelwandlers T1 bereitstellen. Dementsprechend kann das Halbleiterbauelement 100 in einer Brückenschaltung ähnlich der, die unter Verweis auf 1 erläutert wird, als integriertes Halbleiterbauelement 100 mit einem High-Side-Schalter und einem Abwärtspegelwandler T1 verwendet werden.
  • Der MOSFET des integrierten Halbleiterbauelements 100 ist in einer Source-Down-Konfiguration realisiert. Typischerweise bedeckt die Source-Metallisierung 21 das integrierte Halbleiterbauelement 100 auf einer Seite vollständig.
  • Analog zur Erläuterung für den MOSFET des ersten Bereichs 110 können im zweiten Bereich 120 schwebende Feldplatten 23' nahe zur und/oder auf der ersten Oberfläche 101 vorgesehen werden, um das elektrische Feld in einer Sperrbetriebsart des Pegelwandlers T1 gleichmäßiger zu verteilen.
  • An Stelle oder zusätzlich zu der illustrierten Randabschlussstruktur mit schwebenden Feldplatten 23' können andere planare Randabschlüsse wie Feldringe, teilweise oder ganz verarmbare Dotierungen (VLD-Randabschlüsse, ”Variation of Lateral Doping”), Überzüge mit isolierenden, halbisolierenden oder elektroaktiven Schichten, auch in Kombination, in der Nähe der ersten Oberfläche 101 und/oder der zweiten Oberfläche 102 angeordnet sein. Darüber hinaus können vertikale Randabschlussstrukturen, die auch als Mesa-Randabschlussstrukturen bezeichnet werden, wie ein umlaufender vertikaler Graben, der mit einem isolierenden oder halbisolierenden Material gefüllt ist, verwendet werden, auch in Kombination mit planaren Randabschlüssen.
  • In einem weiteren oder dritten Bereich kann zusätzlich ein Aufwärtspegelwandler (in 5 nicht dargestellt) integriert sein. Es ist anzumerken, dass 5 und die nachfolgenden Figuren nur einem Teilabschnitt eines kompletten Querschnitts durch Halbleiterkörper 40 entsprechen. In dieser Ausführungsform kann das Halbleiterbauelement 100 in einer Brückenschaltung ähnlich der, die unter Verweis auf 3 erläutert wird, als integriertes Halbleiterbauelement 100 mit einem High-Side-Schalter, einem Abwärtspegelwandler T1 und einem Aufwärtspegelwandler T0 verwendet werden. Die Integration eines Aufwärtspegelwandlers T0 in einem Bereich eines integrierten Source-Down-Halbleiterbauelements wird nachstehend unter Verweis auf die 7A und 7B im Einzelnen erläutert. Wenn zwei Pegelwandler T1, T0 gemeinsam mit einem Leistungs-MOSFET integriert werden, erstreckt sich die gemeinsame Metallisierung 21 typischerweise auch in den dritten Bereich hinein. Die gemeinsame Metallisierung 21 kann beispielsweise vollständig auf der zweiten Oberfläche 102 des integrierten Halbleiterbauelements 100 angeordnet sein.
  • 6A zeigt einen vertikalen Querschnitt durch ein integriertes Halbleiterbauelement 100a. Das integrierte Halbleiterbauelement 100a ähnelt dem weiter oben unter Verweis auf 5 beschriebenen integrierten Halbleiterbauelement 100 und kann ebenfalls als integriertes Halbleiterbauelement mit einem High-Side-Schalter und einem oder zwei Pegelwandlern in den unter Verweis auf die 1 bis 4 erläuterten Brückenschaltungen verwendet werden. Zusätzlich werden Kompensationsgebiete 12', 12b des zweiten Leitfähigkeitstyps im gemeinsamen Driftgebiet 12 und im Basisgebiet 12a vorgesehen, um den Einschaltwiderstand und/oder die Sperrfähigkeit des Leistungs-MOSFET bzw. Pegelwandlers zu verbessern. In anderen Ausführungsformen werden die Kompensationsgebiete 12', 12b entweder nur im ersten Bereich 110 oder nur im zweiten Bereich 120 vorgesehen. Die Dotierkonzentration der Kompensationsgebiete 12', 12b kann der Dotierkonzentration des Driftgebiets 12 bzw. des Basisgebiets 12a entsprechen oder kann die Dotierkonzentration des Driftgebiets 12 bzw. des Basisgebiets 12a überschreiten oder unterschreiten.
  • 6B zeigt einen weiteren vertikalen Querschnitt durch das integrierte Halbleiterbauelement 100a. Dementsprechend bilden der Gateleiter 23 und die Verbindungsmetallisierung 21', wenn von oben betrachtet, jeweils zusammenhängende Gebiete. Das gilt typischerweise auch für die Gate-Metallisierung 25, die ebenfalls zwei separate Abschnitte im vertikalen Querschnitt von 6A aufweist.
  • 7A zeigt einen vertikalen Querschnitt durch ein integriertes Halbleiterbauelement 200. Das integrierte Halbleiterbauelement 200 ähnelt dem integrierten Halbleiterbauelement 100, das unter Verweis auf 5 erläutert wurde. Der erste Bereich 110 des integrierten Halbleiterbauelements 200 beinhaltet ebenfalls ein Leistungs-MOSFET in Source-Down-Konfiguration und der Durchkontaktierungsbereich 140 des integrierten Halbleiterbauelements 200 beinhaltet ebenfalls ein Gate-Via 24 und ein erstes leitfähiges Via 27. Jedoch beinhaltet der zweite Bereich 120 des integrierten Halbleiterbauelements 200 einen Aufwärtspegelwandler T0. Dementsprechend kann das Halbleiterbauelement 200 als integriertes Halbleiterbauelement mit einem Low-Side-Schalter und einem oder zwei oder noch mehr Pegelwandlern in den weiter oben unter Verweis auf die 1 bis 4 beschriebenen Brückenschaltungen verwendet werden.
  • Im dargestellten Ausführungsbeispiel ist der Aufwärtspegelwandler T0 als npn-Transistor realisiert, der Folgendes aufweist: ein n-Emittergebiet 12 2, das sich bis zur zweiten Oberfläche 102 erstreckt und in niedrigohmigem elektrischem Kontakt mit der gemeinsamen Metallisierung 21 befindet, die ebenfalls einen gemeinsamen Source- und Emitter-Anschluss S, E ausbildet, ein p-Basisgebiet 14', das in der Nähe zur zweiten Oberfläche 102 angeordnet ist, und ein n-Kollektorgebiet 12a, das typischerweise über ein n-Kontaktgebiet 81', das eine höhere Dotierkonzentration als das Kollektorgebiet 12a aufweist, mit der Kollektor-Metallisierung 26 verbunden ist.
  • Im Durchkontaktierungsbereich 140 ist ein zweites leitfähiges Via 29 angeordnet, das eine Steuerelektrode 23'' des Aufwärtspegelwandlers T0 kontaktiert. Das zweite leitfähige Via 29 kann ein Metall, ein dotiertes polykristallines oder ein monokristallines Halbleitermaterial 29', beispielsweise ein Messgebiet 29' des ersten Leitfähigkeitstyps (Typ n), beinhalten und/oder aus einem solchen gebildet sein. Optional verbinden Kontaktgebiete 29 1, 29 2, die den gleichen Dotiertyp wie das monokristalline Halbleitermaterial 29' aufweisen, aber stärker dotiert sind, das monokristalline Halbleitermaterial 29' mit der gemeinsamen Metallisierung 21 bzw. mit einer Basismetallisierung 25', die eine Steuermetallisierung des Aufwärtspegelwandlers T0 bildet. Die Basismetallisierung 25' ist auf der ersten Oberfläche 101 angeordnet und stellt typischerweise auch einen Basisanschluss B des Aufwärtspegelwandlers T0 bereit.
  • 7B zeigt einen vertikalen Querschnitt durch ein integriertes Halbleiterbauelement 200a. Das integrierte Halbleiterbauelement 200a ähnelt dem weiter oben unter Verweis auf 7A beschriebenen integrierten Halbleiterbauelement 200 und kann als integriertes Halbleiterbauelement mit einem Low-Side-Schalter und einem oder zwei Pegelwandlern in den unter Verweis auf die 1 bis 4 erläuterten Brückenschaltungen verwendet werden. Jedoch ist der Aufwärtspegelwandler T0 des integrierten Halbleiterbauelements 200a als n-Kanal-MOSFET im zweiten Bereich 120 realisiert.
  • Im Ausführungsbeispiel erstreckt sich ein n-Sourcegebiet 12 2 des Aufwärtspegelwandlers T0 bis zur zweiten Oberfläche 102 und ist in niedrigohmigem elektrischem Kontakt mit der gemeinsamen Metallisierung 21, die auch einen gemeinsamen Sourcepol S, S' für den Leistungs-MOSFET im ersten Bereich 110 und den MOSFET im zweiten Bereich 120 bildet. Ein p-Bodygebiet 14' bildet entsprechende pn-Übergänge mit dem n-Sourcegebiet 12 2 und dem n-Driftgebiet 12a, das typischerweise mit der Drain-Metallisierung 26 verbunden ist, die über ein n-Draingebiet 81', das eine höhere Dotierkonzentration als das Driftgebiet 12a aufweist, auf der ersten Oberfläche 101 angeordnet ist.
  • Im dargestellten Ausführungsbeispiel bildet die Steuerelektrode 23'' eine Gateelektrode eines n-Kanal-MOSFET, der den Aufwärtspegelwandler T0 bildet. In einer anderen Ausführungsform ist die Steuerelektrode 23'' als Trenchgateelektrode realisiert.
  • Zusätzlich stellt das zweite leitfähige Via 29 eine Durchkontaktierung zwischen einer Gateelektrode 23'' des Aufwärtspegelwandlers T0 und einer Gate-Metallisierung 25' bereit, die auf der ersten Oberfläche 101 angeordnet ist und typischerweise auch einen Gate-Anschluss G' des Aufwärtspegelwandlers T0 bereitstellt.
  • 8A zeigt einen vertikalen Querschnitt durch ein integriertes Halbleiterbauelement 100b. Das integrierte Halbleiterbauelement 100b ähnelt dem weiter oben unter Verweis auf die 7A, 7B beschriebenen integrierten Halbleiterbauelement 100a und kann als integriertes Halbleiterbauelement mit einem High-Side-Schalter und einem oder zwei Pegelwandlern in den unter Verweis auf die 1 bis 4 erläuterten Brückenschaltungen verwendet werden. Jedoch beinhaltet der aktive Bereich 120 des integrierten Halbleiterbauelements 100b einen p-Kanal-MOSFET als Abwärtspegelwandler T1.
  • Im dargestellten Ausführungsbeispiel beinhaltet der Abwärtspegelwandler T1 ein p-Sourcegebiet 12 2, das über einen Gateleiter 23 und ein Gate-Via 24 mit der Gate-Metallisierung 25 bzw. dem Gate-Anschluss G des Leistungs-MOSFET im ersten Bereich 110 in Kontakt gebracht wird. Ein n-Bodygebiet 14 2, das ebenfalls mit dem Gate-Anschluss G elektrisch verbunden ist, bildet entsprechende pn-Übergänge mit dem Sourcegebiet 12 2 bzw. einem p-Driftgebiet 12d, das über ein stärker dotiertes p-Drainkontaktgebiet 81 mit einer Drain-Metallisierung 26 und Drain-Anschluss D' elektrisch verbunden ist. Der Driftbereich 12d ist in einer n-Halbleiterschicht 12e eingebettet, die weitere Kompensationsbereiche 12' vom Typ p beinhaltet. Die Drain-Metallisierung 26 ist auf der ersten Oberfläche 101 angeordnet. Eine isolierte Gateelektrode 15'' ist in der Nähe der zweiten Oberfläche 102, beispielsweise, wie in 8A dargestellt, auf der zweiten Oberfläche 102, angeordnet.
  • 8B zeigt einen vertikalen Querschnitt durch ein integriertes Halbleiterbauelement 100c. Das integrierte Halbleiterbauelement 100c beinhaltet im ersten Bereich 110 ebenfalls einen n-Kanal-Leistungs-MOSFET, allerdings in Drain-Down-Konfiguration. Dementsprechend bildet die gemeinsame Metallisierung 21, die auf der zweiten Oberfläche 102 angeordnet ist und ebenfalls typischerweise im zweiten Bereich 120 und im typischerweise zwischen dem ersten Bereich 110 und dem zweiten Bereich 120 angeordneten Durchkontaktierungsbereich 140 angeordnet ist, eine Drain-Metallisierung, die ebenfalls einen Drain-Anschluss des Leistungs-MOSFET bereitstellt. Die Gate-Metallisierung 25 bzw. der Gate-Anschluss G sowie die Source-Metallisierung 22 bzw. der Source-Anschluss S des Leistungs-MOSFET sind auf der ersten Oberfläche angeordnet.
  • Gemäß einer Ausführungsform wird ein Aufwärtspegelwandler im zweiten Bereich 120 ausgebildet. Im dargestellten Ausführungsbeispiel ist der Aufwärtspegelwandler als n-Kanal-MOSFET mit einer Source-Metallisierung 26', einer Gate-Metallisierung 25' und einer Drain-Metallisierung 21' realisiert, die sämtlich auf der ersten Oberfläche 101 angeordnet sind und auch entsprechende Anschlüsse S', G', D' bereitstellen. Die Source-Metallisierung 26' steht in niedrigohmigem elektrischem Kontakt mit einem n-Sourcegebiet 81' und einem p-Bodygebiet 14', die in der Nähe der ersten Oberfläche 101 angeordnet sind. Die Drain-Metallisierung 21' steht in niedrigohmigem elektrischem Kontakt mit einem n-Driftgebiet 12a. Die Gate-Metallisierung 25' steht in niedrigohmigem elektrischem Kontakt mit einer gegenüber dem Halbleiterkörper 40 isolierten Gateelektrode 23''. Die Gateelektrode 23'' kann als planare Gateelektrode oder als Trenchgateelektrode realisiert sein.
  • Das Halbleiterbauelement 100c kann als integriertes Halbleiterbauelement mit einem High-Side-Schalter und einem Aufwärtspegelwandler in Brückenschaltungen verwendet werden, wie diese unter Verweis auf die 1 bis 4 erläutert sind.
  • Die oben anhand der 5 bis 8B erläuterten integrierten Halbleiterbauelemente haben gemein, dass sie einen ersten Bereich 110 mit einer vertikalen Leistungsfeldeffekttransistor-Struktur, beispielsweise einer vertikalen n-Kanal-Leistungs-MOSFET-Struktur, einen Durchkontaktierungsbereich 140 und mindestens einen weiteren Bereich 120 mit einem Abwärtspegelwandler T1 oder einem Abwärtspegelwandler T0, beispielsweise zwei weitere Bereiche, beinhalten, von denen ein Bereich den Abwärtspegelwandler T1 beinhaltet, während der andere den Aufwärtspegelwandler T0 beinhaltet.
  • Ein oder mehr Durchkontaktierungsbereiche 140 und/oder das erste und/oder zweite der leitfähigen Vias 27, 29, die durch dielektrische Gebiete 61 definiert werden, die sich zwischen der ersten Oberfläche 101 und der entgegengesetzten Oberfläche 102 erstrecken, können den ersten Bereich 110 und/oder den weiteren Bereich 120, wenn von oben betrachtet, vollständig umgeben. Dementsprechend sind der erste Bereiche 110 und der weitere Bereich 120 über wenigstens ein dielektrisches Gebiet 61 gegeneinander vollständig isoliert. Alternativ kann der Durchkontaktierungsbereich 140, der das/die dielelektrische(n) Gebiet(e) 61 beinhaltet, im Wesentlichen stabförmig sein, sich zwischen zwei Rändern des Halbleiterkörpers erstrecken und, von oben betrachtet, zwischen dem ersten Bereich 110 und dem zweiten Bereich 120 angeordnet sein. Mit anderen Worten: das bzw. die dielektrische(n) Gebiet(e) 61 kann bzw. können in jedem vertikalen Querschnitt, der den ersten Bereich 110 und den zweiten Bereich 120 umfasst, zwischen dem ersten Bereich 110 und dem zweiten Bereich 120 angeordnet sein. In diesen Ausführungsformen lassen sich parasitäre Bauelemente zwischen dem ersten Bereich 110 und dem weiteren Bereich 120 vermeiden und kann somit das Leistungsverhalten des Bauelements verbessert werden. Typischerweise ist eine gemeinsame Metallisierung 21, die auch einen Lastanschluss des Leistungs-MOSFET ausbildet, auf der entgegengesetzten Oberfläche 102 im ersten Bereich 110, im Durchkontaktierungsbereich 140 und in den ein oder mehreren weiteren Bereichen 120 angeordnet.
  • Ein Anschluss der Leistungs-MOSFET-Struktur kann – auf Chip-Ebene – entweder mit dem dreianschlüssigen Abwärtspegelwandler T1 oder mit dem dreianschlüssigen Aufwärtspegelwandler T0 elektrisch verbunden sein.
  • Beispielsweise lässt sich das erste und/oder zweite der beiden leitfähigen Vias 27, 29 für die interne Verschaltung verwenden.
  • In Source-Down-Konfiguration wird typischerweise eine Gate-Durchkontaktierung 24 des Durchkontaktierungsbereichs 140 für die Kontaktierung einer Gateelektrode der Leistungs-MOSFET-Struktur verwendet.
  • Zusätzlich werden typischerweise eine oder mehr Randabschlussstrukturen zwischen dem ersten Gebiet 110 und dem Durchkontaktierungsgebiet 140 und/oder zwischen dem Durchkontaktierungsgebiet 140 und einem weiteren Gebiet 120 und/oder in der Nähe eines Rands des integrierten Halbleiterbauelements verwendet. Die Randabschlussstrukturen können auf der ersten Oberfläche 101 oder auf der zweiten Oberfläche 102 ausgebildet sein.
  • Obwohl verschiedene beispielhafte Ausführungsformen der Erfindung offengelegt wurden, wird es für den einschlägigen Fachmann offensichtlich sein, dass verschiedene Änderungen und Modifizierungen vorgenommen werden können, mit denen einige der Vorteile der Erfindung erreicht werden, ohne dass dadurch vom Wesen und Umfang der Erfindung abgewichen wird. Ferner ist es für den durchschnittlichen Fachmann ersichtlich, dass andere Bauteile, die die gleichen Funktionen erfüllen, entsprechend ausgetauscht werden können. Es sei darauf hingewiesen, dass Merkmale, die unter Verweis auf eine spezielle Figur erläutert werden, mit Merkmalen anderer Figuren kombiniert werden können, und zwar auch in solchen Fällen, in denen dies nicht ausdrücklich erwähnt ist. Solche Modifizierungen des erfinderischen Konzepts sollen von den angehängten Ansprüchen mit erfasst werden.
  • Räumlich relative Begriffe wie ”unter”, ”unterhalb”, ”unterer”, ”über”, ”oberer” und dergleichen werden im Interesse einer besseren Beschreibung verwendet, um die relative Positionierung eines Elements in Bezug auf ein zweites Element darzulegen. Diese Begriffe sollen verschiedene Ausrichtungen des Bauelements neben den in den Figuren beschriebenen unterschiedlichen Ausrichtungen umfassen. Ferner werden auch Ausdrücke wie ”erste”, ”zweite” und dergleichen verwendet, um verschiedene Elemente, Gebiete, Bereiche usw. zu beschreiben, und sind gleichfalls nicht einschränkend gedacht. In der gesamten Beschreibung beziehen sich gleiche Begriffe auf gleiche Elemente.
  • Im vorliegenden Sprachgebrauch sind die Begriffe ”aufweisen”, ”enthalten”, ”beinhalten”, ”umfassen” und dergleichen offen gehaltene Begriffe, die das Vorhandensein angegebener Elemente oder Merkmale anzeigen, aber zusätzliche Elemente oder Merkmale nicht ausschließen. Die Artikel ”ein(e)” und ”der”, ”die”, ”das” sollen sowohl den Plural als auch den Singular umfassen, sofern nicht im Kontext eindeutig anders angegeben. Angesichts des obigen Variations- und Anwendungsbereichs ist davon auszugehen, dass die vorliegende Erfindung weder durch die vorhergehende Beschreibung noch durch die Begleitzeichnungen eingeschränkt wird. Stattdessen wird die vorliegende Erfindung ausschließlich durch die nachfolgenden Ansprüche und deren Rechtsäquivalente eingeschränkt.

Claims (25)

  1. Brückenschaltung, umfassend: – ein erstes integriertes Halbleiterbauelement (100), das einen High-Side-Schalter umfasst; – ein zweites integriertes Halbleiterbauelement (200), das einen Low-Side-Schalter umfasst, der mit dem High-Side-Schalter (M1) elektrisch verbunden ist; – einen ersten Pegelwandler (T1), der mit dem High-Side-Schalter (M1) elektrisch verbunden ist und entweder im ersten integrierten Halbleiterbauelement (100) oder im zweiten integrierten Halbleiterbauelement (200) integriert ist; und – einen zweiten Pegelwandler (T0), der mit dem Low-Side-Schalter (M2) elektrisch verbunden ist und entweder im ersten integrierten Halbleiterbauelement (100) oder im zweiten integrierten Halbleiterbauelement (200) integriert ist.
  2. Brückenschaltung nach Anspruch 1, wobei der erste Pegelwandler (T1) entweder einen pnp-Transistor oder einen p-Kanal-MOSFET umfasst.
  3. Brückenschaltung nach Anspruch 1 oder 2, wobei der zweite Pegelwandler (T0) entweder einen npn-Transistor oder einen n-Kanal-MOSFET umfasst.
  4. Brückenschaltung nach einem der vorhergehenden Ansprüche, wobei der High-Side-Schalter (M1) ein Leistungs-MOSFET ist, der eine Gateelektrode umfasst, die mit dem ersten Pegelwandler (T1) elektrisch verbunden ist.
  5. Brückenschaltung nach einem der vorhergehenden Ansprüche, wobei der Low-Side-Schalter (M2) ein MOSFET ist, der eine Gateelektrode umfasst, die mit dem zweiten Pegelwandler (T0) elektrisch verbunden ist.
  6. Brückenschaltung nach einem der vorhergehenden Ansprüche, wobei der erste Pegelwandler (T1) und der zweite Pegelwandler (T0) beide entweder im ersten integrierten Halbleiterbauelement (100) oder im zweiten integrierten Halbleiterbauelement (200) integriert sind.
  7. Brückenschaltung nach einem der vorhergehenden Ansprüche, wobei der High-Side-Schalter (M1) und der Low-Side-Schalter (M2) elektrisch verbunden sind, wobei die Brückenschaltung ferner eine erste Treiberschaltung (X1), die mit einem Steueranschluss des High-Side-Schalters (M1) elektrisch verbunden ist, und/oder eine zweite Treiberschaltung (X0), die mit einem Steueranschluss des Low-Side-Schalters (M2) elektrisch verbunden ist, umfasst.
  8. Brückenschaltung nach einem der vorhergehenden Ansprüche, wobei das erste integrierte Halbleiterbauelement (100) einen ersten Halbleiterkörper umfasst, der eine erste Oberfläche, die eine vertikale Richtung definiert, eine entgegengesetzte Oberfläche und ein sich zwischen der ersten Oberfläche und der entgegengesetzten Oberfläche erstreckendes erstes leitfähiges Via umfasst, und wobei das erste integrierte Halbleiterbauelement (100) ferner eine auf der entgegengesetzten Oberfläche angeordnete gemeinsame Metallisierung umfasst, die mindestens einen Lastanschluss des High-Side-Schalters (M1) ausbildet und in niedrigohmigem Kontakt mit dem ersten leitfähigen Via steht.
  9. Brückenschaltung nach einem der vorhergehenden Ansprüche, wobei das zweite integrierte Halbleiterbauelement (200) einen zweiten Halbleiterkörper umfasst, der eine erste Oberfläche, die eine vertikale Richtung definiert, eine entgegengesetzte Oberfläche und ein sich zwischen der ersten Oberfläche und der entgegengesetzten Oberfläche erstreckendes erstes leitfähiges Via umfasst, und wobei das zweite integrierte Halbleiterbauelement (200) ferner eine auf der entgegengesetzten Oberfläche angeordnete gemeinsame Metallisierung umfasst, einen Lastanschluss des Low-Side-Schalters (M2) und des zweiten Pegelwandlers (T0) ausbildet und in niedrigohmigem Kontakt mit dem ersten leitfähigen Via steht.
  10. Brückenschaltung nach einem der vorhergehenden Ansprüche 1, wobei das erste integrierte Halbleiterbauelement (100) und/oder das zweite integrierte Halbleiterbauelement (200) einen Halbleiterkörper umfasst, der eine erste Oberfläche, die eine vertikale Richtung definiert, eine entgegengesetzte Oberfläche, einen auf der ersten Oberfläche angeordneten Steueranschluss und ein sich zwischen der ersten Oberfläche und der entgegengesetzten Oberfläche erstreckendes leitfähiges Via in niedrigohmigem Kontakt mit dem Steueranschluss umfasst.
  11. Brückenschaltung nach einem der vorhergehenden Ansprüche, wobei die Brückenschaltung eine Halbbrückenschaltung ist.
  12. Integriertes Halbleiterbauelement, umfassend: – einen Halbleiterkörper (40), umfassend eine erste Oberfläche (101), deren normale Ausrichtung eine vertikale Richtung definiert, eine entgegengesetzte Oberfläche (102), einen ersten Bereich (110), der eine vertikale Leistungsfeldeffekttransistor-Struktur umfasst, einen zweiten Bereich (120), der einen dreianschlüssigen Abwärtspegelwandler (T1) umfasst, und einen dritten Bereich (130), der einen dreianschlüssigen Aufwärtspegelwandler (T0) umfasst, und – wobei ein Anschluss der vertikalen Leistungsfeldeffekttransistor-Struktur entweder mit dem dreianschlüssigen Abwärtspegelwandler (T1) oder mit dem dreianschlüssigen Aufwärtspegelwandler (T0) elektrisch verbunden ist.
  13. Integriertes Halbleiterbauelement nach Anspruch 12, wobei der Anschluss der vertikalen Leistungsfeldeffekttransistor-Struktur durch eine auf der entgegengesetzten Oberfläche (102) angeordnete gemeinsame Metallisierung (21) mindestens im ersten Bereich (110) und entweder im zweiten Bereich (120) oder im dritten Bereich (130) ausgebildet wird.
  14. Integriertes Halbleiterbauelement nach Anspruch 13, ferner umfassend einen Durchkontaktierungsbereich (140), der ein erstes leitfähiges Via (27) umfasst, das sich in einer vertikalen Richtung durch den Halbleiterkörper erstreckt und mit der gemeinsamen Metallisierung elektrisch verbunden ist.
  15. Integriertes Halbleiterbauelement nach Anspruch 14, wobei die vertikale Leistungsfeldeffekttransistor-Struktur eine Gateelektrode (15, 15') umfasst, die in der Nähe der entgegengesetzten Oberfläche angeordnet ist, wobei das integrierte Halbleiterbauelement ferner Folgendes umfasst: im Durchkontaktierungsbereich (140) ein zweites leitfähiges Via (24), das sich in vertikaler Richtung durch den Halbleiterkörper erstreckt und mit der Gateelektrode (15, 15') elektrisch verbunden ist, und eine Gate-Metallisierung (25, G), die auf der ersten Oberfläche angeordnet ist und mit dem zweiten leitfähigen Via elektrisch verbunden ist.
  16. Integriertes Halbleiterbauelement nach Anspruch 14, wobei der Aufwärtspegelwandler (T0) eine Steuerelektrode (14', 23'') umfasst, die in der Nähe der entgegengesetzten Oberfläche angeordnet ist, wobei das integrierte Halbleiterbauelement ferner Folgendes umfasst: einen Steueranschluss (25', B, G'), der auf der ersten Oberfläche angeordnet und mit der Steuerelektrode elektrisch verbunden ist, und/oder ein drittes leitfähiges Via (29), das sich in vertikaler Richtung und im Durchkontaktierungsbereich (140) durch den Halbleiterkörper erstreckt und mit dem Steueranschluss elektrisch verbunden ist.
  17. Integriertes Halbleiterbauelement nach einem der Ansprüche 13 bis 16, wobei die vertikale Leistungsfeldeffekttransistor-Struktur ein Sourcegebiet (13) eines ersten Leitfähigkeitstyps umfasst, das in der Nähe der entgegengesetzten Oberfläche angeordnet und mit der gemeinsamen Metallisierung (21) unter Ausbildung eines Source-Anschlusses der vertikalen Leistungsfeldeffekttransistor-Struktur elektrisch verbunden ist, und wobei der dreianschlüssige Abwärtspegelwandler (T1) entweder ein Basisgebiet (12 1) des ersten Leitfähigkeitstyps, das in der Nähe der ersten Oberfläche angeordnet und mit dem Source-Anschluss elektrisch verbunden ist, oder eine Gateelektrode (15'), die mit dem Source-Anschluss elektrisch verbunden und in der Nähe der entgegengesetzten Oberfläche angeordnet ist, umfasst.
  18. Integriertes Halbleiterbauelement nach einem der Ansprüche 13 bis 16, wobei die vertikale Leistungsfeldeffekttransistor-Struktur ein Sourcegebiet (13) eines ersten Leitfähigkeitstyps umfasst, das in der Nähe der entgegengesetzten Oberfläche angeordnet und mit der gemeinsamen Metallisierung (21) unter Ausbildung eines Source-Anschlusses der vertikalen Leistungsfeldeffekttransistor-Struktur elektrisch verbunden ist, und wobei der dreianschlüssige Aufwärtspegelwandler (T0) entweder ein Sourcegebiet (12 2) des ersten Leitfähigkeitstyps, das in der Nähe der entgegengesetzten Oberfläche angeordnet und mit dem Source-Anschluss elektrisch verbunden ist, oder ein Emittergebiet (12 2) des ersten Leitfähigkeitstyps, das mit dem Source-Anschluss elektrisch verbunden und in der Nähe der entgegengesetzten Oberfläche angeordnet ist, umfasst.
  19. Integriertes Halbleiterbauelement nach einem der Ansprüche 14 bis 17, wobei der Durchkontaktierungsbereich (140) ein dielektrisches Gebiet (61) umfasst, das sich zwischen der ersten Oberfläche und der entgegengesetzten Oberfläche erstreckt, und wobei das dielektrische Gebiet (61) in jedem vertikalen Querschnitt, der den ersten Bereich und den zweiten Bereich umfasst, zwischen dem ersten Bereich und dem zweiten Bereich angeordnet ist.
  20. Integriertes Halbleiterbauelement, umfassend: – einen Halbleiterkörper (40), umfassend eine erste Oberfläche (101), deren normale Ausrichtung eine vertikale Richtung definiert, und eine entgegengesetzte Oberfläche (102); wobei das integrierte Halbleiterbauelement bei Draufsicht ferner Folgendes umfasst: – einen ersten Bereich (110), umfassend eine zweite Metallisierung (22), die auf der ersten Oberfläche (101) angeordnet ist und einen zweiten Lastanschluss ausbildet; – einen zweiten Bereich (120), umfassend einen Pegelwandler, der mindestens eine auf der ersten Oberfläche (101) angeordnete Metallisierung (21', 26, 26') umfasst; und – einen Durchkontaktierungsbereich (140); wobei das integrierte Halbleiterbauelement in einem vertikalen Querschnitt ferner Folgendes umfasst: – eine gemeinsame Metallisierung (21), die auf der entgegengesetzten Oberfläche (102) im ersten Bereich (110), im mindestens einen zweiten Bereich (120) und im Durchkontaktierungsbereich (140) angeordnet ist und einen ersten Lastanschluss ausbildet; – ein erstes dielektrisches Gebiet, das sich zwischen der ersten Oberfläche (101) und der entgegengesetzten Oberfläche (102) erstreckt; – ein zweites dielektrisches Gebiet, das sich zwischen der ersten Oberfläche (101) und der entgegengesetzten Oberfläche (102) erstreckt; – eine mit dem ersten Lastanschluss elektrisch verbundene leitfähige Struktur (27', 27 1, 27 2), die sich bis zur ersten Oberfläche (101) erstreckt und die im Durchkontaktierungsbereich (140) und zwischen dem ersten dielektrischen Gebiet und zweiten dielektrischen Gebiet angeordnet ist; – einen auf der ersten Oberfläche (101) angeordneten Gate-Anschluss (25, G); und – eine Gateelektrode (15, 15') zur Steuerung eines Laststroms zwischen dem ersten Lastanschluss und dem zweiten Lastanschluss, wobei die Gateelektrode im ersten Bereich (110) angeordnet und mit dem Gate-Anschluss (25, G) elektrisch verbunden ist.
  21. Integriertes Halbleiterbauelement nach Anspruch 20, wobei die Gateelektrode in der Nähe der entgegengesetzten Oberfläche (102) angeordnet ist, wobei das integrierte Halbleiterbauelement ferner im Durchkontaktierungsbereich (140) eine Gate-Durchkontaktierung umfasst, die mit dem Gate-Anschluss und der Gateelektrode elektrisch verbunden ist.
  22. Integriertes Halbleiterbauelement nach Anspruch 20 oder 21, ferner umfassend im ersten Bereich (110) ein mit dem ersten Lastanschluss elektrisch verbundenes Sourcegebiet eines ersten Leitfähigkeitstyps, ein mit dem zweiten Lastanschluss elektrisch verbundenes Driftgebiet des ersten Leitfähigkeitstyps und ein zwischen dem Sourcegebiet und dem Driftgebiet angeordnetes Bodygebiet eines zweiten Leitfähigkeitstyps.
  23. Integriertes Halbleiterbauelement nach einem der Ansprüche 20 bis 22, wobei der Pegelwandler ferner eine isolierte Gateelektrode (23'') oder eine bipolare Transistorstruktur umfasst.
  24. Integriertes Halbleiterbauelement nach Anspruch 23, wobei die isolierte Gateelektrode (23'') mit dem ersten Lastanschluss elektrisch verbunden ist.
  25. Integriertes Halbleiterbauelement nach Anspruch 23 oder 24, wobei die bipolare Transistorstruktur ein Emittergebiet (13 1) umfasst, das mit dem ersten Lastanschluss elektrisch verbunden ist.
DE102013107379.4A 2012-07-13 2013-07-11 Integriertes Halbleiterbauelement und Brückenschaltung mit dem integrierten Halbleiterbauelement Active DE102013107379B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13/548,266 2012-07-13
US13/548,266 US9111764B2 (en) 2012-07-13 2012-07-13 Integrated semiconductor device and a bridge circuit with the integrated semiconductor device

Publications (2)

Publication Number Publication Date
DE102013107379A1 true DE102013107379A1 (de) 2014-01-16
DE102013107379B4 DE102013107379B4 (de) 2017-09-14

Family

ID=49781637

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102013107379.4A Active DE102013107379B4 (de) 2012-07-13 2013-07-11 Integriertes Halbleiterbauelement und Brückenschaltung mit dem integrierten Halbleiterbauelement

Country Status (3)

Country Link
US (2) US9111764B2 (de)
CN (2) CN105743477B (de)
DE (1) DE102013107379B4 (de)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111404529A (zh) * 2020-04-03 2020-07-10 电子科技大学 一种耗尽型GaN功率器件的分段直接栅驱动电路
EP3748827A1 (de) 2019-06-04 2020-12-09 Audi AG Umrichterhalbbrücke mit reduzierter ausschaltgatespannung während der totzeiten

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9659845B2 (en) * 2010-12-13 2017-05-23 Infineon Technologies Americas Corp. Power quad flat no-lead (PQFN) package in a single shunt inverter circuit
DE102013108518B4 (de) * 2013-08-07 2016-11-24 Infineon Technologies Ag Halbleitervorrichtung und verfahren zum herstellen derselben
US9571093B2 (en) 2014-09-16 2017-02-14 Navitas Semiconductor, Inc. Half bridge driver circuits
US9859732B2 (en) 2014-09-16 2018-01-02 Navitas Semiconductor, Inc. Half bridge power conversion circuits using GaN devices
EP3258491A4 (de) * 2015-02-13 2018-03-14 Nissan Arc, Ltd. Halbbrückenleistungshalbleitermodul und verfahren zur herstellung davon
US9831867B1 (en) 2016-02-22 2017-11-28 Navitas Semiconductor, Inc. Half bridge driver circuits
CN105656301A (zh) * 2016-03-25 2016-06-08 明纬(广州)电子有限公司 一种谐振控制装置
CN106533426B (zh) * 2016-09-30 2019-07-05 合肥格易集成电路有限公司 一种输出端口电路
CN110431629B (zh) * 2017-03-21 2022-10-28 株式会社索思未来 半导体集成电路
US10826487B2 (en) * 2017-12-05 2020-11-03 Texas Instruments Incorporated Power unit with an integrated pull-down transistor
JP7233854B2 (ja) * 2018-05-21 2023-03-07 ローム株式会社 ブリッジ出力回路、モータドライバ装置及び半導体装置
CN108900080B (zh) * 2018-07-12 2019-11-05 明纬(广州)电子有限公司 谐振控制装置
EP3686924A1 (de) 2019-01-24 2020-07-29 IMEC vzw Gruppe-iii-nitrid-basierte vertikale leistungsvorrichtung und system
CN109951183B (zh) 2019-03-07 2020-12-25 华为技术有限公司 一种芯片、信号位移电路及电子设备
US10971632B2 (en) * 2019-06-24 2021-04-06 Semiconductor Components Industries, Llc High voltage diode on SOI substrate with trench-modified current path
EP3958467A1 (de) * 2020-08-19 2022-02-23 Infineon Technologies AG Schaltermodul, treiberschaltung und verfahren
US20230095105A1 (en) * 2021-09-30 2023-03-30 Texas Instruments Incorporated High-side fet two-stage adaptive turn-off

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5929656A (en) * 1997-05-16 1999-07-27 Motorola, Inc. Method and apparatus for driving a capacitive display device
US6323704B1 (en) * 2000-08-08 2001-11-27 Motorola Inc. Multiple voltage compatible I/O buffer
US6586974B1 (en) * 2002-05-08 2003-07-01 Agilent Technologies, Inc. Method for reducing short circuit current during power up and power down for high voltage pad drivers with analog slew rate control
JP4387119B2 (ja) * 2003-03-27 2009-12-16 三菱電機株式会社 半導体装置
US6903588B2 (en) * 2003-04-15 2005-06-07 Broadcom Corporation Slew rate controlled output buffer
JP2005072523A (ja) * 2003-08-28 2005-03-17 Hitachi Ltd 半導体装置及びその製造方法
KR100624415B1 (ko) * 2003-12-17 2006-09-18 삼성전자주식회사 광디바이스 및 그 제조방법
JP4477952B2 (ja) * 2004-07-09 2010-06-09 株式会社ルネサステクノロジ 半導体装置、ｄｃ／ｄｃコンバータおよび電源システム
JP4706381B2 (ja) * 2004-10-22 2011-06-22 株式会社デンソー 半導体装置
DE102004054352B3 (de) * 2004-11-09 2006-02-16 Infineon Technologies Ag Verfahren zum Strukturieren von Kondensatorstrukturen in Halbleitergräben
CN100413073C (zh) * 2005-03-30 2008-08-20 中芯国际集成电路制造(上海)有限公司 用于避免多电源输入/输出的瞬态短路电流的集成电路
US7236003B2 (en) 2005-09-29 2007-06-26 Texas Instruments Incorporated H-bridge circuit with shoot through current prevention during power-up
US7601596B2 (en) * 2006-11-16 2009-10-13 Infineon Technologies Austria Ag Semiconductor device with trench transistors and method for manufacturing such a device
DE102007006319B4 (de) * 2007-02-08 2012-12-13 Semikron Elektronik Gmbh & Co. Kg Ansteuerschaltung mit TOP-Levelshifter zur Übertragung eines Eingangssignals und zugeordnetes Verfahren
US8427235B2 (en) 2007-04-13 2013-04-23 Advanced Analogic Technologies, Inc. Power-MOSFETs with improved efficiency for multi-channel class-D audio amplifiers and packaging thereof
JP4993092B2 (ja) * 2007-05-31 2012-08-08 富士電機株式会社 レベルシフト回路および半導体装置
JP2009044110A (ja) * 2007-08-13 2009-02-26 Elpida Memory Inc 半導体装置及びその製造方法
US8294208B2 (en) * 2008-03-04 2012-10-23 International Rectifier Corporation Semiconductor device having a gate contact on one surface electrically connected to a gate bus on an opposing surface
US7910992B2 (en) * 2008-07-15 2011-03-22 Maxim Integrated Products, Inc. Vertical MOSFET with through-body via for gate
JP5537270B2 (ja) * 2009-07-13 2014-07-02 ローム株式会社 出力回路
KR101121483B1 (ko) * 2010-08-12 2012-02-28 폴리스택, 인코포레이션 적층형 반도체 패키지 및 그 적층 방법
US8541833B2 (en) * 2011-04-08 2013-09-24 Infineon Technologies Austria Ag Power transistor device vertical integration
TWI473244B (zh) * 2011-10-05 2015-02-11 Chipsip Technology Co Ltd 堆疊式半導體封裝結構
CN105391282B (zh) * 2011-10-12 2018-05-18 昂宝电子（上海）有限公司 用于驱动具有高阈值电压的晶体管的系统和方法
JP5580350B2 (ja) * 2012-01-26 2014-08-27 株式会社東芝 ドライバ回路
US8546875B1 (en) 2012-03-14 2013-10-01 Infineon Technologies Austria Ag Vertical transistor having edge termination structure
US9257419B2 (en) * 2014-03-17 2016-02-09 Freescale Semiconductor Inc. Leadframe-based system-in-packages having sidewall-mounted surface mount devices and methods for the production thereof

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3748827A1 (de) 2019-06-04 2020-12-09 Audi AG Umrichterhalbbrücke mit reduzierter ausschaltgatespannung während der totzeiten
DE102019208122A1 (de) * 2019-06-04 2020-12-10 Audi Ag Verfahren zum Betrieb einer elektrischen Schaltung, elektrische Schaltung und Kraftfahrzeug
US11296686B2 (en) 2019-06-04 2022-04-05 Audi Ag Method for operating an electrical circuit, electrical circuit, and motor vehicle
CN111404529A (zh) * 2020-04-03 2020-07-10 电子科技大学 一种耗尽型GaN功率器件的分段直接栅驱动电路

Also Published As

Publication number Publication date
CN105743477B (zh) 2018-08-10
CN103546141A (zh) 2014-01-29
CN103546141B (zh) 2016-12-28
US9111764B2 (en) 2015-08-18
US20150311196A1 (en) 2015-10-29
DE102013107379B4 (de) 2017-09-14
US20140015586A1 (en) 2014-01-16
CN105743477A (zh) 2016-07-06
US9960156B2 (en) 2018-05-01

Similar Documents

Publication Publication Date Title
DE102013107379B4 (de) Integriertes Halbleiterbauelement und Brückenschaltung mit dem integrierten Halbleiterbauelement
DE102013022360B3 (de) Halbbrückenschaltung
DE112013000784B4 (de) Halbleiteranordnung mit aktikver Driftzone
DE102014111360B4 (de) Halbleiterbauelement und elektronische schaltung zum schalten von hohen spannungen
DE102008063208B4 (de) Halbleiterbauelement, Verfahren zum Betrieb eines Halbleiterbauelements und Verfahren zur Herstellung eines Halbleiterbauelements
DE102009022032B4 (de) Halbleiterbauelement mit Schaltelektrode und Gateelektrode und Verfahren zum Schalten eines Halbleiterbauelements
DE102013112831B4 (de) Ladungskompensations-Halbleiterbauelement
DE102016101679B4 (de) Halbleitervorrichtung mit einem lateralen Transistor
DE102014110006A1 (de) Ladungskompensations-Halbleitervorrichtungen
DE102014114836B4 (de) Halbleitervorrichtung
DE102015110112A1 (de) Ladungskompensationsstruktur und entsprechende fertigung
DE102012213208A1 (de) Halbleiteranordnung
DE102014109147A1 (de) Feldeffekthalbleiter-Bauelement sowie Verfahren zu dessen Betrieb und Herstellung
DE102014112186A1 (de) Leistungshalbleiterchipgehäuse
DE102014118766A1 (de) Feldeffekt-Halbleitervorrichtung und Herstellung davon
DE102013206057A1 (de) Integriertes schaltbauelement mit parallelem gleichrichterelement
DE102014116091A1 (de) Halbleiterbauelement
DE102014109859A1 (de) Halbleitervorrichtung mit einer Feldelektrode
DE102015109528A1 (de) Diskreter Halbleitertransistor
DE102015105016A1 (de) Halbleiterbauteil mit Kanalstopper und Verfahren zur Herstellung desselben
DE102018100237B4 (de) Leistungshalbleiterbauelement mit dU/dt Steuerbarkeit und Verfahren zum Herstellen eines Leistungshalbleiterbauelements
DE102014116625B4 (de) Vertikale Halbleitervorrichtung und Verfahren für deren Herstellung
DE102017115536B4 (de) Ladungskompensationshalbleiterbauelement und Herstellungsverfahren dafür
DE102013111966B4 (de) Feldeffekthalbleiterbauelement und Verfahren zu dessen Herstellung
DE102015108091A1 (de) Transistoranordnung mit Leistungstransistoren und spannungslimitierenden Bauteilen

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final
R082 Change of representative