CN106533426B - 一种输出端口电路 - Google Patents
一种输出端口电路 Download PDFInfo
- Publication number
- CN106533426B CN106533426B CN201610874424.XA CN201610874424A CN106533426B CN 106533426 B CN106533426 B CN 106533426B CN 201610874424 A CN201610874424 A CN 201610874424A CN 106533426 B CN106533426 B CN 106533426B
- Authority
- CN
- China
- Prior art keywords
- signal
- field effect
- effect transistor
- type field
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/0175—Coupling arrangements; Interface arrangements
- H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
- H03K19/018507—Interface arrangements
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Logic Circuits (AREA)
- Electronic Switches (AREA)
- Manipulation Of Pulses (AREA)
Abstract
本发明实施例提供一种输出端口电路,包括:信号产生模块分别接收输入信号、使能信号和使能反信号,并根据使能信号和使能反信号生成第一信号和第二信号;第一信号的上升沿比第二信号的上升沿先结束,第二信号的下降沿比第一信号的下降沿先结束;第一输出模块分别与信号产生模块的第一输出端和输出端口相连,第一输出模块接收第一信号,当第一信号处于低电平时,将输入信号输出至输出端口;第二输出模块分别与信号产生模块的第二输出端和输出端口相连,第二输出模块接收第二信号,当第二信号处于高电平时,将输入信号输出至输出端口。本发明实施例避免了第一输出模块和第二输出模块同时导通的情况,有效降低了瞬态峰值电流和电路功耗。
Description
技术领域
本发明涉及电路技术领域,特别是涉及一种输出端口电路。
背景技术
传统输出端口电路的结构如图1所示,输入信号(DATA’)接到与非门(V’)和或非门(U’)的一输入端,与非门(V’)的另一输入端接使能信号(EN’),或非门(U’)的另一输入端接使能反信号(ENB’),与非门(V’)的输出端为A’,或非门(U’)的输出端为B’,P型场效应晶体管P1’的栅端接A’,N型场效应晶体管N1’的栅端接B’。P型场效应晶体管P1’和N型场效应晶体管N1’的漏端接到输出端口(PAD’),P型场效应晶体管P1’的源端接到电源,N型场效应晶体管N1’的源端接到地。当EN’为0时,A’点电平会拉高到电源,B’点电平会拉到地,P型场效应晶体管P1’和N型场效应晶体管N1’同时关断。
这种传统的输出端口电路还存在以下缺陷:参照图2,当A’点电平和B’点电平同时接近电源电压VCC’的一半时,会出现P型场效应晶体管P1’和N型场效应晶体管N1’同时导通的问题,此时会出现从电源到地的大电流,导致整个电路的功耗非常大,图2为A’点和B’点的信号波形示意图。
发明内容
鉴于上述问题,本发明实施例的目的在于提供一种输出端口电路,以解决P型场效应晶体管P1’和N型场效应晶体管N1’同时导通时导致整个电路的功耗大的问题。
为了解决上述问题,本发明实施例公开了一种输出端口电路,包括信号产生模块、第一输出模块和第二输出模块,其中,
所述信号产生模块分别接收输入信号、使能信号和使能反信号,并根据所述使能信号和所述使能反信号生成第一信号和第二信号;其中,所述第一信号的上升沿比所述第二信号的上升沿先结束,所述第二信号的下降沿比所述第一信号的下降沿先结束;
所述第一输出模块分别与所述信号产生模块的第一输出端和输出端口相连,所述第一输出模块接收所述第一信号,当所述第一信号处于低电平时,所述第一输出模块将所述输入信号输出至所述输出端口;
所述第二输出模块分别与所述信号产生模块的第二输出端和所述输出端口相连,所述第二输出模块接收所述第二信号,当所述第二信号处于高电平时,所述第二输出模块将所述输入信号输出至所述输出端口。
可选地,所述信号产生模块包括:
第一或非门,所述第一或非门的第一输入端接收所述输入信号,所述第一或非门的第二输入端接收所述使能反信号;
第一反相器,所述第一反相器的输入端与所述第一或非门的输出端相连;
第一P型场效应晶体管,所述第一P型场效应晶体管的栅端与所述第一反相器的输出端相连,所述第一P型场效应晶体管的源端与电源相连;
第二P型场效应晶体管,所述第二P型场效应晶体管的栅端接收所述使能信号,所述第二P型场效应晶体管的源端与所述电源相连,所述第二P型场效应晶体管的漏端与所述第一P型场效应晶体管的漏端相连,所述第二P型场效应晶体管的漏端作为所述信号产生模块的第一输出端;
第一电阻单元,所述第一电阻单元的一端与所述第一P型场效应晶体管的漏端相连;
第一N型场效应晶体管,所述第一N型场效应晶体管的栅端与所述第一反相器的输出端相连,所述第一N型场效应晶体管的漏端与所述第一电阻单元的另一端相连,所述第一N型场效应晶体管的源端接地,所述第一N型场效应晶体管的漏端作为所述信号产生模块的第二输出端。
可选地,所述第一电阻单元为第一电阻。
可选地,所述信号产生模块包括:
第一与非门,所述第一与非门的第一输入端接收所述输入信号,所述第一与非门的第二输入端接收所述使能信号;
第二反相器,所述第二反相器的输入端与所述第一与非门的输出端相连;
第三P型场效应晶体管,所述第三P型场效应晶体管的栅端与所述第二反相器的输出端相连,所述第三P型场效应晶体管的源端与电源相连,所述第三P型场效应晶体管的漏端作为所述信号产生模块的第一输出端;
第二电阻单元,所述第二电阻单元的一端与所述第三P型场效应晶体管的漏端相连;
第二N型场效应晶体管,所述第二N型场效应晶体管的栅端与所述第二反相器的输出端相连,所述第二N型场效应晶体管的漏端与所述第二电阻单元的另一端相连,所述第二N型场效应晶体管的源端接地;
第三N型场效应晶体管,所述第三N型场效应晶体管的栅端接收所述使能反信号,所述第三N型场效应晶体管的漏端与所述第二N型场效应晶体管的漏端相连,所述第三N型场效应晶体管的源端接地,所述第三N型场效应晶体管的漏端作为所述信号产生模块的第二输出端。
可选地,所述第二电阻单元为第二电阻。
可选地,所述信号产生模块包括第二或非门、第三或非门、第二与非门和第四或非门,其中,
所述第二或非门的第一输入端接收所述输入信号,所述第二或非门的第二输入端接收所述使能反信号;
所述第三或非门的第一输入端与所述第二或非门的输出端相连,所述第三或非门的第二输入端与所述第四或非门的输出端相连,所述第三或非门的输出端作为所述信号产生模块的第一输出端;
所述第二与非门的第一输入端接收所述输入信号,所述第二与非门的第二输入端接收所述使能信号;
所述第四或非门的第一输入端与所述第二与非门的输出端相连,所述第四或非门的第二输入端与所述第三或非门的输出端相连,所述第四或非门的输出端作为所述信号产生模块的第二输出端。
可选地,所述信号产生模块还包括第一反相器单元和第二反相器单元,其中,
所述第一反相器单元包括2N个串联的第二反相器,N为大于或等于1的整数,所述第一反相器单元的输入端与所述第三或非门的输出端相连,所述第一反相器单元的输出端作为所述信号产生模块的第一输出端,所述第一反相器单元的输出端与所述第四或非门的第二输入端相连;
所述第二反相器单元包括2N个串联的第三反相器,所述第二反相器单元的输入端与所述第四或非门的输出端相连,所述第二反相器单元的输出端作为所述信号产生模块的第二输出端,所述第二反相器单元的输出端与所述第三或非门的第二输入端相连。
可选地,所述第二反相器和所述第三反相器为相同的反相器。
可选地,所述第一输出模块包括:
第四P型场效应晶体管,所述第四P型场效应晶体管的栅端与所述信号产生模块的第一输出端相连,所述第四P型场效应晶体管的源端与电源相连,所述第四P型场效应晶体管的漏端与所述输出端口相连。
可选地,所述第二输出模块包括:
第四N型场效应晶体管,所述第四N型场效应晶体管的栅端与所述信号产生模块的第二输出端相连,所述第四N型场效应晶体管的源端接地,所述第四N型场效应晶体管的漏端与所述输出端口相连。
本发明实施例包括以下优点:通过信号产生模块生成第一信号和第二信号,且第一信号的上升沿比第二信号的上升沿先结束,第二信号的下降沿比第一信号的下降沿先结束,并使第一输出模块接收第一信号,使第二输出模块接收第二信号。这样,第一输出模块和第二输出模块将不会同时导通,有效减小了输出端口电路的瞬态峰值电流和功耗。
附图说明
图1是传统输出端口电路的结构示意图;
图2是传统输出端口电路的信号波形示意图;
图3是本发明的一种输出端口电路实施例的结构框图;
图4是本发明的一种输出端口电路具体实施例的结构示意图;
图5是本发明的另一种输出端口电路具体实施例的结构示意图;
图6是本发明的再一种输出端口电路具体实施例的结构示意图;
图7是本发明的一种输出端口电路具体实施例的信号波形示意图;
图8是本发明的再一种输出端口电路具体实施例的信号波形示意图。
具体实施方式
为使本发明的上述目的、特征和优点能够更加明显易懂,下面结合附图和具体实施方式对本发明作进一步详细的说明。
参照图3,示出了本发明的一种输出端口电路10实施例的结构框图,具体可以包括如下模块:信号产生模块1、第一输出模块2和第二输出模块3。其中,信号产生模块1分别接收输入信号DATA、使能信号EN和使能反信号ENB,并根据使能信号EN和使能反信号ENB生成第一信号和第二信号;其中,第一信号的上升沿比第二信号的上升沿先结束,第二信号的下降沿比第一信号的下降沿先结束;第一输出模块2分别与信号产生模块1的第一输出端和输出端口20相连,第一输出模块2接收第一信号,当第一信号处于低电平时,第一输出模块2导通,第一输出模块2将输入信号DATA输出至输出端口20;第二输出模块3分别与信号产生模块1的第二输出端和输出端口20相连,第二输出模块3接收第二信号,当第二信号处于高电平时,第二输出模块3导通,第二输出模块3将输入信号DATA输出至输出端口20。
由于第一信号的上升沿比第二信号的上升沿先结束,第二信号的下降沿比第一信号的下降沿先结束,则当第一输出模块2关断后,第二输出模块3才会导通,且当第二输出模块3关断后,第一输出模块2才会导通。这样,第一输出模块2和第二输出模块3不会同时导通,有效减小了输出端口电路10的瞬态峰值电流和功耗。
其中,使能信号EN和使能反信号ENB的摆幅可以等于电源的电压。
可选地,在本发明的一个具体实施例中,参照图4,信号产生模块1可以包括:第一或非门U1,第一或非门U1的第一输入端接收输入信号DATA,第一或非门U1的第二输入端接收使能反信号ENB;第一反相器F1,第一反相器F1的输入端与第一或非门U1的输出端相连;第一P型场效应晶体管P1,第一P型场效应晶体管P1的栅端与第一反相器F1的输出端相连,第一P型场效应晶体管P1的源端与电源相连,电源输出电压VCC;第二P型场效应晶体管P2,第二P型场效应晶体管P2的栅端接收使能信号EN,第二P型场效应晶体管P2的源端与电源相连,第二P型场效应晶体管P2的漏端与第一P型场效应晶体管P1的漏端相连,第二P型场效应晶体管P2的漏端作为信号产生模块1的第一输出端,输出第一信号A;第一电阻单元11,第一电阻单元11的一端与第一P型场效应晶体管P1的漏端相连,第一电阻单元11的一端与第一P型场效应晶体管P1的漏端之间具有第一节点J1;第一N型场效应晶体管N1,第一N型场效应晶体管N1的栅端与第一反相器F1的输出端相连,第一N型场效应晶体管N1的漏端与第一电阻单元11的另一端相连,第一N型场效应晶体管N1的源端接地GND,第一N型场效应晶体管N1的漏端作为信号产生模块1的第二输出端,输出第二信号B,第一N型场效应晶体管N1的漏端与第一电阻单元11的另一端之间具有第二节点J2。可选地,第一电阻单元11可以为第一电阻R1。
可选地,在本发明的另一个具体实施例中,参照图5,信号产生模块1可以包括:第一与非门V1,第一与非门V1的第一输入端接收输入信号DATA,第一与非门V1的第二输入端接收使能信号EN;第二反相器F2,第二反相器F2的输入端与第一与非门V1的输出端相连;第三P型场效应晶体管P3,第三P型场效应晶体管P3的栅端与第二反相器F2的输出端相连,第三P型场效应晶体管P3的源端与电源相连,电源可以输出电压VCC,第三P型场效应晶体管P3的漏端作为信号产生模块1的第一输出端,输出第一信号C;第二电阻单元12,第二电阻单元12的一端与第三P型场效应晶体管P3的漏端相连,第二电阻单元12的一端与第三P型场效应晶体管P3的漏端之间具有第三节点J3;第二N型场效应晶体管N2,第二N型场效应晶体管N2的栅端与第二反相器F2的输出端相连,第二N型场效应晶体管N2的漏端与第二电阻单元12的另一端相连,第二N型场效应晶体管N2的源端接地GND,第二N型场效应晶体管N2的漏端与第二电阻单元12的另一端之间具有第四节点J4;第三N型场效应晶体管N3,第三N型场效应晶体管N3的栅端接收使能反信号ENB,第三N型场效应晶体管N3的漏端与第二N型场效应晶体管N2的漏端相连,第三N型场效应晶体管N3的源端接地GND,第三N型场效应晶体管N3的漏端作为信号产生模块1的第二输出端,输出第二信号D。可选地,第二电阻单元12可以为第二电阻R2。
可选地,在本发明的再一个具体实施例中,参照图6,信号产生模块1可以包括第二或非门U2、第三或非门U3、第一反相器单元13、第二与非门V2、第四或非门U4和第二反相器单元14,其中,第二或非门U2的第一输入端接收输入信号DATA,第二或非门U2的第二输入端接收使能反信号ENB;第三或非门U3的第一输入端与第二或非门U2的输出端相连,第三或非门U3的第二输入端与第二反相器单元14的输出端相连;第一反相器单元13包括2N个串联的第二反相器F2,N为大于或等于0的整数,第一反相器单元13的输入端与第三或非门U3的输出端相连,第一反相器单元13的输出端作为信号产生模块1的第一输出端,输出第一信号E;第二与非门V2的第一输入端接收输入信号DATA,第二与非门V2的第二输入端接收使能信号EN;第四或非门U4的第一输入端与第二与非门V2的输出端相连,第四或非门U4的第二输入端与第一反相器单元13的输出端相连;第二反相器单元14包括2N个串联的第三反相器F3,第二反相器单元14的输入端与第四或非门U4的输出端相连,第二反相器单元14的输出端作为信号产生模块1的第二输出端,输出第二信号F。第二反相器F2和第三反相器F3可以为相同的反相器或不同的反相器。图2中,第一反相器单元13包括2个串联的第二反相器F2,第二反相器单元14包括2个串联的第三反相器F3。
可选地,参照图4至图6,第一输出模块2可以包括:第四P型场效应晶体管P4,第四P型场效应晶体管P4的栅端与信号产生模块1的第一输出端相连,第四P型场效应晶体管P4的源端与电源相连,第四P型场效应晶体管P4的漏端与输出端口20相连。
可选地,参照图4至图6,第二输出模块3可以包括:第四N型场效应晶体管N4,第四N型场效应晶体管N4的栅端与信号产生模块1的第二输出端相连,第四N型场效应晶体管N4的源端接地GND,第四N型场效应晶体管N4的漏端与输出端口20相连。
对于图4所示的输出端口电路10,第二P型场效应晶体管P2作为开关管。当使能反信号ENB为电源电压VCC,使能信号EN为0时,第一节点J1的电平被拉到电源电压VCC,第二节点J2的电平被拉到地,第四P型场效应晶体管P4和第四N型场效应晶体管N4同时关断。
当使能反信号ENB为0,使能信号EN为电源电压VCC时,第一节点J1处第一信号A的波形和第二节点J2处第二信号B的波形如图7所示,由于第一节点J1处和第二节点J2处存在寄生电容,寄生电容和第一电阻R1形成RC延迟,所以第一节点J1处第一信号A的下降沿会比第二节点J2处第二信号B的下降沿慢,第四N型场效应晶体管N4先关断,然后第四P型场效应晶体管P4才会导通。同理,第一节点J1处第一信号A的上升沿会比第二节点J2处第二信号B的上升沿快,所以第四P型场效应晶体管P4先关断,然后第四N型场效应晶体管N4才会导通。所以不会出现第四P型场效应晶体管P4和第四N型场效应晶体管N4同时导通的情况,输出端口电路10的瞬态峰值电流会极大降低,功耗有效减小。
对于图5所示的输出端口电路10,第三N型场效应晶体管N3作为开关管。当使能反信号ENB为电源电压VCC,使能信号EN为0时,第三节点J3的电平被拉到电源电压VCC,第四节点J4的电平被拉到地,第四P型场效应晶体管P4和第四N型场效应晶体管N4同时关断。
当使能反信号ENB为0,使能信号EN为电源电压VCC时,第三节点J3处第一信号C的波形和第四节点J4处第二信号D的波形如图7所示,由于第三节点J3处和第四节点J4处存在寄生电容,寄生电容和第二电阻R2形成RC延迟,所以第三节点J3处第一信号C的下降沿会比第四节点J4处第二信号D的下降沿慢,第四N型场效应晶体管N4先关断,然后第四P型场效应晶体管P4才会导通。同理第三节点J3处第一信号C的上升沿会比第四节点J4处第二信号D的上升沿快,所以第四P型场效应晶体管P4先关断,然后第四N型场效应晶体管N4才会导通。所以不会出现第四P型场效应晶体管P4和第四N型场效应晶体管N4同时导通的情况,输出端口电路10的瞬态峰值电流会极大降低,功耗有效减小。
对于图6所示的输出端口电路10,第一反相器单元13的输出端与第四P型场效应晶体管P4的栅端之间具有第五节点J5,第二反相器单元14的输出端与第四N型场效应晶体管N4的栅端之间具有第六节点J6。当使能反信号ENB为电源电压VCC,使能信号EN为0时,第五节点J5的电平被拉到电源电压VCC,第六节点J6的电平被拉到地,第四P型场效应晶体管P4和第四N型场效应晶体管N4同时关断。
当使能反信号ENB为0,使能信号EN为电源电压VCC时,第五节点J5处第一信号E的波形和第六节点J6处第二信号F的波形如图8所示,图8中PAD/O为输出端口20处的信号波形。其中,第五节点J5处第一信号E的下降沿会比第六节点J6处第二信号F的下降沿后到,第四N型场效应晶体管N4先关断,然后第四P型场效应晶体管P4才会导通。同理,第五节点J5处第一信号E的上升沿会比第六节点J6处第二信号F的上升沿先到,所以第四P型场效应晶体管P4先关断,然后第四N型场效应晶体管N4才会导通。所以不会出现第四P型场效应晶体管P4和第四N型场效应晶体管N4同时导通的情况,输出端口电路10的瞬态峰值电流会极大降低,功耗有效减小。
本发明实施例包括以下优点:通过信号产生模块生成第一信号和第二信号,且第一信号的上升沿比第二信号的上升沿先结束,第二信号的下降沿比第一信号的下降沿先结束,并使第一输出模块接收第一信号,使第二输出模块接收第二信号。这样,第一输出模块和第二输出模块将不会同时导通,有效减小了输出端口电路的瞬态峰值电流和功耗。
本说明书中的各个实施例均采用递进的方式描述,每个实施例重点说明的都是与其他实施例的不同之处,各个实施例之间相同相似的部分互相参见即可。
尽管已描述了本发明实施例的优选实施例,但本领域内的技术人员一旦得知了基本创造性概念,则可对这些实施例做出另外的变更和修改。所以,所附权利要求意欲解释为包括优选实施例以及落入本发明实施例范围的所有变更和修改。
最后,还需要说明的是,在本文中,诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来,而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且,术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含,从而使得包括一系列要素的过程、方法、物品或者终端设备不仅包括那些要素,而且还包括没有明确列出的其他要素,或者是还包括为这种过程、方法、物品或者终端设备所固有的要素。在没有更多限制的情况下,由语句“包括一个……”限定的要素,并不排除在包括所述要素的过程、方法、物品或者终端设备中还存在另外的相同要素。
以上对本发明所提供的一种输出端口电路,进行了详细介绍,本文中应用了具体个例对本发明的原理及实施方式进行了阐述,以上实施例的说明只是用于帮助理解本发明的方法及其核心思想;同时,对于本领域的一般技术人员,依据本发明的思想,在具体实施方式及应用范围上均会有改变之处,综上所述,本说明书内容不应理解为对本发明的限制。
Claims (9)
1.一种输出端口电路,其特征在于,包括信号产生模块、第一输出模块和第二输出模块,其中,
所述信号产生模块分别接收输入信号、使能信号和使能反信号,并根据所述使能信号和所述使能反信号生成第一信号和第二信号;其中,所述第一信号的上升沿比所述第二信号的上升沿先结束,所述第二信号的下降沿比所述第一信号的下降沿先结束;
所述第一输出模块分别与所述信号产生模块的第一输出端和输出端口相连,所述第一输出模块接收所述第一信号,当所述第一信号处于低电平时,所述第一输出模块将所述输入信号输出至所述输出端口;
所述第二输出模块分别与所述信号产生模块的第二输出端和所述输出端口相连,所述第二输出模块接收所述第二信号,当所述第二信号处于高电平时,所述第二输出模块将所述输入信号输出至所述输出端口;
其中,所述信号产生模块包括:
第一或非门,所述第一或非门的第一输入端接收所述输入信号,所述第一或非门的第二输入端接收所述使能反信号;
第一反相器,所述第一反相器的输入端与所述第一或非门的输出端相连;
第一P型场效应晶体管,所述第一P型场效应晶体管的栅端与所述第一反相器的输出端相连,所述第一P型场效应晶体管的源端与电源相连;
第二P型场效应晶体管,所述第二P型场效应晶体管的栅端接收所述使能信号,所述第二P型场效应晶体管的源端与所述电源相连,所述第二P型场效应晶体管的漏端与所述第一P型场效应晶体管的漏端相连,所述第二P型场效应晶体管的漏端作为所述信号产生模块的第一输出端;
第一电阻单元,所述第一电阻单元的一端与所述第一P型场效应晶体管的漏端相连;
第一N型场效应晶体管,所述第一N型场效应晶体管的栅端与所述第一反相器的输出端相连,所述第一N型场效应晶体管的漏端与所述第一电阻单元的另一端相连,所述第一N型场效应晶体管的源端接地,所述第一N型场效应晶体管的漏端作为所述信号产生模块的第二输出端。
2.根据权利要求1所述的输出端口电路,其特征在于,所述第一电阻单元为第一电阻。
3.根据权利要求1所述的输出端口电路,其特征在于,所述信号产生模块还包括:
第一与非门,所述第一与非门的第一输入端接收所述输入信号,所述第一与非门的第二输入端接收所述使能信号;
第二反相器,所述第二反相器的输入端与所述第一与非门的输出端相连;
第三P型场效应晶体管,所述第三P型场效应晶体管的栅端与所述第二反相器的输出端相连,所述第三P型场效应晶体管的源端与电源相连,所述第三P型场效应晶体管的漏端作为所述信号产生模块的第一输出端;
第二电阻单元,所述第二电阻单元的一端与所述第三P型场效应晶体管的漏端相连;
第二N型场效应晶体管,所述第二N型场效应晶体管的栅端与所述第二反相器的输出端相连,所述第二N型场效应晶体管的漏端与所述第二电阻单元的另一端相连,所述第二N型场效应晶体管的源端接地;
第三N型场效应晶体管,所述第三N型场效应晶体管的栅端接收所述使能反信号,所述第三N型场效应晶体管的漏端与所述第二N型场效应晶体管的漏端相连,所述第三N型场效应晶体管的源端接地,所述第三N型场效应晶体管的漏端作为所述信号产生模块的第二输出端。
4.根据权利要求3所述的输出端口电路,其特征在于,所述第二电阻单元为第二电阻。
5.根据权利要求1所述的输出端口电路,其特征在于,所述信号产生模块还包括第二或非门、第三或非门、第二与非门和第四或非门,其中,
所述第二或非门的第一输入端接收所述输入信号,所述第二或非门的第二输入端接收所述使能反信号;
所述第三或非门的第一输入端与所述第二或非门的输出端相连,所述第三或非门的第二输入端与所述第四或非门的输出端相连,所述第三或非门的输出端作为所述信号产生模块的第一输出端;
所述第二与非门的第一输入端接收所述输入信号,所述第二与非门的第二输入端接收所述使能信号;
所述第四或非门的第一输入端与所述第二与非门的输出端相连,所述第四或非门的第二输入端与所述第三或非门的输出端相连,所述第四或非门的输出端作为所述信号产生模块的第二输出端。
6.根据权利要求5所述的输出端口电路,其特征在于,所述信号产生模块还包括第一反相器单元和第二反相器单元,其中,
所述第一反相器单元包括2N个串联的第二反相器,N为大于或等于1的整数,所述第一反相器单元的输入端与所述第三或非门的输出端相连,所述第一反相器单元的输出端作为所述信号产生模块的第一输出端,所述第一反相器单元的输出端与所述第四或非门的第二输入端相连;
所述第二反相器单元包括2N个串联的第三反相器,所述第二反相器单元的输入端与所述第四或非门的输出端相连,所述第二反相器单元的输出端作为所述信号产生模块的第二输出端,所述第二反相器单元的输出端与所述第三或非门的第二输入端相连。
7.根据权利要求6所述的输出端口电路,其特征在于,所述第二反相器和所述第三反相器为相同的反相器。
8.根据权利要求1所述的输出端口电路,其特征在于,所述第一输出模块包括:
第四P型场效应晶体管,所述第四P型场效应晶体管的栅端与所述信号产生模块的第一输出端相连,所述第四P型场效应晶体管的源端与电源相连,所述第四P型场效应晶体管的漏端与所述输出端口相连。
9.根据权利要求1所述的输出端口电路,其特征在于,所述第二输出模块包括:
第四N型场效应晶体管,所述第四N型场效应晶体管的栅端与所述信号产生模块的第二输出端相连,所述第四N型场效应晶体管的源端接地,所述第四N型场效应晶体管的漏端与所述输出端口相连。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201610874424.XA CN106533426B (zh) | 2016-09-30 | 2016-09-30 | 一种输出端口电路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201610874424.XA CN106533426B (zh) | 2016-09-30 | 2016-09-30 | 一种输出端口电路 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN106533426A CN106533426A (zh) | 2017-03-22 |
CN106533426B true CN106533426B (zh) | 2019-07-05 |
Family
ID=58332449
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201610874424.XA Active CN106533426B (zh) | 2016-09-30 | 2016-09-30 | 一种输出端口电路 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN106533426B (zh) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN110677021B (zh) * | 2019-09-23 | 2021-01-08 | 北京时代民芯科技有限公司 | 一种抗地弹噪声的输出驱动电路 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4983860A (en) * | 1988-04-12 | 1991-01-08 | Samsung Electronics Co., Ltd. | Data output buffer for use in semiconductor device |
CN102487240A (zh) * | 2010-12-01 | 2012-06-06 | 中芯国际集成电路制造(上海)有限公司 | 电压转换速率控制电路和输出电路 |
CN105743477A (zh) * | 2012-07-13 | 2016-07-06 | 英飞凌科技股份有限公司 | 桥接电路 |
-
2016
- 2016-09-30 CN CN201610874424.XA patent/CN106533426B/zh active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4983860A (en) * | 1988-04-12 | 1991-01-08 | Samsung Electronics Co., Ltd. | Data output buffer for use in semiconductor device |
CN102487240A (zh) * | 2010-12-01 | 2012-06-06 | 中芯国际集成电路制造(上海)有限公司 | 电压转换速率控制电路和输出电路 |
CN105743477A (zh) * | 2012-07-13 | 2016-07-06 | 英飞凌科技股份有限公司 | 桥接电路 |
Also Published As
Publication number | Publication date |
---|---|
CN106533426A (zh) | 2017-03-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5945629B2 (ja) | レベルシフト回路 | |
CN106774575B (zh) | 一种低压差线性稳压器 | |
Larsen et al. | High-voltage pulse-triggered SR latch level-shifter design considerations | |
CN106533426B (zh) | 一种输出端口电路 | |
CN102708802A (zh) | Led显示系统 | |
KR100734263B1 (ko) | 동기화회로 | |
US8947146B2 (en) | Pulse-based flip flop | |
CN112671391B (zh) | 一种电平转换电路 | |
CN100557939C (zh) | 用于高速数模转换器中电流源开关的电压限幅器 | |
CN111934655B (zh) | 一种脉冲时钟产生电路、集成电路和相关方法 | |
TWI827389B (zh) | 時脈門控單元 | |
CN101026376A (zh) | 低输入电压的高效能电压电位转换电路 | |
CN107707248A (zh) | 同或门电路、调节方法及异或门电路 | |
KR101716786B1 (ko) | 상승에지 검출 회로 | |
CN207200573U (zh) | 一种电荷泵电路 | |
CN104821816B (zh) | 一种用于半桥驱动中的电平位移电路 | |
CN109039322A (zh) | 一种减少cmos反向器短路电流的方法 | |
US10778203B2 (en) | Clock generation circuit and charge pumping system | |
CN208351366U (zh) | 一种电流镜电路 | |
US10367495B2 (en) | Half-bridge driver circuit | |
TWI692203B (zh) | 位準轉換電路 | |
RU2667798C1 (ru) | Преобразователь уровня напряжения | |
CN106330143B (zh) | 占空比校准电路 | |
CN221177533U (zh) | 一种全桥驱动电路死区时间调整电路 | |
CN110048707A (zh) | 高速和宽范围电平偏移器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant | ||
CP01 | Change in the name or title of a patent holder |
Address after: 230601 Building 1, Pearl Plaza, Hefei Economic and Technological Development Zone, Anhui Province Patentee after: HEFEI GEYI INTEGRATED CIRCUIT Co.,Ltd. Patentee after: Zhaoyi Innovation Technology Group Co.,Ltd. Address before: 230601 Building 1, Pearl Plaza, Hefei Economic and Technological Development Zone, Anhui Province Patentee before: HEFEI GEYI INTEGRATED CIRCUIT Co.,Ltd. Patentee before: GIGADEVICE SEMICONDUCTOR(BEIJING) Inc. |
|
CP01 | Change in the name or title of a patent holder |