CN109039322A - 一种减少cmos反向器短路电流的方法 - Google Patents

一种减少cmos反向器短路电流的方法 Download PDF

Info

Publication number
CN109039322A
CN109039322A CN201810299699.4A CN201810299699A CN109039322A CN 109039322 A CN109039322 A CN 109039322A CN 201810299699 A CN201810299699 A CN 201810299699A CN 109039322 A CN109039322 A CN 109039322A
Authority
CN
China
Prior art keywords
reverser
substrate
input signal
bias voltage
nmos tube
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201810299699.4A
Other languages
English (en)
Inventor
程旭
王传政
喻明艳
韩晓磊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BEIDA ZHONGZHI MICROSYSTEM SCIENCE AND TECHNOLOGY Co Ltd BEIJING
Original Assignee
BEIDA ZHONGZHI MICROSYSTEM SCIENCE AND TECHNOLOGY Co Ltd BEIJING
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BEIDA ZHONGZHI MICROSYSTEM SCIENCE AND TECHNOLOGY Co Ltd BEIJING filed Critical BEIDA ZHONGZHI MICROSYSTEM SCIENCE AND TECHNOLOGY Co Ltd BEIJING
Priority to CN201810299699.4A priority Critical patent/CN109039322A/zh
Publication of CN109039322A publication Critical patent/CN109039322A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0008—Arrangements for reducing power consumption
    • H03K19/0013—Arrangements for reducing power consumption in field effect transistor circuits

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Logic Circuits (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

本发明属于CMOS数字电路领域，应用于CPU,SRAM，ASIC等电路的设计,具体涉及一种减少CMOS反向器短路电流的方法,所述方法是在反向器的衬底端施加源‑衬偏置电压，改变PMOS管和NMOS管的阈值电压，从而减少反相器状态翻转瞬间的短路电流，进而降低无效功耗。相比于现有技术，本发明通过在反向器的衬底端施加偏置电压来改变PMOS管和NMOS管的阈值电压，从而达到减小短路电流的目的，且多个反向器可共用一套阈值电压调制电路，面积和功耗较现有技术都有很大优势。

Description

一种减少CMOS反向器短路电流的方法
技术领域
本发明属于CMOS数字电路领域，具体涉及一种减少CMOS反向器短路电流的方法。
背景技术
随着集成电路工艺技术的进步，集成在同一芯片上的晶体管(逻辑门)数目越来越多，工作频率越来越快，功耗也越来越大。芯片性能(工作频率)的提升通常以功耗的增加为代价，因此如何平衡性能和功耗，以较小的功耗增加获得较高的性能提升始终是设计工程师面临的挑战。
CMOS数字电路的功耗主要以动态功耗(开关功耗)为主，动态功耗由两部分组成：1)驱动负载(给负载充放电)的有效功耗，其大小由逻辑门的工作频率(f)、驱动的负载(C)及电源电压决定；2)在开关瞬间由于PMOS管和NMOS管晶体管同时导通引起的短路电流和电源电压形成的无效功耗，其大小由工作频率、输入信号上升(下降)时间、电源电压和MOSFET阈值电压有关，约占总动态功耗的10～15％。
有效功耗是为了实现门电路功能和性能所必需的功率损耗，而无效功耗则是由门电路结构引起的寄生功耗，应尽量减小或消除。
在数字芯片设计中，CMOS反相器(inverter)被大量使用：生成时钟树(clocktree)时用反相器来平衡各时钟分支；为满足保持时间(hold time)的时序要求通常会用反相器来延迟数据传输；在驱动大的负载时用反相器来逐级提高驱动能力；SRAM中地址译码电路输出通过大的反向器驱动字线；芯片输出级使用的buffer也由大尺寸的反向器构成，等等。如图1所示，反相器在状态翻转时，即输入信号Vin由高电平变低电平或由低电平变高电平时，NMOS管和PMOS管有同时导通的瞬间，发生由电源到地的短路电流Ishort，引起额外的功率损耗。Idp和Idn分别为PMOS管和NMOS管导通时对负载电容的充放电电流。
常规数字电路设计中把这部分短路电流功耗计算在总动态功耗中，但并没有采取措施来抑制此功耗。目前减小或消除反向器短路电流的相关专利包括COMPLEMENTARYMETAL-OXIDE-SEMICONDUCTOR(CMOS)INVERTER CIRCUIT DEVICE；US2015109047(A1)―2015-04-23,RYU BEOM SEON[KR]；LIM GYU HO[KR]；KANG TAE KYOUNG[KR]和CMOS circuitUS6198334(B1)―2001-03-06,TOMOBE KOICHI[JP]；SUGAI MASARU[JP]；KIDA HIROYUKI[JP]；TSUCHIYA MASAHIRO[JP]；MATSUSHITA YUJI[JP]；SUZUKI HIDETO[JP]。以上两个专利均通过在反向器PMOS管和NMOS管的输入栅上引入延时电路，使得在输入上升沿来临时先行关断PMOS管；或下降沿来临时先行关断NMOS管，减少或消除了PMOS管和NMOS管同时导通的时间，从而抑制了短路电流。但这种方法只适合单个反向器，若每个反向器都需要考虑减小短路电流，则各反向器均需配备延时电路。
发明内容
本发明要解决的技术问题是减少CMOS反向器的短路电流。
为解决上述技术问题，本发明提供了一种减少CMOS反向器短路电流的方法，所述方法是在反向器的衬底端施加源-衬偏置电压，改变PMOS管和NMOS管的阈值电压，从而减少反相器状态翻转瞬间的短路电流，进而降低无效功耗。
优选地，产生源-衬偏置电压Vsb的方法是在反向器输入端加入延时单元,反向器输入端和延时单元的输出作为Vsb调制电路的输入产生源-衬偏置电压Vsb。
优选地，在反向器的衬底端施加源-衬偏置电压的具体方法是将反向器中PMOS管和NMOS管的衬底端分别引出，用反向器的输入信号作为控制信号，分别调制产生PMOS管和NMOS管的衬底电压Vbp、Vbn、Vbpi、Vbni形成源-衬偏置电压Vsb，Vbp、Vbn分别连接到PMOS管的衬底和NMOS管的衬底，所述源-衬偏置电压Vsb的调制电路功能如下：
一、反向器输入信号Vin的上升沿用于触发产生Vbp，使Vbp由初始值VDD增加到V D DΔ+，VΔV＞0，形成的PMOS管源-衬偏置电压Vsb＝|Vs-Vbp|＝|VDD-(VDD+ΔV)|＝ΔV，此时PMOS管处于高阈值电压区；从Vin上升沿到Vbp上升沿的时间为Tdr；
二、反向器输入信号Vin的下降沿用于触发产生Vbn，使Vbn由初始值0减小到-ΔV，ΔV＞0，形成的NMOS管源-衬偏置电压Vsb＝Vs-Vbn＝0-(-ΔV)＝ΔV，此时NMOS管处于高阈值电压区；从Vin下降沿到Vbn下降沿的时间为Tdf；
三、反向器输入信号Vin经延时单元到反向器输入栅极Vinint的上升沿用于触发产生Vbn，使Vbn由之前产生的-ΔV恢复到0，ΔV＞0，NMOS管源-衬偏置电压Vsb也恢复到0，阈值电压变为正常；从Vinint上升沿到Vbn上升沿的时间为Tdr0，Tdr0大于反向器翻转时间；
四、反向器输入信号Vin经延时单元到反向器输入栅极Vinint的下降沿用于触发产生Vbp，使Vbp由之前产生的VDD+ΔV恢复到VDD，ΔV＞0，PMOS管源-衬偏置电压Vsb也恢复到0，阈值电压变为正常；从Vinint下降沿到Vbp下降沿的时间为Tdf0，Tdf0大于反向器翻转时间。
进一步，Vbpi、Vbni分别连接到PMOS管的衬底和NMOS管的衬底，所述源-衬偏置电压Vsb的调制电路功能还包括：
五、反向器输入信号Vin的上升沿用于触发产生Vbni，使Vbni由初始值0减小到-ΔV，ΔV＞0，形成的NMOS管源-衬偏置电压Vsb＝Vs-Vbn＝0-(-ΔV)＝ΔV，此时NMOS管处于高阈值电压区；从Vin上升沿到Vbni下降沿的时间为Tdr；
六、反向器输入信号Vin的下降沿用于触发产生Vbpi，使Vbpi由初始值VDD增加到V DDΔ+，VΔV＞0，形成的PMOS管源-衬偏置电压Vsb＝|Vs-Vbp|＝|VDD-(VDD+ΔV)|＝ΔV，此时PMOS管处于高阈值电压区；从Vin下降沿到Vbpi上升沿的时间为Tdf；
七、反向器输入信号Vin经延时单元到反向器输入栅极Vinint的上升沿用于触发产生Vbpi，使Vipb由之前产生的VDD+ΔV恢复到VDD，ΔV＞0，PMOS管源-衬偏置电压Vsb也恢复到0，阈值电压变为正常；从Vinint上升沿到Vbpi下降沿的时间为Tdr0，Tdr0大于反向器翻转时间；
八、反向器输入信号Vin经延时单元到反向器输入栅极Vinint的下降沿用于触发产生Vbni，使Vbni由之前产生的-ΔV恢复到0，ΔV＞0，NMOS管源-衬偏置电压Vsb也恢复到0，阈值电压变为正常；从Vinint下降沿到Vbni上升沿的时间为Tdf0，Tdf0大于反向器翻转时间。
优选地，所述PMOS管的衬底为N阱，NMOS管的衬底为N型深阱隔离的P阱。
进一步，在由多个反向器组成的反向器链的衬底端施加源-衬偏置电压的方法是将Vsb电压调制电路产生的输出Vbp、Vbn、Vbpi、Vbni，分别作用于与反向器链第一级反向器的输入信号同相位的一组反向器的衬底和反相位的一组反向器的衬底，降低每个反向器的短路电流；具体方法为：
一、将由若干个反向器组成的反向器链分为其输入信号与第一级反向器输入信号同相位和反相位的A组和B组；
二、输入信号与第一级反向器输入信号同相位的A组反向器，其PMOS管的衬底相互连接并连接到Vsb电压调制电路的输出端Vbp；其NMOS管的衬底相互连接并连接到Vsb电压调制电路的输出端Vbn；
三、输入信号与第一级反向器输入信号反相位的B组反向器，其PMOS管的衬底相互连接并连接到Vsb电压调制电路的输出端Vbpi；其NMOS管的衬底相互连接并连接到Vsb电压调制电路的输出端Vbni。
优选地，所述PMOS管的衬底为N阱，NMOS管的衬底为N型深阱隔离的P阱。
相比于现有技术，本发明通过在反向器的衬底端施加偏置电压来改变PMOS管和NMOS管的阈值电压，从而达到减小短路电流的目的，且多个反向器可共用一套阈值电压调制电路，面积和功耗较现有技术都有很大优势。
附图说明
图1为反向器状态翻转时的负载充放电电流；
图2为反向器状态翻转时的短路电流；
图3为实现反向器MOSFET阈值调制的原理框图；
图4为MOSFET衬底偏置电压和输入电压关系波形图；
图5为实施例2中反向器链示意图；
图6为实施例2中反相器链中同相位反向器分组及衬底端连接示意图；
图7为实施例2中反相器链中同相位反向器衬底端和N阱(Nwell)/隔离的P阱(Isolated Pwell)的连接示意图；
图8为反向器短路电流测试电路对比图；
图9为MOSFET衬底调制电压和输入电压Vin_int仿真波形；
图10为参考电路和带MOSFET阈值调制功能的反向器电路两种情况下短路电流的仿真结果对比图。
具体实施方式
如图2上方输入波形图所示，当反向器输入信号Vin由低电平变为高电平时，NMOS管逐渐导通，PMOS管逐渐关闭；Vin由高电平变为低电平时，PMOS管逐渐导通，NMOS管逐渐关闭。期间两晶体管同时导通的输入电压范围为：
Vtn＜Vin＜VDD-|Vtp|
其中VDD为电源电压，Vtp、Vtn分别为PMOS管和NMOS管的阈值电压。假设CMOS反向器PMOS管/NMOS管对称，且有相同的跨导系数k，输入信号上升下降时间相同(用tr表示)，则在一个输入信号周期内(T＝1/f，f为输入信号频率)短路电流Ishort的平均值为：
对应的短路电流功耗为：Pshort＝VDD*Ishort
因此为降低短路电流进而降低短路电流功耗，可采用降低电源电压VDD和在反向器翻转过程中同时增大PMOS管和NMOS管的阈值电压来实现。
MOSFET阈值电压公式如下：
Φf为衬底费米势，γ为体效应因子，Vsb为加在MOSFET源和衬底间的电压，Vto为当Vsb为零时MOSFET的阈值电压。对NMOS管，Vsb>0(即Vb＜Vs)；对PMOS管，Vsb<0(即Vb＞Vs)，但取其绝对值。由公式可以看出，阈值电压随Vsb的增加而增加。
本发明减少CMOS反向器短路电流的方法是在反向器的衬底端施加源-衬偏置电压，改变PMOS管和NMOS管的阈值电压，从而减少反相器状态翻转瞬间的短路电流。
比如，产生源-衬偏置电压Vsb的方法是在反向器输入端加入延时单元,反向器输入端和延时单元的输出作为Vsb调制电路的输入产生源-衬偏置电压Vsb。
具体是将反向器中PMOS管和NMOS管的衬底端分别引出，用反向器的输入信号作为控制信号，在输入信号上升和下降沿处分别调制产生PMOS管和NMOS管的衬底电压Vbp、Vbn、Vbpi、Vbni形成源-衬偏置电压Vsb，进而增大阈值电压，达到降低反向器短路电流的目的。
如图3所示，输入信号Vin经延时单元到反向器输入栅极Vinint，Vin作为输入信号同时送达Vsb调制电路，Vsb调制电路的另一输入信号来自延时单元的输出Vinint。Vbp和Vbn是Vsb调制电路的输出，分别连接到PMOS管和NMOS管的衬底端，用于形成PMOS管/NMOS管的源-衬偏置电压。
延时单元用于将输入信号Vin产生时间为Td的延迟，即反向器的栅极输入Vinint比输入信号Vin有Td的延迟。Td的大小取决于Vsb调制电路产生Vbp和Vbn所需时间Tdr和Tdf，Td应大于Tdr、Tdf,以保证反向器翻转之前调制电路能产生有效的Vbp、Vbn控制信号。
如图4所示，所述源-衬偏置电压Vsb的调制电路功能如下：
一、反向器输入信号Vin的上升沿用于触发产生Vbp，使Vbp由初始值VDD增加到V D DΔ+，VΔV＞0，形成的PMOS管源-衬偏置电压Vsb＝|Vs-Vbp|＝|VDD-(VDD+ΔV)|＝ΔV，此时PMOS管处于高阈值电压区；从Vin上升沿到Vbp上升沿的时间为Tdr；
二、反向器输入信号Vin的下降沿用于触发产生Vbn，使Vbn由初始值0减小到-ΔV，ΔV＞0，形成的NMOS管源-衬偏置电压Vsb＝Vs-Vbn＝0-(-ΔV)＝ΔV，此时NMOS管处于高阈值电压区；从Vin下降沿到Vbn下降沿的时间为Tdf；
三、反向器输入信号Vin经延时单元到反向器输入栅极Vinint的上升沿用于触发产生Vbn，使Vbn由之前产生的-ΔV恢复到0，ΔV＞0，NMOS管源-衬偏置电压Vsb也恢复到0，阈值电压变为正常；从Vinint上升沿到Vbn上升沿的时间为Tdr0，Tdr0大于反向器翻转时间；
四、反向器输入信号Vin经延时单元到反向器输入栅极Vinint的下降沿用于触发产生Vbp，使Vbp由之前产生的VDD+ΔV恢复到VDD，ΔV＞0，PMOS管源-衬偏置电压Vsb也恢复到0，阈值电压变为正常；从Vinint下降沿到Vbp下降沿的时间为Tdf0，Tdf0大于反向器翻转时间。
进一步，Vbpi、Vbni分别连接到PMOS管的衬底和NMOS管的衬底，所述源-衬偏置电压Vsb的调制电路功能还包括：
五、反向器输入信号Vin的上升沿用于触发产生Vbni，使Vbni由初始值0减小到-ΔV，ΔV＞0，形成的NMOS管源-衬偏置电压Vsb＝Vs-Vbn＝0-(-ΔV)＝ΔV，此时NMOS管处于高阈值电压区；从Vin上升沿到Vbni下降沿的时间为Tdr；
六、反向器输入信号Vin的下降沿用于触发产生Vbpi，使Vbpi由初始值VDD增加到V DDΔ+，VΔV＞0，形成的PMOS管源-衬偏置电压Vsb＝|Vs-Vbp|＝|VDD-(VDD+ΔV)|＝ΔV，此时PMOS管处于高阈值电压区；从Vin下降沿到Vbpi上升沿的时间为Tdf；
七、反向器输入信号Vin经延时单元到反向器输入栅极Vinint的上升沿用于触发产生Vbpi，使Vipb由之前产生的VDD+ΔV恢复到VDD，ΔV＞0，PMOS管源-衬偏置电压Vsb也恢复到0，阈值电压变为正常；从Vinint上升沿到Vbpi下降沿的时间为Tdr0，Tdr0大于反向器翻转时间；
八、反向器输入信号Vin经延时单元到反向器输入栅极Vin int的下降沿用于触发产生Vbni，使Vbni由之前产生的-ΔV恢复到0，ΔV＞0，NMOS管源-衬偏置电压Vsb也恢复到0，阈值电压变为正常；从Vin int下降沿到Vbni上升沿的时间为Tdf0，Tdf0大于反向器翻转时间。
其中，所述PMOS管的衬底为N阱，NMOS管的衬底为N型深阱隔离的P阱。
高阈值电压区时间窗口为Tth＝Td-Tdr+Tdro或Tth＝Td-Tdf+Tdf0。Vbp、Vbn、Vbpi、Vbni电压的绝对值要小于衬底到其它端口(即源、栅、漏、电源、地)的击穿电压。
实施例1
阈值电压调制电路产生的输出可作用于由多个反向器组成的反向器链的衬底,由多个反向器组成的反向器链(如图5所示)的衬底端施加源-衬偏置电压的方法是将Vsb电压调制电路产生的输出Vbp、Vbn、Vbpi、Vbni，分别作用于与反向器链第一级反向器的输入信号同相位的一组反向器的衬底和反相位的一组反向器的衬底，降低每个反向器的短路电流。
将由若干个反向器组成的反向器链分为其输入信号与第一级反向器输入信号同相位和反相位的两组反向器，记为A组和B组，如图6所示；
输入信号与第一级反向器输入信号同相位的A组反向器，其PMOS管的衬底相互连接并连接到Vsb电压调制电路的输出端Vbp；其NMOS管的衬底相互连接并连接到Vsb电压调制电路的输出端Vbn；
输入信号与第一级反向器输入信号反相位的B组反向器，其PMOS管的衬底相互连接并连接到Vsb电压调制电路的输出端Vbpi；其NMOS管的衬底相互连接并连接到Vsb电压调制电路的输出端Vbni。
其中，所述PMOS管的衬底为N阱，NMOS管的衬底为N型深阱隔离的P阱。
实施例2
为验证MOSFET阈值调制对反向器短路电流的的抑制作用，设计了图8所示测试电路：Reference INV是参考电路，Vt Modulated INV是带MOSFET阈值调制功能的反向器电路，其短路电流结果和前者进行比较；MOSFET的衬底调制电压Vbn,Vbp由压控电压源E14，E13产生，其仿真波形如图9所示；图10为两种情况下短路电流的仿真结果，由仿真结果可以看出，本发明阈值调制反向器的短路电流在幅度及短路时间均有较大降幅。
通过上述两个实施例和对比试验可以看出，本发明在反向器的衬底端施加偏置电压改变PMOS管和NMOS管的阈值电压，达到了减小短路电流的目的。且多个反向器可共用一套阈值电压调制电路，面积和功耗较现有技术都有很大优势。

Claims (7)

1.一种减少CMOS反向器短路电流的方法，其特征在于，所述方法是在反向器的衬底端施加源-衬偏置电压，改变PMOS管和NMOS管的阈值电压，从而减少反相器状态翻转瞬间的短路电流。
2.根据权利要求1所述一种减少CMOS反相器短路电流的方法，其特征在于，产生源-衬偏置电压Vsb的方法是在反向器输入端加入延时单元,反向器输入端和延时单元的输出作为Vsb调制电路的输入产生源-衬偏置电压Vsb。
3.根据权利要求1或2所述一种减少CMOS反相器短路电流的方法，其特征在于，在反向器的衬底端施加源-衬偏置电压的具体方法是将反向器中PMOS管和NMOS管的衬底端分别引出，用反向器的输入信号作为控制信号，分别调制产生PMOS管和NMOS管的衬底电压Vbp、Vbn、Vbpi、Vbni形成源-衬偏置电压Vsb，Vbp、Vbn分别连接到PMOS管的衬底和NMOS管的衬底，所述源-衬偏置电压Vsb的调制电路功能如下：
一、反向器输入信号Vin的上升沿用于触发产生Vbp，使Vbp由初始值VDD增加到VDDΔ+，VΔV＞0，形成的PMOS管源-衬偏置电压Vsb＝|Vs-Vbp|＝|VDD-(VDD+ΔV)|＝ΔV，此时PMOS管处于高阈值电压区；从Vin上升沿到Vbp上升沿的时间为Tdr；
二、反向器输入信号Vin的下降沿用于触发产生Vbn，使Vbn由初始值0减小到-ΔV，ΔV＞0，形成的NMOS管源-衬偏置电压Vsb＝Vs-Vbn＝0-(-ΔV)＝ΔV，此时NMOS管处于高阈值电压区；从Vin下降沿到Vbn下降沿的时间为Tdf；
三、反向器输入信号Vin经延时单元到反向器输入栅极Vinint的上升沿用于触发产生Vbn，使Vbn由之前产生的-ΔV恢复到0，ΔV＞0，NMOS管源-衬偏置电压Vsb也恢复到0，阈值电压变为正常；从Vinint上升沿到Vbn上升沿的时间为Tdr0，Tdr0大于反向器翻转时间；
四、反向器输入信号Vin经延时单元到反向器输入栅极Vinint的下降沿用于触发产生Vbp，使Vbp由之前产生的VDD+ΔV恢复到VDD，ΔV＞0，PMOS管源-衬偏置电压Vsb也恢复到0，阈值电压变为正常；从Vinint下降沿到Vbp下降沿的时间为Tdf0，Tdf0大于反向器翻转时间。
4.根据权利要求3所述一种减少CMOS反相器短路电流的方法，其特征在于，Vbpi、Vbni分别连接到PMOS管的衬底和NMOS管的衬底，所述源-衬偏置电压Vsb的调制电路功能还包括：
五、反向器输入信号Vin的上升沿用于触发产生Vbni，使Vbni由初始值0减小到-ΔV，ΔV＞0，形成的NMOS管源-衬偏置电压Vsb＝Vs-Vbn＝0-(-ΔV)＝ΔV，此时NMOS管处于高阈值电压区；从Vin上升沿到Vbni下降沿的时间为Tdr；
六、反向器输入信号Vin的下降沿用于触发产生Vbpi，使Vbpi由初始值VDD增加到VDDΔ+，VΔV＞0，形成的PMOS管源-衬偏置电压Vsb＝|Vs-Vbp|＝|VDD-(VDD+ΔV)|＝ΔV，此时PMOS管处于高阈值电压区；从Vin下降沿到Vbpi上升沿的时间为Tdf；
七、反向器输入信号Vin经延时单元到反向器输入栅极Vinint的上升沿用于触发产生Vbpi，使Vipb由之前产生的VDD+ΔV恢复到VDD，ΔV＞0，PMOS管源-衬偏置电压Vsb也恢复到0，阈值电压变为正常；从Vinint上升沿到Vbpi下降沿的时间为Tdr0，Tdr0大于反向器翻转时间；
八、反向器输入信号Vin经延时单元到反向器输入栅极Vinint的下降沿用于触发产生Vbni，使Vbni由之前产生的-ΔV恢复到0，ΔV＞0，NMOS管源-衬偏置电压Vsb也恢复到0，阈值电压变为正常；从Vinint下降沿到Vbni上升沿的时间为Tdf0，Tdf0大于反向器翻转时间。
5.根据权利要求3或4所述一种减少CMOS反相器短路电流的方法，其特征在于，所述PMOS管的衬底为N阱，NMOS管的衬底为N型深阱隔离的P阱。
6.根据权利要求3或4所述一种减少CMOS反相器短路电流的方法，其特征在于，在由多个反向器组成的反向器链的衬底端施加源-衬偏置电压的方法是将Vsb电压调制电路产生的输出Vbp、Vbn、Vbpi、Vbni，分别作用于与反向器链第一级反向器的输入信号同相位的一组反向器的衬底和反相位的一组反向器的衬底，降低每个反向器的短路电流；具体方法为：
一、将由若干个反向器组成的反向器链分为其输入信号与第一级反向器输入信号同相位和反相位的A组和B组；
二、输入信号与第一级反向器输入信号同相位的A组反向器，其PMOS管的衬底相互连接并连接到Vsb电压调制电路的输出端Vbp；其NMOS管的衬底相互连接并连接到Vsb电压调制电路的输出端Vbn；
三、输入信号与第一级反向器输入信号反相位的B组反向器，其PMOS管的衬底相互连接并连接到Vsb电压调制电路的输出端Vbpi；其NMOS管的衬底相互连接并连接到Vsb电压调制电路的输出端Vbni。
7.根据权利要求6所述一种减少CMOS反相器短路电流的方法，其特征在于，所述PMOS管的衬底为N阱，NMOS管的衬底为N型深阱隔离的P阱。
CN201810299699.4A 2018-04-04 2018-04-04 一种减少cmos反向器短路电流的方法 Pending CN109039322A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810299699.4A CN109039322A (zh) 2018-04-04 2018-04-04 一种减少cmos反向器短路电流的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810299699.4A CN109039322A (zh) 2018-04-04 2018-04-04 一种减少cmos反向器短路电流的方法

Publications (1)

Publication Number Publication Date
CN109039322A true CN109039322A (zh) 2018-12-18

Family

ID=64629448

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810299699.4A Pending CN109039322A (zh) 2018-04-04 2018-04-04 一种减少cmos反向器短路电流的方法

Country Status (1)

Country Link
CN (1) CN109039322A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111243482A (zh) * 2020-02-19 2020-06-05 厦门天马微电子有限公司 移位寄存单元、移位寄存器、显示面板和显示装置
CN116225135A (zh) * 2023-05-11 2023-06-06 上海海栎创科技股份有限公司 一种低压差线性稳压器

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6198334B1 (en) * 1997-04-24 2001-03-06 Hitachi, Ltd. CMOS circuit
CN1322013A (zh) * 2000-05-02 2001-11-14 夏普公司 集成互补型金属氧化物半导体电路
CN1728278A (zh) * 2004-07-27 2006-02-01 三星电子株式会社 半导体装置的操作方法以及该半导体装置
CN103066955A (zh) * 2012-12-17 2013-04-24 广州慧智微电子有限公司 一种用于绝缘硅工艺的小尺寸、快速翻转施密特触发器电路
CN106982046A (zh) * 2017-03-22 2017-07-25 中国电子产品可靠性与环境试验研究所 瞬态脉冲宽度展宽电路及方法
CN107104641A (zh) * 2017-02-20 2017-08-29 浙江大学 同时实现低功耗和低噪声的神经信号单端放大器

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6198334B1 (en) * 1997-04-24 2001-03-06 Hitachi, Ltd. CMOS circuit
CN1322013A (zh) * 2000-05-02 2001-11-14 夏普公司 集成互补型金属氧化物半导体电路
CN1728278A (zh) * 2004-07-27 2006-02-01 三星电子株式会社 半导体装置的操作方法以及该半导体装置
CN103066955A (zh) * 2012-12-17 2013-04-24 广州慧智微电子有限公司 一种用于绝缘硅工艺的小尺寸、快速翻转施密特触发器电路
CN107104641A (zh) * 2017-02-20 2017-08-29 浙江大学 同时实现低功耗和低噪声的神经信号单端放大器
CN106982046A (zh) * 2017-03-22 2017-07-25 中国电子产品可靠性与环境试验研究所 瞬态脉冲宽度展宽电路及方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111243482A (zh) * 2020-02-19 2020-06-05 厦门天马微电子有限公司 移位寄存单元、移位寄存器、显示面板和显示装置
CN116225135A (zh) * 2023-05-11 2023-06-06 上海海栎创科技股份有限公司 一种低压差线性稳压器

Similar Documents

Publication Publication Date Title
US8610462B1 (en) Input-output circuit and method of improving input-output signals
US4250406A (en) Single clock CMOS logic circuit with selected threshold voltages
TWI499212B (zh) 低能量正反器
US6597223B2 (en) Flip flop circuit
US7772883B2 (en) Level shifter
CN103166602A (zh) 低功耗的主从触发器
CN110932715B (zh) 位准移位电路及操作位准移位器的方法
US9350325B2 (en) Reduced dynamic power D flip-flop
CN104218940A (zh) 紧凑电平位移器
US7646233B2 (en) Level shifting circuit having junction field effect transistors
TWI483550B (zh) 動態控制電位移位電路
US20030080793A1 (en) Flip-flops and clock generators that utilize differential signals to achieve reduced setup times and clock latency
US6646487B2 (en) Method and system for reducing hazards in a flip-flop
CN109039322A (zh) 一种减少cmos反向器短路电流的方法
US7365569B1 (en) High-speed level shifter
US20060028246A1 (en) Dynamic Circuit
US6700425B1 (en) Multi-phase clock generators that utilize differential signals to achieve reduced setup and hold times
US7714627B1 (en) Double-triggered logic circuit
WO2012165599A1 (ja) レベルシフト回路
KR102221585B1 (ko) Xor-xnor 로직회로
US6717441B2 (en) Flash [II]-Domino: a fast dual-rail dynamic logic style
US11863179B2 (en) Voltage conversion circuit
US11626863B1 (en) High speed differential input single phase clock flip-flop
WO2023284395A1 (zh) 电压转换电路与存储器
CN1198395C (zh) 三相半轨通过门差动逻辑电路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20181218