CN107104641A - 同时实现低功耗和低噪声的神经信号单端放大器 - Google Patents

同时实现低功耗和低噪声的神经信号单端放大器 Download PDF

Info

Publication number
CN107104641A
CN107104641A CN201710089448.9A CN201710089448A CN107104641A CN 107104641 A CN107104641 A CN 107104641A CN 201710089448 A CN201710089448 A CN 201710089448A CN 107104641 A CN107104641 A CN 107104641A
Authority
CN
China
Prior art keywords
grid
drain electrode
circuit
pmos device
source electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201710089448.9A
Other languages
English (en)
Other versions
CN107104641B (zh
Inventor
雷健
韩雁
张世峰
乔志通
孙龙天
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Zhejiang University ZJU
Original Assignee
Zhejiang University ZJU
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Zhejiang University ZJU filed Critical Zhejiang University ZJU
Priority to CN201710089448.9A priority Critical patent/CN107104641B/zh
Publication of CN107104641A publication Critical patent/CN107104641A/zh
Application granted granted Critical
Publication of CN107104641B publication Critical patent/CN107104641B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/26—Modifications of amplifiers to reduce influence of noise generated by amplifying elements
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/30—Single-ended push-pull [SEPP] amplifiers; Phase-splitters therefor
    • H03F3/3001—Single-ended push-pull [SEPP] amplifiers; Phase-splitters therefor with field-effect transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45592—Indexing scheme relating to differential amplifiers the IC comprising one or more buffer stages other than emitter or source followers between the input signal leads and input leads of the dif amp, e.g. inverter stages

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)

Abstract

本发明公开了一种同时实现低功耗和低噪声的神经信号单端放大器，包括由PMOS器件M1，M3和NMOS器件M2，M4组成的共源共栅C类反相器；由两组电容对C1和C1f组成的电容反馈电路，通过反馈作用使得放大器的增益保持稳定；由两个PMOS器件，组成等效电阻很大的伪电阻PR1和PR2，其中PR1连接参考电路的PMOS器件M5的栅极和反相器电路的PMOS器件M1的栅极以提供PMOS器件M1栅极处的直流偏置，其中PR2连接反相器的输出VOUT和反相器电路的NMOS器件M2的栅极以提供NMOS器件M2栅极处的直流偏置；由M6~M9组成的衬底偏置电路，降低参考电路的PMOS器件M5的衬底偏置电压，进而减小其阈值电压，最后提升M5的栅极电压以抵消深亚微米工艺下的伪电阻PR1两端的电压差，实现很好的电流镜像效果。

Description

同时实现低功耗和低噪声的神经信号单端放大器
技术领域
本发明涉及集成电路设计领域，具体涉及一种应用于深亚微米工艺下的不同阈值电压的MOS管与MOM电容，同时实现低功耗和低噪声的神经信号单端放大器。
背景技术
当今社会微型电子产品应用广泛，逐渐成为了人们生活中不可或缺的一部分，为了满足人们更长时间使用电子产品的需求，除了对集成电路工艺技术进行加工改进外，还需要采用低电源电压的电路来降低产品的功耗，低压低功耗技术己成为微电子行业发展的重要领域。
神经信号放大器作为神经信号处理电路的最前端电路单元，其重要性自然无可比拟。模拟前端电路设计中，前置运算放大器是系统的第一级，它将原始生物信号提取出来，供后级电路处理，其性能的好坏直接影响了后级信号的处理质量。特别在用于生物医学信号处理的前置放大器设计上，等效输入噪声电压、共模抑制比、输入偏移电压、温度变化的影响等都是设计中必须考虑的因素。随着生物医学领域的不断发展，高性能的生物信号采集前置放大器的研究也受到了高度关注。
C类反相器由于静态工作于亚阈值区，所以静态功耗低，另外，C类反相器的电源电压略低于两个输入管的阈值电压，故C类反相器代替传统运放，可以实现低压低功耗的设计要求。简单的C类反相器结构相当简单。C类反相器根据输入管不同的状态，可以分为静态工作和动态工作。载你静态工作时，两个输入管处于亚阈值区，功耗低；在动态工作时，其中一个输入管处于导通，另一个截止，推挽式的结构使得动态电流大，因此摆幅大，而截止的MOS管使得反相器从电源到地的电流极小，避免了无谓的功耗。
对于C类反相器电路的设计，低噪声的要求是其设计挑战之一。Harrison放大器就是经典的低噪声神经信号放大器，其加入了电容反馈和伪电阻后能够实现稳定的放大倍数和较低的噪声，其中低噪声性能主要是由于减少了放大器在超低频段（小于1Hz）的1/f噪声，而1/f噪声在超低频段是非常大的。
工艺技术进入深亚微米后，MOS管的栅泄漏电流增大，阈值电压降低，这些都提升了电路从亚微米工艺向深亚微米工艺扩展的难度，各种经典电路在深亚微米工艺下可能会变得不太适应，需要在新的工艺下对电路技术进行进一步的优化。从而，不断实现小型化、高集成度的电路设计和产品研发。
综上所述，传统C类反相器可以达到低压低功耗，但是难以在实现较大增益的同时，实现超低功耗和超低噪声，特别是在进入深亚微米工艺下还有一些问题需要解决。
发明内容
为了克服现有技术的不足，本发明提供了同时实现低功耗和低噪声的神经信号单端放大器。
一种同时实现低功耗和低噪声的神经信号单端放大器，包括含电容反馈电路的共源共栅C类反相器电路、参考偏置电路、衬底偏置电路；
所述的含电容反馈电路的共源共栅C类反相器电路包括PMOS器件M1，M3和NMOS器件M2，M4，以及两组电容对C1和C1f，所述的两组电容对C1和C1f均采用深亚微米工艺下的MOM电容，且保持大小相同；其中M1的栅极连接至其中一组电容对C1和C1f的“+”端；其中M2的栅极连接至另一组电容对C1和C1f的“+”端；两组电容对的C1的“-”端相连接到输入VIN；两组电容对的C1f的“-”端相连接到输出VOUT；M1的漏极和M3的源极相连；M3的漏极和M4的漏极相连到输出VOUT；M2的漏极和M4的源极相连；M1的源极连接至电源VDD；M2的源极连接至地GND；
所述的参考偏置电路包括PMOS器件M5和由PMOS器件构建的伪电阻PR1和PR2；其中M5的源极与电源VDD相连；其中M5的栅极与漏极相连，并连接至PR1的左端；其中PR1的右端与共源共栅C类反相器电路中的M1的栅极相连；其中PR2的两端分别与共源共栅C类反相器电路中的M2的栅极、输出VOUT相连；
所述的衬底偏置电路包括 PMOS器件M7和M9，NMOS器件M6和M8；其中M7的栅极与参考偏置电路中的M5的栅极相连；其中M6的栅极和漏极相连，并连接至M8的栅极；其中M9的栅极与参考偏置电路中的M5的衬底相连；其中M7的漏极与M6的漏极相连；其中M9的漏极和栅极相连，并连接至M8的漏极；其中M7和M9的源极与电源VDD相连；其中M6和M8的源极与地GND相连。
所述的PMOS器件M1、M3、M5、M7、M9和NMOS器件M2、M4、M6、M8均为具有源极、漏极、栅极以及体端的四端口结构；其中，M1、M3、M7、M9的体端均接电源电压；M2、M4、M6、M8的体端均接地；M5的体端与M9的栅极相连。
所述的构建伪电阻PR1和PR2的PMOS管采用超低阈值电压（如-0.37V）的晶体管；所述的M1和M2采用具有大阈值电压（如-0.6V和0.6V）的晶体管；所述的其他所有PMOS器件和NMOS器件均采用普通阈值的晶体管。
所述的PMOS器件M1、M3、M5、M7、M9和NMOS器件M2、M4、M6、M8均为金属氧化物半导体MOS晶体管。
与现有技术相比，本发明具有如下有益的技术效果：
采用了电流镜像的方式，能够提供C类反相器的固定大小的电流，实现超低的功耗，并且在低供电电压下实现了很大的输出电压摆幅；采用了以PMOS器件构建的伪电阻，实现直流偏置，并与C1电容形成RC通路，形成超低（1Hz左右）的高通截止频率，将放大器在超低频频段的以1/f噪声为主的噪声滤掉，进一步实现低噪声设计；在深亚微米工艺下，如进入65nm工艺及以下时，晶体管的阈值电压和栅厚度都会变小，具体会表现为在PR1两端的电压差，这对于本发明中的C类反相器的电流镜像的影响是极其恶劣的，在采用本发明中的衬底偏置电路后，能够解决深亚微米工艺下的该类问题。
本发明神经信号放大器电路能够在1.1V低工作电压和2.1uW的低功耗下，直流增益达到33.9dB。能够实现3.2Hz~100kHz的大的-3dB带宽范围，且实现了在此带宽范围内2.1uVrms的等效输入参考噪声电压。
附图说明
图1是简单型C类反相器电路结构示意图。
图2是共源共栅C类反相器电路结构示意图。
图3是传统的Harrison放大器电路结构示意图。
图4是加入电容反馈和伪电阻后的C类放大器电路结构示意图。
图5是本发明中的神经信号单端放大器电路结构示意图。
图6是本发明中神经信号放大器电路的Spectre模拟仿真结果中的增益示意图。
图7是本发明中神经信号放大器电路的Spectre模拟仿真结果中的噪声电压示意图。
具体实施方式
以下结合附图和具体实施方式对本发明做进一步的说明，但是所做示例不作为对本发明的限制。
如附图1所示的是C类反相器的简单型，其电源电压略低于两个输入MOS管的阈值电压，通过控制输入电压可以实现两种不同的电路工作状态，一是静态低功耗状态，二是动态大摆幅状态。可以通过不同的方式对简单C类反相器电路进行辅助设计，如附图2所示，通过构成共源共栅电路增加增益；如附图3所示的Harrison放大器就是经典的低噪声神经信号放大器，其加入了电容负反馈和伪电阻后能够实现稳定的放大倍数和较低的噪声，其中低噪声性能是由于减少了放大器在超低频段（小于1Hz）的1/f噪声，其在超低频段是非常大的。
通过加入上述的电容负反馈和伪电阻的结构，我们对C类反相器电路进行改进，如附图4所示，并结合C类反相器电路的推挽放大带来的低噪声效果，能够实现很好的低噪声性能。并且通过采用参考电路的方式，对神经信号放大电路的电路进行控制，如附图4所示。电路的电流量级将被限制在微安的级别，能够实现很低的功耗。正由于电路的电流是很小的，其中的某些MOS管会处于亚阈值区工作以实现最大的跨导，从而实现大的电路增益。但是，在工艺技术进入深亚微米（65nm及以下）下后，该电路会由于栅泄露电流变大而在伪电阻PR1两端形成电压差，影响了电路的镜像，这种现象在未进入深亚微米工艺下是没有出现过的。从而，必须在深亚微米工艺下进一步改进电路结构，解决该问题。
图5所示的本发明中采用不同阈值电压的MOS管与MOM电容；所述的构建伪电阻PR1和PR2的PMOS管采用超低阈值电压的晶体管；所述的M1和M2采用具有大阈值电压的晶体管；所述的其他所有PMOS器件和NMOS器件均采用普通阈值的晶体管。
一种应用于深亚微米工艺下，同时实现低功耗和低噪声的神经信号单端放大器，包括：含电容反馈电路的共源共栅C类反相器电路、参考偏置电路、衬底偏置电路，其中，所述的含电容反馈电路的共源共栅C类反相器电路包括PMOS器件M1，M3和NMOS器件M2，M4，以及两组电容对C1和C1f；其中M1的栅极连接至其中一组电容对C1和C1f的“+”端；其中M2的栅极连接至另一组电容对C1和C1f的“+”端；两组电容对的C1的“-”端相连接到输入VIN；两组电容对的C1f的“-”端相连接到输出VOUT；M1的漏极和M3的源极相连；M3的漏极和M4的漏极相连到输出VOUT；M2的漏极和M4的源极相连；M1的源极连接至电源VDD；M2的源极连接至地GND；
所述的参考偏置电路限制了共源共栅C类反相器电路的电流，将其限制在微安的级别，能够实现很低的功耗。虽然电路的电流是很小的，但是其中的某些MOS管会处于亚阈值区工作以实现最大的跨导，从而实现大的电路增益；该参考偏置电路包括PMOS器件M5和由PMOS器件构建的伪电阻PR1和PR2；
其中M5的源极与电源VDD相连；其中M5的栅极与漏极相连，并连接至PR1的左端；其中PR1的右端与共源共栅C类反相器电路中的M1的栅极相连；其中PR2的两端分别与共源共栅C类反相器电路中的M2的栅极、输出VOUT相连；
所述的衬底偏置电路，通过降低参考电路的PMOS器件M5的衬底偏置电压进而减小其阈值电压，最后提升M5的栅极电压以抵消深亚微米工艺下的伪电阻PR1两端电压差，实现很好的电流镜像效果。该衬底偏置电路包括PMOS器件M7和M9，NMOS器件M6和M8；
其中M7的栅极与参考偏置电路中的M5的栅极相连；其中M6的栅极和漏极相连，并连接至M8的栅极；其中M9的栅极与参考偏置电路中的M5的衬底相连；其中M7的漏极与M6的漏极相连；其中M9的漏极和栅极相连，并连接至M8的漏极；其中M7和M9的源极与电源VDD相连；其中M6和M8的源极与地GND相连；
所述的PMOS器件M1、M3、M5、M7、M9和NMOS器件M2、M4、M6、M8均为具有源极、漏极、栅极以及体端的四端口结构；其中，M1、M3、M7、M9的体端均接电源电压；M2、M4、M6、M8的体端均接地；M5的体端与M9的栅极相连。
图6所示为本发明神经信号放大器的Spectre模拟仿真结果中的增益曲线，其中横坐标表示信号频率，纵坐标表示在TT工艺角下的直流增益。当工作电压为1.1V时，直流增益为33.9dB；其-3dB带宽范围为3.2Hz~100kHz。
图7所示本发明神经信号放大器的Spectre模拟仿真结果中的等效输入参考噪声电压曲线，其中横坐标表示信号频率，纵坐标表示输入参考噪声电压。当频率为1kHz时,等效输入参考噪声电压为36.4nV/√Hz，其在-3dB带宽范围内的Vin,rms为2.1uVrms。
现有技术中的传统Harrison神经信号放大器和本发明中的增益、功耗、等效输入参考噪声以及面积在tt工艺角下的数据对比情况如表1中所示，两种放大器：电源电压均为1.1V。通过表1可知，本发明中的神经信号单端放大器的功耗、等效输入参考噪声和面积，在深亚微米工艺下，相比于传统的Harrison神经信号放大器都有不同程度的减少，实现很好的性能。

Claims (4)

1.一种同时实现低功耗和低噪声的神经信号单端放大器，其特征在于：包括含电容反馈电路的共源共栅C类反相器电路、参考偏置电路、衬底偏置电路；
所述的含电容反馈电路的共源共栅C类反相器电路包括PMOS器件M1，M3和NMOS器件M2，M4，以及两组电容对C1和C1f，所述的两组电容对C1和C1f均采用深亚微米工艺下的MOM电容，且保持大小相同；其中M1的栅极连接至其中一组电容对C1和C1f的“+”端；其中M2的栅极连接至另一组电容对C1和C1f的“+”端；两组电容对的C1的“-”端相连接到输入VIN；两组电容对的C1f的“-”端相连接到输出VOUT；M1的漏极和M3的源极相连；M3的漏极和M4的漏极相连到输出VOUT；M2的漏极和M4的源极相连；M1的源极连接至电源VDD；M2的源极连接至地GND；
所述的参考偏置电路包括PMOS器件M5和由PMOS器件构建的伪电阻PR1和PR2；其中M5的源极与电源VDD相连；其中M5的栅极与漏极相连，并连接至PR1的左端；其中PR1的右端与共源共栅C类反相器电路中的M1的栅极相连；其中PR2的两端分别与共源共栅C类反相器电路中的M2的栅极、输出VOUT相连；
所述的衬底偏置电路包括 PMOS器件M7和M9，NMOS器件M6和M8；其中M7的栅极与参考偏置电路中的M5的栅极相连；其中M6的栅极和漏极相连，并连接至M8的栅极；其中M9的栅极与参考偏置电路中的M5的衬底相连；其中M7的漏极与M6的漏极相连；其中M9的漏极和栅极相连，并连接至M8的漏极；其中M7和M9的源极与电源VDD相连；其中M6和M8的源极与地GND相连。
2.如权利要求1所述的神经信号单端放大器，，其特征在于：所述的PMOS器件M1、M3、M5、M7、M9和NMOS器件M2、M4、M6、M8均为具有源极、漏极、栅极以及体端的四端口结构；其中，M1、M3、M7、M9的体端均接电源电压；M2、M4、M6、M8的体端均接地；M5的体端与M9的栅极相连。
3.如权利要求1所述的神经信号单端放大器，，其特征在于：所述的构建伪电阻PR1和PR2的PMOS管采用超低阈值电压的晶体管；所述的M1和M2采用具有大阈值电压的晶体管；所述的其他所有PMOS器件和NMOS器件均采用普通阈值的晶体管。
4.如权利要求1所述的神经信号单端放大器，其特征在于：所述的PMOS器件M1、M3、M5、M7、M9和NMOS器件M2、M4、M6、M8均为金属氧化物半导体MOS晶体管。
CN201710089448.9A 2017-02-20 2017-02-20 同时实现低功耗和低噪声的神经信号单端放大器 Active CN107104641B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710089448.9A CN107104641B (zh) 2017-02-20 2017-02-20 同时实现低功耗和低噪声的神经信号单端放大器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710089448.9A CN107104641B (zh) 2017-02-20 2017-02-20 同时实现低功耗和低噪声的神经信号单端放大器

Publications (2)

Publication Number Publication Date
CN107104641A true CN107104641A (zh) 2017-08-29
CN107104641B CN107104641B (zh) 2020-01-21

Family

ID=59674946

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710089448.9A Active CN107104641B (zh) 2017-02-20 2017-02-20 同时实现低功耗和低噪声的神经信号单端放大器

Country Status (1)

Country Link
CN (1) CN107104641B (zh)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109039322A (zh) * 2018-04-04 2018-12-18 北京北大众志微系统科技有限责任公司 一种减少cmos反向器短路电流的方法
EP3477856A1 (en) * 2017-10-31 2019-05-01 IMEC vzw A pseudo-resistor structure, a closed-loop operational amplifier circuit and a bio-potential sensor
CN109714008A (zh) * 2018-12-11 2019-05-03 中山芯达电子科技有限公司 一种简易高增益放大电路
CN110311680A (zh) * 2019-06-21 2019-10-08 浙江大学 抗PVT涨落适应低Vref输入的SAR ADC电路及估算方法
CN113206647A (zh) * 2021-04-29 2021-08-03 西安博瑞集信电子科技有限公司 一种电路反馈结构
CN113824413A (zh) * 2021-08-29 2021-12-21 北京工业大学 一种基于ncfet的差动放大器电路
CN117134725A (zh) * 2023-10-26 2023-11-28 爱科微半导体(上海)有限公司 一种宽带单端转差分低噪声放大器及射频接收机

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103687536A (zh) * 2011-06-20 2014-03-26 加利福尼亚大学董事会 神经元记录系统
CN104579315A (zh) * 2014-12-03 2015-04-29 浙江大学 同时实现高增益和宽输出摆幅的c类反相器

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103687536A (zh) * 2011-06-20 2014-03-26 加利福尼亚大学董事会 神经元记录系统
CN104579315A (zh) * 2014-12-03 2015-04-29 浙江大学 同时实现高增益和宽输出摆幅的c类反相器

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
SUNGHO KIM等: ""An Inverter-Based Neural Amplifier for Neural Spike Detection"", 《2013 IFIP/IEEE 21ST INTERNATIONAL CONFERENCE ON VERY LARGE SCALE INTEGRATION》 *
郭亚涛: ""低功耗宽供电范围CMOS生理信号检测前端研究与设计"", 《中国优秀硕士学位论文全文数据库 医药卫生科技辑》 *

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3477856A1 (en) * 2017-10-31 2019-05-01 IMEC vzw A pseudo-resistor structure, a closed-loop operational amplifier circuit and a bio-potential sensor
US10811542B2 (en) 2017-10-31 2020-10-20 Imec Vzw Pseudo-resistor structure, a closed-loop operational amplifier circuit and a bio-potential sensor
CN109039322A (zh) * 2018-04-04 2018-12-18 北京北大众志微系统科技有限责任公司 一种减少cmos反向器短路电流的方法
CN109714008A (zh) * 2018-12-11 2019-05-03 中山芯达电子科技有限公司 一种简易高增益放大电路
CN109714008B (zh) * 2018-12-11 2023-03-24 中山芯达电子科技有限公司 一种简易高增益放大电路
CN110311680A (zh) * 2019-06-21 2019-10-08 浙江大学 抗PVT涨落适应低Vref输入的SAR ADC电路及估算方法
CN110311680B (zh) * 2019-06-21 2021-08-31 浙江大学 抗PVT涨落适应低Vref输入的SAR ADC电路及估算方法
CN113206647A (zh) * 2021-04-29 2021-08-03 西安博瑞集信电子科技有限公司 一种电路反馈结构
CN113824413A (zh) * 2021-08-29 2021-12-21 北京工业大学 一种基于ncfet的差动放大器电路
CN117134725A (zh) * 2023-10-26 2023-11-28 爱科微半导体(上海)有限公司 一种宽带单端转差分低噪声放大器及射频接收机

Also Published As

Publication number Publication date
CN107104641B (zh) 2020-01-21

Similar Documents

Publication Publication Date Title
CN107104641A (zh) 同时实现低功耗和低噪声的神经信号单端放大器
CN105720936B (zh) 一种基于自偏置共源共栅结构的跨导放大器
Wang et al. An enhanced bulk-driven OTA with high transconductance against CMOS scaling
Akbari et al. Design of ultra-low-power CMOS amplifiers based on flicker noise reduction
Akbari et al. High gain and high CMRR two-stage folded cascode OTA with Nested Miller compensation
Dubey et al. Enhanced gain low-power CMOS amplifiers: a novel design approach using bulk-driven load and introduction to GACOBA technique
Faraji Baghtash A 0.4 V, tail-less, fully differential trans-conductance amplifier: an all inverter-based structure
Kargaran et al. A 1.5 V high swing ultra-low-power two stage CMOS OP-AMP in 0.18 µm technology
Shukla et al. Novel complementary Sziklai pair based high gain low noise small-signal amplifiers
CN106921349B (zh) 基于反相器结构的放大器
Shylu et al. Design of 12 Bit 100MS/s Low Power Delta Sigma ADC Using Telescopic Amplifier
Akbari et al. Multi-path class AB operational amplifier with high performance for SC circuits
Garradhi et al. Low voltage low power analog circuit design OTA using signal attenuation technique in universal filter application
CN104579315B (zh) 同时实现高增益和宽输出摆幅的c类反相器
Yavari et al. Very low-voltage, low-power and fast-settling OTA for switched-capacitor applications
Singh et al. Design and analysis of CMOS folded cascode OTA using Gm/ID technique
Dadheech et al. Design of Low Power High Gain Structure of Bulk Driven OTA
Bhatkar et al. A 90nm low power OTA using adaptive bias
Jagadish et al. A low voltage inverter based differential amplifier for low power switched capacitor applications
Hussain et al. A 45nm ultra-low power operational amplifier with high gain and high CMRR
Sharma et al. Rail-to-rail two stage CMOS operational amplifier: A comparative analysis
Kumar Low power Front-End amplifiers-A Survey
Najva A Simulative Study on Operational Transconductance Amplifiers in CMOS Technology
Kotha et al. Study and Analysis of GEIF and TIF Subthreshold Voltage Bulk-driven OTAs
Chakraborty et al. A novel 116 dB operational amplifier design using positive feedback

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant