CN104579315A

CN104579315A - 同时实现高增益和宽输出摆幅的c类反相器

Info

Publication number: CN104579315A
Application number: CN201410718819.1A
Authority: CN
Inventors: 陈雅雅; 韩雁; 曹天霖
Original assignee: Zhejiang University ZJU
Current assignee: Zhejiang University ZJU
Priority date: 2014-12-03
Filing date: 2014-12-03
Publication date: 2015-04-29
Anticipated expiration: 2034-12-03
Also published as: CN104579315B

Abstract

本发明公开了一种同时实现高增益和宽输出摆幅的C类反相器。该C类反相器电路包括：由PMOS器件M1，M3和NMOS器件M2，M4组成的共源共栅C类反相器；由NMOS器件M5和PMOS器件M7组成的PMOS共源共栅增益自举电路，通过电流电压负反馈提高PMOS共源共栅电路的电阻；由PMOS器件M6和NMOS器件M8组成的NMOS共源共栅增益自举电路，通过电流电压负反馈提高NMOS共源共栅电路的电阻；共源共栅端电阻的增加，提高了增益；NMOS共源共栅电路的增益自举电路采用PMOS作为输入管，减小了输出电压的最小低电平；PMOS共源共栅电路的增益自举电路采用NMOS作为输入管，增大了输出电压的最大高电平；因此，该增益自举电路既没有使用低阈值电压的MOS管，同时也提高了输出电压摆幅。

Description

同时实现高增益和宽输出摆幅的C类反相器

技术领域

本发明涉及集成电路设计领域，具体涉及一种采用对工艺要求较低的普通阈值电压的MOS管，同时实现高增益和宽输出摆幅的C类反相器。

背景技术

当今社会以电池作为电源的微型电子产品应用广泛，逐渐成为了人们生活中不可或缺的一部分，而为了使电子产品的性能更优异，满足人们长时间使用的需求，除了集成电路工艺技术加工改进外，还需要采用低电源电压的电路来降低功耗，低压低功耗技术己成为微电子行业发展的重要领域。

运算放大器作为模拟集成电路和ADC/DAC混合信号系统中最基本的电路单元，其重要性自然无可比拟。运放可以产生直流偏置、实现高速放大、滤波、加减等功能。运放性能的提高可以改善整个系统的性能，故而设计低压低功耗的运算放大器至关重要，但设计一款性能优良的运算放大器，不只是简单地实现低压低功耗的目标，必须兼顾运放的其它各项主要指标,如增益、输出摆幅等。

随着电源电压的减小，由于CMOS阈值电压不能同比例下降，所以，传统运放的增益，摆幅，单位增益带宽也会随之下降。因此，设计适应低电源电压的新的结构的运放变得尤为重要。体驱动技术和多阈值电压技术可以实现宽的摆幅，但是由于体端低的输入跨导，导致增益和单位增益带宽下降；采用共源共栅输入级以及推挽输出级的运放可以提高增益和增加输出摆幅，但是功耗和单位增益带宽受到限制。而单级运放高增益、宽摆幅是很难实现的。

C类反相器由于静态工作于亚阈值区，所以静态功耗低，另外，C类反相器的电源电压略低于两个输入管的阈值电压，故C类反相器代替传统运放，可以实现低压低功耗的设计要求。简单的C类反相器的结构如附图1所示，结构相当简单，面积小。C类反相器根据输入管不同的状态，可以分为静态工作和动态工作。静态工作时，两个输入管处于亚阈值区，功耗低；动态工作时，两个输入管中的一个处于导通，另一个截止，推挽式的结构使得动态电流大，因此摆幅大，而截止的MOS管使得反相器从电源到地的电流极小，避免了无谓的功耗。

对于C类反相器电路的设计来说，高增益是其主要的设计挑战之一。附图1的简单型C类反相器虽然结构简单，但是由于动态输出电阻小，增益只有30dB左右，远远无法满足运放对增益的要求。为了提高增益，简单型C类反相器可以改进成为共源共栅C类反相器，如附图2所示。通过采用共源共栅结构，增加了动态输出电阻，提高了增益，增益可以达到48dB左右，但是这个增益，在很多高增益运放的应用场合，仍然无法满足应用要求。为了进一步提高增益，可以采用增益自举电路，如附图3所示。增益自举C类反相器采用电流电压负反馈，大大提高输出阻抗，故增益也得到了较大的改善，直流增益一般是在60dB以上。

C类反相器代替传统运放的另一个设计问题在于需要达到一定的输出摆幅。附图3所示的电路，虽然增益较大，但是增益自举电路限制了输出电压摆幅，为了减小增益自举电路对摆幅的影响，M5、M6、M7、M8可以采用低阈值电压的MOS管。但是，低阈值电压的管对工艺要求高，漏电流大；另外，为了增加输出摆幅，通常要让M5、M6工作于亚阈值区，在电流相同的情况下，与导通的MOS管相比，减小了增益自举电路的输入跨导，从而导致增益的降低。

综上所述，传统C类反相器可以达到低压低功耗，但是难以用对工艺要求较低的普通阈值电压的MOS管同时实现高增益和宽输出摆幅。

发明内容

本发明提供了一种采用对工艺要求较低的普通阈值电压的MOS管，同时实现高增益和宽输出摆幅的C类反相器。

一种同时实现高增益和宽输出摆幅的C类反相器，包括：共源共栅电路、PMOS共源共栅增益自举电路、NMOS共源共栅增益自举电路：

所述的共源共栅电路包括PMOS器件M1，M3和NMOS器件M2，M4；其中，M1和M2的栅极相连到输入IN；M1的漏极与M3的源极相连；M3的漏极和M4的漏极相连到输出OUT；M4的源极和M2的漏极相连；M1的源极与电源电压VDD相连；M2的源极与地GND相连；

所述的PMOS共源共栅增益自举电路包括电流电压负反馈输入管NMOS器件M5和负载管PMOS器件M7；其中，M5的栅极与所述的共源共栅电路中的M1的漏极相连；M5的漏极分别与M7的漏极、所述的共源共栅电路中的M3的栅极相连；M7的栅极与偏置电压VBP相连；M7的源极与电源电压VDD相连；M5的源极与地GND相连。

所述的NMOS共源共栅增益自举电路包括电流电压负反馈输入管PMOS器件M6和负载管NMOS器件M8；其中，M6的栅极与所述的共源共栅电路中的M2的漏极相连；M6的漏极分别与M8的漏极、所述的共源共栅电路中的M4的栅极相连；M8的栅极与偏置电压VBN相连；M6的源极与电源电压VDD相连；M8的源极与地GND相连。

所述的PMOS器件M1、M3、M6、M7和NMOS器件M2、M4、M5、M8均为具有源极、漏极、栅极以及体端的四端口结构；其中，M1、M3、M6、M7的体端均接电源电压；M2、M4、M5、M8的体端均接地。

所述的PMOS器件和NMOS器件均采用普通阈值的晶体管。

所述的PMOS器件M1、M3、M6、M7和NMOS器件M2、M4、M5、M8均为金属氧化物半导体MOS晶体管。

与现有技术相比，本发明具有如下有益的技术效果：

PMOS共源共栅管M1、M3采用NMOS管M5作为电流电压负反馈的输入管，消除了PMOS共源共栅端的增益自举电路对输出电压的最大输出电压的限制；NMOS共源共栅管M2、M4采用PMOS管M6作为电流电压负反馈的输入管，消除了NMOS共源共栅端的增益自举电路对输出电压的最小输出电压的限制。故输出摆幅和共源共栅C类反相器相同。增益自举电路采用电流电压负反馈实现，提高了输出阻抗，增加了增益；另外，增益自举电路的输入MOS管M5、M6工作于临界饱和状态，相同电流，相同面积的情况下，跨导大于工作于亚阈值区的MOS管，因此增益自举电路的增益增加，使得整个C类反相器的输出阻抗增加，提高了整个电路的增益。用普通阈值电压的MOS管代替低阈值电压的MOS管组成增益自举电路，减小了漏电流，降低了C类反相器对工艺的要求，提高了C类反相器对工艺的适应性。

本发明的C类反相器电路能够在1.2V低工作电压和158.2uW的低功耗下，直流增益达到83.2dB。直流增益大于60dB的输出电压的摆幅达到了0.8V。

附图说明

图1是简单型C类反相器电路结构示意图。

图2是共源共栅C类反相器电路结构示意图。

图3是传统的增益自举C类反相器电路结构示意图。

图4是本发明中的增益自举C类反相器的电路结构示意图。

图5是本发明中C类反相器电路的Spectre模拟仿真结果示意图。

具体实施方式

以下结合附图和具体实施方式对本发明做进一步的说明，但是所做示例不作为对本发明的限制。

如图1所示的简单型C类反相器，电源电压略低于两个输入MOS管的阈值电压，通过控制输入电压可以实现电路两种不同的工作状态：静态低功耗状态和动态大摆幅大电流状态。按照此简单C类反相器电路可以通过不同的方式进行辅助设计，如附图2所示，通过增加MOS管构成共源共栅电路增加增益；如附图3所示，在附图2的基础上添加增益自举电路进一步提高增益，PMOS器件M5和NMOS器件M7构成PMOS共源共栅管M1、M3的增益自举管，实现电流电压负反馈，从而可以大大提高PMOS共源共栅端的输出阻抗，其中M5检测M1的漏源电流并把其漏端的电压反馈给M3，M7是增益自举电路的负载管，提供直流偏置。同理，NMOS器件M6和PMOS器件M8构成NMOS共源共栅管M2、M4的增益自举管，通过电流电压负反馈大大提高NMOS共源共栅端的输出阻抗，其中M6检测M2的漏源电流并把其漏端的电压反馈给M4，M8作为负载管为增益自举电路提供直流偏置。增益自举电路通过增加输出阻抗，提高了增益。但是为了减小增益自举电路对输出摆幅的影响，此增益自举电路采用了低阈值电压的MOS管。

图4所示的本发明中采用对工艺要求较低的普通阈值电压的MOS管，同时实现高增益和宽输出摆幅的C类反相器电路包括多个晶体管。晶体管采用的是MOS晶体管，包括：n沟道MOS晶体管(NMOS)和p沟道MOS晶体管(PMOS)。

一种采用对工艺要求较低的普通阈值电压的MOS管，同时实现高增益和宽输出摆幅的C类反相器，包括：共源共栅电路、PMOS共源共栅增益自举电路、NMOS共源共栅增益自举电路，其中，所述的共源共栅电路包括PMOS器件M1，M3和NMOS器件M2，M4；其中，M1和M2的栅极相连到输入IN；M1的漏极与M3的源极相连；M3的漏极和M4的漏极相连到输出OUT；M4的源极和M2的漏极相连；M1的源极与电源电压VDD相连；M2的源极与地GND相连；

所述的PMOS共源共栅增益自举电路，通过电流电压负反馈，用于增加PMOS共源共栅电路的输出阻抗，提高增益；采用NMOS器件M5作为负反馈电路的输入管，用于消除增益自举电路对输出电压最大值的限制，同时M5工作于临界饱和区，输入跨导大，可以提高增益。该增益自举电路包括电流电压负反馈输入管NMOS器件M5和负载管PMOS器件M7。

其中，M5的栅极与所述的共源共栅电路中的M1的漏极相连；M5的漏极分别与M7的漏极、所述的共源共栅电路中的M3的栅极相连；M7的栅极与偏置电压VBP相连；M7的源极与电源电压VDD相连；M5的源极与地GND相连。

所述的NMOS共源共栅增益自举电路，通过电流电压负反馈，用于增加NMOS共源共栅电路的输出阻抗，提高增益；采用PMOS器件M6作为负反馈电路的输入管，用于消除增益自举电路对输出电压最大值的限制，同时M6工作于临界饱和区，输入跨导大，可以提高增益。该增益自举电路包括电流电压负反馈输入管PMOS器件M6和负载管NMOS器件M8。

其中，M6的栅极与所述的共源共栅电路中的M2的漏极相连；M6的漏极分别与M8的漏极、所述的共源共栅电路中的M4的栅极相连；M8的栅极与偏置电压VBN相连；M6的源极与电源电压VDD相连；M8的源极与地GND相连。

本发明中用到的所有PMOS管和NMOS管均可采用普通的四端口结构，包括:源极(S)、漏极(D)、栅极(G)、体端(B)。其中，M1、M3、M6、M7的体端均接电源电压；M2、M4、M5、M8的体端均接地。

现有技术中的传统增益自举C类反相器和本发明中的C类反相器的增益、输出电压摆幅（直流增益60dB以上）以及静态功耗在弱反型稳态tt工艺角下的数据对比情况见表1，两种C类反相器：电源电压均为1.2V；以μm为单位，M1和M3的宽长比均为280/0.35，M2和M4的宽长比均为98/0.35；反相器的负载电容为5.75pF；整体C类反相器的面积相同。通过表1可知，在弱反型状态下，本发明中的C类反相器的增益、输出电压摆幅以及功耗的性能，在不使用低阈值电压MOS管的情况下，相比于传统的增益自举C类反相器都有不同程度的提高。

表1：

性能参数	传统增益自举C类反相器	本发明中	对比增加	单位
					直流增益	75.2	83.2	10.6%	dB
输出电压摆幅	0.73	0.8	9.6%	V
					静态功耗	162.44	158.2	-2.6%	uW

图5所示为本发明增益自举C类反相器的Spectre模拟仿真结果，其中横坐标表示输出摆幅，纵坐标表示在TT工艺角下的直流增益。当工作电压为1.2V时，直流增益为83.2dB；在0.202V~1.006V输出电压幅度范围内，电压增益达到了60dB以上。

Claims

1.一种同时实现高增益和宽输出摆幅的C类反相器，其特征在于：包括共源共栅电路、PMOS共源共栅增益自举电路、NMOS共源共栅增益自举电路，

所述的PMOS共源共栅增益自举电路包括电流电压负反馈输入管NMOS器件M5和负载管PMOS器件M7；其中，M5的栅极与所述的共源共栅电路中的M1的漏极相连；M5的漏极分别与M7的漏极、所述的共源共栅电路中的M3的栅极相连；M7的栅极与偏置电压VBP相连；M7的源极与电源电压VDD相连；M5的源极与地GND相连；

2.如权利要求1所述的C类反相器，其特征在于：所述的PMOS器件M1、M3、M6、M7和NMOS器件M2、M4、M5、M8均为具有源极、漏极、栅极以及体端的四端口结构；其中，M1、M3、M6、M7的体端均接电源电压；M2、M4、M5、M8的体端均接地。

3.如权利要求1所述的C类反相器，其特征在于：所述的PMOS器件和NMOS器件均采用普通阈值的晶体管。

4.如权利要求1所述的C类反相器，其特征在于：所述的PMOS器件M1、M3、M6、M7和NMOS器件M2、M4、M5、M8均为金属氧化物半导体MOS晶体管。