CN107896096A - 采样保持电路前端宽带放大器 - Google Patents
采样保持电路前端宽带放大器 Download PDFInfo
- Publication number
- CN107896096A CN107896096A CN201711241479.8A CN201711241479A CN107896096A CN 107896096 A CN107896096 A CN 107896096A CN 201711241479 A CN201711241479 A CN 201711241479A CN 107896096 A CN107896096 A CN 107896096A
- Authority
- CN
- China
- Prior art keywords
- connection
- input
- vcc
- negative
- positive
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/42—Modifications of amplifiers to extend the bandwidth
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
- H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
- H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
- H03F3/45197—Pl types
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2200/00—Indexing scheme relating to amplifiers
- H03F2200/36—Indexing scheme relating to amplifiers the amplifier comprising means for increasing the bandwidth
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Amplifiers (AREA)
Abstract
本发明涉及一种采样保持电路,实施例具体公开一种采样保持电路前端宽带放大器。该采样保持电路前端宽带放大器,包括输入放大器和带宽放大器,输入放大器和带宽放大器均为差分电路结构,输入放大器的正信号输出端连接宽带放大器的正信号输入端,输入放大器的负信号输出端连接所述带宽放大电路的负信号输入端;输入放大器采用PMOS源极跟随器,或者正负电源供电情况下的NMOS共漏极放大器,或者正负极电源供电情况下的NPN共射极放大器,解决了小功率输入信号不能驱动放大器的问题,实现了在输入直流偏置接近0V时,放大器仍能正常工作,同时由于没有使用无源电感或有源电感作为负载,减小了芯片面积,降低了成本,减小了功耗。
Description
技术领域
本发明涉及一种采样保持电路,具体涉及一种采样保持电路前端宽带放大器。
背景技术
受通信高频化和软件无线电等技术的驱动,ADC(Analog to Digital Converter,模数转换器)呈现向高速方向发展,THA(track-and-hold amplifier,采样保持放大电路)作为ADC的前端,决定了ADC的最大带宽和转换速度。THA一般由输入级、采样开关和输出级组成。为了实现高速高宽带采样,THA必须具有很宽的带宽,因此对输入级带宽必然也有很高的要求。简单的共射极/共集电极放大器(或共源/共漏放大器)不能满足带宽要求。在实际环境中,由于长距离传输对信号的衰减,THA接收到的信号功率已经变得很小。因此输入级不仅要能处理大信号,还要能处理低幅度小信号。THA需要在前端放置宽带放大电路,一方面提高输入带宽,另一方面提高输入信号驱动能力,隔离前级电路对采样电容的影响,从而提高采样精度。此放大器带宽越宽,系统响应越快,采样速度就越快。
现有的技术方案普遍采用射极跟随器或NMOS源极跟随器作为输入级,虽然这种结构满足增益接近0dB的要求,但却存在着无法覆盖低直流偏置输入的缺点。为节省芯片面积,集成电路中通常采用直流耦合,以避免使用隔直电容。这种情况下,输入信号直流偏置电压会影响放大器电路的工作状态。在射极跟随器中,基射极电压VBE需要大于阈值电压VTH,才能使晶体管正常工作。同理,在NMOS源极跟随器中,栅源电压VGS需要大于阈值电压VTH,NMOS管才能正常工作。因此,小于阈值电压的信号无法被正常处理,造成采样失真。此外,现有结构中采用的无源电感负载,会占用过多的芯片面积,增加成本。使用有源电感虽然减小了面积,但需要较大的偏置电流,造成功耗增加。
发明内容
有鉴于此,本申请提供一种采样保持电路前端宽带放大器,旨在解决直流耦合问题,使放大电路在低直流偏置输入时仍能正常工作。同时不使用无源电感或有源电感实现带宽扩展,不增加额外面积消耗,降低成本。
为解决以上技术问题,本发明提供的技术方案是一种采样保持电路前端宽带放大器,包括输入放大器和带宽放大器,所述输入放大器和所述带宽放大器均为差分电路结构,所述输入放大器的正信号输出端连接所述宽带放大器的正信号输入端,所述输入放大器的负信号输出端连接所述带宽放大电路的负信号输入端;
所述输入放大器为PMOS源极跟随器,包括:PMOS管Q1、Q2和Q3,电阻R1、R2、R3和R4,正信号输入端,负信号输入端,正信号输出端,负信号输出端,电源VCC,接地端GND,预设偏置电压1,其中,
正信号输入端连接Q1栅极,Q1漏极连接GND,Q1源极连接R1一端,R1另一端连接R3一端,R3另一端分别连接R4一端和Q3漏极,Q3源极连接VCC,Q3栅极连接预设偏置电压1,负信号输入端连接Q2栅极,Q2漏极连接GND,Q2源极连接R2一端,R2另一端连接R4另一端,正信号输出端连接R1和R3之间电路,负信号输出端连接R2和R4之间电路。
更优地,所述PMOS源极跟随器的正信号输入端设置有正输入端匹配电阻,所述正输入端匹配电阻一端与正信号输入端连接,另一端与GND连接;所述PMOS源极跟随器的负信号输入端设置有负输入端匹配电阻,所述负输入端匹配电阻一端与负信号输入端连接,另一端与GND连接。
更优地,所述PMOS源极跟随器的正信号输入端还设置有正输入端隔直电容,所述正输入端隔直电容串联在正信号输入端;所述PMOS源极跟随器的负信号输入端还设置有负输入端隔直电容,所述负输入端隔直电容串联在负信号输入端。
更优地,所述带宽放大器为Cherry-Hooper放大器,包括:NPN型三极管Q4、Q5、Q6、Q7、Q8和Q9,NMOS管Q10和Q11,电阻R5、R6、R7、R8、R9和R10,正信号输入端,负信号输入端,正信号输出端,负信号输出端,电源VCC,接地端GND,预设偏置电压2和预设偏置电压3,其中,
正信号输入端连接Q4基极,Q4集电极分别连接Q6发射极和Q8基极,Q6集电极连接VCC,Q6基极分别连接R9一端和R7一端,R9另一端连接VCC,R7另一端连接R5一端,R5另一端连接Q8集电极,Q4发射极分别连接Q10漏极和Q5发射极,Q10源极连接GND,Q10栅极连接预设偏置电压2;
负信号输入端连接Q5基极,Q5集电极分别连接Q7发射极和Q9基极,Q7集电极连接VCC,Q7基极分别连接R10一端和R8一端,R10另一端连接VCC,R8另一端连接R6一端,R6另一端连接Q9集电极,Q8发射极、Q9发射极和Q11漏极连接,Q11源极连接GND,Q11栅极连接预设偏置电压3;正信号输出端连接R7和R5之间电路,负信号输出端连接R6和R8之间电路。
更优地,所述输入放大器替换为NMOS共漏极放大器,包括:NMOS管Q1和Q2,PMOS管Q3,电阻R1、R2、R3和R4,正信号输入端,负信号输入端,正信号输出端,负信号输出端,正电源+VCC,负电源-VCC,预设偏置电压1,其中,
正信号输入端连接Q1栅极,Q1源极连接-VCC,Q1漏极连接R1一端,R1另一端连接R3一端,R3另一端分别连接R4一端和Q3漏极,Q3源极连接+VCC,Q3栅极连接预设偏置电压1,负信号输入端连接Q2栅极,Q2源极连接-VCC,Q2漏极连接R2一端,R2另一端连接R4另一端,正信号输出端连接R1和R3之间电路,负信号输出端连接R2和R4之间电路。
更优地,所述输入放大器替换为共射极放大器,包括:NPN型三极管Q1和Q2,PMOS管Q3,电阻R1、R2、R3和R4,正信号输入端,负信号输入端,正信号输出端,负信号输出端,正电源+VCC,负电源-VCC,预设偏置电压1,其中,
正信号输入端连接Q1基极,Q1发射极连接-VCC,Q1集电极连接R1一端,R1另一端连接R3一端,R3另一端分别连接R4一端和Q3漏极,Q3源极连接+VCC,Q3栅极连接预设偏置电压1,负信号输入端连接Q2基极,Q2发射极连接-VCC,Q2集电极连接R2一端,R2另一端连接R4另一端,正信号输出端连接R1和R3之间电路,负信号输出端连接R2和R4之间电路。
更优地,所述带宽放大器为Cherry-Hooper放大器,包括:NPN型三极管Q4、Q5、Q6、Q7、Q8和Q9,NMOS管Q10和Q11,电阻R5、R6、R7、R8、R9和R10,正信号输入端,负信号输入端,正信号输出端,负信号输出端,正电源+VCC,负电源-VCC,预设偏置电压2和预设偏置电压3,其中,
正信号输入端连接Q4基极,Q4集电极分别连接Q6发射极和Q8基极,Q6集电极连接+VCC,Q6基极分别连接R9一端和R7一端,R9另一端连接+VCC,R7另一端连接R5一端,R5另一端连接Q8集电极,Q4发射极分别连接Q10漏极和Q5发射极,Q10源极连接-VCC,Q10栅极连接预设偏置电压2;
负信号输入端连接Q5基极,Q5集电极分别连接Q7发射极和Q9基极,Q7集电极连接+VCC,Q7基极分别连接R10一端和R8一端,R10另一端连接+VCC,R8另一端连接R6一端,R6另一端连接Q9集电极,Q8发射极、Q9发射极和Q11漏极连接,Q11源极连接-VCC,Q11栅极连接预设偏置电压3;正信号输出端连接R7和R5之间电路,负信号输出端连接R6和R8之间电路。
更优地,所述NMOS共漏极放大器的正信号输入端设置有正输入端匹配电阻,所述正输入端匹配电阻一端与正信号输入端连接,另一端与-VCC连接;所述NMOS共漏极放大器的负信号输入端设置有负输入端匹配电阻,所述负输入端匹配电阻一端与负信号输入端连接,另一端与-VCC连接。
更优地,所述共射极放大器的正信号输入端设置有正输入端匹配电阻,所述正输入端匹配电阻一端与正信号输入端连接,另一端与-VCC连接;所述共射极放大器的负信号输入端设置有负输入端匹配电阻,所述负输入端匹配电阻一端与负信号输入端连接,另一端与-VCC连接。
更优地,所述正输入端匹配电阻和负输入端匹配电阻为50欧姆电阻。
本申请与现有技术相比,其有益效果详细说明如下:本发明实施例提供的采样保持电路前端宽带放大器,包括输入放大器和带宽放大器,输入放大器和带宽放大器均为差分电路结构,输入放大器的正信号输出端连接宽带放大器的正信号输入端,输入放大器的负信号输出端连接所述带宽放大电路的负信号输入端;输入放大器采用PMOS源极跟随器,或者正负电源供电情况下的NMOS共漏极放大器,或者正负极电源供电情况下的NPN共射极放大器,解决了小功率输入信号不能驱动放大器的问题,实现了在输入直流偏置接近0V时,放大器仍能正常工作,同时由于没有使用无源电感或有源电感作为负载,减小了芯片面积,降低了成本,减小了功耗。
附图说明
图1为本发明实施例采样保持电路前端宽带放大器的结构示意图;
图2为本发明实施例一采样保持电路前端宽带放大器的电路图;
图3为本发明实施例二采样保持电路前端宽带放大器的电路图;
图4为本发明实施例三采样保持电路前端宽带放大器的电路图;
图5为本发明实施例四采样保持电路前端宽带放大器的电路图;
图6为本发明实施例五采样保持电路前端宽带放大器的电路图。
具体实施方式
为了使本领域的技术人员更好地理解本发明的技术方案,下面结合附图和具体实施例对本发明作进一步的详细说明。
如图1和图2所示,本发明实施例一提供了一种采样保持电路前端宽带放大器,包括输入放大器和带宽放大器,输入放大器和带宽放大器均为差分电路结构,输入放大器的正信号输出端连接宽带放大器的正信号输入端,输入放大器的负信号输出端连接带宽放大电路的负信号输入端。
其中,输入放大器为PMOS源极跟随器,包括:PMOS管Q1、Q2和Q3,电阻R1、R2、R3和R4,正信号输入端Vip,负信号输入端Vin,正信号输出端Vop1,负信号输出端Von1,电源VCC,接地端GND,预设偏置电压1,其中,正信号输入端Vip连接Q1栅极,Q1漏极连接GND,Q1源极连接R1一端,R1另一端连接R3一端,R3另一端分别连接R4一端和Q3漏极,Q3源极连接VCC,Q3栅极连接预设偏置电压1,负信号输入端Vin连接Q2栅极,Q2漏极连接GND,Q2源极连接R2一端,R2另一端连接R4另一端,正信号输出端Vop1连接R1和R3之间电路,负信号输出端Von1连接R2和R4之间电路。
其中,带宽放大器为Cherry-Hooper(一种电路结构)放大器,包括:NPN型三极管Q4、Q5、Q6、Q7、Q8和Q9,NMOS管Q10和Q11,电阻R5、R6、R7、R8、R9和R10,正信号输入端Vip1,负信号输入端Vin1,正信号输出端Vop,负信号输出端Von,电源VCC,接地端GND,预设偏置电压2和预设偏置电压3,其中,正信号输入端Vip1连接Q4基极,Q4集电极分别连接Q6发射极和Q8基极,Q6集电极连接VCC,Q6基极分别连接R9一端和R7一端,R9另一端连接VCC,R7另一端连接R5一端,R5另一端连接Q8集电极,Q4发射极分别连接Q10漏极和Q5发射极,Q10源极连接GND,Q10栅极连接预设偏置电压2;负信号输入端Vin1连接Q5基极,Q5集电极分别连接Q7发射极和Q9基极,Q7集电极连接VCC,Q7基极分别连接R10一端和R8一端,R10另一端连接VCC,R8另一端连接R6一端,R6另一端连接Q9集电极,Q8发射极、Q9发射极和Q11漏极连接,Q11源极连接GND,Q11栅极连接预设偏置电压3;正信号输出端Vop连接R7和R5之间电路,负信号输出端Von连接R6和R8之间电路。
需要说明的是,该采样保持电路前端宽带放大器分为两部分,一是PMOS(P型金属-氧化物-半导体场效应管)源极跟随器,二是Cherry-Hooper放大器。PMOS源极跟随器属于差分放大器,由两个PMOS晶体管(Q1,Q2)作输入级,各有两个串联的电阻(R1/R3,R2/R4)作为负载,两路负载接到PMOS晶体管组成的电流源的输出端(漏极输出)。处理后的信号从串联的两个负载电阻(R1/R3,R2/R4)中间输出,然后输入到Cherry-Hooper放大器的输入端。PMOS晶体管的阈值电压为负值,因此即使直流偏置很低的输入也可以满足栅源电压VGS小于阈值电压VTH的条件,PMOS可以正常工作。Q3是PMOS电流源,为电路提供偏置电流。Q3栅极接外部提供的偏置电压1。
Cherry-Hooper放大器基本结构由两级共射极放大器组成。第二级共射极放大器Q8(Q9)通过三个依次串联的电阻R5(R6)、R7(R8)、R9(R10)接到电源,R7与R9(R8与R10)的公共端点通过一个射极跟随器Q6(Q7)连接到第一级共射极放大器Q4(Q5)的输出端。处理后的信号由R5和R7(R6和R8)的公共端点处输出,接下级的采样开关电路。Q10栅极接入外部提供的偏置电压2,Q11栅极接外部提供的偏置电压3。Q10与Q11是PMOS尾电流源,Q10为Q4和Q5两支路提供偏置电流,Q11为Q8和Q9两支路提供偏置电流。
Cherry-Hooper放大器中的射极跟随器用作反馈通路,使输出节点具有很低的输出电阻,从而只产生高频极点,实现了带宽扩展。整个宽带放大器由两个MOS+R型电路产生偏置电压,为所有的电流源与电流阱提供恒定电压。
这里使用3.3V电源供电,但可以根据不同的工艺调整供电电压。各负载电阻以及晶体管尺寸可以根据实际需要以及所使用的工艺进行调整,实现不同的带宽与增益。
如图3所示,本发明实施例二在实施例一的基础上提供了另一种采样保持电路前端宽带放大器,区别在于:PMOS源极跟随器的正信号输入端设置有正输入端匹配电阻R11,正输入端匹配电阻R11一端与正信号输入端连接,另一端与GND连接;PMOS源极跟随器的负信号输入端设置有负输入端匹配电阻R12,负输入端匹配电阻R12一端与负信号输入端连接,另一端与GND连接。正信号输入端和负信号输入端均连接50欧姆电阻,实现阻抗匹配值。
如图4所示,本发明实施例三在实施例二的基础上提供了另一种采样保持电路前端宽带放大器,区别在于:PMOS源极跟随器的正信号输入端还设置有正输入端隔直电容C1,正输入端隔直电容C1串联在正信号输入端;PMOS源极跟随器的负信号输入端还设置有负输入端隔直电容C2,负输入端隔直电容C2串联在负信号输入端。
在实施例三中,信号先通过隔直电容C1/C2再接到输入端,即使用了交流耦合的形式,这样输入端的静态工作点可以独立调节,不受输入信号的影响,使其在低直流电压偏置的输入信号下也能正常工作,但隔直电容的使用会占用较大的芯片面积,增加成本。隔直电容的大小根据信号的频率确定,C=1/R·ω(C为电容值,R为输入电阻,为信号频率)。
该宽带放大器由PMOS源极跟随器和Cherry-Hooper放大器组成,二者均为差分结构。PMOS源极跟随器为电阻负载,两路负载由同一个电流源供电,R1/R3和R2/R4支路都是由电流源Q3提供电流的。Cherry-Hooper放大器电路为两级共射极或共源极放大器,两级之间通过电阻、射极跟随器或源极跟随器进行信号反馈。其中,使用PMOS作为输入级,很小功率的输入信号即可满足VGS大于VTH的条件,因此在输入电压接近0V时,放大器仍能正常工作;差分PMOS源极跟随器的负载由同一个电流源供电,避免了在高频时,寄生电容容抗降低而引起的带宽减小的影响;PMOS源极跟随器的输出信号由Cherry-Hooper放大器处理后再输出,而Cherry-Hooper放大器通过在集电极(或漏极)引入局部反馈,改善了反应速度,从而提高了放大器的带宽;该宽带放大器与“电感峰化”技术不同,没有使用无源电感或有源电感作为负载,减小了芯片面积,降低了成本,减小了功耗。
如图5所示,本发明实施例四提供了一种采样保持电路前端宽带放大器,包括输入放大器和带宽放大器,输入放大器和带宽放大器均为差分电路结构,输入放大器的正信号输出端连接宽带放大器的正信号输入端,输入放大器的负信号输出端连接带宽放大电路的负信号输入端。
其中,输入放大器为NMOS共漏极放大器,包括:NMOS管Q1和Q2,PMOS管Q3,电阻R1、R2、R3和R4,正信号输入端Vip,负信号输入端Vin,正信号输出端Vop1,负信号输出端Von1,正电源+VCC,负电源-VCC,预设偏置电压1,其中,正信号输入端Vip连接Q1栅极,Q1源极连接-VCC,Q1漏极连接R1一端,R1另一端连接R3一端,R3另一端分别连接R4一端和Q3漏极,Q3源极连接+VCC,Q3栅极连接预设偏置电压1,负信号输入端Vin连接Q2栅极,Q2源极连接-VCC,Q2漏极连接R2一端,R2另一端连接R4另一端,正信号输出端Vop1连接R1和R3之间电路,负信号输出端Von1连接R2和R4之间电路。
这里,NMOS共漏极放大器的正信号输入端设置有正输入端匹配电阻R11,正输入端匹配电阻R11一端与正信号输入端连接,另一端与-VCC连接;NMOS共漏极放大器的负信号输入端设置有负输入端匹配电阻R12,负输入端匹配电阻R12一端与负信号输入端连接,另一端与-VCC连接。正信号输入端和负信号输入端均连接50欧姆电阻,实现阻抗匹配值。
这里,对于实现在低直流电压偏置的输入信号下也能正常工作的目的,可以使用交流耦合,即信号先通过一个隔直电容再接到输入端,这样输入端的静态工作点可以独立调节,不受输入信号的影响,使其在低直流电压偏置的输入信号下也能正常工作,但隔直电容的使用会占用较大的芯片面积,增加成本。隔直电容的大小根据信号的频率确定,C=1/R·ω(C为电容值,R为输入电阻,为信号频率)。
其中,带宽放大器为Cherry-Hooper(一种电路结构)放大器,包括:NPN型三极管Q4、Q5、Q6、Q7、Q8和Q9,NMOS管Q10和Q11,电阻R5、R6、R7、R8、R9和R10,正信号输入端Vip1,负信号输入端Vin1,正信号输出端Vop,负信号输出端Von,正电源+VCC,负电源-VCC,预设偏置电压2和预设偏置电压3,其中,正信号输入端Vip1连接Q4基极,Q4集电极分别连接Q6发射极和Q8基极,Q6集电极连接+VCC,Q6基极分别连接R9一端和R7一端,R9另一端连接+VCC,R7另一端连接R5一端,R5另一端连接Q8集电极,Q4发射极分别连接Q10漏极和Q5发射极,Q10源极连接-VCC,Q10栅极连接预设偏置电压2;负信号输入端Vin1连接Q5基极,Q5集电极分别连接Q7发射极和Q9基极,Q7集电极连接+VCC,Q7基极分别连接R10一端和R8一端,R10另一端连接+VCC,R8另一端连接R6一端,R6另一端连接Q9集电极,Q8发射极、Q9发射极和Q11漏极连接,Q11源极连接-VCC,Q11栅极连接预设偏置电压3;正信号输出端Vop连接R7和R5之间电路,负信号输出端Von连接R6和R8之间电路。
需要说明的是,该采样保持电路前端宽带放大器也可以不使用PMOS作输入级,仍使用NMOS,此时可以采用正负双电源供电,即将原来电路中接地的节点改为接负电源,由此可以在电路中引入负数电压,即使在输入电压很低的情况下,也能正常工作。但这种方法,会增加供电电源数量,增加电源系统复杂度,根据实际需要选用。
如图6所示,本发明实施例五提供了一种采样保持电路前端宽带放大器,包括输入放大器和带宽放大器,输入放大器和带宽放大器均为差分电路结构,输入放大器的正信号输出端连接宽带放大器的正信号输入端,输入放大器的负信号输出端连接带宽放大电路的负信号输入端。
其中,输入放大器为共射极放大器,包括:NPN型三极管Q1和Q2,PMOS管Q3,电阻R1、R2、R3和R4,正信号输入端Vip,负信号输入端Vin,正信号输出端Vop1,负信号输出端Von1,正电源+VCC,负电源-VCC,预设偏置电压1,其中,正信号输入端Vip连接Q1基极,Q1发射极连接-VCC,Q1集电极连接R1一端,R1另一端连接R3一端,R3另一端分别连接R4一端和Q3漏极,Q3源极连接+VCC,Q3栅极连接预设偏置电压1,负信号输入端Vin连接Q2基极,Q2发射极连接-VCC,Q2集电极连接R2一端,R2另一端连接R4另一端,正信号输出端连接R1和R3之间电路,负信号输出端连接R2和R4之间电路。
这里,共射极放大器的正信号输入端设置有正输入端匹配电阻R11,正输入端匹配电阻R11一端与正信号输入端连接,另一端与-VCC连接;共射极放大器的负信号输入端设置有负输入端匹配电阻R12,负输入端匹配电阻R12一端与负信号输入端连接,另一端与-VCC连接。正信号输入端和负信号输入端均连接50欧姆电阻,实现阻抗匹配值。
这里,对于实现在低直流电压偏置的输入信号下也能正常工作的目的,可以使用交流耦合,即信号先通过一个隔直电容再接到输入端,这样输入端的静态工作点可以独立调节,不受输入信号的影响,使其在低直流电压偏置的输入信号下也能正常工作,但隔直电容的使用会占用较大的芯片面积,增加成本。隔直电容的大小根据信号的频率确定,C=1/R·ω(C为电容值,R为输入电阻,为信号频率)。
其中,带宽放大器为Cherry-Hooper(一种电路结构)放大器,包括:NPN型三极管Q4、Q5、Q6、Q7、Q8和Q9,NMOS管Q10和Q11,电阻R5、R6、R7、R8、R9和R10,正信号输入端Vip1,负信号输入端Vin1,正信号输出端Vop,负信号输出端Von,正电源+VCC,负电源-VCC,预设偏置电压2和预设偏置电压3,其中,正信号输入端Vip1连接Q4基极,Q4集电极分别连接Q6发射极和Q8基极,Q6集电极连接+VCC,Q6基极分别连接R9一端和R7一端,R9另一端连接+VCC,R7另一端连接R5一端,R5另一端连接Q8集电极,Q4发射极分别连接Q10漏极和Q5发射极,Q10源极连接-VCC,Q10栅极连接预设偏置电压2;负信号输入端Vin1连接Q5基极,Q5集电极分别连接Q7发射极和Q9基极,Q7集电极连接+VCC,Q7基极分别连接R10一端和R8一端,R10另一端连接+VCC,R8另一端连接R6一端,R6另一端连接Q9集电极,Q8发射极、Q9发射极和Q11漏极连接,Q11源极连接-VCC,Q11栅极连接预设偏置电压3;正信号输出端Vop连接R7和R5之间电路,负信号输出端Von连接R6和R8之间电路。
需要说明的是,该采样保持电路前端宽带放大器也可以不使用PMOS作输入级,仍使用BJT三极管,此时可以采用正负双电源供电,即将原来电路中接地的节点改为接负电源,由此可以在电路中引入负数电压,即使在输入电压很低的情况下,也能正常工作。但这种方法,会增加供电电源数量,增加电源系统复杂度,根据实际需要选用。
以上仅是本发明的优选实施方式,应当指出的是,上述优选实施方式不应视为对本发明的限制,本发明的保护范围应当以权利要求所限定的范围为准。对于本技术领域的普通技术人员来说,在不脱离本发明的精神和范围内,还可以做出若干改进和润饰,这些改进和润饰也应视为本发明的保护范围。
Claims (10)
1.一种采样保持电路前端宽带放大器,其特征在于,包括输入放大器和带宽放大器,所述输入放大器和所述带宽放大器均为差分电路结构,所述输入放大器的正信号输出端连接所述宽带放大器的正信号输入端,所述输入放大器的负信号输出端连接所述带宽放大电路的负信号输入端;
所述输入放大器为PMOS源极跟随器,包括:PMOS管Q1、Q2和Q3,电阻R1、R2、R3和R4,正信号输入端,负信号输入端,正信号输出端,负信号输出端,电源VCC,接地端GND,预设偏置电压1,其中,
正信号输入端连接Q1栅极,Q1漏极连接GND,Q1源极连接R1一端,R1另一端连接R3一端,R3另一端分别连接R4一端和Q3漏极,Q3源极连接VCC,Q3栅极连接预设偏置电压1,负信号输入端连接Q2栅极,Q2漏极连接GND,Q2源极连接R2一端,R2另一端连接R4另一端,正信号输出端连接R1和R3之间电路,负信号输出端连接R2和R4之间电路。
2.根据权利要求1所述的采样保持电路前端宽带放大器,其特征在于,所述PMOS源极跟随器的正信号输入端设置有正输入端匹配电阻,所述正输入端匹配电阻一端与正信号输入端连接,另一端与GND连接;所述PMOS源极跟随器的负信号输入端设置有负输入端匹配电阻,所述负输入端匹配电阻一端与负信号输入端连接,另一端与GND连接。
3.根据权利要求1所述的采样保持电路前端宽带放大器,其特征在于,所述PMOS源极跟随器的正信号输入端还设置有正输入端隔直电容,所述正输入端隔直电容串联在正信号输入端;所述PMOS源极跟随器的负信号输入端还设置有负输入端隔直电容,所述负输入端隔直电容串联在负信号输入端。
4.根据权利要求1所述的采样保持电路前端宽带放大器,其特征在于,所述带宽放大器为Cherry-Hooper放大器,包括:NPN型三极管Q4、Q5、Q6、Q7、Q8和Q9,NMOS管Q10和Q11,电阻R5、R6、R7、R8、R9和R10,正信号输入端,负信号输入端,正信号输出端,负信号输出端,电源VCC,接地端GND,预设偏置电压2和预设偏置电压3,其中,
正信号输入端连接Q4基极,Q4集电极分别连接Q6发射极和Q8基极,Q6集电极连接VCC,Q6基极分别连接R9一端和R7一端,R9另一端连接VCC,R7另一端连接R5一端,R5另一端连接Q8集电极,Q4发射极分别连接Q10漏极和Q5发射极,Q10源极连接GND,Q10栅极连接预设偏置电压2;
负信号输入端连接Q5基极,Q5集电极分别连接Q7发射极和Q9基极,Q7集电极连接VCC,Q7基极分别连接R10一端和R8一端,R10另一端连接VCC,R8另一端连接R6一端,R6另一端连接Q9集电极,Q8发射极、Q9发射极和Q11漏极连接,Q11源极连接GND,Q11栅极连接预设偏置电压3;正信号输出端连接R7和R5之间电路,负信号输出端连接R6和R8之间电路。
5.根据权利要求1所述的采样保持电路前端宽带放大器,其特征在于,所述输入放大器替换为NMOS共漏极放大器,包括:NMOS管Q1和Q2,PMOS管Q3,电阻R1、R2、R3和R4,正信号输入端,负信号输入端,正信号输出端,负信号输出端,正电源+VCC,负电源-VCC,预设偏置电压1,其中,
正信号输入端连接Q1栅极,Q1源极连接-VCC,Q1漏极连接R1一端,R1另一端连接R3一端,R3另一端分别连接R4一端和Q3漏极,Q3源极连接+VCC,Q3栅极连接预设偏置电压1,负信号输入端连接Q2栅极,Q2源极连接-VCC,Q2漏极连接R2一端,R2另一端连接R4另一端,正信号输出端连接R1和R3之间电路,负信号输出端连接R2和R4之间电路。
6.根据权利要求1所述的采样保持电路前端宽带放大器,其特征在于,所述输入放大器替换为共射极放大器,包括:NPN型三极管Q1和Q2,PMOS管Q3,电阻R1、R2、R3和R4,正信号输入端,负信号输入端,正信号输出端,负信号输出端,正电源+VCC,负电源-VCC,预设偏置电压1,其中,
正信号输入端连接Q1基极,Q1发射极连接-VCC,Q1集电极连接R1一端,R1另一端连接R3一端,R3另一端分别连接R4一端和Q3漏极,Q3源极连接+VCC,Q3栅极连接预设偏置电压1,负信号输入端连接Q2基极,Q2发射极连接-VCC,Q2集电极连接R2一端,R2另一端连接R4另一端,正信号输出端连接R1和R3之间电路,负信号输出端连接R2和R4之间电路。
7.根据权利要求5或6所述的采样保持电路前端宽带放大器,其特征在于,所述带宽放大器为Cherry-Hooper放大器,包括:NPN型三极管Q4、Q5、Q6、Q7、Q8和Q9,NMOS管Q10和Q11,电阻R5、R6、R7、R8、R9和R10,正信号输入端,负信号输入端,正信号输出端,负信号输出端,正电源+VCC,负电源-VCC,预设偏置电压2和预设偏置电压3,其中,
正信号输入端连接Q4基极,Q4集电极分别连接Q6发射极和Q8基极,Q6集电极连接+VCC,Q6基极分别连接R9一端和R7一端,R9另一端连接+VCC,R7另一端连接R5一端,R5另一端连接Q8集电极,Q4发射极分别连接Q10漏极和Q5发射极,Q10源极连接-VCC,Q10栅极连接预设偏置电压2;
负信号输入端连接Q5基极,Q5集电极分别连接Q7发射极和Q9基极,Q7集电极连接+VCC,Q7基极分别连接R10一端和R8一端,R10另一端连接+VCC,R8另一端连接R6一端,R6另一端连接Q9集电极,Q8发射极、Q9发射极和Q11漏极连接,Q11源极连接-VCC,Q11栅极连接预设偏置电压3;正信号输出端连接R7和R5之间电路,负信号输出端连接R6和R8之间电路。
8.根据权利要求5所述的采样保持电路前端宽带放大器,其特征在于,所述NMOS共漏极放大器的正信号输入端设置有正输入端匹配电阻,所述正输入端匹配电阻一端与正信号输入端连接,另一端与-VCC连接;所述NMOS共漏极放大器的负信号输入端设置有负输入端匹配电阻,所述负输入端匹配电阻一端与负信号输入端连接,另一端与-VCC连接。
9.根据权利要求6所述的采样保持电路前端宽带放大器,其特征在于,所述共射极放大器的正信号输入端设置有正输入端匹配电阻,所述正输入端匹配电阻一端与正信号输入端连接,另一端与-VCC连接;所述共射极放大器的负信号输入端设置有负输入端匹配电阻,所述负输入端匹配电阻一端与负信号输入端连接,另一端与-VCC连接。
10.根据权利要求2、8、9中任一项所述的采样保持电路前端宽带放大器,其特征在于,所述正输入端匹配电阻和负输入端匹配电阻为50欧姆电阻。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201711241479.8A CN107896096A (zh) | 2017-11-30 | 2017-11-30 | 采样保持电路前端宽带放大器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201711241479.8A CN107896096A (zh) | 2017-11-30 | 2017-11-30 | 采样保持电路前端宽带放大器 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN107896096A true CN107896096A (zh) | 2018-04-10 |
Family
ID=61807312
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201711241479.8A Pending CN107896096A (zh) | 2017-11-30 | 2017-11-30 | 采样保持电路前端宽带放大器 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN107896096A (zh) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN108768398A (zh) * | 2018-06-07 | 2018-11-06 | 中国电子科技集团公司第二十四研究所 | 一种具备良好高频线性度的宽带跟踪保持电路 |
CN111030694A (zh) * | 2019-12-12 | 2020-04-17 | 西安电子科技大学 | 一种基于电感峰化的超宽带源随保持放大器 |
Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6914485B1 (en) * | 2003-08-05 | 2005-07-05 | National Semiconductor Corporation | High voltage supply sensing high input resistance operational amplifier input stage |
US7385426B1 (en) * | 2007-02-26 | 2008-06-10 | National Semiconductor Corporation | Low current offset integrator with signal independent low input capacitance buffer circuit |
US20110215839A1 (en) * | 2008-03-24 | 2011-09-08 | Renesas Electronics Corporation | Input circuit and semiconductor integrated circuit including the same |
KR20120014770A (ko) * | 2010-08-10 | 2012-02-20 | 동국대학교 산학협력단 | 완전 차동 구조 소오스 팔로워 |
JP2012244276A (ja) * | 2011-05-17 | 2012-12-10 | Alps Electric Co Ltd | ソースフォロア回路 |
CN203722582U (zh) * | 2014-02-27 | 2014-07-16 | 嘉兴禾润电子科技有限公司 | 一种片上实现直流失调消除功能的限幅放大器 |
JP2014179894A (ja) * | 2013-03-15 | 2014-09-25 | Asahi Kasei Electronics Co Ltd | バッファ回路 |
CN104836535A (zh) * | 2015-05-20 | 2015-08-12 | 西安电子科技大学 | 一种宽幅可变增益放大器 |
CN105305981A (zh) * | 2015-11-30 | 2016-02-03 | 电子科技大学 | 一种线性化宽带低噪声放大器 |
-
2017
- 2017-11-30 CN CN201711241479.8A patent/CN107896096A/zh active Pending
Patent Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6914485B1 (en) * | 2003-08-05 | 2005-07-05 | National Semiconductor Corporation | High voltage supply sensing high input resistance operational amplifier input stage |
US7385426B1 (en) * | 2007-02-26 | 2008-06-10 | National Semiconductor Corporation | Low current offset integrator with signal independent low input capacitance buffer circuit |
US20110215839A1 (en) * | 2008-03-24 | 2011-09-08 | Renesas Electronics Corporation | Input circuit and semiconductor integrated circuit including the same |
KR20120014770A (ko) * | 2010-08-10 | 2012-02-20 | 동국대학교 산학협력단 | 완전 차동 구조 소오스 팔로워 |
JP2012244276A (ja) * | 2011-05-17 | 2012-12-10 | Alps Electric Co Ltd | ソースフォロア回路 |
JP2014179894A (ja) * | 2013-03-15 | 2014-09-25 | Asahi Kasei Electronics Co Ltd | バッファ回路 |
CN203722582U (zh) * | 2014-02-27 | 2014-07-16 | 嘉兴禾润电子科技有限公司 | 一种片上实现直流失调消除功能的限幅放大器 |
CN104836535A (zh) * | 2015-05-20 | 2015-08-12 | 西安电子科技大学 | 一种宽幅可变增益放大器 |
CN105305981A (zh) * | 2015-11-30 | 2016-02-03 | 电子科技大学 | 一种线性化宽带低噪声放大器 |
Non-Patent Citations (2)
Title |
---|
CHRIS D. HOLDENRIED: "Analysis and Design of HBT Cherry-Hooper Amplifier with Emitter-Follower Feedback for Optical Communications", 《IEEE JOURNAL OF SOLID-STATE CIRCUITS》 * |
HATEM GHALEB: "A SiGe HBT limiting amplifier for fast switching of mm-wave super-regenerative oscillators", 《2017 30TH SYMPOSIUM ON INTEGRATED CIRCUITS AND SYSTEMS DESIGN (SBCCI)》 * |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN108768398A (zh) * | 2018-06-07 | 2018-11-06 | 中国电子科技集团公司第二十四研究所 | 一种具备良好高频线性度的宽带跟踪保持电路 |
CN108768398B (zh) * | 2018-06-07 | 2021-11-16 | 中国电子科技集团公司第二十四研究所 | 一种具备良好高频线性度的宽带跟踪保持电路 |
CN111030694A (zh) * | 2019-12-12 | 2020-04-17 | 西安电子科技大学 | 一种基于电感峰化的超宽带源随保持放大器 |
CN111030694B (zh) * | 2019-12-12 | 2023-03-21 | 西安电子科技大学 | 一种基于电感峰化的超宽带源随保持放大器 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2543872B2 (ja) | 増幅回路 | |
US4048575A (en) | Operational amplifier | |
US8410854B2 (en) | Semiconductor integrated circuit device | |
US7439805B1 (en) | Enhancement-depletion Darlington device | |
CN101951236B (zh) | 一种数字可变增益放大器 | |
CN100578924C (zh) | 输出级电路、功率放大电路及电信号的处理方法 | |
JP5798635B2 (ja) | カレントミラーおよび高コンプライアンス単段増幅器 | |
US5451909A (en) | Feedback amplifier for regulated cascode gain enhancement | |
CN106330107B (zh) | 低噪声放大电路 | |
US8797100B2 (en) | Circuit unit, bias circuit with circuit unit and differential amplifier circuit with first and second circuit unit | |
CN106253859B (zh) | 一种光探测器及其组件和光电前端放大器电路 | |
CN102195569B (zh) | 功率放大器的共源共栅晶体管的正负反馈的系统和方法 | |
JP2000223963A (ja) | 高周波増幅器 | |
CN107896096A (zh) | 采样保持电路前端宽带放大器 | |
US6664842B1 (en) | FET active load and current source | |
CN106559042A (zh) | 应用于低电压下的低噪声放大器 | |
CN111193477B (zh) | 一种复合放大器 | |
JP4814133B2 (ja) | 高周波増幅器 | |
US4529948A (en) | Class AB amplifier | |
CN201781460U (zh) | 高增益高速轨对轨输入和输出运算放大器及偏置电路 | |
CN210380777U (zh) | 具有电流反馈放大器特性的高速电压反馈放大器 | |
CN211089632U (zh) | 一种高线性度宽摆幅cmos电压跟随器 | |
CN110649893B (zh) | 一种低功耗轨到轨驱动放大器电路 | |
JPS6282704A (ja) | 増幅回路 | |
CN110212867B (zh) | 一种宽电压跨阻放大器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
TA01 | Transfer of patent application right |
Effective date of registration: 20220215 Address after: 1 / F, 144 Tianshun Road, hi tech Zone, Chengdu, Sichuan 610000 Applicant after: CHENGDU ZHONGYU MICROCHIP TECHNOLOGY CO.,LTD. Address before: Building 23, Science Park, University of Electronic Science and technology, No.1 Gongxing Avenue, Gongxing Town, Shuangliu District, Chengdu, Sichuan 610213 Applicant before: CHENGDU JULI ZHONGYU TECHNOLOGY CO.,LTD. |
|
TA01 | Transfer of patent application right | ||
RJ01 | Rejection of invention patent application after publication |
Application publication date: 20180410 |
|
RJ01 | Rejection of invention patent application after publication |