CN111030694B - 一种基于电感峰化的超宽带源随保持放大器 - Google Patents

一种基于电感峰化的超宽带源随保持放大器 Download PDF

Info

Publication number
CN111030694B
CN111030694B CN201911275019.6A CN201911275019A CN111030694B CN 111030694 B CN111030694 B CN 111030694B CN 201911275019 A CN201911275019 A CN 201911275019A CN 111030694 B CN111030694 B CN 111030694B
Authority
CN
China
Prior art keywords
mos transistor
stage
mos tube
circuit
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201911275019.6A
Other languages
English (en)
Other versions
CN111030694A (zh
Inventor
朱樟明
赵磊
李登全
毛恒辉
刘马良
刘术彬
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xidian University
Original Assignee
Xidian University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xidian University filed Critical Xidian University
Priority to CN201911275019.6A priority Critical patent/CN111030694B/zh
Publication of CN111030694A publication Critical patent/CN111030694A/zh
Application granted granted Critical
Publication of CN111030694B publication Critical patent/CN111030694B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/124—Sampling or signal conditioning arrangements specially adapted for A/D converters
    • H03M1/1245—Details of sampling arrangements or methods
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/02—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation
    • H03F1/0205—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D30/00—Reducing energy consumption in communication networks
    • Y02D30/70—Reducing energy consumption in communication networks in wireless communication networks

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Theoretical Computer Science (AREA)
  • Amplifiers (AREA)

Abstract

本发明涉及一种基于电感峰化的超宽带源随保持放大器，包括：第一级驱动电路和第二级采样电路，其中，所述第一级驱动电路根据接收的差分时钟信号对输入信号进行放大并输出第一级放大信号；所述第二级采样电路的输入端连接所述第一级驱动电路的输出端，所述第二级采样电路根据接收的所述差分时钟信号对所述第一级放大信号进行采样并输出第二级采样信号。本发明的基于电感峰化的超宽带源随保持放大器，与传统的采样电路相比，设置有第一级驱动电路，其可以作为输入信号的缓冲，第一级驱动电路中设置有提供峰化功能的电感和源反馈电阻，可以提高采样精度。

Description

一种基于电感峰化的超宽带源随保持放大器
技术领域
本发明属于模数转换器技术领域，具体涉及一种基于电感峰化的超宽带源随保持放大器。
背景技术
模数转换器是一种将模拟信号转换为数字信号的工具，其作为模拟技术与数字技术的接口，被广泛应用于工业控制、雷达、通信、消费电子等领域，在信息技术中起着重要作用。随着集成电路制造工艺的不断改进和新材料的引入使得数字信号处理技术不断进步，从而对模数转换器的采样精度和速度提出了更高的要求。
在光通信等接口中需要超高速的模数转换器在前端接受信道传输过来的信号，首先，模拟信号被采样保持，之后再被模数转换器量化，模数转换器前端的采样保持电路决定了系统整个的精度和速度。现有技术中，超高速的模数转换器其前端电路的采样精度较低、结构复杂且功耗较大，极大地降低了整个模数转换器的性能。
为此需要对模数转换器的前端电路的结构进行优化设计。
发明内容
为了解决现有技术中存在的上述问题，本发明提供了一种基于电感峰化的超宽带源随保持放大器。本发明要解决的技术问题通过以下技术方案实现：
本发明提供了一种基于电感峰化的超宽带源随保持放大器，包括：第一级驱动电路和第二级采样电路，其中，
所述第一级驱动电路根据接收的差分时钟信号对输入信号进行放大并输出第一级放大信号；
所述第二级采样电路的输入端连接所述第一级驱动电路的输出端，所述第二级采样电路根据接收的差分时钟信号对所述第一级放大信号进行采样并输出第二级采样信号。
在本发明的一个实施例中，所述第一级驱动电路为开关共源放大器。
在本发明的一个实施例中，所述第一级驱动电路包括第一MOS管、第二MOS管、第三MOS管、第四MOS管、第一电感、第二电感、第一电阻、第二电阻、第三电阻和第四电阻，其中，
所述第一MOS管、所述第二MOS管、所述第三MOS管和所述第四MOS管均为NMOS管；
所述第一MOS管的栅极作为所述第一级驱动电路的第一输入端，漏极作为所述第一级驱动电路的第一输出端；
所述第二MOS管的栅极作为所述第一级驱动电路的第二输入端，漏极作为所述第一级驱动电路的第二输出端；
所述第一电阻和所述第一电感依次串接在所述第一MOS管的漏极与电源电压端之间；
所述第二电阻和所述第二电感依次串接在所述第二MOS管的漏极与所述电源电压端之间；
所述第三电阻串接在所述第一MOS管的源极与所述第三MOS管的漏极之间；
所述第四电阻串接在所述第二MOS管的源极与所述第三MOS管的漏极之间；
所述第三MOS管的栅极输入所述差分时钟信号的第一信号，源极连接所述第四MOS管的漏极；
所述第四MOS管的栅极连接偏置电压端，源极连接接地端。
在本发明的一个实施例中，所述第二级采样电路为开关源随器。
在本发明的一个实施例中，所述第二级采样电路包括第一采样支路和第二采样支路，其中，
所述第一采样支路的输入端连接所述第一级驱动电路的第一输出端，输出端作为所述第二级采样电路的第一输出端；
所述第二采样支路的输入端连接所述第一级驱动电路的第二输出端，输出端作为所述第二级采样电路的第二输出端。
在本发明的一个实施例中，所述第一采样支路包括第五MOS管、第六MOS管、第七MOS管、第八MOS管、第九MOS管、第十MOS管和第十一MOS管，其中，
所述第五MOS管、所述第六MOS管、所述第七MOS管、所述第八MOS管、所述第九MOS管、所述第十MOS管和所述第十一MOS管均为NMOS管；
所述第五MOS管的漏极连接电源电压端，栅极作为所述第一采样支路的输入端，源极作为所述第一采样支路的输出端；
所述第六MOS管的漏极连接所述第五MOS管的源极，栅极输入所述差分时钟信号的第二信号，源极连接其漏极；
所述第七MOS管的漏极连接所述第五MOS管的栅极，栅极输入所述差分时钟信号的第一信号，源极连接其漏极；
所述第八MOS管的漏极连接所述第六MOS管的源极，栅极输入所述差分时钟信号的第一信号，源极连接所述第十MOS管的漏极；
所述第九MOS管的漏极连接所述第七MOS管的源极，栅极输入所述差分时钟信号的第二信号，源极连接所述第十MOS管的漏极；
所述第十MOS管的栅极连接偏置电压端，源极连接接地端；
所述第十一MOS管的漏极连接所述第五MOS管的栅极，栅极输入所述差分时钟信号的第二信号，源极连接所述接地端。
在本发明的一个实施例中，所述第二采样支路和所述第一采样支路的电路结构相同。
与现有技术相比，本发明的有益效果在于：
本发明的基于电感峰化的超宽带源随保持放大器，作为模数转换器前端的采样电路，与传统的采样电路相比，设置有第一级驱动电路，其可以作为输入信号的缓冲，第一级驱动电路中设置有提供峰化功能的电感和源反馈电阻，可以提高采样精度，而且本发明的基于电感峰化的超宽带源随保持放大器，其结构简单，降低了系统的功耗。
上述说明仅是本发明技术方案的概述，为了能够更清楚了解本发明的技术手段，而可依照说明书的内容予以实施，并且为了让本发明的上述和其他目的、特征和优点能够更明显易懂，以下特举较佳实施例，并配合附图，详细说明如下。
附图说明
图1是本发明实施例提供的一种基于电感峰化的超宽带源随保持放大器的结构框图；
图2是本发明实施例提供的一种第一级驱动电路的电路图；
图3是本发明实施例提供的一种第二级采样电路的电路图。
具体实施方式
为了进一步阐述本发明为达成预定发明目的所采取的技术手段及功效，以下结合附图及具体实施方式，对依据本发明提出的一种基于电感峰化的超宽带源随保持放大器进行详细说明。
有关本发明的前述及其他技术内容、特点及功效，在以下配合附图的具体实施方式详细说明中即可清楚地呈现。通过具体实施方式的说明，可对本发明为达成预定目的所采取的技术手段及功效进行更加深入且具体地了解，然而所附附图仅是提供参考与说明之用，并非用来对本发明的技术方案加以限制。
实施例一
请参见图1，图1是本发明实施例提供的一种基于电感峰化的超宽带源随保持放大器的结构框图，如图所示，本实施例的基于电感峰化的超宽带源随保持放大器，包括第一级驱动电路1和第二级采样电路2，其中，第一级驱动电路1根据接收的差分时钟信号对输入信号进行放大并输出第一级放大信号；第二级采样电路2的输入端连接第一级驱动电路1的输出端，第二级采样电路2根据接收的差分时钟信号对第一级放大信号进行采样并输出第二级采样信号。在本实施例中，第一级驱动电路1为开关共源放大器，第二级采样电路2为开关源随器，第一级驱动电路1提供驱动能力，并对输入信号起到缓冲作用，之后信号在第二级采样电路2的时钟的控制下被采样到后端连接电路的负载电容上并保持。图中Vinn和Vinp为基于电感峰化的超宽带源随保持放大器的输入信号，Vs1op和Vs1on为第一级放大信号，也即第二级采样电路2的输入信号，Vop和Von为第二级采样信号。
进一步地，请参见图2，图2是本发明实施例提供的一种第一级驱动电路的电路图，如图所示，第一级驱动电路1包括第一MOS管M1、第二MOS管M2、第三MOS管M3、第四MOS管M4、第一电感L1、第二电感L2、第一电阻R1、第二电阻R2、第三电阻R3和第四电阻R4。其中，第一MOS管M1、第二MOS管M2、第三MOS管M3和第四MOS管M4均为NMOS管；第一MOS管M1的栅极作为第一级驱动电路1的第一输入端，漏极作为第一级驱动电路1的第一输出端；第二MOS管M2的栅极作为第一级驱动电路1的第二输入端，漏极作为第一级驱动电路1的第二输出端；第一电阻R1和第一电感L1依次串接在第一MOS管M1的漏极与电源电压端VDD之间；第二电阻R2和第二电感L2依次串接在第二MOS管M2的漏极与电源电压端VDD之间；第三电阻R3串接在第一MOS管M1的源极与第三MOS管M3的漏极之间；第四电阻R4串接在第二MOS管M2的源极与第三MOS管M3的漏极之间；第三MOS管M3的栅极输入差分时钟信号的第一信号，源极连接第四MOS管M4的漏极；第四MOS管M4的栅极连接偏置电压端Vb，源极连接接地端GND。
图中Vinn和Vinp为基于电感峰化的超宽带源随保持放大器的输入信号，Vs1op和Vs1on为第一级驱动电路1的输出信号，即第一级放大信号，CLK为差分时钟信号的第一信号。在本实施例中，第四MOS管M4为电流沉，即电流源，用于提供电流，第三电阻R3和第四电阻R4可以增加本实施例开关共源放大器的精度，第一电感L1和第二电感L2可以增加本实施例开关共源放大器的带宽。当CLK为高电平时，开关共源放大器工作，CLK为低电平时开关共源放大器关断。
进一步地，在本实施例中，第二级采样电路2包括第一采样支路201和第二采样支路202，其中，第一采样支路201的输入端连接第一级驱动电路1的第一输出端，输出端作为第二级采样电路2的第一输出端；第二采样支路202的输入端连接第一级驱动电路1的第二输出端，输出端作为第二级采样电路2的第二输出端。
具体地，请参见图3，图3是本发明实施例提供的一种第二级采样电路的电路图，如图所示，第一采样支路201包括第五MOS管M5、第六MOS管M6、第七MOS管M7、第八MOS管M8、第九MOS管M9、第十MOS管M10和第十一MOS管M11。其中，第五MOS管M5、第六MOS管M6、第七MOS管M7、第八MOS管M8、第九MOS管M9、第十MOS管M10和第十一MOS管M11均为NMOS管。
第五MOS管M5的漏极连接电源电压端VDD，栅极作为第一采样支路201的输入端，源极作为第一采样支路201的输出端；第六MOS管M6的漏极连接第五MOS管M5的源极，栅极输入差分时钟信号的第二信号，源极连接其漏极；第七MOS管M7的漏极连接第五MOS管M5的栅极，栅极输入差分时钟信号的第一信号，源极连接其漏极；第八MOS管M8的漏极连接第六MOS管M6的源极，栅极输入差分时钟信号的第一信号，源极连接第十MOS管M10的漏极；第九MOS管M9的漏极连接第七MOS管M7的源极，栅极输入差分时钟信号的第二信号，源极连接第十MOS管M10的漏极；第十MOS管M10的栅极连接偏置电压端Vb，源极连接接地端GND；第十一MOS管M11的漏极连接第五MOS管M5的栅极，栅极输入差分时钟信号的第二信号，源极连接接地端GND。
第二采样支路202和第一采样支路201的电路结构相同，具体连接方式在此不再赘述，值得说明的是，第一采样支路201的第五MOS管M5的栅极作为第二级采样电路2的第一输入端，与第一级驱动电路1的第一输出端连接，第五MOS管M5的源极作为第二级采样电路2的第一输出端。第二采样支路202的第五MOS管M5的栅极作为第二级采样电路2的第二输入端，与第一级驱动电路1的第二输出端连接，第五MOS管M5的源极作为第二级采样电路2的第二输出端。第二级采样电路2的第一输出端和第二输出端输出一对差分信号，也就那是第二级采样信号。
图中CLKn和CLK为差分时钟信号，其中，CLK为差分时钟信号的第一信号，CLKn为差分时钟信号的第二差分信号。以第一采样支路201为例对其工作原理进行说明，在第十MOS管M10为电流沉，用于提供电流，图中虚线框中的电容Cs为负载电容，具体包括本级的寄生电容、后级电路输入端的寄生电容以及后级电路中额外所加的电容。在跟随阶段，CLK为高电平，CLKn为低电平，因此，第九MOS管M9和第十一MOS管M11被关断，第八MOS管M8被打开，第一采样支路201的输出端跟随其输入端的输入信号。在CLK为低电平、CLKn变为高电平时，第九MOS管M9和第十一MOS管M11被打开，第五MOS管M5的栅端拉低，第八MOS管M8被关断，阻止了电容Cs的漏电，使得采样时刻点的信号得以被保持在电容Cs上。
本实施例的基于电感峰化的超宽带源随保持放大器，作为模数转换器前端的采样电路，与传统的采样电路相比，设置有第一级驱动电路，其可以作为输入信号的缓冲，第一级驱动电路中设置有提供峰化功能的电感和源反馈电阻，可以提高采样精度，而且实施例的基于电感峰化的超宽带源随保持放大器，其结构简单，降低了系统的功耗。第二级采样电路为开关源随器，在差分时钟信号的控制下导通或者关闭，实现跟随以及保持状态的切换，从而把输入信号采样并保持在输出节点上。
以上内容是结合具体的优选实施方式对本发明所作的进一步详细说明，不能认定本发明的具体实施只局限于这些说明。对于本发明所属技术领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干简单推演或替换，都应当视为属于本发明的保护范围。

Claims (5)

1.一种基于电感峰化的超宽带源随保持放大器，其特征在于，包括：第一级驱动电路(1)和第二级采样电路(2)，其中，
所述第一级驱动电路(1)根据接收的差分时钟信号对输入信号进行放大并输出第一级放大信号；
所述第二级采样电路(2)的输入端连接所述第一级驱动电路(1)的输出端，所述第二级采样电路(2)根据接收的所述差分时钟信号对所述第一级放大信号进行采样并输出第二级采样信号；
所述第二级采样电路(2)包括第一采样支路(201)和第二采样支路(202)，其中，所述第一采样支路(201)的输入端连接所述第一级驱动电路(1)的第一输出端，输出端作为所述第二级采样电路(2)的第一输出端；所述第二采样支路(202)的输入端连接所述第一级驱动电路(1)的第二输出端，输出端作为所述第二级采样电路(2)的第二输出端；
所述第一采样支路(201)包括第五MOS管(M5)、第六MOS管(M6)、第七MOS管(M7)、第八MOS管(M8)、第九MOS管(M9)、第十MOS管(M10)和第十一MOS管(M11)，其中，
所述第五MOS管(M5)、所述第六MOS管(M6)、所述第七MOS管(M7)、所述第八MOS管(M8)、所述第九MOS管(M9)、所述第十MOS管(M10)和所述第十一MOS管(M11)均为NMOS管；
所述第五MOS管(M5)的漏极连接电源电压端(VDD)，栅极作为所述第一采样支路(201)的输入端，源极作为所述第一采样支路(201)的输出端；
所述第六MOS管(M6)的漏极连接所述第五MOS管(M5)的源极，栅极输入所述差分时钟信号的第二信号，源极连接其漏极；
所述第七MOS管(M7)的漏极连接所述第五MOS管(M5)的栅极，栅极输入所述差分时钟信号的第一信号，源极连接其漏极；
所述第八MOS管(M8)的漏极连接所述第六MOS管(M6)的源极，栅极输入所述差分时钟信号的第一信号，源极连接所述第十MOS管(M10)的漏极；
所述第九MOS管(M9)的漏极连接所述第七MOS管(M7)的源极，栅极输入所述差分时钟信号的第二信号，源极连接所述第十MOS管(M10)的漏极；
所述第十MOS管(M10)的栅极连接偏置电压端(Vb)，源极连接接地端(GND)；
所述第十一MOS管(M11)的漏极连接所述第五MOS管(M5)的栅极，栅极输入所述差分时钟信号的第二信号，源极连接所述接地端(GND)。
2.根据权利要求1所述的基于电感峰化的超宽带源随保持放大器，其特征在于，所述第一级驱动电路(1)为开关共源放大器。
3.根据权利要求1所述的基于电感峰化的超宽带源随保持放大器，其特征在于，所述第一级驱动电路(1)包括第一MOS管(M1)、第二MOS管(M2)、第三MOS管(M3)、第四MOS管(M4)、第一电感(L1)、第二电感(L2)、第一电阻(R1)、第二电阻(R2)、第三电阻(R3)和第四电阻(R4)，其中，
所述第一MOS管(M1)、所述第二MOS管(M2)、所述第三MOS管(M3)和所述第四MOS管(M4)均为NMOS管；
所述第一MOS管(M1)的栅极作为所述第一级驱动电路(1)的第一输入端，漏极作为所述第一级驱动电路(1)的第一输出端；
所述第二MOS管(M2)的栅极作为所述第一级驱动电路(1)的第二输入端，漏极作为所述第一级驱动电路(1)的第二输出端；
所述第一电阻(R1)和所述第一电感(L1)依次串接在所述第一MOS管(M1)的漏极与电源电压端(VDD)之间；
所述第二电阻(R2)和所述第二电感(L2)依次串接在所述第二MOS管(M2)的漏极与所述电源电压端(VDD)之间；
所述第三电阻(R3)串接在所述第一MOS管(M1)的源极与所述第三MOS管(M3)的漏极之间；
所述第四电阻(R4)串接在所述第二MOS管(M2)的源极与所述第三MOS管(M3)的漏极之间；
所述第三MOS管(M3)的栅极输入所述差分时钟信号的第一信号，源极连接所述第四MOS管(M4)的漏极；
所述第四MOS管(M4)的栅极连接偏置电压端(Vb)，源极连接接地端(GND)。
4.根据权利要求1所述的基于电感峰化的超宽带源随保持放大器，其特征在于，所述第二级采样电路(2)为开关源随器。
5.根据权利要求1所述的基于电感峰化的超宽带源随保持放大器，其特征在于，所述第二采样支路(202)和所述第一采样支路(201)的电路结构相同。
CN201911275019.6A 2019-12-12 2019-12-12 一种基于电感峰化的超宽带源随保持放大器 Active CN111030694B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201911275019.6A CN111030694B (zh) 2019-12-12 2019-12-12 一种基于电感峰化的超宽带源随保持放大器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201911275019.6A CN111030694B (zh) 2019-12-12 2019-12-12 一种基于电感峰化的超宽带源随保持放大器

Publications (2)

Publication Number Publication Date
CN111030694A CN111030694A (zh) 2020-04-17
CN111030694B true CN111030694B (zh) 2023-03-21

Family

ID=70206430

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201911275019.6A Active CN111030694B (zh) 2019-12-12 2019-12-12 一种基于电感峰化的超宽带源随保持放大器

Country Status (1)

Country Link
CN (1) CN111030694B (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102638317A (zh) * 2011-02-14 2012-08-15 中兴通讯股份有限公司 一种信号丢失的检测电路、方法及放大器
CN107733375A (zh) * 2017-11-03 2018-02-23 西安电子科技大学 超宽带低噪声放大器
CN107896096A (zh) * 2017-11-30 2018-04-10 成都聚利中宇科技有限公司 采样保持电路前端宽带放大器
CN109274340A (zh) * 2018-08-29 2019-01-25 电子科技大学 一种宽带限幅放大器电路
US10291192B1 (en) * 2018-03-09 2019-05-14 Xilinx, Inc. Programmable buffering, bandwidth extension and pre-emphasis of a track-and-hold circuit using series inductance

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7560957B2 (en) * 2005-07-12 2009-07-14 Agere Systems Inc. High-speed CML circuit design
JP4808247B2 (ja) * 2006-03-27 2011-11-02 富士通株式会社 ピーキング制御回路
US20090072868A1 (en) * 2007-09-17 2009-03-19 Samsung Electronics Co., Ltd. Wideband track-and-hold amplifier
US8451058B2 (en) * 2011-06-22 2013-05-28 Broadcom Corporation Amplifier bandwidth extension for high-speed tranceivers
US9438253B2 (en) * 2014-06-03 2016-09-06 Texas Instruments Incorporated High speed current mode latch

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102638317A (zh) * 2011-02-14 2012-08-15 中兴通讯股份有限公司 一种信号丢失的检测电路、方法及放大器
CN107733375A (zh) * 2017-11-03 2018-02-23 西安电子科技大学 超宽带低噪声放大器
CN107896096A (zh) * 2017-11-30 2018-04-10 成都聚利中宇科技有限公司 采样保持电路前端宽带放大器
US10291192B1 (en) * 2018-03-09 2019-05-14 Xilinx, Inc. Programmable buffering, bandwidth extension and pre-emphasis of a track-and-hold circuit using series inductance
CN109274340A (zh) * 2018-08-29 2019-01-25 电子科技大学 一种宽带限幅放大器电路

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
2.5 Gbit/s无电感高灵敏度宽动态范围前置放大器设计;朱铁柱等;《中南大学学报(自然科学版)》;20170826(第08期);全文 *
基于电感并联峰化的宽带CMOS跨阻前置放大器;王巍等;《半导体光电》;20131215(第06期);全文 *

Also Published As

Publication number Publication date
CN111030694A (zh) 2020-04-17

Similar Documents

Publication Publication Date Title
US9634685B2 (en) Telescopic amplifier with improved common mode settling
US8674863B2 (en) Distributed bootstrap switch
CN105959008A (zh) 预放大器以及包括其的比较器和模数转换装置
TWI278185B (en) Cyclic pipeline analog to digital converter
CN108540134A (zh) 一种应用于高速高精度模数转换器中的输入缓冲器
CN112953503B (zh) 一种高线性度的栅压自举开关电路
US7782096B2 (en) Track-and-hold circuit with low distortion
CN105071806A (zh) 应用于高速模数转换器的高线性度输入信号缓冲器
CN106067822B (zh) 一种高速高精度的cmos锁存比较器
CN101986570B (zh) 模数转换器及其采样保持电路
US20080180136A1 (en) Pre-charge sample-and-hold circuit
CN107565966B (zh) 一种应用于高速流水线adc的比较器
CN216625715U (zh) 浮空型动态锁存比较器和逐次逼近型模数转换器
CN114520650A (zh) 适用于sar adc的低噪声二级动态比较器
CN112671382A (zh) 一种栅压自举开关电路
CN110943726A (zh) 一种多通道多级并行超高速采样保持电路
CN102045044A (zh) 一种比较器和模数转换器
CN112448721B (zh) 一种具有自偏置电路的低延迟失真特性的低功耗比较器
CN111030694B (zh) 一种基于电感峰化的超宽带源随保持放大器
CN112671407A (zh) 应用于超低功耗模数转换器的栅压自举开关电路
US11764732B2 (en) High-speed high-linearity time-interleaved dynamic operational amplifier circuit
US7236017B2 (en) High speed sample-and-hold circuit
CN213693674U (zh) 应用于超低功耗模数转换器的栅压自举开关电路
US20170338894A1 (en) Track and hold amplifiers
CN210431390U (zh) 缓冲型模数转换器以及集成电路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant