CN114520650A - 适用于sar adc的低噪声二级动态比较器 - Google Patents

适用于sar adc的低噪声二级动态比较器 Download PDF

Info

Publication number
CN114520650A
CN114520650A CN202210043089.4A CN202210043089A CN114520650A CN 114520650 A CN114520650 A CN 114520650A CN 202210043089 A CN202210043089 A CN 202210043089A CN 114520650 A CN114520650 A CN 114520650A
Authority
CN
China
Prior art keywords
stage
noise
input
sar adc
comparator
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210043089.4A
Other languages
English (en)
Inventor
李强
覃兆隆
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
University of Electronic Science and Technology of China
Original Assignee
University of Electronic Science and Technology of China
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by University of Electronic Science and Technology of China filed Critical University of Electronic Science and Technology of China
Priority to CN202210043089.4A priority Critical patent/CN114520650A/zh
Publication of CN114520650A publication Critical patent/CN114520650A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/22—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral
    • H03K5/24—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude
    • H03K5/2472—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude using field effect transistors
    • H03K5/2481—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude using field effect transistors with at least one differential stage
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/322—Continuously compensating for, or preventing, undesired influence of physical parameters
    • H03M3/368—Continuously compensating for, or preventing, undesired influence of physical parameters of noise other than the quantisation noise already being shaped inherently by delta-sigma modulators

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Manipulation Of Pulses (AREA)

Abstract

在各类ADC中，SAR ADC是其中很常用的一类，它具有高度数字化易于集成的特性，较低的功耗，但要想在中高精度场合中应用SAR ADC，就需要优化比较器模块的性能。如果想要保持SAR ADC的功耗优势而采取动态比较器结构，如何尽可能的降低噪声同时保持速度性能是关键的设计问题。本发明提出了一种低噪声二级动态比较器，通过简单的电路设计降低了比较器的等效输入噪声，在少量的额外功耗上保持了较好的速度性能。

Description

适用于SAR ADC的低噪声二级动态比较器
技术领域
本发明归类于数据转换器领域，主要涉及一种适用于SAR ADC的低噪声二级动态比较器。
背景技术
在各类ADC中，SAR ADC是其中很常用的一类，它具有高度数字化易于集成的特性，较低的功耗，适中的量化精度，总体上优秀的性能使这类架构能胜任多种应用场景。然而，如果想要利用SAR ADC将其特性扩展到更多应用领域上，那么就不得不关注SAR ADC中的关键模块设计，其中的模拟模块就包括电容型DAC，采样电路，比较器这三个主要部分。在中高精度SAR ADC设计中，比较器的设计重要性尤为突出。
传统的SAR ADC设计中，为了保证整体低功耗特性，比较器一般采用第一级动态预放大器，第二级锁存器的两级全动态结构。然而这样的结构相比于一般的静态比较器而言，给设计者在速度、功耗、噪声上的折衷设计带来了很大的困难，具体如第一级动态预放大器因为增益不足而导致较大的比较器噪声进而对整个ADC精度的限制，第一级与第二级锁存器之间信号的传输所造成的回馈噪声，锁存器的亚稳态，这些都是设计者所要面对的尖锐而无法回避的难题。为此关于这方面进行折衷的方案与技巧也是一个重要的研究课题。
发明内容
为实现上述目的，本发明的技术方案为：一种适用于SAR ADC的低噪声二级动态比较器，所述比较器如图1所示，其中第一级的动态预放大器，由输入差分NMOS对管，第一级输出节点复位管，尾电流管，尾电容和尾电容复位管组成，复位控制信号为CLK/CLKN，输出信号节点为Di+/Di-，第二级的动态锁存器，由输入端的二极管连接负载，输入复位管，差分输入PMOS对管，锁存器和输出复位管组成，复位控制信号同样包括CLK/CLKN。
如图2所示，MOS管M1和M2作为第一级预放大器的差分输入对，差分输入VINP-VINN连接到M1和M2的栅极上，其漏极作为第一级预放大器的输出，MOS管M4和M5则用于输出节点的复位，由时钟信号CLK控制；MOS管M3a是第一级的尾电流管，用于在第一级动态预放大器放大过程中泄放第一级输出节点Di的电荷到尾电容CTAIL上，M3a的控制信号与第一级复位管同相。MOS管M3b用于将尾电容CTAIL上极板所存储的电荷清空，由CLK反相时钟CLKN控制。
如图3所示，在第二级输入对管前，MOS管M14和M15以栅漏短接的形式接在输入路径上，充当二极管负载，M16和M17用作输入节点复位管，由信号CLK控制，MOS管M6和M7作为锁存器级的输入对管，将第一级的信号放大到锁存器的输出节点上。MOS管M8-M11充当第二级的锁存器主体，M12和M13用于锁存器的输出复位，由CLK反相时钟CLKN控制。
在一般的二级动态比较器设计中，MOS管M6-M7，M14-M15一般都不会出现，一般设计都将第二级的信号输入管设置为M12和M13(并在第二级使用一个独立的PMOS管控制流过锁存器的电流)，并且第一级预放大器一般只有一个单独的M3a作为尾电流管，控制第一级的预放大过程。然而，单独的M3a管作为尾电流管，会使得第一级的差分输入对大部分预放大时间都工作在饱和区，而第一级对信号的放大能力与gm/Id成正比，这使得第一级对信号的放大能力不强。而如果使用M12和M13管作为第二级的信号输入管，那么在比较器刚进入信号建立的过程时，第一级输出节点信号尚未完全建立的情况下，导通的MOS管M12和M13将会使第二级锁存器在没有收到信号的情况下向着亚稳态建立，过程容易受到噪声干扰。综上，传统二级动态比较器一般表现出较高的噪声。
而采用本发明中添加的M3b管，CTAIL与M14-M17管的组合，并把第二级锁存器的输入改为MOS管M6和M7，则一是可以在第一级动态预放大的过程中，通过CTAIL收集第一级输出节点寄生电容存储的电荷，抬高差分输入对的源端电压而使输入管逐渐进入亚阈值区，从而获得比较高的gm/Id，二是第二级因为采用了PMOS输入对管和二极管负载，仅当第一级输出节点电平下降了两倍Vth(阈值电压)时，第二级才接收到第一级放大的信号并开始工作，这部分延迟可以使第一级预放大器有充足的时间放大信号，从而使得有效信号增益更大，因此本发明对降低噪声有较显著的效果。
附图说明
图1为本次发明的低噪声二级动态比较器整体框图。
图2为第一级动态预放大器电路原理图。
图3为第二级锁存器电路原理图。
具体实施方式
下面结合附图，对本发明的实施细节做出详解。
首先使控制信号CLK处于低电平，CLKN处于高电平，整个比较器处于复位状态，这时图1中第一级输出节点寄生电容被充电到Vdd，尾电流管M3a关闭，M3b打开将尾电容CTAIL上极板的电荷清0，且图2中第二级输入端被充电到Vdd，锁存器输出被M12和M13管强制清0，置为低电平。
复位完成后，CLKN先转为低电平，将MOS管M3b和M12-M13释放，然后CLK转为高电平，比较器开始对输入信号VINP-VINN进行比较。在输入共模电平产生的对预放大器输出节点电容放电的共模电流基础上，输入信号被放大到各自的输出节点Di+/Di-上，产生差模信号，同时打开的M3a管将总的共模电流泄放到尾电容CTAIL上，抬高差分输入对管的源极电压，使输入管往亚阈值区靠近，提升gm/Id，；在输出节点电压下降2个Vth后，第二级PMOS输入对打开，锁存器开始按放大后的信号建立相应的输出电平。

Claims (2)

1.一种适用于SAR ADC的低噪声二级动态比较器，其特征在于采用NMOS差分输入对，PMOS复位管M4-M5对NMOS差分对M1-M2漏端复位。采用尾电容管M3a对CTAIL充电，M3b作为CTAIl上极板复位管。在第二级动态比较器输入PMOS对M6-M7前，接有二极管负载M14-M15，复位管M16-M17；第二级锁存器由M8-M11构成，其输出由M12-M13管控制复位。
2.在根据权利要求1所述的一种适用于SAR ADC的低噪声二级动态比较器，其特征在于CTAIL在预放大过程中抬升输入对管源极电压，抬升差分输入对的gm/Id值以后，还借由第二级输入上的二极管负载等效增大了第二级锁存器的工作阈值，延长了第一级预放大器的放大时间，因而降低了比较器等效输入噪声。
CN202210043089.4A 2022-01-14 2022-01-14 适用于sar adc的低噪声二级动态比较器 Pending CN114520650A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210043089.4A CN114520650A (zh) 2022-01-14 2022-01-14 适用于sar adc的低噪声二级动态比较器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210043089.4A CN114520650A (zh) 2022-01-14 2022-01-14 适用于sar adc的低噪声二级动态比较器

Publications (1)

Publication Number Publication Date
CN114520650A true CN114520650A (zh) 2022-05-20

Family

ID=81596498

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210043089.4A Pending CN114520650A (zh) 2022-01-14 2022-01-14 适用于sar adc的低噪声二级动态比较器

Country Status (1)

Country Link
CN (1) CN114520650A (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116470889A (zh) * 2023-04-10 2023-07-21 北京大学 一种比较器电路、模拟数字转换器以及电子设备
CN116488622A (zh) * 2023-04-03 2023-07-25 广东工业大学 一种低功耗动态比较器
CN116614135A (zh) * 2023-05-18 2023-08-18 金华高等研究院(金华理工学院筹建工作领导小组办公室) 适用于同步时序sar adc的动态比较器及控制方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110115529A1 (en) * 2009-11-17 2011-05-19 Zoran Corporation Latched comparator circuit
CN106067822A (zh) * 2016-06-06 2016-11-02 东南大学 一种高速高精度的cmos锁存比较器
US20200204184A1 (en) * 2018-12-19 2020-06-25 Socionext Inc. Comparator circuitry
CN111654288A (zh) * 2020-07-18 2020-09-11 福州大学 一种用于sar adc的二级全动态比较器及其工作方法
CN113193870A (zh) * 2021-04-21 2021-07-30 江苏信息职业技术学院 一种低功耗、低版图面积的sar adc

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110115529A1 (en) * 2009-11-17 2011-05-19 Zoran Corporation Latched comparator circuit
CN106067822A (zh) * 2016-06-06 2016-11-02 东南大学 一种高速高精度的cmos锁存比较器
US20200204184A1 (en) * 2018-12-19 2020-06-25 Socionext Inc. Comparator circuitry
CN111654288A (zh) * 2020-07-18 2020-09-11 福州大学 一种用于sar adc的二级全动态比较器及其工作方法
CN113193870A (zh) * 2021-04-21 2021-07-30 江苏信息职业技术学院 一种低功耗、低版图面积的sar adc

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
ZHONG ZHANG等: "Predictive SAR ADC with two-step loading technology for energy reduction" *
张鲁: "14位100-MS/s的流水线模数转换器的分析与设计" *

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116488622A (zh) * 2023-04-03 2023-07-25 广东工业大学 一种低功耗动态比较器
CN116488622B (zh) * 2023-04-03 2024-02-02 广东工业大学 一种低功耗动态比较器
CN116470889A (zh) * 2023-04-10 2023-07-21 北京大学 一种比较器电路、模拟数字转换器以及电子设备
CN116470889B (zh) * 2023-04-10 2024-04-16 北京大学 一种比较器电路、模拟数字转换器以及电子设备
CN116614135A (zh) * 2023-05-18 2023-08-18 金华高等研究院(金华理工学院筹建工作领导小组办公室) 适用于同步时序sar adc的动态比较器及控制方法
CN116614135B (zh) * 2023-05-18 2024-04-09 金华高等研究院(金华理工学院筹建工作领导小组办公室) 适用于同步时序sar adc的动态比较器及控制方法

Similar Documents

Publication Publication Date Title
CN114520650A (zh) 适用于sar adc的低噪声二级动态比较器
CN107944099B (zh) 一种高速高精度比较器电路设计
CN111200402B (zh) 一种能够提升增益的高线性度动态残差放大器电路
CN110034765B (zh) 一种快速响应的动态锁存比较器
CN104242879A (zh) 一种用于高速模数转换器的高速低失调动态比较器
CN110912540B (zh) 一种低动态失配的高速预放大锁存比较器
CN111446966A (zh) 一种应用于sar adc的单相时钟高速低功耗动态比较器
CN115333515A (zh) 一种低回踢噪声的动态比较器
CN111585518B (zh) 适用于噪声整形结构adc的高速低功耗差分动态运算放大器
CN106067822B (zh) 一种高速高精度的cmos锁存比较器
CN114679161A (zh) 一种适用于中低精度高速低功耗adc的三级比较器系统
CN113872574A (zh) 一种应用于高速模数转换器的高速比较器
CN114257222A (zh) 一种单时钟控制高速比较器电路
CN117767896A (zh) 放大电路及比较器
CN116318083A (zh) 一种高精度自归零比较器
CN111313871A (zh) 动态预放大电路和动态比较器
CN115412077A (zh) 一种高速低功耗的前置锁存比较器
CN112953420B (zh) 一种输入管处于线性区的动态运算放大器电路
Zhuang et al. A back-gate-input clocked comparator with improved speed and reduced noise in 22-nm SOI CMOS
CN210670009U (zh) 一种低动态失配的高速预放大锁存比较器
CN108199700B (zh) 一种高精度的比较器电路
Saroja et al. Design of high performance CMOS dynamic latch comparator
CN117691956B (zh) 一种应用于高速模数转换器的开环残差放大器电路
CN214281351U (zh) 一种动态比较器
CN111030694B (zh) 一种基于电感峰化的超宽带源随保持放大器

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20220520