CN214281351U - 一种动态比较器 - Google Patents
一种动态比较器 Download PDFInfo
- Publication number
- CN214281351U CN214281351U CN202120296143.7U CN202120296143U CN214281351U CN 214281351 U CN214281351 U CN 214281351U CN 202120296143 U CN202120296143 U CN 202120296143U CN 214281351 U CN214281351 U CN 214281351U
- Authority
- CN
- China
- Prior art keywords
- switching tube
- tube
- switch tube
- drain
- switch
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Manipulation Of Pulses (AREA)
Abstract
本实用新型涉及集成电路设计技术领域,具体公开了一种动态比较器,其中,包括:主电路、第一反相器电路和第二反相器电路,所述第一反相器电路和第二反相器电路均与所述主电路连接;所述主电路能够通过共源共栅结构提供偏置电流,并能够限制所述主电路的最大瞬态电流,且能够通过输出级的交叉耦合组成正反馈回路提高动态比较器的电压增益;所述第一反相器电路和第二反相器电路均能够将所述主电路输出的高低电平转换为二进制数据输出。本实用新型提供的动态比较器能够实现对输入信号进行高精度比较,且能够准确快速得到输出二进制信号。
Description
技术领域
本实用新型涉及集成电路设计技术领域,尤其涉及一种动态比较器。
背景技术
比较器在各种系统领域中都有广泛的应用,在高分辨率的模数转换器(ADC)中,在模数转换器采样并处理信号时通常需要用到高精度量化器将差分输入的信号放大成数字信号,并对每个时钟周期的比较值进行锁存。而量化器主要由比较器和数字电路组成,而且比较器并非理想器件,存在增益有限、速度有限和失调误差等非理想因素。因此,高增益高精度低功耗的比较器是提高量化器乃至整个ADC性能的关键,现有技术中的比较器无法满足高精度低功耗且高转换速率的要求。
发明内容
本实用新型提供了一种动态比较器,解决相关技术中存在的无法满足高精度低功耗且高转换速率的要求的问题。
作为本实用新型的一个方面,提供一种动态比较器,其中,包括:主电路、第一反相器电路和第二反相器电路,所述第一反相器电路和第二反相器电路均与所述主电路连接;
所述主电路能够通过共源共栅结构提供偏置电流,并能够限制所述主电路的最大瞬态电流,且能够通过输出级的交叉耦合组成正反馈回路提高动态比较器的电压增益;
所述第一反相器电路和第二反相器电路均能够将所述主电路输出的高低电平转换为二进制数据输出。
进一步地,所述主电路包括:差分对输入电路、共源共栅结构和正反馈回路,所述共源共栅结构和所述正反馈回路均与所述差分对输入电路连接,
所述差分对输入电路作为所述主电路的输入端,所述共源共栅结构能够锁住所述主电路的最大瞬态电流,所述正反馈回路能够通过交叉耦合调节动态比较器的电压增益。
进一步地,所述差分对输入电路包括:第一开关管、第二开关管、第三开关管、第四开关管和第五开关管,所述第一开关管的源极与所述第二开关管的源极均与所述第三开关管的漏极连接,所述第一开关管的栅极连接输入信号正端,所述第一开关管的漏极连接所述第四开关管的源极,所述第二开关管的栅极连接输入信号负端,所述第二开关管的漏极连接所述第五开关管的源极,所述第三开关管的栅极连接第一偏置电压,所述第三开关管的源极连接电源地,所述第四开关管的栅极和所述第五开关管的栅极均连接第三偏置电压,所述第四开关管的漏极和所述第五开关管的漏极均连接所述正反馈回路。
进一步地,所述共源共栅结构包括:第六开关管和第七开关管,所述第六开关管的源极和所述第七开关管的源极连接,所述第六开关管的栅极和所述第七开关管的栅极均连接第二偏置电压,所述第六开关管的漏极连接所述第四开关管的源极,所述第七开关管的漏极连接所述第五开关管的源极。
进一步地,所述正反馈回路包括第八开关管、第九开关管和第十开关管,所述第八开关管的漏极连接所述第四开关管的漏极,所述第九开关管的漏极连接所述第五开关管的漏极,所述第十开关管的源极连接所述第八开关管的漏极,所述第十开关管的漏极连接所述第九开关管的漏极,所述第十开关管的栅极连接时钟信号,所述第八开关管的源极和所述第九开关管的源极均连接电源地,所述第八开关管的栅极连接所述第九开关管的漏极,所述第九开关管的栅极连接所述第八开关管的漏极。
进一步地,所述第一开关管、第二开关管、第三开关管、第八开关管、第九开关管和第十开关管均包括N型开关管,所述第四开关管、第五开关管、第六开关管和第七开关管均包括P型开关管。
进一步地,所述第一反相器电路包括第十一开关管、第十二开关管和第十三开关管,所述第十一开关管的栅极和所述第十二开关管的栅极连接,并均连接至所述主电路,所述第十一开关管的源极连接电源端,所述第十一开关管的漏极与所述第十二开关管的漏极连接,并均连接至正输出端,所述第十二开关管的源极连接所述第十三开关管的漏极,所述第十三开关管的栅极连接使能信号,所述第十三开关管的源极连接电源地。
进一步地,所述第十一开关管包括P型开关管,所述第十二开关管和第十三开关管均包括N型开关管。
进一步地,所述第二反相器电路包括第十四开关管、第十五开关管和第十六开关管,所述第十四开关管的栅极和所述第十五开关管的栅极连接,并均连接至所述主电路,所述第十四开关管的源极连接电源端,所述第十四开关管的漏极与所述第十五开关管的漏极连接,并均连接至负输出端,所述第十五开关管的源极连接所述第十六开关管的漏极,所述第十六开关管的栅极连接使能信号,所述第十六开关管的源极连接电源地。
进一步地,所述第十四开关管包括P型开关管,所述第十五开关管和第十六开关管均包括N型开关管。
本实用新型提供的动态比较器,采用共源共栅结构为比较级提供偏置电流,限制该级最大瞬态电流,输出级采用交叉耦合结构放大差分信号,有效减小了复位状态与比较状态切换时产生的毛刺电压,同时采用时钟控制比较器的工作和刷新缓存状态,使得能够快速并不受上一时钟状态影响的比较下一个时钟的输入差分电压。因此,本实用新型提供的动态比较器能够实现对输入信号进行高精度比较,且能够准确快速得到输出二进制信号。
附图说明
附图是用来提供对本实用新型的进一步理解,并且构成说明书的一部分,与下面的具体实施方式一起用于解释本实用新型,但并不构成对本实用新型的限制。
图1为本实用新型提供的动态比较器的电路原理图。
具体实施方式
需要说明的是,在不冲突的情况下,本实用新型中的实施例及实施例中的特征可以相互结合。下面将参考附图并结合实施例来详细说明本实用新型。
为了使本领域技术人员更好地理解本实用新型方案,下面将结合本实用新型实施例中的附图,对本实用新型实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是本实用新型一部分的实施例,而不是全部的实施例。基于本实用新型中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都应当属于本实用新型保护的范围。
需要说明的是,本实用新型的说明书和权利要求书及上述附图中的术语“第一”、“第二”等是用于区别类似的对象,而不必用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换,以便这里描述的本实用新型的实施例。此外,术语“包括”和“具有”以及他们的任何变形,意图在于覆盖不排他的包括,例如,包含了一系列步骤或单元的过程、方法、系统、产品或设备不必限于清楚地列出的那些步骤或单元,而是可包括没有清楚地列出的或对于这些过程、方法、产品或设备固有的其它步骤或单元。
在本实施例中提供了一种动态比较器,图1是根据本实用新型实施例提供的动态比较器的电路原理图,如图1所示,包括:主电路11、第一反相器电路12和第二反相器电路13,所述第一反相器电路12和第二反相器电路13均与所述主电路11连接;
所述主电路11能够通过共源共栅结构提供偏置电流,并能够限制所述主电路的最大瞬态电流,且能够通过输出级的交叉耦合组成正反馈回路提高动态比较器的电压增益;
所述第一反相器电路12和第二反相器电路13均能够将所述主电路11输出的高低电平转换为二进制数据输出。
本实用新型实施例提供的动态比较器,采用共源共栅结构为比较级提供偏置电流,限制该级最大瞬态电流,输出级采用交叉耦合结构放大差分信号,有效减小了复位状态与比较状态切换时产生的毛刺电压,同时采用时钟控制比较器的工作和刷新缓存状态,使得能够快速并不受上一时钟状态影响的比较下一个时钟的输入差分电压。因此,本实用新型提供的动态比较器能够实现对输入信号进行高精度比较,且能够准确快速得到输出二进制信号。
具体地,如图1所示,所述主电路11包括:差分对输入电路、共源共栅结构和正反馈回路,所述共源共栅结构和所述正反馈回路均与所述差分对输入电路连接,
所述差分对输入电路作为所述主电路的输入端,所述共源共栅结构能够锁住所述主电路的最大瞬态电流,所述正反馈回路能够通过交叉耦合调节动态比较器的电压增益。
应当理解的是,所述共源共栅结构能够锁住所述主电路的最大瞬态电流,从而可以降低电路的功耗。
进一步具体地,所述差分对输入电路包括:第一开关管MN1、第二开关管MN2、第三开关管MN3、第四开关管MP1和第五开关管MP2,所述第一开关管MN1的源极与所述第二开关管MN2的源极均与所述第三开关管MN3的漏极连接,所述第一开关管MN1的栅极连接输入信号正端,所述第一开关管MN1的漏极连接所述第四开关管MP1的源极,所述第二开关管MN2的栅极连接输入信号负端Vin-,所述第二开关管MN2的漏极连接所述第五开关管MP2的源极,所述第三开关管MN3的栅极连接第一偏置电压Vb1,所述第三开关管MN3的源极连接电源地GND,所述第四开关管MP1的栅极和所述第五开关管MP2的栅极均连接第三偏置电压Vb3,所述第四开关管MP1的漏极和所述第五开关管MP2的漏极均连接所述正反馈回路。
进一步具体地,所述共源共栅结构包括:第六开关管MP4和第七开关管MP5,所述第六开关管MP4的源极和所述第七开关管MP5的源极连接,所述第六开关管MP4的栅极和所述第七开关管MP5的栅极均连接第二偏置电压Vb2,所述第六开关管MP4的漏极连接所述第四开关管MP1的源极,所述第七开关管MP5的漏极连接所述第五开关管MP2的源极。
进一步具体地,所述正反馈回路包括第八开关管MN4、第九开关管MN5和第十开关管MN6,所述第八开关管MN4的漏极连接所述第四开关管MP1的漏极,所述第九开关管MN5的漏极连接所述第五开关管MP2的漏极,所述第十开关管MN6的源极连接所述第八开关管MN4的漏极,所述第十开关管MN6的漏极连接所述第九开关管MN5的漏极,所述第十开关管MN6的栅极连接时钟信号,所述第八开关管MN4的源极和所述第九开关管MN5的源极均连接电源地GND,所述第八开关管MN4的栅极连接所述第九开关管MN5的漏极,所述第九开关管MN5的栅极连接所述第八开关管MN4的漏极。
在一些实施方式中,所述第一开关管MN1、第二开关管MN2、第三开关管MN3、第八开关管MN4、第九开关管MN5和第十开关管MN6均包括N型开关管,所述第四开关管MP1、第五开关管MP2、第六开关管MP3和第七开关管MP4均包括P型开关管。
在本实用新型实施例中,主电路11采用共源共栅结构为比较器提供偏置电流,限制该级的最大瞬态电流,输出级采用交叉耦合组成正反馈结构极大提高电路电压增益,并且使得两端输出电压在VDD和Vgs之间时输出高电平,在小于Vgs时输出低电平,所以最终输出电压跳变的变化很小,以此提高比较器的精确度和稳定性。同时采用时钟控制比较器的工作和刷新缓存状态,使得能够快速比较下一个时钟的输入差分电压。偏置电压Vb1、Vb2、Vb3使得主运放电路的MOS管都工作在饱和区。同时采用时钟控制比较器的工作和刷新缓存状态,使得能够快速并不受上一时钟状态影响的比较下一个时钟的输入差分电压。第一反相器电路12和第二反相器电路13部分采用反相器组成电平转换电路,通过使能信号OEN可以控制整个比较器的输出状态,并将比较器主运放输出的高低电平转换为二进制数据输出。
具体地,所述第一反相器电路12包括第十一开关管MP5、第十二开关管MN7和第十三开关管MN8,所述第十一开关管MP5的栅极和所述第十二开关管MN7的栅极连接,并均连接至所述主电路11,所述第十一开关管MP5的源极连接电源端VDD,所述第十一开关管MP5的漏极与所述第十二开关管MN7的漏极连接,并均连接至正输出端Vout+,所述第十二开关管MN7的源极连接所述第十三开关管MN8的漏极,所述第十三开关管MN8的栅极连接使能信号OEN,所述第十三开关管MN8的源极连接电源地GND。
在本实用新型实施例中,所述第十一开关管MP5的栅极和所述第十二开关管MN7的栅极连接,并均连接至所述第五开关管MP2的漏极。
在本实用新型实施例中,所述第十一开关管MP5包括P型开关管,所述第十二开关管MN7和第十三开关管MN8均包括N型开关管。
具体地,所述第二反相器电路13包括第十四开关管MP6、第十五开关管MN9和第十六开关管MN10,所述第十四开关管MP6的栅极和所述第十五开关管MN9的栅极连接,并均连接至所述主电路11,所述第十四开关管MP6的源极连接电源端VDD,所述第十四开关管MP6的漏极与所述第十五开关管MN9的漏极连接,并均连接至负输出端Vout-,所述第十五开关管MN9的源极连接所述第十六开关管MN10的漏极,所述第十六开关管MN10的栅极连接使能信号OEN,所述第十六开关管MN10的源极连接电源地GND。
在本实用新型实施例中,所述第十四开关管MP6的栅极和所述第十五开关管MN9的栅极连接,并均连接至所述第四开关管MP1的漏极。
在本实用新型实施例中,所述第十四开关管MP6包括P型开关管,所述第十五开关管MN9和第十六开关管MN10均包括N型开关管。
具体地,当使能信号OEN为高电平时,第十三开关管MN8和第十五开关管MN9导通,整个比较器正常工作,此时当第十开关管MN6的栅极电压为低电平时,第十开关管MN6截止,此时第八开关管MN4和第九开关管MN5组成交叉耦合电路形成正反馈环路,差分信号从第一开关管MN1和第二开关管MN2栅极输入,由于正反馈环路极大的提高了电压增益,使得输入的微小的差值急剧放大,最终输出一端高电平(假设Vin+>Vin-):
VX=VDD-Vds(MP4)-Vds(MP1),
另一端输出为低电平:
VY=Vds(MN5)。
当MN6的栅极时点电平为高电平时,MN6导通,MN7和MN6的栅极与漏极相连,相当于两个二极管并联,此时上一个比较时钟的残存电流电压快速释放到地。比较器两端输出都为一个Vgs,此时动态比较器稳定输出低电平,通过反相器模块12和13转换为高电平。
当使能信号OEN为低电平时,NMOS管MN8和MN9为截止,比较器最终通过第一反相器电路12和第二反相器电路13始终输出高电平。
可以看出,由于采用共源共栅偏置,以及输出为交叉耦合组成正反馈,极大的提高了输出阻抗和电压增益。只需要输入端有微小的差分输入也会识别并进行放大最终输出比较信号,且主运放输出的电压只有高电位VDD-Vds(MP4)-Vds(MP1)和低电位Vds(MN5),当电压在VDD到Vgs之间时,使得反相器最终输出的为高电位,当电压小于Vgs时使得反相器输出为低电位,使得反相器输入端电压跳变范围控制在0V到Vgs之间,电压范围非常小,有效减小了复位状态与比较状态切换时产生的毛刺电压。最终输出不存在电压未达到反相器翻转电压导致输出错误的情况,提高了比较器的精确度。
同时由于采用共源共栅结构以及MP4和MP3为比较器提供偏置电流,限制了整个电路的最大瞬态电流,减小了动态比较器的功耗,又在输出两端引入时钟控制的NMOS管MN6和使能信号OEN来控制比较器的工作状态和刷新缓存电压,使得能够快速并不受上一时钟状态影响的比较下一个时钟的输入差分电压。
因此,本实用新型提供的动态比较器,具有高精度低功耗的优势,同时具有在时钟跳变时传输时延小,在复位状态与比较状态切换时产生的毛刺电压小的特点。
可以理解的是,以上实施方式仅仅是为了说明本实用新型的原理而采用的示例性实施方式,然而本实用新型并不局限于此。对于本领域内的普通技术人员而言,在不脱离本实用新型的精神和实质的情况下,可以做出各种变型和改进,这些变型和改进也视为本实用新型的保护范围。
Claims (10)
1.一种动态比较器,其特征在于,包括:主电路、第一反相器电路和第二反相器电路,所述第一反相器电路和第二反相器电路均与所述主电路连接;
所述主电路能够通过共源共栅结构提供偏置电流,并能够限制所述主电路的最大瞬态电流,且能够通过输出级的交叉耦合组成正反馈回路提高动态比较器的电压增益;
所述第一反相器电路和第二反相器电路均能够将所述主电路输出的高低电平转换为二进制数据输出。
2.根据权利要求1所述的动态比较器,其特征在于,所述主电路包括:差分对输入电路、共源共栅结构和正反馈回路,所述共源共栅结构和所述正反馈回路均与所述差分对输入电路连接,
所述差分对输入电路作为所述主电路的输入端,所述共源共栅结构能够锁住所述主电路的最大瞬态电流,所述正反馈回路能够通过交叉耦合调节动态比较器的电压增益。
3.根据权利要求2所述的动态比较器,其特征在于,所述差分对输入电路包括:第一开关管、第二开关管、第三开关管、第四开关管和第五开关管,所述第一开关管的源极与所述第二开关管的源极均与所述第三开关管的漏极连接,所述第一开关管的栅极连接输入信号正端,所述第一开关管的漏极连接所述第四开关管的源极,所述第二开关管的栅极连接输入信号负端,所述第二开关管的漏极连接所述第五开关管的源极,所述第三开关管的栅极连接第一偏置电压,所述第三开关管的源极连接电源地,所述第四开关管的栅极和所述第五开关管的栅极均连接第三偏置电压,所述第四开关管的漏极和所述第五开关管的漏极均连接所述正反馈回路。
4.根据权利要求3所述的动态比较器,其特征在于,所述共源共栅结构包括:第六开关管和第七开关管,所述第六开关管的源极和所述第七开关管的源极连接,所述第六开关管的栅极和所述第七开关管的栅极均连接第二偏置电压,所述第六开关管的漏极连接所述第四开关管的源极,所述第七开关管的漏极连接所述第五开关管的源极。
5.根据权利要求4所述的动态比较器,其特征在于,所述正反馈回路包括第八开关管、第九开关管和第十开关管,所述第八开关管的漏极连接所述第四开关管的漏极,所述第九开关管的漏极连接所述第五开关管的漏极,所述第十开关管的源极连接所述第八开关管的漏极,所述第十开关管的漏极连接所述第九开关管的漏极,所述第十开关管的栅极连接时钟信号,所述第八开关管的源极和所述第九开关管的源极均连接电源地,所述第八开关管的栅极连接所述第九开关管的漏极,所述第九开关管的栅极连接所述第八开关管的漏极。
6.根据权利要求5所述的动态比较器,其特征在于,所述第一开关管、第二开关管、第三开关管、第八开关管、第九开关管和第十开关管均包括N型开关管,所述第四开关管、第五开关管、第六开关管和第七开关管均包括P型开关管。
7.根据权利要求1所述的动态比较器,其特征在于,所述第一反相器电路包括第十一开关管、第十二开关管和第十三开关管,所述第十一开关管的栅极和所述第十二开关管的栅极连接,并均连接至所述主电路,所述第十一开关管的源极连接电源端,所述第十一开关管的漏极与所述第十二开关管的漏极连接,并均连接至正输出端,所述第十二开关管的源极连接所述第十三开关管的漏极,所述第十三开关管的栅极连接使能信号,所述第十三开关管的源极连接电源地。
8.根据权利要求7所述的动态比较器,其特征在于,所述第十一开关管包括P型开关管,所述第十二开关管和第十三开关管均包括N型开关管。
9.根据权利要求1所述的动态比较器,其特征在于,所述第二反相器电路包括第十四开关管、第十五开关管和第十六开关管,所述第十四开关管的栅极和所述第十五开关管的栅极连接,并均连接至所述主电路,所述第十四开关管的源极连接电源端,所述第十四开关管的漏极与所述第十五开关管的漏极连接,并均连接至负输出端,所述第十五开关管的源极连接所述第十六开关管的漏极,所述第十六开关管的栅极连接使能信号,所述第十六开关管的源极连接电源地。
10.根据权利要求9所述的动态比较器,其特征在于,所述第十四开关管包括P型开关管,所述第十五开关管和第十六开关管均包括N型开关管。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202120296143.7U CN214281351U (zh) | 2021-02-02 | 2021-02-02 | 一种动态比较器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202120296143.7U CN214281351U (zh) | 2021-02-02 | 2021-02-02 | 一种动态比较器 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN214281351U true CN214281351U (zh) | 2021-09-24 |
Family
ID=77770638
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202120296143.7U Active CN214281351U (zh) | 2021-02-02 | 2021-02-02 | 一种动态比较器 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN214281351U (zh) |
-
2021
- 2021-02-02 CN CN202120296143.7U patent/CN214281351U/zh active Active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN108574489B (zh) | 一种比较器及逐次逼近式模拟数字转换器 | |
CN107944099B (zh) | 一种高速高精度比较器电路设计 | |
CN108270420B (zh) | 一种比较器及逐次逼近式模拟数字转换器 | |
JP5334366B2 (ja) | 半導体集積回路 | |
CN107565966B (zh) | 一种应用于高速流水线adc的比较器 | |
CN102545806B (zh) | 差动放大器 | |
CN110034765B (zh) | 一种快速响应的动态锁存比较器 | |
CN106067822B (zh) | 一种高速高精度的cmos锁存比较器 | |
Amaral et al. | An improved low-voltage low-power CMOS comparator to be used in high-speed pipeline ADCs | |
Kim et al. | Comparative study and optimization of synchronous and asynchronous comparators at near-threshold voltages | |
CN102045044B (zh) | 一种比较器和模数转换器 | |
CN112187226A (zh) | 一种低压低功耗的动态比较器 | |
CN110912540A (zh) | 一种低动态失配的高速预放大锁存比较器 | |
Huang et al. | Design and analysis of novel dynamic latched comparator with reduced kickback noise for high-speed ADCs | |
CN216625715U (zh) | 浮空型动态锁存比较器和逐次逼近型模数转换器 | |
CN114389585A (zh) | 一种高速低失调锁存比较器 | |
US11211922B2 (en) | Voltage comparator for offset compensation | |
CN111313871B (zh) | 动态预放大电路和动态比较器 | |
CN214281351U (zh) | 一种动态比较器 | |
CN112910447A (zh) | 一种低功耗的轨至轨输入摆幅的比较器电路 | |
Banik et al. | A low power 1.8 V 4-bit 400-MHz flash ADC in 0.18/spl mu/digital CMOS | |
CN112953420B (zh) | 一种输入管处于线性区的动态运算放大器电路 | |
CN112953545A (zh) | 一种动态比较器 | |
JP2006287305A (ja) | 電圧比較器 | |
CN111162786B (zh) | 一种消除回踢噪声的比较器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GR01 | Patent grant | ||
GR01 | Patent grant |