CN112187226A - 一种低压低功耗的动态比较器 - Google Patents

一种低压低功耗的动态比较器 Download PDF

Info

Publication number
CN112187226A
CN112187226A CN202011211501.6A CN202011211501A CN112187226A CN 112187226 A CN112187226 A CN 112187226A CN 202011211501 A CN202011211501 A CN 202011211501A CN 112187226 A CN112187226 A CN 112187226A
Authority
CN
China
Prior art keywords
low
stage
voltage
drain
gate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
CN202011211501.6A
Other languages
English (en)
Inventor
赵莉
黄晶
刘士荣
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nanjing Derui Zhixin Electronic Technology Co ltd
Original Assignee
Nanjing Derui Zhixin Electronic Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nanjing Derui Zhixin Electronic Technology Co ltd filed Critical Nanjing Derui Zhixin Electronic Technology Co ltd
Priority to CN202011211501.6A priority Critical patent/CN112187226A/zh
Publication of CN112187226A publication Critical patent/CN112187226A/zh
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/22—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral
    • H03K5/24—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude
    • H03K5/2472—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude using field effect transistors
    • H03K5/2481—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude using field effect transistors with at least one differential stage
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/22—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral
    • H03K5/24—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude
    • H03K5/2472—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude using field effect transistors
    • H03K5/249—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude using field effect transistors using clock signals

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Manipulation Of Pulses (AREA)

Abstract

本发明涉及一种低压低功耗的动态比较器，包括输入级和锁存级，其中输入级和锁存级的偏置电流分别采用了不同的尾电流管，这种双尾电流管使得电源和地之间的电路堆叠较少，因此适合在低电源电压下工作。此外，与传统的动态比较器相比，本发明在输入级中增加了两个开关管，可以避免产生从电源到地的电流泄放通路，有效降低尾电流管偏置电流，而且还能提高锁存器的速度。该比较器可应用于逐次逼近型模数转换器中，满足无线传感器应用系统对模数转换器苛刻的功耗要求。

Description

一种低压低功耗的动态比较器
技术领域
本发明涉及一种比较器，具体涉及一种低压低功耗的动态比较器，属于集成电路技术领域。
背景技术
随着无线传感器的快速发展，对模数转换器的低功耗要求也越来越高，而模数转换器中比较器是基本构成电路，因此设计中要求比较器电路的功耗和面积较小。同时深亚微米CMOS中低电源电压的应用也对比较器的设计有着低电压的限制，为了满足低功耗和低电压电压的设计要求，不但需要各种技术的改进，也需要设计新的电路结构。
传统的基于CMOS的动态比较器如图1所示，它是基于敏感放大器的动态锁存比较器，该结构具有多个优点如高输入阻抗、轨到轨的高输出摆幅、无静态功耗等，但是这种结构也有一些缺点，如输入级和锁存级的电流都是由一个尾晶体管的偏置电流决定的，只有一个电流路径，而比较器工作时为了降低比较器的失调，则期望输入级尾偏置电流小一些，但是为了快速提升锁存器的速度，则期望锁存级尾偏置电流大一些，因此这种设计会影响锁存比较器的再生过程，延时偏大。另外，传统结构的CMOS动态比较器很难应用在低电压系统中，因此，迫切的需要一种新的方案解决上述技术问题。
发明内容
本发明正是针对现有技术中存在的问题，提供一种低压低功耗的动态比较器，该技术方案既能保证低功耗又能达到低电源电压的要求，通过验证可知，本发明结构，在电源电压为0.5V时功耗是nw量级，同时功能和性能均能满足低压低功耗的逐次逼近的模数转换器的要求。
为了实现上述目的，本发明的技术方案如下，一种低压低功耗的动态比较器，所述动态比较器包含输入级和锁存级，所述输入级和锁存级由节点fp和fn连接。
作为本发明的一种改进，所述输入级包括第一NMOS管MN1、第二NMOS管MN2、第三NMOS管MN3、第四NMOS管MN4，第五NMOS管MN5，第一PMOS管MP1、第二PMOS管MP2，所述MN5为输入级的尾电流管；
其中：MN1的栅极连接输入信号Vin，其源极连接所述MN3的漏极，MN1的漏极节点fp连接所述MP1的漏极和所述MN4的栅极；所述MN2的栅极连接输入信号Vip，其源极连接所述MN4的漏极，MN2的漏极节点fn连接所述MP2的漏极和所述MN3的栅极；所述MP1和MP2的栅极连接时钟信号clk，所述MP1和MP2的源极接电源VDD；所述MN3和MN4的源极连接所述MN5的漏极；所述MN5的栅极连接时钟信号clk，其源极连接到地。
作为本发明的一种改进，所述锁存级包括第五PMOS管MP5、第三PMOS管MP3、第四PMOS管MP4、第六NMOS管MN6、第七NMOS管MN7、第八NMOS管MN8、第九NMOS管MN9，所述MP5为锁存级尾电流管；
MP5的栅极连接时钟信号clkb，MP5的漏极连接所述MP3和MP4的源极，MP5的源极连接到电源电压VDD；所述MP3的漏极连接到输出节点outn，同时连接到所述MN6、MN8的漏极以及所述MP4和MN7的栅极；所述MP4的漏极连接到输出节点outp，同时连接到所述MN7、MN9的漏极以及所述MP3和MN6的栅极；所述MN6和MN7的源极连接到地GND；所述MN8的栅极连接节点fp，其源极连接到地GND；所述MN9的栅极连接节点fn，其源极连接到地GND。
作为本发明的一种改进，当时钟clk为低电平，clkb为高电平时，所述输入级和锁存级的连接节点fp和fn均为高电平，锁存级的输出节点outp和outn均为低电平，此时该动态比较器出于复位阶段；当时钟clk为高电平，clkb为低电平时，输入级和锁存级的连接节点fp和fn产生电压差，此时锁存级的尾电流管MP5打开，交叉耦合对管MN6和MP3以及MN7和MP4加速输出电平的转换，使得差分输出电电压最高位为电源电压VDD，电压最低位为地GND，从而实现对于输入信号Vin和Vip动态比较的功能。
作为本发明的一种改进，所述MN6和MP3以及MN7和MP4构成交叉耦合对管，进一步加快输出电平的转换。
一种低压低功耗的动态比较器的控制方法，当时钟clk为低电平，clkb为高电平时，所述输入级和锁存级的连接节点fp和fn均为高电平，锁存级的输出节点outp和outn均为低电平，此时该动态比较器出于复位阶段；当时钟clk为高电平，clkb为低电平时，输入级和锁存级的连接节点fp和fn产生电压差，此时锁存级的尾电流管MP5打开，交叉耦合对管MN6和MP3以及MN7和MP4加速输出电平的转换，使得差分输出电电压最高位为电源电压VDD，电压最低位为地GND，从而实现对于输入信号Vin和Vip动态比较的功能。
相对于现有技术，本发明具有如下优点，1)该技术方案所述的低压低功耗的动态比较器由于采用双尾电流源供电方式，输入级和锁存级的供电路径是两路，可以把输入级尾电流设置小一些提高降低比较器的失调，同时可以把锁存级的电流设置大一些，提高锁存速度；2)本发明所述低压低功耗的动态比较器，输入级加入了MN3和MN4两个开关管，通过节点fn和fp控制锁存级，提高锁存速度，也能避免产生从电源到地的电流路径；3)本发明所述的低压低功耗的动态比较器由于采用双尾电流源供电方式，该结构在clk和clkb的时钟控制下，非常适合低电源电压工作，能够满足低电源电压的应用要求。
附图说明
图1是传统的动态比较器结构示意图；
图2是本发明低压低功耗的动态比较器的结构示意图；
具体实施方式：
为了加深对本发明的理解，下面结合附图对本实施例做详细的说明。
实施例1：参见图1，一种低压低功耗的动态比较器，包括输入级和锁存级，其中输入级和锁存级由节点fp和fn实现连接。
具体的，输入级的输出节点fp和fn作为所述锁存级的输入节点fp和fn。
其中，输入级包括第一NMOS管MN1、第二NMOS管MN2、第三NMOS管MN3、第四NMOS管MN4，第一PMOS管MP1、第二PMOS管MP2，所属MN5为输入级的尾电流管。
其中，锁存级包括第五PMOS管MP5、第三PMOS管MP3、第四PMOS管MP4、第六NMOS管MN6、第七NMOS管MN7、第八NMOS管MN8、第九NMOS管MN9，所述MP5为锁存级尾电流管。
在本实施例中，输入级具体结构为，所述MN1的栅极连接输入信号Vin，其源极连接所述MN3的漏极，MN1的漏极节点fp连接所述MP1的漏极和所述MN4的栅极；所述MN2的栅极连接输入信号Vip，其源极连接所述MN4的漏极，MN2的漏极节点fn连接所述MP2的漏极和所述MN3的栅极；所述MP1和MP2的栅极连接时钟信号clk，所述MP1和MP2的源极接电源VDD；所述MN3和MN4的源极连接所述MN5的漏极；所述MN5的栅极连接时钟信号clk，其源极连接到地。其中节点fp和fn为第一级输出节点。
在本实施例中，锁存级具体结构为，所述MP5的栅极连接时钟信号clkb，MP5的漏极连接所述MP3和MP4的源极，MP5的源极连接到电源电压VDD；所述MP3的漏极连接到输出节点outn，同时连接到所述MN6、MN8的漏极以及所述MP4和MN7的栅极；所述MP4的漏极连接到输出节点outp，同时连接到所述MN7、MN9的漏极以及所述MP3和MN6的栅极；所述MN6和MN7的源极连接到地GND；所述MN8的栅极连接节点fp，其源极连接到地GND；所述MN9的栅极连接节点fn，其源极连接到地GND。
具体的，MN6和MP3以及MN7和MP4构成交叉耦合对管，进一步加快的输出电平的转换。
在本实施例中，当时钟clk为低电平，clkb为高电平时，所述输入级和锁存级的连接节点fp和fn均为高电平，锁存级的输出节点outp和outn均为低电平，此时该动态比较器出于复位阶段；当时钟clk为高电平，clkb为低电平时，输入级和锁存级的连接节点fp和fn产生电压差，此时锁存级的尾电流管MP5打开，拉高或者拉低输出电压，实现输入信号Vin和Vip动态比较的功能。
具体的，clk和clkb是一对反向时钟，当clk为低电平时，输入级MP1和MP2导通，fp和fn为高电平，即锁存级MN8和MN9导通，使得outn和outp为低电平，实现复位功能。
具体的，当clk为高电平时，输入级MP1和MP2导通，fp和fn是高电平，然后节点fp和fn的电压与差分输入电压Vin和Vip相关而以不同频率下降，形成电压差，此时锁存级的尾电流管MP5打开，交叉耦合对管MN6和MP3以及MN7和MP4加速输出电平的转换，使得差分输出电电压最高位为电源电压VDD，电压最低位为地GND，从而实现对于输入信号Vin和Vip动态比较的功能。
综上所述，本发明采用的低压低功耗动态锁存器采用了双尾电流源结构适合在低电源电压下应用，同时在输入级引入一对NMOS开关，避免了产生从电源到地电流路径，降低了功耗，达到了低功耗的设计要求。
需要说明的是上述实施例，并非用来限定本发明的保护范围，在上述技术方案的基础上所作出的等同变换或替代均落入本发明权利要求所保护的范围。

Claims (5)

1.一种低压低功耗的动态比较器，其特征在于，所述动态比较器包含输入级和锁存级，所述输入级和锁存级由节点fp和fn连接。
2.根据权利要求1所述的低压低功耗的动态比较器，其特征在于，所述输入级包括第一NMOS管MN1、第二NMOS管MN2、第三NMOS管MN3、第四NMOS管MN4，第五NMOS管MN5，第一PMOS管MP1、第二PMOS管MP2，所述MN5为输入级的尾电流管；
其中：MN1的栅极连接输入信号Vin，其源极连接所述MN3的漏极，MN1的漏极节点fp连接所述MP1的漏极和所述MN4的栅极；所述MN2的栅极连接输入信号Vip，其源极连接所述MN4的漏极，MN2的漏极节点fn连接所述MP2的漏极和所述MN3的栅极；所述MP1和MP2的栅极连接时钟信号clk，所述MP1和MP2的源极接电源VDD；所述MN3和MN4的源极连接所述MN5的漏极；所述MN5的栅极连接时钟信号clk，其源极连接到地。
3.根据权利要求2所述的低压低功耗的动态比较器，其特征在于，所述锁存级包括第五PMOS管MP5、第三PMOS管MP3、第四PMOS管MP4、第六NMOS管MN6、第七NMOS管MN7、第八NMOS管MN8、第九NMOS管MN9，所述MP5为锁存级尾电流管；
MP5的栅极连接时钟信号clkb，MP5的漏极连接所述MP3和MP4的源极，MP5的源极连接到电源电压VDD；所述MP3的漏极连接到输出节点outn，同时连接到所述MN6、MN8的漏极以及所述MP4和MN7的栅极；所述MP4的漏极连接到输出节点outp，同时连接到所述MN7、MN9的漏极以及所述MP3和MN6的栅极；所述MN6和MN7的源极连接到地GND；所述MN8的栅极连接节点fp，其源极连接到地GND；所述MN9的栅极连接节点fn，其源极连接到地GND。
4.根据权利要求3所述的低压低功耗的动态比较器，其特征在于，所述MN6和MP3以及MN7和MP4构成交叉耦合对管，进一步加快输出电平的转换。
5.采用权利要求1-4任意一项低压低功耗的动态比较器的控制方法，其特征在于，当时钟clk为低电平，clkb为高电平时，所述输入级和锁存级的连接节点fp和fn均为高电平，锁存级的输出节点outp和outn均为低电平，此时该动态比较器出于复位阶段；当时钟clk为高电平，clkb为低电平时，输入级和锁存级的连接节点fp和fn产生电压差，此时锁存级的尾电流管MP5打开，交叉耦合对管MN6和MP3以及MN7和MP4加速输出电平的转换，使得差分输出电电压最高位为电源电压VDD，电压最低位为地GND，从而实现对于输入信号Vin和Vip动态比较的功能。
CN202011211501.6A 2020-11-03 2020-11-03 一种低压低功耗的动态比较器 Withdrawn CN112187226A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202011211501.6A CN112187226A (zh) 2020-11-03 2020-11-03 一种低压低功耗的动态比较器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202011211501.6A CN112187226A (zh) 2020-11-03 2020-11-03 一种低压低功耗的动态比较器

Publications (1)

Publication Number Publication Date
CN112187226A true CN112187226A (zh) 2021-01-05

Family

ID=73917586

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011211501.6A Withdrawn CN112187226A (zh) 2020-11-03 2020-11-03 一种低压低功耗的动态比较器

Country Status (1)

Country Link
CN (1) CN112187226A (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114337617A (zh) * 2021-12-13 2022-04-12 重庆邮电大学 一种低功耗快速动态比较器
WO2023284092A1 (zh) * 2021-07-12 2023-01-19 长鑫存储技术有限公司 一种比较器及判决反馈均衡电路
US11626869B2 (en) 2021-07-12 2023-04-11 Changxin Memory Technologies, Inc. Comparator and decision feedback equalization circuit

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023284092A1 (zh) * 2021-07-12 2023-01-19 长鑫存储技术有限公司 一种比较器及判决反馈均衡电路
US11626869B2 (en) 2021-07-12 2023-04-11 Changxin Memory Technologies, Inc. Comparator and decision feedback equalization circuit
CN114337617A (zh) * 2021-12-13 2022-04-12 重庆邮电大学 一种低功耗快速动态比较器

Similar Documents

Publication Publication Date Title
CN108574489B (zh) 一种比较器及逐次逼近式模拟数字转换器
US10666243B2 (en) High-speed low-power-consumption dynamic comparator
CN106374929B (zh) 一种快速响应动态锁存比较器
CN112187226A (zh) 一种低压低功耗的动态比较器
CN107888171A (zh) 一种高速低回踢噪声动态比较器及电路
CN107565966B (zh) 一种应用于高速流水线adc的比较器
CN104242879A (zh) 一种用于高速模数转换器的高速低失调动态比较器
CN106067822B (zh) 一种高速高精度的cmos锁存比较器
CN112653433A (zh) 一种混合双尾动态锁存比较器
Murali Krishna et al. Design of dynamic comparator for low-power and high-speed applications
US10461763B2 (en) Double data rate time interpolating quantizer with reduced kickback noise
CN114257222A (zh) 一种单时钟控制高速比较器电路
CN112910452A (zh) 一种低失调低功耗高速动态比较器及其应用
CN111313871B (zh) 动态预放大电路和动态比较器
CN214154474U (zh) 一种低压低功耗的动态比较器
CN116418325A (zh) 高速低功耗比较器
Joseph et al. A sub-1 V bulk-driven rail to rail dynamic voltage comparator with enhanced transconductance
CN113422594B (zh) 一种动态比较器
WO2018203149A1 (en) Strongarm latch comparator and method
WO2009012373A1 (en) High speed latched comparator
CN110995267A (zh) 一种动态比较器、电子设备及其实现方法
Vadivel et al. Low Power Two Stage Dynamic Comparator Circuit Design for Analog to Digital Converters
JP4189283B2 (ja) 低電圧で安定的に動作する比較器
CN214281351U (zh) 一种动态比较器
CN117394858B (zh) 一种降低回踢噪声的比较器、模数转换器及装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WW01 Invention patent application withdrawn after publication

Application publication date: 20210105

WW01 Invention patent application withdrawn after publication