CN114337617A - 一种低功耗快速动态比较器 - Google Patents

一种低功耗快速动态比较器 Download PDF

Info

Publication number
CN114337617A
CN114337617A CN202111520510.8A CN202111520510A CN114337617A CN 114337617 A CN114337617 A CN 114337617A CN 202111520510 A CN202111520510 A CN 202111520510A CN 114337617 A CN114337617 A CN 114337617A
Authority
CN
China
Prior art keywords
pmos transistor
drain
nmos transistor
transistor
preamplifier
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202111520510.8A
Other languages
English (en)
Inventor
周前能
朱江钰
李红娟
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Chongqing University of Post and Telecommunications
Original Assignee
Chongqing University of Post and Telecommunications
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Chongqing University of Post and Telecommunications filed Critical Chongqing University of Post and Telecommunications
Priority to CN202111520510.8A priority Critical patent/CN114337617A/zh
Publication of CN114337617A publication Critical patent/CN114337617A/zh
Pending legal-status Critical Current

Links

Images

Landscapes

  • Manipulation Of Pulses (AREA)

Abstract

本发明请求保护一种低功耗快速动态比较器，属于微电子技术领域。包括预放大器、比较电路及锁存器，所述预放大器的信号输出端接所述比较电路的信号输入端，所述比较电路的信号输出端接所述锁存器的信号输入端；本发明采用PMOS管构成体二极管结构降低电路的动态功耗，体二极管的栅极接偏置电压端，通过偏置电压调节体二极管的压降，调节比较器的速度，降低电路延时；采用两个背靠背交叉耦合的晶体管作预放大器的负载，提高预放大器的增益，预放大器的两输出端接时钟信号控制的传输门，克服电路电荷失调影响比较器速度的问题；比较电路采用背靠背交叉耦合连接的两反相器构成正反馈的结构，提高比较精度，使系统在一个稳定状态下工作。

Description

一种低功耗快速动态比较器
技术领域
本发明属于微电子技术领域，具体涉及一种低功耗快速动态比较器。
背景技术
模数转换器(ADC)作为模拟信号和数字信号连接的接口电路，已成为片上系统(SoC)的重要组成部分，而比较器作为ADC的重要组成部分，其性能直接影响ADC的性能，进而影响SoC的性能特性。
图1为一种传统的比较器，主要由NMOS管M1、NMOS管M2、NMOS管M3、NMOS管M4、NMOS管M5、NMOS管M6、PMOS管M7、PMOS管M8、PMOS管M9以及PMOS管M10组成。当时钟信号CLK＝0及CLK-N＝1时，比较器处于放大阶段，此时尾电流NMOS管M1处于导通状态，PMOS管M2与PMOS管M3为输入管并比较输入端VIN+与输入端VIN-的信号，PMOS管M7和PMOS管M8导通为比较器的输出端提供初始电压。当时钟信号CLK＝1及CLK-N＝0时，比较器处于锁存阶段。无论怎样，传统的比较器存在功耗、失调、延时等问题，其直接影响ADC的性能特性。
发明内容
本发明旨在解决以上现有技术的问题。提出了一种低功耗快速动态比较器。本发明的技术方案如下：
一种低功耗快速动态比较器，其包括：预放大器、比较电路及锁存器，其中所述预放大器的信号输出端接所述比较电路的信号输入端，所述比较电路的信号输出端接所述锁存器的信号输入端；所述预放大器对输入端VN以及输入端VP的输入信号进行预放大并在输出端VNN与输出端VPP输出信号，所述比较电路对所述预放大器的输出端VNN及输出端VPP的信号进行动态比较并为所述锁存器提供输入信号，所述锁存器接收所述比较电路的输出信号并在时钟信号CLK的作用下实现锁存。
进一步的，所述预放大器包括：NMOS管M1、NMOS管M2、NMOS管M3、PMOS管M4、PMOS管M5、PMOS管M6、PMOS管M7、PMOS管M8、PMOS管M9、PMOS管M10及NMOS管M11，其中PMOS管M8的源极分别与PMOS管M9的源极以及外部电源VDD相连，PMOS管M8的栅极分别与PMOS管M9的栅极以及偏置电压端VB相连，PMOS管M8的漏极分别与PMOS管M8的衬底、PMOS管M6的源极以及PMOS管M4的源极相连，PMOS管M6的栅极与时钟信号CLK相连，PMOS管M6的漏极分别与PMOS管M4的漏极、NMOS管M2的漏极、PMOS管M10的源极、NMOS管M11的源极、PMOS管M5的栅极、NMOS管M18的栅极以及所述预放大器的一输出端VNN相连，PMOS管M4的栅极分别与PMOS管M5的漏极、PMOS管M7的漏极、PMOS管M10的漏极、NMOS管M11的漏极、NMOS管M3的漏极、NMOS管M17的栅极以及所述预放大器的另一输出端VPP相连，PMOS管M10的栅极与时钟信号CLK相连，NMOS管M11的栅极与时钟信号CLKF相连，NMOS管M2的栅极与输入端VN相连，NMOS管M2的源极分别与NMOS管M3的源极以及NMOS管M3的漏极相连，NMOS管M1的栅极与时钟信号CLK相连，NMOS管的源极与外部地GND相连，PMOS管M9的漏极分别与PMOS管M9的衬底、PMOS管M5的源极以及PMOS管M7的源极相连，PMOS管M7的栅极与时钟信号CLK相连，NMOS管M3的栅极与输入端VP相连。
进一步的，所述预放大器中，PMOS管M8的衬底与PMOS管M8的漏极短接构成体二极管，PMOS管M9的衬底与PMOS管M9的漏极短接构成体二极管，降低电路的动态功耗；构成体二极管的PMOS管M8栅极以及构成体二极管的PMOS管M9栅极均接偏置电压端VB，通过偏置电压端VB改变PMOS管M8以及PMOS管M9的栅极电压，从而调节体二极管的压降，调节比较器的速度；PMOS管M4与PMOS管M5构成背靠背交叉耦合的晶体管并级联到预放大器的输入对管，提高预放大器的增益；PMOS管M6受时钟信号CLK控制且其源/漏极分别与PMOS管M4的源/漏极连接，PMOS管M7受时钟信号CLK控制且其源/漏极分别与PMOS管M5的源/漏极连接，使得预放大器的输出节点在复位阶段能快速充到高电平；PMOS管M10与NMOS管M11构成传输门，在时钟信号CLK为低电平时使得预放大器两输出端的电荷一致。
进一步的，所述预放大器中，增加由PMOS管M8构成的体二极管以及由PMOS管M9构成的体二极管，降低预放大器延时，降低的延时为T1，当输入端VN与输入端VP具有相同电位，NMOS管M2的漏极电流ID2与NMOS管M3的漏极电流ID3有ID2＝ID3，预放大器的输出端VNN以及输出端VPP的寄生电容均为C，则预放大器降低的延时T1＝C×(VDD-VTHP)/ID2，其中，VDD为外部电源VDD的电压，VTHP为PMOS管的阈值电压。
进一步的，所述比较电路包括：PMOS管M12、PMOS管M13、PMOS管M14、NMOS管M15、NMOS管M16、NMOS管M17以及NMOS管M18，其中PMOS管M12的源极与外部电源VDD相连，PMOS管M12的栅极与时钟信号CLKF相连，PMOS管M12的漏极分别与PMOS管M13的源极以及PMOS管M14的源极相连，PMOS管M13的栅极分别与NMOS管M15的栅极、PMOS管M14的漏极、NMOS管M16的漏极、NMOS管M18的漏极、与非门nand1的一输入端以及所述比较电路的一输出端VON相连，PMOS管M13的漏极分别与NMOS管M17的漏极、NMOS管M15的漏极、PMOS管M14的栅极、NMOS管M16的栅极、与非门nand2的一输入端以及所述比较电路的另一输出端VOP相连，NMOS管M17的源极分别与NMOS管M15的源极、NMOS管M16的源极、NMOS管M18的源极以及外部地GND相连。
进一步的，所述比较电路中，NMOS管M17与NMOS管M18为比较电路的输入管且接收所述预放大器1的输出信号，PMOS管M13与NMOS管M15构成反相器1，PMOS管M14与NMOS管M16构成反相器2，反相器1与反相器2采用背靠背交叉耦合连接形成正反馈结构，使系统在一个稳定状态下工作。
进一步的，所述锁存器包括：与非门nand1、与非门nand2、与非门nand3以及与非门nand4，其中与非门nand1的另一输入端分别与与非门nand2的另一输入端以及时钟信号CLK相连，与非门nand1的输出端与与非门nand3的一输入端相连，与非门nand3的另一输入端与与非门nand4的输出端相连，与非门nand2的输出端与与非门nand4的一输入端相连，与非门nand4的另一输入端分别与与非门nand3的输出端以及低功耗快速动态比较器的输出端Vout相连。
进一步的，所述锁存器中，与非门nand1以及与非门nand2的一输入端均接时钟信号CLK，当时钟信号CLK为高电平时锁存器接收所述比较电路的输出端VON以及输出端VOP的信号，与非门nand3、与非门nand4构成同步RS触发器，当时钟信号CLK为高电平时，锁存器的输出端Vout的输出为
Figure BDA0003407366120000041
其中，VOUT(n+1)为锁存器下一时刻输出端Vout的输出信号，VOUT(n)为输出端Vout当前时刻的输出信号，
Figure BDA0003407366120000042
为所述比较电路的输出端VOP的输出数字信号Vop的相反信号，VON为所述比较电路的输出端VON的输出数字信号；当时钟信号CLK为低电平时，锁存器的输出端Vout处于保持状态，此时有VOUT(n+1)＝VOUT(n)。
本发明的优点及有益效果如下：
本发明通过提供一种低耗快速动态比较器，主要包括预放大器、比较电路及锁存器；在预放大器中采用PMOS管M8的衬底与其漏极短接构成体二极管，PMOS管M9的衬底与其漏极短接构成体二极管，降低电路的动态功耗，采用体二极管接偏置电压端VB，通过偏置电压端VB改变体二极管的栅极电压从而调节体二极管的压降，调节比较器的速度，采用时钟信号CLK控制的PMOS管M6与PMOS管M7使得预放大器的输出节点在复位阶段能快速充到高电平，采用PMOS管M10与NMOS管M11构成传输门的结构，使得预放大器的两输出端在时钟信号CLK为低电平时具有一致的电荷，从而克服电路电荷失调影响比较器速度的问题；在比较电路中采用由两个反相器背靠背交叉耦合连接构成正反馈结构，提高比较器的比较精度，使系统在一个稳定状态下工作，从而实现一种低耗快速动态比较器。
附图说明
图1是传统的比较器原理图；
图2为本发明提供优选实施例的一种低耗快速动态比较器原理图；
图3为本发明提供优选实施例的一种低耗快速动态比较器的瞬态仿真特性曲线图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、详细地描述。所描述的实施例仅仅是本发明的一部分实施例。
本发明解决上述技术问题的技术方案是：
本申请实施例中一种低耗快速动态比较器采用PMOS管M8的衬底与其漏极短接构成体二极管，PMOS管M9的衬底与其漏极短接构成体二极管，降低电路的动态功耗，采用体二极管接偏置电压端VB，通过偏置电压端VB改变体二极管的栅极电压从而调节体二极管的压降，调节比较器的速度，采用时钟信号CLK控制的PMOS管M6与PMOS管M7使得预放大器的输出节点在复位阶段能快速充到高电平，采用PMOS管M10与NMOS管M11构成传输门的结构，使得预放大器的两输出端在时钟信号CLK为低电平时具有一致的电荷，从而克服电路电荷失调影响比较器速度的问题，采用由两个反相器背靠背交叉耦合连接构成正反馈结构的比较电路结构，提高比较器的比较精度，使系统在一个稳定状态下工作，从而实现一种低耗快速动态比较器。
为了更好的理解上述技术方案，下面将结合说明书附图以及具体的实施方式，对上述技术方案进行详细说明。
实施例
一种低耗快速动态比较器，其包括：预放大器1、比较电路2及锁存器3，其中所述预放大器1的信号输出端接所述比较电路2的信号输入端，所述比较电路2的信号输出端接所述锁存器3的信号输入端；所述预放大器1对输入端VN以及输入端VP的输入信号进行预放大并在输出端VNN与输出端VPP输出信号，所述比较电路2对所述预放大器1的输出端VNN及输出端VPP的信号进行动态比较并为所述锁存器3提供输入信号，所述锁存器3接收所述比较电路2的输出信号并在时钟信号CLK的作用下实现锁存，从而实现一种低耗快速动态比较器。
作为一种优选的技术方案，如图2所示，所述预放大器1包括：NMOS管M1、NMOS管M2、NMOS管M3、PMOS管M4、PMOS管M5、PMOS管M6、PMOS管M7、PMOS管M8、PMOS管M9、PMOS管M10及NMOS管M11，其中PMOS管M8的源极分别与PMOS管M9的源极以及外部电源VDD相连，PMOS管M8的栅极分别与PMOS管M9的栅极以及偏置电压端VB相连，PMOS管M8的漏极分别与PMOS管M8的衬底、PMOS管M6的源极以及PMOS管M4的源极相连，PMOS管M6的栅极与时钟信号CLK相连，PMOS管M6的漏极分别与PMOS管M4的漏极、NMOS管M2的漏极、PMOS管M10的源极、NMOS管M11的源极、PMOS管M5的栅极、NMOS管M18的栅极以及所述预放大器1的一输出端VNN相连，PMOS管M4的栅极分别与PMOS管M5的漏极、PMOS管M7的漏极、PMOS管M10的漏极、NMOS管M11的漏极、NMOS管M3的漏极、NMOS管M17的栅极以及所述预放大器1的另一输出端VPP相连，PMOS管M10的栅极与时钟信号CLK相连，NMOS管M11的栅极与时钟信号CLKF相连，NMOS管M2的栅极与输入端VN相连，NMOS管M2的源极分别与NMOS管M3的源极以及NMOS管M3的漏极相连，NMOS管M1的栅极与时钟信号CLK相连，NMOS管的源极与外部地GND相连，PMOS管M9的漏极分别与PMOS管M9的衬底、PMOS管M5的源极以及PMOS管M7的源极相连，PMOS管M7的栅极与时钟信号CLK相连，NMOS管M3的栅极与输入端VP相连。
所述比较电路2包括：PMOS管M12、PMOS管M13、PMOS管M14、NMOS管M15、NMOS管M16、NMOS管M17以及NMOS管M18，其中PMOS管M12的源极与外部电源VDD相连，PMOS管M12的栅极与时钟信号CLKF相连，PMOS管M12的漏极分别与PMOS管M13的源极以及PMOS管M14的源极相连，PMOS管M13的栅极分别与NMOS管M15的栅极、PMOS管M14的漏极、NMOS管M16的漏极、NMOS管M18的漏极、与非门nand1的一输入端以及比所述比较电路2的一输出端VON相连，PMOS管M13的漏极分别与NMOS管M17的漏极、NMOS管M15的漏极、PMOS管M14的栅极、NMOS管M16的栅极、与非门nand2的一输入端以及所述比较电路2的另一输出端VOP相连，NMOS管M17的源极分别与NMOS管M15的源极、NMOS管M16的源极、NMOS管M18的源极以及外部地GND相连。
所述锁存器3包括：与非门nand1、与非门nand2、与非门nand3以及与非门nand4，其中与非门nand1的另一输入端分别与与非门nand2的另一输入端以及时钟信号CLK相连，与非门nand1的输出端与与非门nand3的一输入端相连，与非门nand3的另一输入端与与非门nand4的输出端相连，与非门nand2的输出端与与非门nand4的一输入端相连，与非门nand4的另一输入端分别与与非门nand3的输出端以及低功耗快速动态比较器的输出端Vout相连。
进一步的，所述预放大器1中，PMOS管M8的衬底与其漏极短接构成体二极管，PMOS管M9的衬底与其漏极短接构成体二极管，降低电路的动态功耗；构成体二极管的PMOS管M8栅极以及构成体二极管的PMOS管M9栅极均接偏置电压端VB，通过偏置电压端VB改变体二极管的栅极电压(即PMOS管M8以及PMOS管M9的栅极电压)，从而调节体二极管的压降，调节比较器的速度；PMOS管M4与PMOS管M5构成背靠背交叉耦合的晶体管并级联到预放大器的输入对管，提高预放大器的增益；PMOS管M6受时钟信号CLK控制且其源/漏极分别与PMOS管M4的源/漏极连接，PMOS管M7受时钟信号CLK控制且其源/漏极分别与PMOS管M5的源/漏极连接，使得预放大器的输出节点在复位阶段能快速充到高电平；PMOS管M10与NMOS管M11构成传输门，在时钟信号CLK为低电平时使得预放大器两输出端的电荷一致，克服电路电荷失调影响比较器速度的问题；同时，在所述预放大器1中增加由PMOS管M8构成的体二极管以及由PMOS管M9构成的体二极管，降低预放大器延时(降低的延时为T1)，当输入端VN与输入端VP具有相同电位，NMOS管M2的漏极电流ID2与NMOS管M3的漏极电流ID3有ID2＝ID3，预放大器的输出端VNN以及输出端VPP的寄生电容均为C，则预放大器降低的延时T1为
Figure BDA0003407366120000081
式中，VDD为外部电源VDD的电压，VTHP为PMOS管的阈值电压。
进一步的，所述比较电路2中，NMOS管M17与NMOS管M18为比较电路的输入管且接收所述预放大器1的输出信号，PMOS管M13与NMOS管M15构成反相器1，PMOS管M14与NMOS管M16构成反相器2，反相器1与反相器2采用背靠背交叉耦合连接形成正反馈结构，提高比较精度，使系统在一个稳定状态下工作。
进一步的，所述锁存器3中，与非门nand1以及与非门nand2的一输入端均接时钟信号CLK，当时钟信号CLK为高电平时所述锁存器3接收所述比较电路2的输出端VON以及输出端VOP的信号，与非门nand3、与非门nand4构成同步RS触发器，当时钟信号CLK为高电平时，锁存器的输出端Vout的输出为
Figure BDA0003407366120000082
式中，VOUT(n+1)为锁存器下一时刻输出端Vout的输出信号，VOUT(n)为输出端Vout当前时刻的输出信号，
Figure BDA0003407366120000083
为所述比较电路2输出端VOP的输出数字信号Vop的相反信号，VON为所述比较电路2输出端VON的输出数字信号；当时钟信号CLK为低电平时，锁存器的输出端Vout处于保持状态，此时有VOUT(n+1)＝VOUT(n)。
图3为本发明的低耗快速动态比较器瞬态仿真特性曲线。其中横坐标为时间，纵坐标为电压。当输入端VN为0.6V时，输入端VP在0-1.2V的范围内对电路进行扫描，仿真结果显示，电路的延时降到1.2ns。
本申请的上述实施例中，一种低耗快速动态比较器，包括预放大器、比较电路及锁存器。其中所述预放大器1的信号输出端接所述比较电路2的信号输入端，所述比较电路2的信号输出端接所述锁存器3的信号输入端；所述预放大器1对输入端VN以及输入端VP的输入信号进行预放大并在输出端VNN与输出端VPP输出信号，所述比较电路2对所述预放大器1的输出端VNN及输出端VPP的信号进行动态比较并为所述锁存器3提供输入信号，所述锁存器3接收所述比较电路2的输出信号并在时钟信号CLK的作用下实现锁存，从而实现一种低耗快速动态比较器。
还需要说明的是，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、商品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、商品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、商品或者设备中还存在另外的相同要素。
以上这些实施例应理解为仅用于说明本发明而不用于限制本发明的保护范围。在阅读了本发明的记载的内容之后，技术人员可以对本发明作各种改动或修改，这些等效变化和修饰同样落入本发明权利要求所限定的范围。

Claims (8)

1.一种低功耗快速动态比较器，其特征在于，包括：预放大器(1)、比较电路(2)及锁存器(3)，其中所述预放大器(1)的信号输出端接所述比较电路(2)的信号输入端，所述比较电路(2)的信号输出端接所述锁存器(3)的信号输入端；所述预放大器(1)对输入端VN以及输入端VP的输入信号进行预放大并在输出端VNN与输出端VPP输出信号，所述比较电路(2)对所述预放大器(1)的输出端VNN及输出端VPP的信号进行动态比较并为所述锁存器(3)提供输入信号，所述锁存器(3)接收所述比较电路(2)的输出信号并在时钟信号CLK的作用下实现锁存。
2.根据权利要求1所述的一种低功耗快速动态比较器，其特征在于，所述预放大器(1)包括：NMOS管M1、NMOS管M2、NMOS管M3、PMOS管M4、PMOS管M5、PMOS管M6、PMOS管M7、PMOS管M8、PMOS管M9、PMOS管M10及NMOS管M11，其中PMOS管M8的源极分别与PMOS管M9的源极以及外部电源VDD相连，PMOS管M8的栅极分别与PMOS管M9的栅极以及偏置电压端VB相连，PMOS管M8的漏极分别与PMOS管M8的衬底、PMOS管M6的源极以及PMOS管M4的源极相连，PMOS管M6的栅极与时钟信号CLK相连，PMOS管M6的漏极分别与PMOS管M4的漏极、NMOS管M2的漏极、PMOS管M10的源极、NMOS管M11的源极、PMOS管M5的栅极、NMOS管M18的栅极以及所述预放大器(1)的一输出端VNN相连，PMOS管M4的栅极分别与PMOS管M5的漏极、PMOS管M7的漏极、PMOS管M10的漏极、NMOS管M11的漏极、NMOS管M3的漏极、NMOS管M17的栅极以及所述预放大器(1)的另一输出端VPP相连，PMOS管M10的栅极与时钟信号CLK相连，NMOS管M11的栅极与时钟信号CLKF相连，NMOS管M2的栅极与输入端VN相连，NMOS管M2的源极分别与NMOS管M3的源极以及NMOS管M3的漏极相连，NMOS管M1的栅极与时钟信号CLK相连，NMOS管的源极与外部地GND相连，PMOS管M9的漏极分别与PMOS管M9的衬底、PMOS管M5的源极以及PMOS管M7的源极相连，PMOS管M7的栅极与时钟信号CLK相连，NMOS管M3的栅极与输入端VP相连。
3.根据权利要求2所述的一种低功耗快速动态比较器，其特征在于，所述预放大器(1)中，PMOS管M8的衬底与PMOS管M8的漏极短接构成体二极管，PMOS管M9的衬底与PMOS管M9的漏极短接构成体二极管，降低电路的动态功耗；构成体二极管的PMOS管M8栅极以及构成体二极管的PMOS管M9栅极均接偏置电压端VB，通过偏置电压端VB改变PMOS管M8以及PMOS管M9的栅极电压，从而调节体二极管的压降，调节比较器的速度；PMOS管M4与PMOS管M5构成背靠背交叉耦合的晶体管并级联到预放大器的输入对管，提高预放大器的增益；PMOS管M6受时钟信号CLK控制且其源/漏极分别与PMOS管M4的源/漏极连接，PMOS管M7受时钟信号CLK控制且其源/漏极分别与PMOS管M5的源/漏极连接，使得预放大器的输出节点在复位阶段能快速充到高电平；PMOS管M10与NMOS管M11构成传输门，在时钟信号CLK为低电平时使得预放大器两输出端的电荷一致。
4.根据权利要求3所述的一种低功耗快速动态比较器，其特征在于，所述预放大器(1)中，增加由PMOS管M8构成的体二极管以及由PMOS管M9构成的体二极管，降低预放大器延时，降低的延时为T1，当输入端VN与输入端VP具有相同电位，NMOS管M2的漏极电流ID2与NMOS管M3的漏极电流ID3有ID2＝ID3，预放大器的输出端VNN以及输出端VPP的寄生电容均为C，则预放大器降低的延时T1＝C×(VDD-VTHP)/ID2，其中，VDD为外部电源VDD的电压，VTHP为PMOS管的阈值电压。
5.根据权利要求1-4任一项所述的一种低功耗快速动态比较器，其特征在于，所述比较电路(2)包括：PMOS管M12、PMOS管M13、PMOS管M14、NMOS管M15、NMOS管M16、NMOS管M17以及NMOS管M18，其中PMOS管M12的源极与外部电源VDD相连，PMOS管M12的栅极与时钟信号CLKF相连，PMOS管M12的漏极分别与PMOS管M13的源极以及PMOS管M14的源极相连，PMOS管M13的栅极分别与NMOS管M15的栅极、PMOS管M14的漏极、NMOS管M16的漏极、NMOS管M18的漏极、与非门nand1的一输入端以及所述比较电路(2)的一输出端VON相连，PMOS管M13的漏极分别与NMOS管M17的漏极、NMOS管M15的漏极、PMOS管M14的栅极、NMOS管M16的栅极、与非门nand2的一输入端以及所述比较电路(2)的另一输出端VOP相连，NMOS管M17的源极分别与NMOS管M15的源极、NMOS管M16的源极、NMOS管M18的源极以及外部地GND相连。
6.根据权利要求5所述的一种低功耗快速动态比较器，其特征在于，所述比较电路(2)中，NMOS管M17与NMOS管M18为比较电路的输入管且接收所述预放大器1的输出信号，PMOS管M13与NMOS管M15构成反相器1，PMOS管M14与NMOS管M16构成反相器2，反相器1与反相器2采用背靠背交叉耦合连接形成正反馈结构，使系统在一个稳定状态下工作。
7.根据权利要求5所述的一种低功耗快速动态比较器，其特征在于，所述锁存器(3)包括：与非门nand1、与非门nand2、与非门nand3以及与非门nand4，其中与非门nand1的另一输入端分别与与非门nand2的另一输入端以及时钟信号CLK相连，与非门nand1的输出端与与非门nand3的一输入端相连，与非门nand3的另一输入端与与非门nand4的输出端相连，与非门nand2的输出端与与非门nand4的一输入端相连，与非门nand4的另一输入端分别与与非门nand3的输出端以及低功耗快速动态比较器的输出端Vout相连。
8.根据权利要求7所述的一种低功耗快速动态比较器，其特征在于，所述锁存器(3)中，与非门nand1以及与非门nand2的一输入端均接时钟信号CLK，当时钟信号CLK为高电平时锁存器接收所述比较电路(2)的输出端VON以及输出端VOP的信号，与非门nand3、与非门nand4构成同步RS触发器，当时钟信号CLK为高电平时，锁存器的输出端Vout的输出为
Figure FDA0003407366110000031
其中，VOUT(n+1)为锁存器下一时刻输出端Vout的输出信号，VOUT(n)为输出端Vout当前时刻的输出信号，
Figure FDA0003407366110000032
为比较电路的输出端VOP的输出数字信号Vop的相反信号，VON为比较电路的输出端VON的输出数字信号；当时钟信号CLK为低电平时，锁存器的输出端Vout处于保持状态，此时有VOUT(n+1)＝VOUT(n)。
CN202111520510.8A 2021-12-13 2021-12-13 一种低功耗快速动态比较器 Pending CN114337617A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202111520510.8A CN114337617A (zh) 2021-12-13 2021-12-13 一种低功耗快速动态比较器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202111520510.8A CN114337617A (zh) 2021-12-13 2021-12-13 一种低功耗快速动态比较器

Publications (1)

Publication Number Publication Date
CN114337617A true CN114337617A (zh) 2022-04-12

Family

ID=81050755

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111520510.8A Pending CN114337617A (zh) 2021-12-13 2021-12-13 一种低功耗快速动态比较器

Country Status (1)

Country Link
CN (1) CN114337617A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116488622A (zh) * 2023-04-03 2023-07-25 广东工业大学 一种低功耗动态比较器

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116488622A (zh) * 2023-04-03 2023-07-25 广东工业大学 一种低功耗动态比较器
CN116488622B (zh) * 2023-04-03 2024-02-02 广东工业大学 一种低功耗动态比较器

Similar Documents

Publication Publication Date Title
US10079611B1 (en) Comparator and successive approximation analog-to-digital converter thereof
TWI326968B (en) Comparator with multiple gain stages
US10944390B2 (en) High-speed and low-noise dynamic comparator
US10425065B2 (en) High-speed low-power-consumption trigger
CN111934657B (zh) 一种低功耗上电复位和掉电复位电路
CN109728801A (zh) 比较器和模数转换器
CN106612119B (zh) 一种比较器及模数转化器
CN114337617A (zh) 一种低功耗快速动态比较器
CN114520650A (zh) 适用于sar adc的低噪声二级动态比较器
CN106257840A (zh) 动态比较器和包括该动态比较器的模数转换器
CN108494406B (zh) 一种高速动态锁存型比较器、芯片及通信终端
CN112910452A (zh) 一种低失调低功耗高速动态比较器及其应用
CN112636729A (zh) 一种超低功耗的电源动态比较器电路
CN109586694B (zh) 一种高速低功耗的比较器电路
CN109586695B (zh) 一种高速动态比较器的电路
CN115421552B (zh) 一种基于电容充当浮动电压源的动态偏置低功耗积分器
CN108880233B (zh) 一种电荷泵电路
CN111026222A (zh) 一种基于开关电容的电压基准源电路
CN115412077A (zh) 一种高速低功耗的前置锁存比较器
US6356148B1 (en) Systems and methods for enhancing charge transfer amplifier gain
CN114356016B (zh) 低功耗cmos超宽温度范围瞬态增强型ldo电路
CN111510090B (zh) 一种高压摆率和宽输出范围的运算放大器
CN215682235U (zh) 电路和比较器
CN116301167B (zh) 一种低压差线性稳压器及片上系统
Rai et al. Design of a high speed and low power charge shared based dynamic comparator for ADC application

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination