CN111934657B - 一种低功耗上电复位和掉电复位电路 - Google Patents

一种低功耗上电复位和掉电复位电路 Download PDF

Info

Publication number
CN111934657B
CN111934657B CN202010813618.5A CN202010813618A CN111934657B CN 111934657 B CN111934657 B CN 111934657B CN 202010813618 A CN202010813618 A CN 202010813618A CN 111934657 B CN111934657 B CN 111934657B
Authority
CN
China
Prior art keywords
circuit
power
transistor
inverter
reset
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202010813618.5A
Other languages
English (en)
Other versions
CN111934657A (zh
Inventor
张斌
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nanjing Wujian Technology Co ltd
Original Assignee
Nanjing Wujian Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nanjing Wujian Technology Co ltd filed Critical Nanjing Wujian Technology Co ltd
Priority to CN202010813618.5A priority Critical patent/CN111934657B/zh
Publication of CN111934657A publication Critical patent/CN111934657A/zh
Application granted granted Critical
Publication of CN111934657B publication Critical patent/CN111934657B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/22—Modifications for ensuring a predetermined initial state when the supply voltage has been applied
    • H03K17/223—Modifications for ensuring a predetermined initial state when the supply voltage has been applied in field-effect transistor switches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/22—Modifications for ensuring a predetermined initial state when the supply voltage has been applied
    • H03K17/24—Storing the actual state when the supply voltage fails

Landscapes

  • Electronic Switches (AREA)

Abstract

本发明公开了一种低功耗上电复位和掉电复位电路，包括依次连接的电压采集电路、反相器电路、RC延迟电路和施密特触发器；电压采集电路包括一采用二极管连接形式的第一晶体管和为第一晶体管提供静态偏置电流的静态偏置电路；静态偏置电路包括负阈值电压的原生NMOS晶体管电路和偏置电阻；RC延迟电路输出端与电源之间连接一采用反偏二极管连接方式的第二晶体管。整个电路的复位脉冲的带宽调节直接由反相器电路的阈值电压决定，不需要电阻电容充放电决定，要实现较宽的上电复位脉冲，不会给版图面积带来较大负担；静态功耗低。

Description

一种低功耗上电复位和掉电复位电路
技术领域
本发明涉及集成电路领域，更具体的说是涉及一种低功耗上电复位和掉电复位电路。
背景技术
上电复位电路，在整个芯片开始供电的初始阶段给系统提供一个全局复位信号，确保整个系统从一个确定的状态启动；此外，在电路正常工作阶段，如果电源电压变至过低也会引起系统复位，即掉电复位，以防止系统工作在不稳定状态。上电复位电路不管是在电源上电、掉电还是稳定阶段都应连接电源。因此，低功耗的上电复位电路的设计对整个芯片至关重要。
现有技术中常见的上电复位电路，主要是通过电阻电容充放电来决定复位脉冲的宽度；在使用慢上电的时候，通常采用电阻分压的形式来决定上电复位的电压。电阻电容充放电电路如果要实现较宽的上电复位脉冲时，电阻电容的取值就要足够大，导致版图面积大量增加；且电阻分压支路会消耗较多静态电流，想要满足低功耗就要进一步增大电阻阻值和版图面积。
发明内容
本发明为了解决上述技术问题提供一种低功耗上电复位和掉电复位电路。
本发明通过下述技术方案实现：
一种低功耗上电复位和掉电复位电路，包括依次连接的电压采集电路、反相器电路、RC延迟电路和施密特触发器；
所述电压采集电路包括一采用二极管连接形式的第一晶体管和为第一晶体管提供静态偏置电流的静态偏置电路；所述静态偏置电路包括负阈值电压的原生NMOS晶体管电路和偏置电阻；
所述RC延迟电路输出端与电源之间连接一采用反偏二极管连接方式的第二晶体管。
本方案在电压采集电路采用二极管连接方式的第一晶体管和静态偏置电路，第一晶体管的漏极提供一电压VDD-Vgs，上电过程电源电压VDD逐渐增大，电压采集电路输出VDD-Vgs大于第一反相器电路的阈值电压时，反相器电路输出反相后经RC延迟电路至施密特触发器输出实现上电复位,此过程RC延迟电路的电容被充电。掉电过程电源电压VDD逐渐减小时，RC延迟电路的电容经第二晶体管放电至电源；VDD-Vgs降至小于第一反相器的阈值电压，反相器电路输出反相后经RC延迟电路至施密特触发器输出实现掉电复位。采用该电路，复位脉冲的宽度调节直接由反相器电路的阈值电压决定，不需要电阻电容充放电决定，要实现较宽的上电复位脉冲，不会给版图面积带来较大负担。静态偏置电路采用负阈值电压的原生NMOS晶体管电路和偏置电阻，使偏置电阻电压维持在较低的电压值，大大降低复位电路的静态功耗。采用二极管连接形式的第一晶体管提供VDD-Vgs，与反相器电路的阈值电压做比较，反相器电路的阈值电压不需要做得很高，降低电路设计难度。
作为优选，反相器电路包括依次连接的第一反相器和第二反相器。对反相器输出信号进行整形，使其能够达到轨到轨。
进一步的，第一反相器包括多个相串联的晶体管，多个晶体管串联后一端与电源相连且另一端接地。
进一步的，第一反相器包括第三PMOS晶体管和多个串联的NMOS晶体管，所述第三PMOS晶体管、多个NMOS晶体管的栅极均与第一晶体管的栅极相连，多个NMOS晶体管串联后一端漏极与第三PMOS晶体管漏极相连，多个NMOS晶体管串联后另一端源极接地，所述第三PMOS晶体管的源极与电源相连。第一反相器采用多个倒比晶体管串联以提高第一反相器的阈值电压。
进一步的，第二反相器包括相串联的第四PMOS晶体管和第五NMOS晶体管。
作为优选，负阈值电压的原生NMOS晶体管电路包括多个相串联NMOS晶体管。采用多个相串联的NMOS管，增加其上的压降，减小偏置电阻上的压降，减小功耗。
本发明与现有技术相比，具有如下的优点和有益效果：
1、本发明采用电压采集电路提供一电压VDD-Vgs，在上电或掉电过程中，在上电阈值或掉电阈值处触发反相器电路反相，经RC延迟电路和施密特触发器输出复位信号，整个电路的复位脉冲的带宽调节直接由反相器电路的阈值电压决定，不需要电阻电容充放电决定，要实现较宽的上电复位脉冲，不会给版图面积带来较大负担。
2、本方案的静态偏置电路采用负阈值电压的原生NMOS晶体管电路和偏置电阻，静态时偏置电阻电压较低，大大降低复位电路的静态功耗。
附图说明
此处所说明的附图用来提供对本发明实施例的进一步理解，构成本申请的一部分，并不构成对本发明实施例的限定。
图1为本发明的电路原理图。
图2为图1中各点电压变化图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚明白，下面结合实施例和附图，对本发明作进一步的详细说明，本发明的示意性实施方式及其说明仅用于解释本发明，并不作为对本发明的限定。
实施例1
如图1所示的一种低功耗上电复位和掉电复位电路，包括依次连接的电压采集电路、反相器电路、RC延迟电路和施密特触发器；
电压采集电路包括一采用二极管连接形式的第一晶体管和为第一晶体管提供静态偏置电流的静态偏置电路；所述静态偏置电路包括负阈值电压的原生NMOS晶体管电路和偏置电阻；
RC延迟电路输出端与电源之间连接一采用反偏二极管连接方式的第二晶体管MP4。
实施例2
基于上述实施例的原理，本实施例公开一具体实施方式。
反相器电路可有多种电路结构实现，本实施例公开一优选实施方式，反相器电路采用两个反相器串联的方式，包括依次连接的第一反相器和第二反相器。同样的，第一反相器和第二反相器均可采用多种方式实现。
具体的，第一反相器、第二反相器均采用多个晶体管串联后一端与电源相连且另一端接地的方式。参见图1，第三PMOS晶体管MP2、NMOS晶体管MN3、NMOS晶体管MN4、NMOS晶体管MN5构成第一反相器，第三PMOS晶体管MP2、NMOS晶体管MN3、NMOS晶体管MN4、NMOS晶体管MN5栅极均与第一晶体管的栅极相连，NMOS晶体管MN3、NMOS晶体管MN4、NMOS晶体管MN5串联，NMOS晶体管MN3的源极与NMOS晶体管MN4漏极相连，NMOS晶体管MN4的源极与NMOS晶体管MN5漏极相连，NMOS晶体管MN5的源极接地，NMOS晶体管MN3的漏极与第三PMOS晶体管MP2的漏极相连，第三PMOS晶体管MP2的源极与电源VDD相连。
第四PMOS晶体管MP3和第五NMOS晶体管MN6构成第二反相器，第四PMOS晶体管MP3的漏极与第五NMOS晶体管MN6的漏极相连，第四PMOS晶体管MP3的源极与电源相连，第五NMOS晶体管MN6的源极接地。
负阈值电压的原生NMOS晶体管电路包括多个相串联NMOS晶体管。具体的可采用两个NMOS晶体管，其均为负阈值电压的原生NMOS晶体管。NMOS晶体管MN1、NMOS晶体管MN2构成本实施例的负阈值电压的原生NMOS晶体管电路，NMOS晶体管MN1的栅极、NMOS晶体管MN2的栅极均接地，NMOS晶体管MN1的源极与NMOS晶体管MN2的漏极相连，NMOS晶体管MN1的漏极与第一晶体管MP1的漏极相连，NMOS晶体管MN2的源极通过偏置电阻R1接地。
电阻R2和电容C1构成RC延迟电路。
采用本实施例的复位电路，参照图1，上电和掉电过程中各点的电压变化详见图2。
以上所述的具体实施方式，对本发明的目的、技术方案和有益效果进行了进一步详细说明，所应理解的是，以上所述仅为本发明的具体实施方式而已，并不用于限定本发明的保护范围，凡在本发明的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (1)

1.一种低功耗上电复位和掉电复位电路，其特征在于，包括依次连接的电压采集电路、反相器电路、RC延迟电路和施密特触发器；
所述电压采集电路包括一采用二极管连接形式的第一晶体管和为第一晶体管提供静态偏置电流的静态偏置电路；所述静态偏置电路包括负阈值电压的原生NMOS晶体管电路和偏置电阻；
所述RC延迟电路输出端与电源之间连接一采用反偏二极管连接方式的第二晶体管；
所述反相器电路包括依次连接的第一反相器和第二反相器；
所述第一反相器包括多个相串联的晶体管，多个晶体管串联后一端与电源相连且另一端接地；
所述第一反相器包括第三PMOS晶体管和多个串联的NMOS晶体管，所述第三PMOS晶体管、多个NMOS晶体管的栅极均与第一晶体管的栅极相连，多个NMOS晶体管串联后一端漏极与第三PMOS晶体管漏极相连，多个NMOS晶体管串联后另一端源极接地，所述第三PMOS晶体管的源极与电源相连；
所述第二反相器包括相串联的第四PMOS晶体管和第五NMOS晶体管；
所述负阈值电压的原生NMOS晶体管电路包括多个相串联NMOS晶体管；
电阻R2和电容C1构成RC延迟电路。
CN202010813618.5A 2020-08-13 2020-08-13 一种低功耗上电复位和掉电复位电路 Active CN111934657B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010813618.5A CN111934657B (zh) 2020-08-13 2020-08-13 一种低功耗上电复位和掉电复位电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010813618.5A CN111934657B (zh) 2020-08-13 2020-08-13 一种低功耗上电复位和掉电复位电路

Publications (2)

Publication Number Publication Date
CN111934657A CN111934657A (zh) 2020-11-13
CN111934657B true CN111934657B (zh) 2023-10-24

Family

ID=73311294

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010813618.5A Active CN111934657B (zh) 2020-08-13 2020-08-13 一种低功耗上电复位和掉电复位电路

Country Status (1)

Country Link
CN (1) CN111934657B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112465134B (zh) * 2020-11-26 2022-05-03 重庆邮电大学 一种基于lif模型的脉冲神经网络神经元电路
CN112865772B (zh) * 2021-02-08 2022-03-08 苏州领慧立芯科技有限公司 一种上电复位电路
CN116722853B (zh) * 2023-06-16 2024-05-03 微传智能科技（常州）有限公司 一种适用于低电压低功耗应用下的上电复位电路

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103997323A (zh) * 2014-06-09 2014-08-20 上海华力微电子有限公司 一种低功耗高稳定性的复位电路
CN104601152A (zh) * 2015-02-15 2015-05-06 珠海市一微半导体有限公司 一种上电复位、掉电复位电路
WO2016057973A1 (en) * 2014-10-10 2016-04-14 Schottky Lsi, Inc. Super cmos (scmostm) devices on a microelectronic system
CN107835006A (zh) * 2017-12-19 2018-03-23 电子科技大学 低功耗上电复位掉电复位电路
US10432192B1 (en) * 2018-07-17 2019-10-01 Texas Instruments Incorporated Power-on reset circuit

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060055438A1 (en) * 2004-09-14 2006-03-16 Yongcong Chen Power-on reset circuit

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103997323A (zh) * 2014-06-09 2014-08-20 上海华力微电子有限公司 一种低功耗高稳定性的复位电路
WO2016057973A1 (en) * 2014-10-10 2016-04-14 Schottky Lsi, Inc. Super cmos (scmostm) devices on a microelectronic system
CN104601152A (zh) * 2015-02-15 2015-05-06 珠海市一微半导体有限公司 一种上电复位、掉电复位电路
CN107835006A (zh) * 2017-12-19 2018-03-23 电子科技大学 低功耗上电复位掉电复位电路
US10432192B1 (en) * 2018-07-17 2019-10-01 Texas Instruments Incorporated Power-on reset circuit

Also Published As

Publication number Publication date
CN111934657A (zh) 2020-11-13

Similar Documents

Publication Publication Date Title
CN109637565B (zh) 记忆胞
CN111934657B (zh) 一种低功耗上电复位和掉电复位电路
CN108574489B (zh) 一种比较器及逐次逼近式模拟数字转换器
CN108063610B (zh) 上电复位脉冲产生电路
CN112039507B (zh) 一种高精度上电复位和低功耗掉电复位电路
JPH08251014A (ja) ダイナミック論理回路を有する装置及びその装置の製造方法並びに信号の処理方法
US8786324B1 (en) Mixed voltage driving circuit
KR100954110B1 (ko) 파워업 신호 생성회로 및 그를 이용한 집적회로
US20190277891A1 (en) Low power comparator and self-regulated device
EP1034619B1 (en) Zero power power-on-reset circuit
US20160191041A1 (en) Circuit and Method for Power-On Reset of an Integrated Circuit
US9281804B2 (en) Semiconductor device with amplification circuit and output buffer circuit coupled to terminal
CN108418573B (zh) 电源采样电路及包括其的零功耗上电复位电路
US8736311B2 (en) Semiconductor integrated circuit
US11388014B2 (en) Transistor-based physically unclonable function
CN109959817B (zh) 一种可应用于低电压环境的欠压检测电路
CN110739942A (zh) 一种上电复位电路
CN108599745B (zh) 单电容占空比可控振荡器
CN108768362B (zh) 一种纯增强型mos管无静态功耗的上电复位电路
CN112994671B (zh) 一种低功耗小面积高精度的上电复位电路
CN112865772B (zh) 一种上电复位电路
CN110739944B (zh) 一种低压复位电路
CN111682876B (zh) 一种环形压控振荡器、一种压控振荡器以及一种集成电路
TWI659610B (zh) 具有磁滯功能之電源啟動重置電路
JP3047828B2 (ja) コンパレータ回路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant