CN116301167B - 一种低压差线性稳压器及片上系统 - Google Patents

Abstract

本申请提出一种低压差线性稳压器及片上系统，低压差线性稳压器包括主体电路和辅助电路，主体电路包括误差放大器和电压调节单元；误差放大器的第一输入端连接于参考电压，误差放大器的输出端连接于电压调节单元的第一端，误差放大器的第二输入端连接于电压调节单元的第二端，电压调节单元的第二端还用于连接后级负载电路，电压调节单元的第三端连接于第一驱动电源；辅助电路连接于误差放大器和电压调节单元之间。利用辅助电路在接收到使能信号后的第一时间段内输出的第二控制信号，可以加快第一时间段内电压调节单元的响应速度，从而提升低压差线性稳压器的电压转换响应速度。

Description

一种低压差线性稳压器及片上系统

技术领域

本申请涉及芯片领域，具体而言，涉及一种低压差线性稳压器及片上系统。

背景技术

低压差稳压器（英语：Low-dropout regulator，LDO），又称低压差线性稳压器，是线性直流稳压器的一种，可以用于将高的输入电压转换为低电压，为后级负载电路模块供电，例如可以用于在片上系统（简称，SOC）中进行电压调节。LDO因为具有低功耗 、高电源抑制能力以及面积小等优点，在高性能电源模块中得到广泛的应用。随着科技的发展，SOC的性能要求越来越高，需要LDO具备更快的电压转换速度。

因此，如何提升LDO的电压转换效率，成为了本领域技术人员所关注的难题。

发明内容

本申请的目的在于提供一种低压差线性稳压器及片上系统，以至少部分改善上述问题。

为了实现上述目的，本申请实施例采用的技术方案如下：

第一方面，本申请实施例提供一种低压差线性稳压器，所述低压差线性稳压器包括主体电路和辅助电路，所述主体电路包括误差放大器和电压调节单元；

所述误差放大器的第一输入端连接于参考电压，所述误差放大器的输出端连接于所述电压调节单元的第一端，所述误差放大器的第二输入端连接于所述电压调节单元的第二端，所述电压调节单元的第二端还用于连接后级负载电路，所述电压调节单元的第三端连接于第一驱动电源；

所述辅助电路连接于所述误差放大器和所述电压调节单元之间。

可选地，所述误差放大器用于在接收到使能信号时，基于所述电压调节单元的输出电压和所述参考电压的比较结果，输出第一控制信号；

所述辅助电路用于在接收到使能信号后的第一时间段内输出第二控制信号；

在所述第一时间段内，所述电压调节单元基于所述第一控制信号和所述第二控制信号调整所述输出电压；

在所述第一时间段结束后，所述电压调节单元基于所述第一控制信号调整所述输出电压。

可选地，所述辅助电路包括驱动单元和第一开关管，所述驱动单元的输出端连接于所述第一开关管的第一端，所述第一开关管的第二端连接于所述误差放大器和所述电压调节单元之间，所述第一开关管的第三端连接于第二驱动电源或接地。

可选地，所述电压调节单元包括一个PMOS管或多个并联的PMOS管，所述第一开关管为上拉PMOS管，所述驱动单元用于在接收到使能信号后的第一时间段内输出低电平信号，以使所述第一开关管输出所述第二控制信号，所述第二控制信号为上拉电压信号。

可选地，所述驱动单元包括延时组件、第一PMOS管、第二PMOS管、第三PMOS管、第一NMOS管、第二NMOS管以及第三NMOS管；

所述第一PMOS管的栅极、所述第一NMOS管的栅极以及所述延时组件的第一端均连接于所述驱动单元的输入端，用于接入所述使能信号；

所述第一PMOS管的源极、所述第二PMOS管的源极以及所述第三PMOS的源极均连接于第三驱动电源，所述第一NMOS管的源极和所述第三NMOS管的源极接地，所述第一PMOS管的漏极连接于所述第一NMOS管的漏极，所述第二NMOS管的源极连接于所述第三NMOS管的漏极，所述第二PMOS管的栅极和所述第二NMOS管的栅极连接于所述第一PMOS管的漏极和所述第一NMOS管的漏极之间，所述第三PMOS管的栅极和所述第三NMOS管的栅极连接于所述延时组件的第二端；

所述第二PMOS管的漏极、所述第三PMOS的漏极以及所述第二NMOS管的漏极均连接于所述驱动单元的输出端；

所述延时组件在接收到所述使能信号，等待所述第一时间段后，输出对应的延时信号。

可选地，所述误差放大器的反相输入端作为其第一输入端连接于参考电压，所述误差放大器的同相输入端作为其第二输入端连接于所述电压调节单元的第二端。

可选地，所述电压调节单元包括一个NMOS管或多个并联的NMOS管，所述第一开关管为下拉NMOS管，所述驱动单元用于在接收到使能信号后的第一时间段内输出高电平信号，以使所述第一开关管输出所述第二控制信号，所述第二控制信号为下拉电压信号。

可选地，所述主体电路还包括偏置电路和补偿网络，所述偏置电路分别与所述误差放大器的第一输入端、所述补偿网络的第一端连接，所述补偿网络的第二端连接于所述误差放大器的输出端，所述补偿网络的第三端连接于所述误差放大器的第二输入端，所述补偿网络的第一端还连接于所述误差放大器的驱动端。

第二方面，本申请实施例提供一种片上系统，包括：上述的低压差线性稳压器。

相对于现有技术，本申请实施例所提供的一种低压差线性稳压器及片上系统，低压差线性稳压器包括主体电路和辅助电路，主体电路包括误差放大器和电压调节单元；误差放大器的第一输入端连接于参考电压，误差放大器的输出端连接于电压调节单元的第一端，误差放大器的第二输入端连接于电压调节单元的第二端，电压调节单元的第二端还用于连接后级负载电路，电压调节单元的第三端连接于第一驱动电源；辅助电路连接于误差放大器和电压调节单元之间。利用辅助电路在接收到使能信号后的第一时间段内输出的第二控制信号，可以加快第一时间段内电压调节单元的响应速度，从而提升低压差线性稳压器的电压转换响应速度。

为使本申请的上述目的、特征和优点能更明显易懂，下文特举较佳实施例，并配合所附附图，作详细说明如下。

附图说明

为了更清楚地说明本申请实施例的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，应当理解，以下附图仅示出了本申请的某些实施例，因此不应被看作是对范围的限定，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其它相关的附图。

图1为本申请实施例提供的一种低压差线性稳压器的结构示意图；

图2为本申请实施例提供的未设计辅助电路的低压差线性稳压器的响应时间示意图；

图3为本申请实施例提供的辅助电路的结构示意图；

图4为本申请实施例提供的包含辅助电路的低压差线性稳压器的响应时间示意图；

图5为本申请实施例提供的驱动单元的结构示意图；

图6为本申请实施例提供的驱动单元的主要节点波形图。

图中：10-主体电路；20-辅助电路；30-后级负载电路；101-误差放大器；102-电压调节单元；103-补偿网络；104-偏置电路；105-带隙输出缓冲器；201-驱动单元；202-第一开关管；201A-延时组件。

具体实施方式

为使本申请实施例的目的、技术方案和优点更加清楚，下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本申请一部分实施例，而不是全部的实施例。通常在此处附图中描述和示出的本申请实施例的组件可以以各种不同的配置来布置和设计。

因此，以下对在附图中提供的本申请的实施例的详细描述并非旨在限制要求保护的本申请的范围，而是仅仅表示本申请的选定实施例。基于本申请中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。

应注意到：相似的标号和字母在下面的附图中表示类似项，因此，一旦某一项在一个附图中被定义，则在随后的附图中不需要对其进行进一步定义和解释。同时，在本申请的描述中，术语“第一”、“第二”等仅用于区分描述，而不能理解为指示或暗示相对重要性。

需要说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。

在本申请的描述中，需要说明的是，术语“上”、“下”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，或者是该申请产品使用时惯常摆放的方位或位置关系，仅是为了便于描述本申请和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本申请的限制。

在本申请的描述中，还需要说明的是，除非另有明确的规定和限定，术语“设置”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本申请中的具体含义。

下面结合附图，对本申请的一些实施方式作详细说明。在不冲突的情况下，下述的实施例及实施例中的特征可以相互组合。

请参考图1，图1为本申请实施例提供的一种低压差线性稳压器的结构示意图。如图1所示，低压差线性稳压器包括主体电路10和辅助电路20，主体电路10包括误差放大器101和电压调节单元102；

误差放大器101的第一输入端连接于参考电压，误差放大器101的输出端连接于电压调节单元102的第一端，误差放大器101的第二输入端连接于电压调节单元102的第二端，电压调节单元102的第二端还用于连接后级负载电路30，电压调节单元102的第三端连接于第一驱动电源（VDD1）；

辅助电路20连接于误差放大器101和电压调节单元102之间。

假设低压差线性稳压器没有设计辅助电路20，电压调节单元102采用较大数量（例如大于1千）的输出管（MP）组成，利用误差放大器101对参考电压Vref和电压调节单元102的输出电压Vout进行比较。根据比较结果输出不同电压（P1点的电压），通过信号（图1.P1）控制电压调节单元102的开启程度，从而控制LDO的Vout的输出电压。

误差放大器101的P1端的响应速度直接影响了电压调节单元102对Vout的电压调节速度。但随着SOC对LDO电压转换速度的不断提升的要求，LDO的较大数量的输出管MP，因其面积很大，带来了较大的栅端（图1.P1）寄生电容，使P1点对电压调节单元102的控制响应时间较长，从而降低了电压调节单元102对Vout的调节速度，即LDO的电压转换时间，最终LDO的慢电压转换效率不能满足高性能SOC在用LDO时快速电压转换的需求。

请参考图2，图2为本申请实施例提供的未设计辅助电路的低压差线性稳压器的响应时间示意图。图2中以电压调节单元102包括一个PMOS管或多个并联的PMOS管作为示例，但并不以此作为限定，电压调节单元102还可以包括三极管、NMOS管以及场效应管等等。

请参考图2，假设在CLK的第一个上升沿处，低压差线性稳压器开始进行电压转换。随CLK的上升沿触发，LDO对电压的转换开始，经过误差放大器101的比较，输出Vout和Vref的大小比较结果，输出P1信号，通过P1的电压大小来控制电压调节单元102（例如Mp管的栅极开启电压），从而进一步控制LDO的输出Vout的电压的高低。

由于Mp功率管的寄生大电容和为了低功耗设计的小驱动的P1，使P1在驱动Mp管栅极时，调整时间较慢，当P1调整到位后，LDO输出Vout稳定在目标转换电压，这所经历的时间Td，即LDO电压转换所需的响应时间，通常Td为几百ns，在高性能SOC的高频工作条件下，LDO的这种响应速度是明显不适用的。

为了克服该问题，发明人设计了辅助电路20，辅助电路20连接于误差放大器101和电压调节单元102之间。

可选地，误差放大器101用于在接收到使能信号时，基于电压调节单元102的输出电压和参考电压的比较结果，输出第一控制信号。

辅助电路20用于在接收到使能信号后的第一时间段内输出第二控制信号。

在第一时间段内，电压调节单元102基于第一控制信号和第二控制信号调整输出电压。

在第一时间段结束后，电压调节单元102基于第一控制信号调整输出电压。

应理解，利用辅助电路20在接收到使能信号后的第一时间段内输出的第二控制信号，可以加快第一时间段内电压调节单元102的响应速度，例如可以加快P1点的电压变化速度，从而提升低压差线性稳压器的电压转换响应速度。

需要说明的是，在第一时间段结束后，辅助电路20将不再输出控制信号到电压调节单元102，从而起到降低功耗的作用，但误差放大器101仍然会持续输出第一控制信号，直至LDO输出Vout稳定在目标转换电压。目标转换电压可以等于参考电压。

可选地，误差放大器101可以是推挽输出误差放大器。

综上所述，本申请实施例提供了一种低压差线性稳压器，低压差线性稳压器包括主体电路和辅助电路，主体电路包括误差放大器和电压调节单元；误差放大器的第一输入端连接于参考电压，误差放大器的输出端连接于电压调节单元的第一端，误差放大器的第二输入端连接于电压调节单元的第二端，电压调节单元的第二端还用于连接后级负载电路，电压调节单元的第三端连接于第一驱动电源；辅助电路连接于误差放大器和电压调节单元之间。利用辅助电路在接收到使能信号后的第一时间段内输出的第二控制信号，可以加快第一时间段内电压调节单元的响应速度，从而提升低压差线性稳压器的电压转换响应速度。

在图1的基础上，对于辅助电路的具体结构，本申请实施例还提供了一种可选的实施方式，请参考图3，图3为本申请实施例提供的辅助电路的结构示意图。

如图3所示，辅助电路20包括驱动单元201和第一开关管202，驱动单元201的输出端连接于第一开关管202的第一端，第一开关管202的第二端连接于误差放大器101和电压调节单元102之间，第一开关管202的第三端连接于第二驱动电源或接地。

可选地，第一开关管202可以是上拉PMOS管、下拉NMOS管、三极管以及场效应管。

可选地，驱动单元201可以通过输出信号改变Q点的电压，从而改变第一开关管202的状态，以对P1点输出上拉电压信号或下拉电压信号，进而可以快速改变P1点的电压。

在一种可能的实现方式中，电压调节单元102包括一个PMOS管或多个并联的PMOS管，第一开关管202为上拉PMOS管，驱动单元201用于在接收到使能信号后的第一时间段内输出低电平信号，以使第一开关管202输出第二控制信号，第二控制信号为上拉电压信号。

应理解，PMOS管的栅极作为电压调节单元102的第一端，PMOS管的源极作为电压调节单元102的第三端，PMOS管的漏极作为电压调节单元102的第二端，上拉PMOS管的栅极作为第一开关管202的第一端，上拉PMOS管的漏极作为第一开关管202的第三端，上拉PMOS管的源极作为第一开关管202的第二端。

请参考图4，图4为本申请实施例提供的包含辅助电路的低压差线性稳压器的响应时间示意图。图4中以电压调节单元102包括一个PMOS管或多个并联的PMOS管作为示例。

如图3所示，增加了驱动单元201和第一开关管202（上拉PMOS管），驱动单元201其输出为Q，Q控制增加的上拉PMOS管。如图4所示，利用驱动单元201产生的短时间的Q点低压脉冲，使上拉PMOS管开启工作，快速拉升P1到较高电位后，Q点恢复高电位，上拉PMOS管截止。该设计一来可以大大提速了之前单一依靠P1拉升功率管MP栅极的Td，同时，由于Q点的短脉冲宽度，在完成P1上拉后，随即截止上拉PMOS，避免了为提速拉上响应速度而增大误差放大器101的P1驱动带来的长时间上拉电流的高功耗。

在第一开关管202为上拉PMOS管的基础上，对于驱动单元的结构本申请实施例还提供了一种可能的实现方式，请参考图5，图5为本申请实施例提供的驱动单元的结构示意图。

如图5所示，驱动单元201包括延时组件201A、第一PMOS管、第二PMOS管、第三PMOS管、第一NMOS管、第二NMOS管以及第三NMOS管。

第一PMOS管的栅极、第一NMOS管的栅极以及延时组件201A的第一端均连接于驱动单元201的输入端，用于接入使能信号。

第一PMOS管的源极、第二PMOS管的源极以及第三PMOS的源极均连接于第三驱动电源，第一NMOS管的源极和第三NMOS管的源极接地，第一PMOS管的漏极连接于第一NMOS管的漏极，第二NMOS管的源极连接于第三NMOS管的漏极，第二PMOS管的栅极和第二NMOS管的栅极连接于第一PMOS管的漏极和第一NMOS管的漏极之间，第三PMOS管的栅极和第三NMOS管的栅极连接于延时组件201A的第二端。

第二PMOS管的漏极、第三PMOS的漏极以及第二NMOS管的漏极均连接于驱动单元201的输出端；

延时组件201A在接收到使能信号，等待第一时间段后，输出对应的延时信号（END）。

延时组件201A又可称为DLY cell。

驱动单元201的整体功能是产生图4所示的Q点信号，即在LDO使能后，产生一个低电平时段的Q信号，用于开启连接的pmos，从而快速上拉P1的电位。

请参考图6，图6为本申请实施例提供的驱动单元的主要节点波形图。如图6所示，通过使能信号EN的由高转换到低启动电路，由EN和END的延时差，即第一时间段内，产生Q的低压脉冲，控制开启一个短时间的上拉PMOS管开启窗口提拉P1点的电位。

在电压调节单元102包括一个PMOS管或多个并联的PMOS管的情况下，误差放大器101的反相输入端作为其第一输入端连接于参考电压，误差放大器101的同相输入端作为其第二输入端连接于电压调节单元102的第二端。

在一种可能的场景下，电压调节单元102包括一个NMOS管或多个并联的NMOS管，第一开关管202为下拉NMOS管，驱动单元201用于在接收到使能信号后的第一时间段内输出高电平信号，以使第一开关管202输出第二控制信号，第二控制信号为下拉电压信号。

可选地，NMOS管的栅极作为电压调节单元102的第一端，NMOS管的源极作为电压调节单元102的第二端，NMOS管的漏极作为电压调节单元102的第三端。下拉NMOS管的栅极作为第一开关管202的第一端，下拉NMOS管的源极作为第一开关管202的第三端，下拉NMOS管的漏极作为第一开关管202的第二端。

请继续参考图1，在一种可能的实现方式中，主体电路10还包括偏置电路104和补偿网络103，偏置电路104分别与误差放大器101的第一输入端、补偿网络103的第一端连接，补偿网络103的第二端连接于误差放大器101的输出端，补偿网络103的第三端连接于误差放大器101的第二输入端，补偿网络103的第一端还连接于误差放大器101的驱动端。

可选地，偏置电路104用于提供偏置电压，补偿网络103用于进行相位裕度补偿。

主体电路10还包括带隙输出缓冲器105（BG Buffer），带隙输出缓冲器105的一端连接于偏置电路104，另一端连接于误差放大器101的第一输入端。

BG buffer用于将基准电压源产生的基准电压加强驱动后输送给误差放大器的输入端，并提供电流。补偿网络103采用零点补偿技术，通过引入零点的方式补偿LDO环路的相位裕度。偏置电路104为LDO提供稳定的偏置电压。

请参考下表1，表1为本申请实施例提供的低压差线性稳压器的效果收益对比。

表1

如表1所述，电压转换响应时间在同等条件下，本申请提供方案的响应时间是未设计辅助电路的LDO方案的20.1%,，响应速度有较大幅度提升，电压转换响应时间提速效果显著。

需要说明的是，本申请中的第一驱动电源（VDD1）、第二驱动电源（VDD2）以及第三驱动电源（VDD3）可以相同也可以不同，在此不做限定。

还需要说明的是，在本申请方案中不要求提升误差放大器101中控制P1端的驱动能力来解决上述的电压转换效率，避免在增大P1驱动力的同时，增加了误差放大器的面积和工作电流和功耗。

本申请实施例还提供了一种片上系统，包括：上述的低压差线性稳压器。

以上所述仅为本申请的优选实施例而已，并不用于限制本申请，对于本领域的技术人员来说，本申请可以有各种更改和变化。凡在本申请的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本申请的保护范围之内。

对于本领域技术人员而言，显然本申请不限于上述示范性实施例的细节，而且在不背离本申请的精神或基本特征的情况下，能够以其它的具体形式实现本申请。因此，无论从哪一点来看，均应将实施例看作是示范性的，而且是非限制性的，本申请的范围由所附权利要求而不是上述说明限定，因此旨在将落在权利要求的等同要件的含义和范围内的所有变化囊括在本申请内。不应将权利要求中的任何附图标记视为限制所涉及的权利要求。

Claims (5)

1.一种低压差线性稳压器，其特征在于，所述低压差线性稳压器包括主体电路和辅助电路，所述主体电路包括误差放大器和电压调节单元；

所述误差放大器的第一输入端连接于参考电压，所述误差放大器的输出端连接于所述电压调节单元的第一端，所述误差放大器的第二输入端连接于所述电压调节单元的第二端，所述电压调节单元的第二端还用于连接后级负载电路，所述电压调节单元的第三端连接于第一驱动电源；

所述辅助电路连接于所述误差放大器和所述电压调节单元之间；

所述误差放大器用于在接收到使能信号时，基于所述电压调节单元的输出电压和所述参考电压的比较结果，输出第一控制信号；

所述辅助电路用于在接收到使能信号后的第一时间段内输出第二控制信号；

在所述第一时间段内，所述电压调节单元基于所述第一控制信号和所述第二控制信号调整所述输出电压；

在所述第一时间段结束后，所述电压调节单元基于所述第一控制信号调整所述输出电压；

所述辅助电路包括驱动单元和第一开关管，所述驱动单元的输出端连接于所述第一开关管的第一端，所述第一开关管的第二端连接于所述误差放大器和所述电压调节单元之间，所述第一开关管的第三端连接于第二驱动电源或接地；

所述电压调节单元包括一个PMOS管或多个并联的PMOS管，所述第一开关管为上拉PMOS管，所述驱动单元用于在接收到使能信号后的第一时间段内输出低电平信号，以使所述第一开关管输出所述第二控制信号，所述第二控制信号为上拉电压信号；

所述驱动单元包括延时组件、第一PMOS管、第二PMOS管、第三PMOS管、第一NMOS管、第二NMOS管以及第三NMOS管；

所述第一PMOS管的栅极、所述第一NMOS管的栅极以及所述延时组件的第一端均连接于所述驱动单元的输入端，用于接入所述使能信号；

所述第一PMOS管的源极、所述第二PMOS管的源极以及所述第三PMOS的源极均连接于第三驱动电源，所述第一NMOS管的源极和所述第三NMOS管的源极接地，所述第一PMOS管的漏极连接于所述第一NMOS管的漏极，所述第二NMOS管的源极连接于所述第三NMOS管的漏极，所述第二PMOS管的栅极和所述第二NMOS管的栅极连接于所述第一PMOS管的漏极和所述第一NMOS管的漏极之间，所述第三PMOS管的栅极和所述第三NMOS管的栅极连接于所述延时组件的第二端；

所述第二PMOS管的漏极、所述第三PMOS的漏极以及所述第二NMOS管的漏极均连接于所述驱动单元的输出端；

所述延时组件在接收到所述使能信号，等待所述第一时间段后，输出对应的延时信号。

2.如权利要求1所述的低压差线性稳压器，其特征在于，所述误差放大器的反相输入端作为其第一输入端连接于参考电压，所述误差放大器的同相输入端作为其第二输入端连接于所述电压调节单元的第二端。

3.如权利要求1所述的低压差线性稳压器，其特征在于，所述主体电路还包括偏置电路和补偿网络，所述偏置电路分别与所述误差放大器的第一输入端、所述补偿网络的第一端连接，所述补偿网络的第二端连接于所述误差放大器的输出端，所述补偿网络的第三端连接于所述误差放大器的第二输入端，所述补偿网络的第一端还连接于所述误差放大器的驱动端。

4.如权利要求3所述的低压差线性稳压器，其特征在于，所述偏置电路用于提供偏置电压，所述补偿网络用于进行相位裕度补偿。

5.一种片上系统，其特征在于，包括：权利要求1-4中任意一项所述的低压差线性稳压器。