CN102045044B - 一种比较器和模数转换器 - Google Patents
一种比较器和模数转换器 Download PDFInfo
- Publication number
- CN102045044B CN102045044B CN201010613957.5A CN201010613957A CN102045044B CN 102045044 B CN102045044 B CN 102045044B CN 201010613957 A CN201010613957 A CN 201010613957A CN 102045044 B CN102045044 B CN 102045044B
- Authority
- CN
- China
- Prior art keywords
- oxide
- metal
- unit
- bias current
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
- H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
- H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
- H03F3/45183—Long tailed pairs
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
- H03F3/45479—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection
- H03F3/45632—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection in differential amplifiers with FET transistors as the active amplifying circuit
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45361—Indexing scheme relating to differential amplifiers the AAC comprising multiple transistors parallel coupled at their drains only, e.g. in a cascode dif amp, only those forming the composite common source transistor
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45644—Indexing scheme relating to differential amplifiers the LC comprising a cross coupling circuit, e.g. comprising two cross-coupled transistors
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Manipulation Of Pulses (AREA)
- Amplifiers (AREA)
Abstract
本发明实施例提供一种比较器和模数转换器。比较器包括:预放大模块用于根据输入电压与参考电压,产生两路放大差分信号基准电流;差分信号获得模块用于根据预放大模块输出的两路放大的差分信号基准电流,获得差分信号;预放大模块包括差分单元、抵消单元以及放大单元,差分单元用于根据输入电压和参考电压,生成两路直流偏置电流;抵消单元用于根据输入电压和参考电压产生两路直流偏置电流的抵消电流,以降低两路直流偏置电流的大小,得到两路差分信号基准电流;放大单元用于接收两路差分信号基准电流,对两路差分信号基准电流进行放大处理。实现只将两路直流偏置电路中的差值输入差分信号获得模块,降低了比较器的功耗,降低模数转换器的功耗。
Description
技术领域
本发明实施例涉及电子技术,尤其涉及一种比较器和模数转换器。
背景技术
模/数转换器(Analog-to-Digital converter;ADC)是将模拟信号转换为数字信号的器件,目前广泛应用于仪表、通讯、信号检测、图像处理及多媒体等诸多领域的电子产品中。随着电子产品的发展,对ADC的精度、速度和功耗的要求越来越高,而ADC中的比较器对这些起到至关重要的影响。因此,如何降低比较器的功耗、提高比较器的速度和精度,称为近些年来研究的热点。
现有的比较器的电路如图1所示,M5、M6、M7、M8为差分管,参考电压为VREFP和VREFN,输入电压为VINP和VINN,当VINP-VINN>VREFP-VREFN时,流入M13的电流I13大于流过M12的电流I12。由于M15镜像M13的电流,M14镜像M12的电流,从而将输入的差分电压信号VINP和VINN的变化转换为M12、M13、M14、M15电流的变化。
在现有的比较器的预放大电路中,将输入的电压转化为M12和M13的电流差,但由于M14和M15在镜像M12和M13的电流同时,还将M12和M13的电流进行放大,而将M14和M15的电流放大并送入下一级比较电路,而下一级比较电路在得到M14和M15比较结果的同时,经过放大的直流偏置电流也会增大了比较器的功耗;另外,第二级M18和M19也会因为有直流功耗的存在而需要采用更大的规格来允许更大的电流通过,从而导致比较器速度降低的问题,而且时钟CLK为低电平时,不能保证M18、M19处于一个导通、一个截止的状态,这会进一步增加比较器的功耗。
发明内容
本发明实施例提供一种比较器和模数转换器,以解决现有技术中,比较器功耗大、速度低的问题。
本发明实施例提供一种比较器,包括:
预放大模块,用于根据输入电压与参考电压,产生两路放大的差分信号基准电流;
差分信号获得模块,用于根据所述预放大模块输出的两路放大的差分信号基准电流,获得差分信号;
其中,所述预放大模块包括:差分单元、抵消单元、以及放大单元,
所述差分单元用于根据输入电压和参考电压,生成两路直流偏置电流;
所述抵消单元用于根据输入电压和参考电压产生所述两路直流偏置电流的抵消电流,以降低所述两路直流偏置电流的大小,得到两路差分信号基准电流;
所述放大单元用于接收所述两路差分信号基准电流,并对所述两路差分信号基准电流进行放大处理。
本发明实施例提供一种模数转换器,包括至少一个本发明实施例提供的所述比较器。
本发明实施例提供的比较器和模数转换器,采用抵消单元部分抵消预放大模块中产生电流差分信号的两路直流偏置电流,从而实现只将两路直流偏置电路中的差值输入差分信号获得模块,从而降低了比较器的功耗,降低模数转换器的功耗。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案,下面将对实施例或现有技术描述中所需要使用的附图作一简单地介绍,显而易见地,下 面描述中的附图是本发明的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动性的前提下,还可以根据这些附图获得其他的附图。
图1为现有比较器的电路图;
图2为本发明提供的一个比较器实施例的结构示意图;
图3为本发明提供的又一个比较器实施例的电路图。
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚,下面将结合本发明实施例中的附图,对本发明实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例是本发明一部分实施例,而不是全部的实施例。基于本发明中的实施例,本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例,都属于本发明保护的范围。
图2为本发明提供的一个比较器实施例的结构示意图,如图2所示,该比较器包括:预放大模块1和差分信号获得模块2;
其中,预放大模块1,用于根据输入电压与参考电压,产生两路差分信号基准电流;
所述预放大模块1中可以包括差分单元11、抵消单元12、以及放大单元13。所述差分单元11用于根据输入电压和参考电压,生成两路直流偏置电流。所述抵消单元12用于产生所述两路直流偏置电流的抵消电流,以降低所述两路直流偏置电流的大小,得到两路差分信号基准电流。
其中,在本发明实施例中,所述抵消电流的大小可以与所述两路直流偏置电流中的一个相等。所述放大单元13用于接收所述两路差分信号基准电流,并对所述两路差分信号基准电流进行放大处理。当然,所述抵消单元12向两路直流偏置电流输出的抵消电流相同,从而保证抵消后的两路直流偏置电流的差值不受抵消电流的影响。
具体的,所述差分单元11中包括差分对,用于接收所述输入电压和所述 参考电压。通常差分对可由两个三极管、场效应管或金属氧化物半导体场效应晶体(metal oxid semiconductor;MOS)管等差分元件构成,施加在这些差分元件上的输入电压或参考电压使这些差分元件导通,当这些差分元件外接一启动时,则这些差分元件上就会产生直流偏置电流。差分元件上施加的输入电压或参考电压越高,则差分元件上能够通过的直流偏置电流越高;相反,差分元件上施加的输入电压或参考电压越低,则差分元件上能够通过的直流偏置电流越低,当差分元件上施加的输入电压或参考电压低于差分元件的开启电压时,则差分元件无法正常工作,即差分元件上不产生直流偏置电流。因此,可以看出,差分对上施加的输入电压和参考电压的大小可以体现为对差分对中的差分元件的导通能力,即可以将输入电压和参考电压的差值,转换为差分对中两个差分元件上各自产生的直流偏置电流之间的差值。
在本发明实施例中,当所述差分单元11中仅包括1个差分对时,所述差分对中的两个差分元件分别接入输入电压和参考电压来导通各自的电流通路启动电源,从而差分对的两个差分元件分别产生一路直流偏置电流。
当所述差分单元11包括2个差分对时,则每个差分对分别接入一组输入电压和参考电压,输入所述两个差分对的参考电压的对应的直流偏置电流的差值,以每个差分对在各自的输入电压和参考电压下输出的电流作为各自输出的直流偏置电流。
差分信号获得模块2,用于根据预放大模块1输出的放大的两路差分信号基准电流,获得差分信号。在本发明实施例中,所述差分信号获得模块2可以将两路放大的差分信号基准电流作差,来得到所述差分信号。
在本发明实施例中,通过抵消单元12将差分单元11输出的两路直流偏置电流中的一路消减为0,降低了比较器在直流电流上的功耗。需要理解的是由于抵消电流的大小也可以小于两路直流偏置电流中的任意一路,同样可以在一定程度上降低两路直流偏置电流给比较器带来的功率消耗。
抵消单元12可以对差分单元11中的直流偏置电流进行抵消,则抵消单 元12中的电子元件可以采用与差分单元11中的差分元件相同的元件。如果预放大电路1包括一个差分对,则对于进行电压比较的两个差分元件,可以通过抵消单元12向两个差分元件分别输出两个大小相等的抵消电流,这两个抵消电流的方向与差分元件产生的直流偏置电流方向相反,抵消电流的大小可以与两个差分元件中流出的较小的直流偏置电流相等,从而将对应的差分元件流出直流偏置电流完全抵消,而另一个差分元件流出的直流偏置电流则为其本身流出的直流偏置电流与抵消电流的差值,可以看出,最终从另一差分元件流出的直流偏置电流即为两个差分元件流出的直流偏置电流的差值。因此,放大单元13只需对该直流偏置电流的差值进行放大后送入差分信号获得模块2。
需要说明的是,如果抵消单元12中的电子元件与差分单元11中的差分元件类型相同,则如果抵消单元12中的电子元件与差分单元11中的差分元件大小尺寸相等,并且接入相同的启动电源,则可以向差分单元11中的差分元件输出大小相等方向相反的抵消电流;如果抵消单元12中的电子元件的大小尺寸小于差分单元11中的差分元件,则在二者接入相同的启动电源时,能够输出部分抵消电流。
如果差分单元11包括两个差分对,为了便于描述,将其中一个差分对输出的偏置电流差称为第一偏置电流,将另一个差分对输出的偏置电流差称为第二偏置电流,这种情况下,抵消单元12可以分别输出两个大小相等的抵消电流,一个抵消电流用于抵消第一偏置电流,另一抵消电流用于抵消第二偏置电流,抵消电流的大小与第一偏置电流和第二偏置电流中较小的电流值相等,从而可以通过其中一个抵消电流将第一偏置电流和第二偏置电流中较小的电流完全抵消,而剩余的偏置电流被部分抵消,使输入差分信号获得模块2的电流为经过放大单元13放大的第一偏置电流和第二偏置电流的差值。
图3为本发明提供的又一个比较器实施例的电路图,如图3所示:
在前一实施例的基础上,优选的,所述差分单元包括至少一对由金属氧 化物半导体场效应晶体MOS管组成的差分对;
所述放大单元包括至少两个MOS管,所述至少两个MOS管中包括镜像所述两路直流偏置电流的MOS管以及放大所述两路差分信号基准电流的MOS管。
抵消单元可以对差分单元中的直流偏置电流进行抵消,所述抵消单元可以包括:至少两个MOS管;
所述至少两个MOS管中的至少一个MOS管,用于完全抵消所述差分单元生成的所述两路直流偏置电流中较小的直流偏置电流;
所述至少两个MOS管中的至少另一个MOS管,用于部分抵消所述差分单元生成的所述两路直流偏置电流中较大的直流偏置电流。
其中,差分单元中的MOS管为PMOS,则抵消单元中的MOS管可以为NMOS管;或者,差分单元中的MOS管为NMOS,则抵消单元中的MOS管为PMOS管。
抵消单元中MOS管可以与差分单元中的MOS连接,利用PMOS管和NMOS管电流反向的特性将抵消单元中的MOS管流出的直流偏置电流抵消。
进一步的,差分信号获得模块可以包括:锁存单元和方波整形单元;
锁存单元,用于对预放大模块输出的两路放大的差分信号基准电流进行缓冲锁存;
方波整形单元,用于对锁存单元输出的信号进行方波整形,输出数字信号。
其中,锁存单元可以由交叉耦合的两对NMOS管构成;方波整形单元可以为Latch电路。
本实施例给出了比较器的具体电路图,该电路图仅为实现本发明的一个较佳的实施电路,但并不以此作为对本发明的限制。
参照图3,在本发明实施例中,预放大模块中的差分单元包括由NMOS管组成的两个差分对:M5和M6,以及M7和M8。放大单元由PMOS管 M12和M13,以及M14和M15构成。抵消单元包括PMOS管M9、M10和M11,其中,M9用于在启动电源AVDD的作用下产生抵消电流,M10和M11为M9的镜像电流。
M5和M7栅极上接输入电压,分别与M6和M8栅极上接入正相参考电压和负相参考电压。AVDD为恒定电压,使M5和M6,M7和M8在输入电压和参考电压的控制导通下各自产生直流偏置电流。从图3中可以看出,M13上的电流等于M5和M7之间的直流偏置电流的差值,M12上的电流等于M6和M8之间的直流偏置电流的差值。通过M10和M11用于向差分对M5和M6,以及M7和M8输出抵消电流,其中,输出的抵消电流可以为M5和M7的差值与M6和M8的差值,两者之中的最小值,从而可以将二者中的直流偏置电流较小的一个完全抵消掉,即使M12和M13中的一个直流偏置电流为0,另一个直流偏置电流为M5和M7差值与M6和M8的差值,两者之间的差值。
由于M14是M12的镜像电流,M15是M13的镜像电流,M14和M15还对M12和M13的电流起到放大的作用,M14对M12上的电流放大的比例可以通过M14与M12的大小尺寸比例来实现,M15对M13上的电流放大的比例可以通过M15与M13的大小尺寸比例来实现。例如:如果M14和M12为相同的电子元件,如果M14的大小尺寸为M12大小尺寸的5倍,则通常M14可以将M12上的电流放大5倍。
由于M12和M13中的一个直流偏置电流为0,另一个直流偏置电流为M5和M7差值与M6和M8的差值,两者之间的差值。则M14和M15中的一个直流偏置电流为0,另一个上的电流是对M5和M7差值与M6和M8的差值,两者之间的差值进行放大。
图3所示的为抵消单元对差分单元中的两路直流偏置电流进行抵消的情况。作为另一种可行的实施方式,抵消单元还可以对放大单元中镜像的两路直流偏置电流进行抵消,抵消单元包括:至少两个MOS管;
至少两个MOS管中的至少一个MOS管,用于完全抵消放大单元中镜像 的两路直流偏置电流中较小的直流偏置电流;
至少两个MOS管中的至少另一个MOS管,用于部分抵消放大单元中镜像的两路直流偏置电流中较大的直流偏置电流。
所述放大单元中镜像所述两路直流偏置电流的MOS管为PMOS,则所述抵消单元中的MOS管为NMOS管;或者,所述放大单元中镜像所述两路直流偏置电流的MOS管为NMOS,则所述抵消单元中的MOS管为PMOS管。
即抵消单元中的各电子元件可以直接与放大单元中用于镜像所述两路直流偏置电流的电子元件连接,例如与M12和M13连接,直接抵消M12和M13中直流偏置电流较小的一个,使M12和M13中的一个输出的直流偏置电流为0,从而使M14和M15中的一个上的直流偏置电流为0。
进一步的,差分信号获得模块可以包括锁存单元和方波整形单元,其中,锁存单元包括交叉耦合的两对NMOS管,即M18、M19、M20和M21;方波整形单元包括一个两级的Latch电路,即两个输出端OUTP和OUTN,以及DOUTN和DOUTP;M16,M17为开关部件。
差分信号获得模块的工作过程是:当时钟信号Clk为高电平时,锁存单元复位;而当Clk为低电平时,锁存单元根据预放大模块1输出的直流偏置电流得到电流差值信号,锁存单元开始工作,差值(Iout+-Iout-)被交叉耦合连接的NMOS管放大,直至稳定,一直到下一高电平的到来。
差分信号获得模块对所述电流差值信号进行锁存放大,其中,M18、M19、M20和M21构成一增益单元。方波整形单元用于对锁存单元输出的信号进行整形,以去除输出信号中的噪声干扰,使输出的信号更接近于数字方波信号。方波整形单元为一个Latch电路,用于得出最终比较结果。
需要说明的是,在本发明实施例中,比较器的失调电压主要由预放大模块和差分信号获得模块的失调电压组成。其中,预放大模块的失调电压主要由M5,M6,M7和M8的不匹配造成的。因此,在设计预放大模块时,需要注意M5,M6,M7和M8的影响,尽可能地降低噪声和寄生电容,以降低对 预放大模块的影响。另外,还可以降低预放大模块的时间常数,以及加大预放大模块的A(s),来减小比较器的传输延迟。
本实施例中的预放大模块和差分信号获得模块可以分别采用AVDD和DVDD两个电源,这样可以减小差分信号获得模块对预放大模块的影响,有利于提高比较器的性能。
另外,本实施例能够克服在低电压深亚微工艺,系统的电源电压不能满足器件的正常工作的要求,可以运用低电源电压电路,本实施例中只采用一个时钟信号CLk,能够降低设计难度,而且降低整个比较器的面积和功耗。
本发明还提供了一个模数转换器实施例,该模数转换器中包括至少一个本发明实施例提供的比较器。
模数转换器(ADC)的作用是将模拟信号转换为数字信号,而在任何一个高速高分辨率的模数转换器(ADC)中,比较器是其中的重要部件。本发明实施例提供的模数转换器可以是Sigma-Delta ADC、流水线ADC或FLASHADC等多种类型。而这些类型的模数转换器均需要高速高性能的比较器。尤其是在Sigma-Delta ADC和流水线ADC中,速度、功耗和失调电压对整个电路有着很重要的影响。
采用本实施例提供的模数转换器,其中比较器采用增量差值放大器,通过抵消单元抵消差分模块中的直流偏置电流,而仅将差分模块中的电流的差值送入预放大模块,从而降低预放大模块的功耗,从而降低整个比较器的功耗。由该比较器构成的模数转换器低功耗、速度高、芯片面积小、电路简单,大大降低了系统成本。
最后应说明的是:以上实施例仅用以说明本发明的技术方案,而非对其限制;尽管参照前述实施例对本发明进行了详细的说明,本领域的普通技术人员应当理解:其依然可以对前述各实施例所记载的技术方案进行修改,或者对其中部分技术特征进行等同替换;而这些修改或者替换,并不使相应技术方案的本质脱离本发明各实施例技术方案的精神和范围。
Claims (10)
1.一种比较器,其特征在于,包括:
预放大模块,用于根据输入电压与参考电压,产生两路放大的差分信号基准电流;
差分信号获得模块,用于根据所述预放大模块输出的两路放大的差分信号基准电流,获得差分信号;
其中,所述预放大模块包括:差分单元、抵消单元、以及放大单元,
所述差分单元用于根据输入电压和参考电压,生成两路直流偏置电流;
所述抵消单元用于产生所述两路直流偏置电流的抵消电流,以降低所述两路直流偏置电流的大小,得到两路差分信号基准电流;
所述放大单元用于接收所述两路差分信号基准电流,并对所述两路差分信号基准电流进行放大处理。
2.根据权利要求1所述的比较器,其特征在于,所述差分单元包括至少一对由金属氧化物半导体场效应晶体MOS管组成的差分对;
所述放大单元包括至少两个MOS管,所述至少两个MOS管中包括镜像所述两路直流偏置电流的MOS管以及放大所述两路差分信号基准电流的MOS管。
3.根据权利要求2所述的比较器,其特征在于,所述抵消单元包括:至少两个MOS管;
所述至少两个MOS管中的至少一个MOS管,用于完全抵消所述差分单元生成的所述两路直流偏置电流中较小的直流偏置电流;
所述至少两个MOS管中的至少另一个MOS管,用于部分抵消所述差分单元生成的所述两路直流偏置电流中较大的直流偏置电流。
4.根据权利要求3所述的比较器,其特征在于,所述差分单元中的MOS管为PMOS,则所述抵消单元中的MOS管为NMOS管;或者,所述差分单元中的MOS管为NMOS,则所述抵消单元中的MOS管为PMOS管。
5.根据权利要求2所述的比较器,其特征在于,所述抵消单元包括:至少两个MOS管;
所述至少两个MOS管中的至少一个MOS管,用于完全抵消所述放大单元中镜像的两路直流偏置电流中较小的直流偏置电流;
所述至少两个MOS管中的至少另一个MOS管,用于部分抵消所述放大单元中镜像的所述两路直流偏置电流中较大的直流偏置电流。
6.根据权利要求5所述的比较器,其特征在于,所述放大单元中镜像所述两路直流偏置电流的MOS管为PMOS,则所述抵消单元中的MOS管为NMOS管;或者,所述放大单元中镜像所述两路直流偏置电流的MOS管为NMOS,则所述抵消单元中的MOS管为PMOS管。
7.根据权利要求1-6任一项所述的比较器,其特征在于,所述差分信号获得模块包括:
锁存单元,用于对所述预放大模块输出的两路放大的差分信号基准电流进行缓冲锁存;
方波整形单元,用于对所述锁存单元输出的信号进行方波整形,输出数字信号。
8.根据权利要求7所述的比较器,其特征在于,所述锁存单元由交叉耦合的两对NMOS管构成。
9.根据权利要求7所述的比较器,其特征在于,所述方波整形单元为Latch电路。
10.一种模数转换器,其特征在于,包括至少一个如权利要求1-9任一项所述的比较器。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201010613957.5A CN102045044B (zh) | 2010-12-27 | 2010-12-27 | 一种比较器和模数转换器 |
US13/338,042 US8446178B2 (en) | 2010-12-27 | 2011-12-27 | Comparator and analog-to-digital |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201010613957.5A CN102045044B (zh) | 2010-12-27 | 2010-12-27 | 一种比较器和模数转换器 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN102045044A CN102045044A (zh) | 2011-05-04 |
CN102045044B true CN102045044B (zh) | 2012-09-19 |
Family
ID=43910900
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201010613957.5A Active CN102045044B (zh) | 2010-12-27 | 2010-12-27 | 一种比较器和模数转换器 |
Country Status (2)
Country | Link |
---|---|
US (1) | US8446178B2 (zh) |
CN (1) | CN102045044B (zh) |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103499733B (zh) * | 2013-09-30 | 2016-03-30 | 中国科学院微电子研究所 | 一种高精度电压检测电路及方法 |
US9419638B1 (en) | 2015-06-01 | 2016-08-16 | Nvidia Corporation | High speed comparator with digitally calibrated threshold |
CN111510118B (zh) * | 2020-05-07 | 2021-12-28 | 西安交通大学 | 一种低功耗高速比较器 |
US11646727B2 (en) | 2021-09-03 | 2023-05-09 | Changxin Memory Technologies, Inc. | Comparator and decision feedback equalization circuit |
CN115765691A (zh) * | 2021-09-03 | 2023-03-07 | 长鑫存储技术有限公司 | 比较器及判决反馈均衡电路 |
US11978499B2 (en) | 2021-09-03 | 2024-05-07 | Changxin Memory Technologies, Inc. | Comparator and decision feedback equalization circuit |
CN114285385B (zh) * | 2022-02-21 | 2022-06-03 | 成都芯翼科技有限公司 | 一种运算放大器输入电流的抵消电路 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN85104156A (zh) * | 1985-05-31 | 1986-06-10 | 北京邮电学院 | 一种高速集成电压比较器 |
CN101316114A (zh) * | 2008-07-09 | 2008-12-03 | 华为技术有限公司 | 扩频调制电路、可变频率三角波发生器以及信号处理方法 |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6037890A (en) | 1997-09-30 | 2000-03-14 | Intel Corporation | Ultra high speed, low power, flash A/D converter utilizing a current mode regenerative comparator |
JP2002246892A (ja) | 2001-02-22 | 2002-08-30 | Mitsubishi Electric Corp | 入力バッファ回路 |
US6617926B2 (en) * | 2001-06-29 | 2003-09-09 | Intel Corporation | Tail current node equalization for a variable offset amplifier |
US6826102B2 (en) * | 2002-05-16 | 2004-11-30 | Micron Technology, Inc. | Noise resistant small signal sensing circuit for a memory device |
CN100373836C (zh) | 2002-05-30 | 2008-03-05 | 华为技术有限公司 | 一种并行干扰对消方法及其装置 |
US6768442B2 (en) * | 2002-10-25 | 2004-07-27 | Raytheon Company | Advanced digital antenna module |
JP4434759B2 (ja) * | 2004-01-23 | 2010-03-17 | Necエレクトロニクス株式会社 | 演算増幅回路 |
KR100771878B1 (ko) * | 2006-08-09 | 2007-11-01 | 삼성전자주식회사 | 세미-듀얼 기준전압을 이용한 데이터 수신 장치 |
US7728632B1 (en) * | 2008-09-16 | 2010-06-01 | Integrated Device Technology, Inc. | Integrated circuit comparators having improved input resolution and methods of operating same |
-
2010
- 2010-12-27 CN CN201010613957.5A patent/CN102045044B/zh active Active
-
2011
- 2011-12-27 US US13/338,042 patent/US8446178B2/en active Active
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN85104156A (zh) * | 1985-05-31 | 1986-06-10 | 北京邮电学院 | 一种高速集成电压比较器 |
CN101316114A (zh) * | 2008-07-09 | 2008-12-03 | 华为技术有限公司 | 扩频调制电路、可变频率三角波发生器以及信号处理方法 |
Non-Patent Citations (1)
Title |
---|
JP特开2002-246892A 2002.08.30 |
Also Published As
Publication number | Publication date |
---|---|
CN102045044A (zh) | 2011-05-04 |
US20120161872A1 (en) | 2012-06-28 |
US8446178B2 (en) | 2013-05-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN102045044B (zh) | 一种比较器和模数转换器 | |
US9634685B2 (en) | Telescopic amplifier with improved common mode settling | |
CN1758540B (zh) | 具有输出偏移校正的比较器与金属氧化物半导体逻辑电路 | |
CN106953606B (zh) | 全差分放大器及应用其的余量增益电路 | |
CN102332919B (zh) | 一种模数转换器 | |
JPH05252035A (ja) | 差動増幅器,比較器およびa/d変換器 | |
CN102545806B (zh) | 差动放大器 | |
CN106067822B (zh) | 一种高速高精度的cmos锁存比较器 | |
US6778013B1 (en) | Buffer amplifier structures with enhanced linearity | |
US7532069B2 (en) | Differential amplifying circuit | |
CN110943726A (zh) | 一种多通道多级并行超高速采样保持电路 | |
US20090079471A1 (en) | Low power buffer circuit | |
US9013344B2 (en) | High speed dynamic comparator | |
CN103051289B (zh) | 低时钟串扰的预放大器、动态比较器及电路 | |
US10615750B1 (en) | Preamplifier circuit with floating transconductor | |
CN111313871A (zh) | 动态预放大电路和动态比较器 | |
CN113067557B (zh) | 一种带电平转换的高速全差分比较器电路 | |
US7847601B2 (en) | Comparator and pipelined ADC utilizing the same | |
CN111565045B (zh) | 一种比较器及模数转换器 | |
JP4391502B2 (ja) | 差動増幅器、2段増幅器及びアナログ/ディジタル変換器 | |
CN210183300U (zh) | 一种通用比较器集成电路 | |
CN110460338B (zh) | 一种采样保持电路 | |
US11984891B2 (en) | Driving circuit and signal converting circuit | |
CN214281351U (zh) | 一种动态比较器 | |
CN111030694B (zh) | 一种基于电感峰化的超宽带源随保持放大器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant |