CN103051289B - 低时钟串扰的预放大器、动态比较器及电路 - Google Patents

低时钟串扰的预放大器、动态比较器及电路 Download PDF

Info

Publication number
CN103051289B
CN103051289B CN201210554992.3A CN201210554992A CN103051289B CN 103051289 B CN103051289 B CN 103051289B CN 201210554992 A CN201210554992 A CN 201210554992A CN 103051289 B CN103051289 B CN 103051289B
Authority
CN
China
Prior art keywords
oxide
metal
semiconductor
drain electrode
input
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201210554992.3A
Other languages
English (en)
Other versions
CN103051289A (zh
Inventor
王自强
姜珲
张春
麦宋平
陈虹
王志华
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenzhen Graduate School Tsinghua University
Original Assignee
Shenzhen Graduate School Tsinghua University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen Graduate School Tsinghua University filed Critical Shenzhen Graduate School Tsinghua University
Priority to CN201210554992.3A priority Critical patent/CN103051289B/zh
Publication of CN103051289A publication Critical patent/CN103051289A/zh
Priority to HK13106511.2A priority patent/HK1179056A1/zh
Application granted granted Critical
Publication of CN103051289B publication Critical patent/CN103051289B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Abstract

一种低时钟串扰的预放大器，包括一个偏置电流源MOS管、一对输入MOS管和一对负载MOS管、第五MOS管、第六MOS管和第七MOS管，所述第五MOS管和所述第六MOS管的栅极接地，所述第五MOS管的源极接其中一个负载MOS管的漏极，所述第五MOS管的漏极接其中一个输入MOS管的漏极，所述第六MOS管的源极接另一个负载MOS管的漏极，所述第六MOS管的漏极接另一个输入MOS管的漏极，所述第七MOS管的源极接所述偏置电流源MOS管的漏极，所述第七MOS管的漏极接所述一对输入MOS管的源极，所述第七MOS管的栅极接电源。在此还公开了具有该预放大器的动态比较器及电路。本发明能够屏蔽时钟信号向预放大器输入端的耦合作用，减小时钟信号对输入端的串扰。

Description

低时钟串扰的预放大器、动态比较器及电路
技术领域
本发明涉及模拟电路设计领域，特别是涉及一种低时钟串扰的预放大器、具有该预放大器的动态比较器及电路。
背景技术
动态比较器具有功耗小、面积小、速度快的特点，常常在逐次逼近寄存器型（SAR）的模拟数字转换器（ADC）中使用。其典型的应用形式如图1所示。其中电容阵列包括若干大小存在比例关系的电容器以及MOS管开关，实现对差分电压输入信号的采样及电荷转换。而电容阵列直接和动态比较器相连，比较器对电容阵列的两个输出电压进行比较，其差分输出电压信号再送给后级电路处理。基于锁存器的动态比较器一般由第一级预放大器和第二级锁存器构成，即带有MOS管开关的电容阵列的输出直接和预放大器的输入连接。
包含这一连接关系的预放大器的电路原理图如图2所示，其中MN0、MN1、MN2、MP3和MP4管构成预放大器：NM0、MP3、MP4管的栅极由外部时钟信号驱动，MN1和MN2管是预放大器的输入端，和前级电容器、MOS管开关构成的串联电路相连。Vinp端连接的电容器为C1，C1串联MOS管开关K1，连接到参考电压VREF1上；Vinn端连接的电容器为C2，C2串联MOS管开关K2，连接到参考电压VREF2上。理想情况下，电路是完全对称的。
当预放大器在时钟信号CLK的驱动下工作时，CLK信号会通过MOS管的本征电容或者寄生电容耦合到预放大器的输入端。如图3所示，MN0管栅极的CLK信号通过Cgd0，Cgs1耦合到输入端Vinp；还通过Cgd0，Cgs2耦合到输入端Vinn。MP3管栅极的CLK信号通过Cgd3、Cgd1耦合到输入端Vinp；MP4管栅极的CLK信号通过Cgd4、Cgd2耦合到输入端Vinn。Vinp端连接的前级电容器和MOS管开关的等效阻抗用Z1表示，Vinn端连接的前级电容器和MOS管开关的等效阻抗用Z2表示。由于耦合作用，CLK信号将在Z1、Z2上产生干扰电压，影响Vinp和Vinn信号的大小。
当电路完全对称的时候，这种耦合是共模干扰，不会影响预放大器的最小可比较电压。然而当电路不对称的时候，例如由于MOS管开关的失配，使得Z1不等于Z2，那么这种干扰就会在Vinp和Vinn上产生差模串扰信号，降低预放大器的比较精度。因此需要降低时钟信号CLK对Vinp和Vinn端的串扰影响。
发明内容
本发明的目的在于提出一种预放大器, 减小时钟信号对输入端的串扰。
另一目的在于提出一种具有这种预放大器的动态比较器。
又一目的在于提出一种具有这种动态比较器的模拟数字转换器。
为实现上述目的，本发明采用以下技术方案：
一种低时钟串扰的预放大器，包括一个偏置电流源MOS管、一对输入MOS管和一对负载MOS管，还包括第五MOS管、第六MOS管和第七MOS管，所述第五MOS管和所述第六MOS管的栅极接地，所述第五MOS管的源极接其中一个负载MOS管的漏极，所述第五MOS管的漏极接其中一个输入MOS管的漏极，所述第六MOS管的源极接另一个负载MOS管的漏极，所述第六MOS管的漏极接另一个输入MOS管的漏极，所述第七MOS管的源极接所述偏置电流源MOS管的漏极，所述第七MOS管的漏极接所述一对输入MOS管的源极，所述第七MOS管的栅极接电源。
可进一步采用以下一些技术方案：
所述偏置电流源MOS管、所述一对输入MOS管和所述第七MOS管为NMOS管，所述一对负载MOS管、所述第五MOS管和所述第六MOS管为PMOS管。
一种动态比较器，包括锁存器和所述低时钟串扰的预放大器。
一种电路，包括所述的动态比较器。
所述电路为模拟数字转换器，所述模拟数字转换器包括电容阵列和所述动态比较器。
本发明的有益技术效果：
该预放大器在接收时钟信号的各MOS管上增加MOS管，能够屏蔽时钟信号通过所加的MOS管的本征/寄生电容向预放大器输入端的耦合作用，从而减小了时钟信号对输入端的串扰。
附图说明
图1是SAR ADC中电容阵列和比较器连接的示意图；
图2是预放大器和前级电容器-MOS管开关连接的电路原理图；
图3是对CLK信号通过MOS管电容串扰到预放大器输入端的分析；
图4是本发明实施例的降低CLK串扰的预放大器电路原理图；
图5是图4电路中CLK串扰情况的原理分析图。
具体实施方式
下面结合附图，对低时钟串扰的预放大器的实施例作详细说明。应该强调的是，下述说明仅仅是示例性的，而不是为了限制本发明的范围及其应用。
为使描述简洁，下文中将偏置电流源MOS管MN0称为MN0管，将第七MOS管MN7称为MN7管，将一对输入MOS管MN1、MN2分别称为MN1管和MN2管，将一对负载MOS管MP3、MP4分别称为MP3管和MP4管，将第五MOS管MP5和第六MOS管MP6分别称为MP5管和MP6管。
一个实施例的预放大器的电路原理图如图4所示。偏置电流源MN0管的栅极外接时钟信号CLK。在NM0管的漏极上加入MN7管,MN7管是MN0管的cascode管（构成共源共栅结构），MN7管的栅极接电源VDD。输入MOS管即MN1管和MN2管的栅极分别接待比较的输入电压Vinp和Vinn。负载MOS管即MP3管和MP4管的栅极外接时钟信号CLK。在MP3管、MP4管漏极上分别加入管MP5管和MP6管，MP5管是MP3管的cascode管，MP6管是MP4管的cascode管，MP5管和MP6管的栅极接地GND。
一个实施例里，MN0管、MN1管、MN2管和MN7管为NMOS管，MP3管、MP4管、MP5管和MP6管为PMOS管。
考虑MOS管电容后的预放大器的原理图如图5所示。由于MN7管的栅极接直流电平VDD，MN0管栅极所加CLK信号通过Cgd0，Cgs7到达VDD，不会耦合到输入端；类似的，由于MP5管、MP6管栅极接GND，MP3管、MP4管栅极所加CLK信号也无法通过Cgd3-Cgs5，Cgd4-Cgs6耦合到输入端。因此cascode MOS管屏蔽了时钟信号通过其所加MOS管的电容向预放大器输入端的耦合作用。
另一方面，MN0栅极的CLK信号会在MN0管的漏极产生电压Vd0，该电压通过MN7管的作用在其漏极产生电压Vd7，Vd7再通过MN1管的Cgs1耦合到Vinp，通过MN2管的Cgs2耦合到Vinn。但由于MN7管的栅极接VDD，MN7管在预放大器动态工作时主要处于线性区，Vd7的变化小于Vd0的变化，因此CLK的这一馈通作用也被MN7管减小了。类似的，MP3管栅极的CLK信号会在MP3管的漏极产生Vintn电压，进而在MP5管的漏极产生Voutn电压；MP4管栅极的CLK信号会在MP4管的漏极产生Vintp电压，进而在MP6管的漏极产生Voutp电压。但这种馈通作用都被栅极接到GND的MP5管和MP6管所抑制。
在一些实施例里，一种动态比较器包括锁存器和所述低时钟串扰的预放大器。
在一些实施例里，一种电路包括所述的动态比较器。
所述电路可以为模拟数字转换器，所述模拟数字转换器包括电容阵列和所述动态比较器。
以上内容是结合具体的优选实施方式对本发明所作的进一步详细说明，不能认定本发明的具体实施只局限于这些说明。对于本发明所属技术领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干简单推演或替换，都应当视为属于本发明的保护范围。

Claims (5)

1.一种低时钟串扰的预放大器，包括一个偏置电流源MOS管、一对输入MOS管和一对负载MOS管，其特征在于,还包括第五MOS管、第六MOS管和第七MOS管，所述第五MOS管和所述第六MOS管的栅极接地，所述第五MOS管的源极接其中一个负载MOS管的漏极，所述第五MOS管的漏极接其中一个输入MOS管的漏极，所述第六MOS管的源极接另一个负载MOS管的漏极，所述第六MOS管的漏极接另一个输入MOS管的漏极，所述第七MOS管的源极接所述偏置电流源MOS管的漏极，所述第七MOS管的漏极接所述一对输入MOS管的源极，所述第七MOS管的栅极接电源，其中所述第五MOS管和所述第六MOS管屏蔽时钟信号通过与所述第五MOS管和所述第六MOS管分别对应的负载MOS管的本征/寄生电容向预放大器输入端的耦合作用，所述第七MOS管屏蔽时钟信号通过所述偏置电流源MOS管的本征/寄生电容向预放大器输入端的耦合作用。
2.如权利要求1所述的预放大器，其特征在于,所述偏置电流源MOS管、所述一对输入MOS管和所述第七MOS管为NMOS管，所述一对负载MOS管、所述第五MOS管和所述第六MOS管为PMOS管。
3.一种动态比较器，包括预放大器和锁存器，其特征在于,所述预放大器为如权利要求1-2任一项所述的预放大器。
4.一种模拟电路，其特征在于,包括如权利要求3所述的动态比较器。
5.如权利要求4所述的模拟电路，其特征在于,所述模拟电路为模拟数字转换器，所述模拟数字转换器包括电容阵列和所述动态比较器。
CN201210554992.3A 2012-12-20 2012-12-20 低时钟串扰的预放大器、动态比较器及电路 Expired - Fee Related CN103051289B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201210554992.3A CN103051289B (zh) 2012-12-20 2012-12-20 低时钟串扰的预放大器、动态比较器及电路
HK13106511.2A HK1179056A1 (zh) 2012-12-20 2013-06-03 低時鐘串擾的預放大器、動態比較器及電路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201210554992.3A CN103051289B (zh) 2012-12-20 2012-12-20 低时钟串扰的预放大器、动态比较器及电路

Publications (2)

Publication Number Publication Date
CN103051289A CN103051289A (zh) 2013-04-17
CN103051289B true CN103051289B (zh) 2015-04-29

Family

ID=48063814

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210554992.3A Expired - Fee Related CN103051289B (zh) 2012-12-20 2012-12-20 低时钟串扰的预放大器、动态比较器及电路

Country Status (2)

Country Link
CN (1) CN103051289B (zh)
HK (1) HK1179056A1 (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112825548B (zh) * 2019-11-21 2024-03-01 格科微电子（上海）有限公司 降低图像传感器电路串扰的实现方法
CN110912557B (zh) * 2019-12-04 2022-06-03 电子科技大学 一种adc多输入信号串扰模型电路
CN112953496B (zh) * 2021-02-04 2022-04-22 电子科技大学 一种高速动态比较器
CN114124047A (zh) * 2022-01-26 2022-03-01 江苏思远集成电路与智能技术研究院有限公司 一种动态比较器

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101764613A (zh) * 2009-12-18 2010-06-30 清华大学 低功耗反馈控制结构的时域比较器
CN102204097A (zh) * 2008-10-31 2011-09-28 国立大学法人东京工业大学 比较器以及模数转换器
CN102412840A (zh) * 2011-09-21 2012-04-11 香港应用科技研究院有限公司 超低电压的自动调零的多阶段高速cmos比较器
CN102571093A (zh) * 2010-12-23 2012-07-11 无锡华润上华半导体有限公司 比较器及a/d转换器

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102204097A (zh) * 2008-10-31 2011-09-28 国立大学法人东京工业大学 比较器以及模数转换器
CN101764613A (zh) * 2009-12-18 2010-06-30 清华大学 低功耗反馈控制结构的时域比较器
CN102571093A (zh) * 2010-12-23 2012-07-11 无锡华润上华半导体有限公司 比较器及a/d转换器
CN102412840A (zh) * 2011-09-21 2012-04-11 香港应用科技研究院有限公司 超低电压的自动调零的多阶段高速cmos比较器

Also Published As

Publication number Publication date
CN103051289A (zh) 2013-04-17
HK1179056A1 (zh) 2013-09-19

Similar Documents

Publication Publication Date Title
CN103051289B (zh) 低时钟串扰的预放大器、动态比较器及电路
CN103560792A (zh) 一种比较器以及模数转换器
CN111200402B (zh) 一种能够提升增益的高线性度动态残差放大器电路
CN102270981A (zh) 采样开关电路
CN103956981A (zh) 一种消除直流失调电压的运算放大器电路
CN102545806B (zh) 差动放大器
CN101783580B (zh) 采样保持电路中抑制衬底偏置效应的高频开关电路
CN105306845A (zh) 一种可消除失调的相关双采样电路
CN216625715U (zh) 浮空型动态锁存比较器和逐次逼近型模数转换器
CN102045044A (zh) 一种比较器和模数转换器
CN104270150A (zh) 应用于流水线模数转换器的高速低功耗基准电压输出缓冲器
CN101944894A (zh) 一种具有动态偏置控制的比较器
CN107688367B (zh) 差分参考电压缓冲器
CN107241086A (zh) 一种高压器件工作在低电压下的全差分低功耗比较器
CN209134390U (zh) 一种动态比较器电路
US10615750B1 (en) Preamplifier circuit with floating transconductor
CN104300949A (zh) 物联网射频芯片用低电压复位电路
CN108449082B (zh) 一种cml电平转cmos电平的电路结构
CN101789789A (zh) 一种参考电压产生电路
CN103036508B (zh) 高速低串扰的预放大器、动态比较器及电路
US20220239308A1 (en) Switched-capacitor integrators with improved flicker noise rejection
CN201893763U (zh) 一种具有动态偏置控制的比较器
Yasser et al. A comparative analysis of optimized low-power comparators for biomedical-adcs
CN203775151U (zh) 一种消除直流失调电压的运算放大器电路
CN206948279U (zh) 一种高压器件工作在低电压下的全差分低功耗比较器

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
REG Reference to a national code

Ref country code: HK

Ref legal event code: DE

Ref document number: 1179056

Country of ref document: HK

C14 Grant of patent or utility model
GR01 Patent grant
REG Reference to a national code

Ref country code: HK

Ref legal event code: GR

Ref document number: 1179056

Country of ref document: HK

CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20150429

Termination date: 20191220