CN111200402B - 一种能够提升增益的高线性度动态残差放大器电路 - Google Patents

一种能够提升增益的高线性度动态残差放大器电路 Download PDF

Info

Publication number
CN111200402B
CN111200402B CN202010101533.4A CN202010101533A CN111200402B CN 111200402 B CN111200402 B CN 111200402B CN 202010101533 A CN202010101533 A CN 202010101533A CN 111200402 B CN111200402 B CN 111200402B
Authority
CN
China
Prior art keywords
capacitor
tube
nmos tube
residual error
error amplifier
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202010101533.4A
Other languages
English (en)
Other versions
CN111200402A (zh
Inventor
李靖
叶思远
罗建
胡宇峰
孙厅
宁宁
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Optical Communication Co.,Ltd.
Original Assignee
University of Electronic Science and Technology of China
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by University of Electronic Science and Technology of China filed Critical University of Electronic Science and Technology of China
Priority to CN202010101533.4A priority Critical patent/CN111200402B/zh
Publication of CN111200402A publication Critical patent/CN111200402A/zh
Application granted granted Critical
Publication of CN111200402B publication Critical patent/CN111200402B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/02—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation
    • H03F1/0205—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45479—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection
    • H03F3/45632—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection in differential amplifiers with FET transistors as the active amplifying circuit
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D30/00—Reducing energy consumption in communication networks
    • Y02D30/70—Reducing energy consumption in communication networks in wireless communication networks

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)

Abstract

一种能够提升增益的高线性度动态残差放大器电路，利用残差放大器主体模块结合增益提升模块实现共模稳定的放大信号，增益提升模块引入共栅管，复位时使残差放大器输出端以及共栅管源端充电到电源电压，共栅管衬底端复位到地；在放大期间，输入对作为跨导级产生与输入相关的放电电流并对共栅管源端电容放电，另外本发明还优选使用衬底电位偏压模块，在放电过程中通过电容使共栅管的衬底跟随源端电压变化，维持源衬电压，利用衬偏效应提高阈值电压；由于两条支路电流大小不同，电容放电速度不同，共栅管开启时刻不同，当共栅管开启后，开始对输出端放电，产生放大信号。本发明在提升电路整体增益的同时还具有高线性度的特性。

Description

一种能够提升增益的高线性度动态残差放大器电路
技术领域
本发明属于模拟集成电路设计领域，涉及一种能够提升增益的高线性度动态残差放大器电路。
背景技术
随着通信技术的发展和信息处理技术的进步，整机系统对作为模拟和数字接口的模数转换器在速度和精度上的要求越来越高。为了适应工艺的演进，提出了新的转换器结构的流水线逐次逼近型模数转换器(Pipelined SAR ADC)，结合数字化程度较高的逐次逼近型模数转换器(SAR ADC)和多级流水工作的流水线型模数转换器(Pipeline ADC)的特性，这种新型混合型ADC(即流水线逐次逼近型模数转换器)可以在较低的功耗下实现高速高精度的性能。由于新型混合型ADC内部采用的单级ADC的精度较高，所以需要高速、高增益和高线性度的残差放大器产生中间级放大残差信号给下一级的ADC进行量化。然而随着工艺尺寸和电源电压的下降，器件的二阶效应变得更加明显，动态范围下降，这使得传统的基于运放的闭环残差放大器的设计难度越来越大，同时功耗的效用率也越来越低，动态残差放大器的研究成为热点课题。为了减小后一级ADC设计难度，基于共模检测的残差放大器电路成为主流的动态残差放大器。
目前常见的基于共模检测的动态残差放大器电路如附图1所示，其中NMOS管M1和M2作为放大器的输入对管，产生与输入相关的电流；PMOS管MP5和MP6作为复位管，在复位相将输出端电压充电至电源电压。共模电压检测模块用于检测输出端的共模电平，当输出端的共模电压达到检测点时产生控制信号关断输出端的开关和放电通路，实现动态放大的功能，其工作过程如附图2所示。正常工作条件下，在一个时钟周期内，图1所示的基于共模检测的动态残差放大器电路的工作过程可分为如下三个阶段：
复位阶段：当时钟信号CLK为低电平，尾管M4处于关断状态，共模电压检测模块输出信号控制尾管M3以及输出端开关为开启状态。输出点VOUTN、VOUTP、V1以及V2由复位管MP5和MP6复位到电源电压。
放大阶段：当时钟信号CLK变为高，尾管M4开启，由于输入对管M1和M2在差分信号下产生的电流差别，输出负载放电速度不同，在输出端产生电压差，从而产生放大信号。
保持阶段：当共模电压检测模块检测到输出端的共模电压达到阈值电压时产生截止信号，断开输出端开关以及尾管M3，由于放电通路被切断，输出端电位处于保持状态直到时钟信号CLK低电平来临触发电路的复位。
结合以上三个阶段该残差放大器实现了稳定的输出共模电平。
根据上述工作过程的描述，得到该残差放大器的增益AV为：
Figure BDA0002387018220000021
其中VDD为电源电压，Vcom为共模检测阈值电压，Vcm为输入对管的输入共模电压，Vth为输入对管阈值电压。
如果输入对管工作在饱和区：
Figure BDA0002387018220000022
其中gm为输入对管的跨导，ID为共模电压控制输入对管产生的共模电流。
根据以上公式可以得到放大器的增益仅与输入对管的gm/ID大小、电源电压以及共模检测阈值电压有关，MOS管的gm/ID大小由工艺和工作区域决定，电源电压和共模检测阈值电压一般不会变化，所以在稳定的工作区间内，该动态放大器可以实现线性放大。然而由于工艺尺寸的下降以及电源电压的减小，器件的gm/ID大小有限，(VDD-Vcom)无法做到很大，所以该电路能够实现的增益有限。
发明内容
针对上述传统基于共模检测的动态残差放大器存在的增益有限的问题，本发明提出了一种能够提升增益的高线性度动态残差放大器电路，通过加入共栅管改变输出节点的放电时刻从而提高了整体的增益，另外还优选设置了采用衬底偏压和跟随源端变化的方式提高并维持共栅管的阈值电压，使得本发明在提升增益的同时也具有高线性度。
本发明具体的技术方案为：
一种能够提升增益的高线性度动态残差放大器电路，包括残差放大器主体模块，所述残差放大器主体模块包括共模检测单元、第一NMOS管、第二NMOS管、第三NMOS管、第四NMOS管、第一PMOS管、第二PMOS管、第一电容和第二电容，其中第一电容和第二电容的电容值相等；
第一NMOS管的栅极作为所述动态残差放大器电路的正向输入端，其源极连接第二NMOS管的源极和第三NMOS管的漏极；
第二NMOS管的栅极作为所述动态残差放大器电路的负向输入端；
第三NMOS管的栅极作为所述共模检测单元的输出端，其源极连接第四NMOS管的漏极；
第四NMOS管的栅极连接时钟信号，其源极接地；
第一PMOS管和第二PMOS管的栅极均连接所述时钟信号，其源极均连接电源电压；
第一电容的一端连接第一PMOS管的漏极并作为所述动态残差放大器电路的负向输出端，另一端接地；
第二电容的一端连接第二PMOS管的漏极并作为所述动态残差放大器电路的正向输出端，另一端接地；
所述残差放大器主体模块还包括第三PMOS管、第三电容和第四电容，其中第三电容和第四电容的电容值相等；
第三PMOS管的栅极连接所述时钟信号，其源极连接电源电压，其漏极连接所述共模检测单元的输入端并分别通过第三电容连接所述动态残差放大器电路的负向输出端和通过第四电容连接所述动态残差放大器电路正向输出端；
所述动态残差放大器电路还包括增益提升模块，所述增益提升模块包括第五NMOS管、第六NMOS管、第四PMOS管、第五PMOS管、第五电容和第六电容，
第五NMOS管的栅极连接第六NMOS管的栅极和所述共模检测单元的输出端，其漏极连接所述动态残差放大器电路的负向输出端，其源极连接第四PMOS管的漏极和第一NMOS管的漏极并通过第五电容后接地；
第六NMOS管的漏极连接所述动态残差放大器电路的正向输出端，其源极连接第五PMOS管的漏极和第二NMOS管的漏极并通过第六电容后接地；
第四PMOS管和第五PMOS管的栅极均连接所述时钟信号，其源极均连接电源电压。
具体的，所述动态残差放大器电路还包括衬底偏压控制模块，所述衬底偏压控制模块包括第七NMOS管、第八NMOS管、第六PMOS管、第七PMOS管、第七电容、第八电容、第九电容和第十电容，其中第七电容、第八电容、第九电容和第十电容的电容值相等；
第六PMOS管的栅极连接所述时钟信号，其源极连接电源电压，其漏极一方面通过第七电容后连接第五NMOS管的源极，另一方面通过第八电容后连接第五NMOS管的衬底和第七NMOS管的漏极；
第七PMOS管的栅极连接所述时钟信号，其源极连接电源电压，其漏极一方面通过第九电容后连接第六NMOS管的源极，另一方面通过第十电容后连接第六NMOS管的衬底和第八NMOS管的漏极；
第七NMOS管和第八NMOS管的栅极均连接所述时钟信号的反相信号，其源极均接地。
具体的，所述共模检测单元包括两个级联的反相器。
本发明的有益效果为：本发明提出的动态残差放大器通过加入共栅管改变输出节点的放电时刻从而提高了整体的增益，同时优选加入了衬底偏压和跟随源端变化的方式，能够提高并维持共栅管的阈值电压，不仅能够提升增益并具有高线性度，整体实现了增益提升和高线性度的动态放大特性。
附图说明
图1为传统基于共模检测的动态残差放大器电路的原理图。
图2为传统基于共模检测的动态残差放大器电路的工作过程图。
图3为本发明提出的一种能够提升增益的高线性度动态残差放大器电路的结构示意图。
图4为本发明提出的一种能够提升增益的高线性度动态残差放大器电路的工作过程图。
具体实施方式
以下结合附图和具体实施方式进一步描述本发明。
如图3所示，本发明提出的一种能够提升增益的高线性度动态残差放大器电路包括基于共模检测的残差放大器主体模块101和增益提升模块102，其中残差放大器主体模块包括共模检测单元、第一NMOS管M1、第二NMOS管M2、第三NMOS管M3、第四NMOS管M4、第一PMOS管M7、第二PMOS管M9、第三PMOS管M8、第一电容CL1、第二电容CL2、第三电容C21和第四电容C22，其中第一NMOS管M1和第二NMOS管M2是输入对管，第三NMOS管M3是共模检测控制尾管，第四NMOS管M4是时钟控制尾管，第一PMOS管M7、第二PMOS管M9和第三PMOS管M8是复位管，第三电容C21和第四电容C22是共模检测电容，第一电容CL1和第二电容CL2是输出负载电容，且第三电容C21和第四电容C22的电容值相等，第一电容CL1和第二电容CL2的电容值相等；第一NMOS管M1的栅极作为动态残差放大器电路的正向输入端，其源极连接第二NMOS管M2的源极和第三NMOS管M3的漏极；第二NMOS管M2的栅极作为动态残差放大器电路的负向输入端；第三NMOS管M3的栅极作为共模检测单元的输出端，其源极连接第四NMOS管M4的漏极；第四NMOS管M4的栅极连接时钟信号CLK，其源极接地VSS；第一PMOS管M7和第二PMOS管M9的栅极均连接时钟信号CLK，其源极均连接电源电压VDD；第一电容CL1的一端连接第一PMOS管M7的漏极并作为动态残差放大器电路的负向输出端，另一端接地VSS；第二电容CL2的一端连接第二PMOS管M9的漏极并作为动态残差放大器电路的正向输出端，另一端接地VSS；第三PMOS管M8的栅极连接时钟信号CLK，其源极连接电源电压VDD，其漏极连接共模检测单元的输入端并分别通过第三电容C21连接动态残差放大器电路的负向输出端和通过第四电容C22连接动态残差放大器电路正向输出端。
本发明引入增益提升模块用于提升动态残差放大器的增益，如图3所示，增益提升模块包括第五NMOS管M5、第六NMOS管M6、第四PMOS管M10、第五PMOS管M11、第五电容C11和第六电容C12，第五NMOS管M5和第六NMOS管M6是共栅管，第四PMOS管M10和第五PMOS管M11是复位管，第五电容C11和第六电容C12是中间负载电容。第五NMOS管M5的栅极连接第六NMOS管M6的栅极和共模检测单元的输出端，其漏极连接动态残差放大器电路的负向输出端，其源极连接第四PMOS管M10的漏极和第一NMOS管M1的漏极并通过第五电容C11后接地VSS；第六NMOS管M6的漏极连接动态残差放大器电路的正向输出端，其源极连接第五PMOS管M11的漏极和第二NMOS管M2的漏极并通过第六电容C12后接地VSS；第四PMOS管M10和第五PMOS管M11的栅极均连接时钟信号CLK，其源极均连接电源电压VDD。
残差放大器主体模块采用电荷舵型结构，复位时使残差放大器输出端以及共栅管即第五NMOS管M5和第六NMOS管M6源端充电到电源电压VDD，共栅管衬底端复位到地，在放大期间，输入对作为跨导Gm级产生与输入相关的放电电流首先对共栅管源端电容放电，放电过程中通过电容使共栅管的衬底跟随源端电压变化，维持源衬电压，利用衬偏效应提高阈值电压。由于两条支路电流大小不同，电容放电速度不同，共栅管开启时刻不同。当共栅管开启后，开始对输出端放电，产生放大信号。共模检测单元用于检测残差放大器的输出共模，当输出共模达到设定共模电平，产生控制信号切断放电通路，实现共模稳定的放大信号。
本发明为了进一步提高线性度，在一些实施例中还引入了衬底偏压控制模块103，如图3所示，衬底偏压控制模块包括第七NMOS管M14、第八NMOS管M15、第六PMOS管M12、第七PMOS管M13、第七电容C31、第八电容C32、第九电容C33和第十电容C34，其中第七电容C31、第八电容C32、第九电容C33和第十电容C34是跟随电容，其电容值相等；第六PMOS管M12、第七PMOS管M13、第七NMOS管M14和第八NMOS管M15是复位管。第六PMOS管M12的栅极连接时钟信号CLK，其源极连接电源电压VDD，其漏极一方面通过第七电容C31后连接第五NMOS管M5的源极，另一方面通过第八电容C32后连接第五NMOS管M5的衬底和第七NMOS管M14的漏极；第七PMOS管M13的栅极连接时钟信号CLK，其源极连接电源电压VDD，其漏极一方面通过第九电容C33后连接第六NMOS管M6的源极，另一方面通过第十电容C34后连接第六NMOS管M6的衬底和第八NMOS管M15的漏极；第七NMOS管M14和第八NMOS管M15的栅极均连接时钟信号CLK的反相信号，其源极均接地VSS。
本发明提出的动态残差放大器中除了第五NMOS管M5和第六NMOS管M6，其他MOS管的衬底端均遵循PMOS管接地VSS，NMOS管接电源电压VDD的接法。
本发明提出的动态残差放大器通过改变输出端电容泄放电荷的先后顺序和利用衬偏效应改变并维持源衬电压，实现了增益提升和高线性度的动态残差放大特性，下面结合本发明的工作原理来进一步说明本发明的技术方案。
本发明的动态残差放大器电路中，输入对管第一NMOS管M1和第二NMOS管M2分别接入差分输入信号VIP和VIN，输入对管作为跨导Gm级产生与输入相关的电流，输入对管的栅长会影响gm/Id的大小，输入对管的宽长比会决定电路的速度和线性度。输入对管上层叠有共栅管第五NMOS管M5和第六NMOS管M6，共栅管第五NMOS管M5和第六NMOS管M6以及输入对管第一NMOS管M1和第二NMOS管M2之间节点加入对地负载电容第五电容C11和第六电容C12，增大负载电容可以提高电路的整体增益。
由于提高共栅管的阈值电压可以提高电路的整体增益，因此将共栅管第五NMOS管M5和第六NMOS管M6的衬底通过相同大小的电容即第七电容C31、第八电容C32、第九电容C33和第十电容C34耦合到共栅管第五NMOS管M5和第六NMOS管M6的源端，让共栅管第五NMOS管M5和第六NMOS管M6的源衬电压达到并维持电源电压，提供更大的阈值电压，同时避免了由于源漏电压变化引入的非线性。
共栅管第五NMOS管M5和第六NMOS管M6栅端连接共模检测单元的输出信号CTRL。共栅管漏端连接的输出端分别接入相同大小的对地负载电容第一电容CL1和第二电容CL2，第一电容CL1和第二电容CL2的大小会影响电路的速度和增益。采用相同大小串联电容即第三电容C21和第四电容C22的方式实现输出共模检测，减小功耗和噪声。
共模检测单元是用于检测输出端的共模电平，当输出端的共模电压达到检测点时产生控制信号关断输出端的开关和放电通路，共模检测单元可以为基于反相器的共模检测结构，如利用两个级联的反相器构成共模检测单元。采用基于反相器的共模检测单元检测共模电平的变化产生控制信号，结构简单，速度快且功耗较低。
本发明在负载电容节点(第五NMOS管的源端X节点、第六NMOS管M6的源端Y节点、动态残差放大器的负向输出端VOUTN节点、动态残差放大器的正向输出端VOUTP)和耦合电容的关键节点(第八电容C32与第七电容C31连接端的A节点、第十电容C34与第九电容C33连接端的B节点、第八电容C32与第五NMOS管M5衬底连接的C节点、第十电容C34与第六NMOS管M6衬底连接的D节点、第三电容C21和第四电容C22连接端的Z节点)均加入复位管(第四PMOS管M10、第五PMOS管M11、第一PMOS管M7、第二PMOS管M9、第六PMOS管M12、第七PMOS管M13、第七NMOS管M14、第八NMOS管M15、第三PMOS管M8)提供复位电平，其中复位管的尺寸不宜太大，否则会引入较大的电荷注入和时钟馈通，复位管的尺寸可以根据不同工艺具体设置。
本发明提出的一种能够提升增益的高线性度动态残差放大器电路的工作过程如图4所示，正常工作条件下，在一个时钟周期内，增益提升高线性度动态残差放大器电工作过程可分为如下三个阶段：
复位阶段：当时钟信号CLK为低电平，尾管即第四NMOS管M4处于关断状态，节点VOUTN、VOUTP、X、Y、Z、A及B由复位管第一PMOS管M7、第二PMOS管M9、第四PMOS管M10、第五PMOS管M11、第三PMOS管M8、第六PMOS管M12、第七PMOS管M13复位到电源电压VDD，节点C、D由第七NMOS管M14、第八NMOS管M15复位到地。共模检测单元输出信号CTRL为高，控制尾管第三NMOS管M3为开启状态。共栅管第五NMOS管M5和第六NMOS管M6由于栅源电压为0处于截止状态。
放大阶段：当时钟信号CLK变为高，尾管第四NMOS管M4开启，由于输入对管第一NMOS管M1和第二NMOS管M2在差分信号下产生的电流差别，共栅管第五NMOS管M5和第六NMOS管M6源端输出负载电容即第五电容C11和第六电容C12放电速度不同，产生电压差，因此第五NMOS管M5和第六NMOS管M6开启时间不同，在此过程中由于第七电容C31、第八电容C32、第九电容C33和第十电容C34上的电荷保持恒定，所以共栅管第五NMOS管M5和第六NMOS管M6的衬底电位跟随共栅管源端电位变化，源衬电压维持电源电压VDD。当共栅管第五NMOS管M5和第六NMOS管M6开启后，输出端的负载电容即第一电容CL1和第二电容CL2开始放电，由于两端的放电时刻和放电电流大小不同产生电压差从而产生放大信号。
保持阶段：当共模检测单元检测到输出共模信号达到阈值电压产生截止信号，使共栅管第五NMOS管M5和第六NMOS管M6和尾管第三NMOS管M3截止，由于放电通路被切断，输出端电位处于保持状态直到时钟信号CLK的低信号来临触发下一周期复位。因此本发明产生了共模电压稳定的放大信号。
根据上述工作过程的描述，本发明提出的残差放大器的增益AV为：
Figure BDA0002387018220000071
Figure BDA0002387018220000072
其中VDD为电源电压，Vcom为共模检测阈值电压，Vcm为输入对管的输入共模电压，C1为第五电容C11和第六电容C12的电容值，CL为第一电容CL1和第二电容CL2的电容值，Vth1,2为输入对管第一NMOS管M1和第二NMOS管M2的阈值电压，Vth5,6为共栅管第五NMOS管M5和第六NMOS管M6的阈值电压。Vth0为无衬偏阈值电压，γ为体效应系数，ΦF为体电势，VSB为源衬电势差。通过以上表达式可以看出采用本发明结构的动态残差放大器可以在传统结构的基础上提升动态残差放大器的增益，并且具有高线性度的特性。
综上所述，本发明提出的动态残差放大器通过加入共栅管第五NMOS管M5和第六NMOS管M6改变了输出节点的放电顺序，相当于变相提高了放电时间，从而提高了整体的增益；同时优选加入了衬底偏压和跟随方式，能够提高并维持共栅管第五NMOS管M5和第六NMOS管M6的阈值电压，在原有基础上进一步提升增益并提高线性度，整体实现增益提升和高线性度的动态放大特性。
本电路可用于高速高精度低功耗Pipelined SAR ADC中作为前后级ADC的中间级，为后级的ADC提供高线性度放大的残差信号。
以上实例仅为本发明的优选例子而已，本发明的使用并不局限于该实例，凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (3)

1.一种能够提升增益的高线性度动态残差放大器电路，包括残差放大器主体模块，所述残差放大器主体模块包括共模检测单元、第一NMOS管、第二NMOS管、第三NMOS管、第四NMOS管、第一PMOS管、第二PMOS管、第一电容和第二电容，其中第一电容和第二电容的电容值相等；
第一NMOS管的栅极作为所述动态残差放大器电路的正向输入端，其源极连接第二NMOS管的源极和第三NMOS管的漏极；
第二NMOS管的栅极作为所述动态残差放大器电路的负向输入端；
第三NMOS管的栅极作为所述共模检测单元的输出端，其源极连接第四NMOS管的漏极；
第四NMOS管的栅极连接时钟信号，其源极接地；
第一PMOS管和第二PMOS管的栅极均连接所述时钟信号，其源极均连接电源电压；
第一电容的一端连接第一PMOS管的漏极并作为所述动态残差放大器电路的负向输出端，另一端接地；
第二电容的一端连接第二PMOS管的漏极并作为所述动态残差放大器电路的正向输出端，另一端接地；
其特征在于，所述残差放大器主体模块还包括第三PMOS管、第三电容和第四电容，其中第三电容和第四电容的电容值相等；
第三PMOS管的栅极连接所述时钟信号，其源极连接电源电压，其漏极连接所述共模检测单元的输入端并分别通过第三电容连接所述动态残差放大器电路的负向输出端和通过第四电容连接所述动态残差放大器电路正向输出端；
所述动态残差放大器电路还包括增益提升模块，所述增益提升模块包括第五NMOS管、第六NMOS管、第四PMOS管、第五PMOS管、第五电容和第六电容，
第五NMOS管的栅极连接第六NMOS管的栅极和所述共模检测单元的输出端，其漏极连接所述动态残差放大器电路的负向输出端，其源极连接第四PMOS管的漏极和第一NMOS管的漏极并通过第五电容后接地；
第六NMOS管的漏极连接所述动态残差放大器电路的正向输出端，其源极连接第五PMOS管的漏极和第二NMOS管的漏极并通过第六电容后接地；
第四PMOS管和第五PMOS管的栅极均连接所述时钟信号，其源极均连接电源电压。
2.根据权利要求1所述的能够提升增益的高线性度动态残差放大器电路，其特征在于，所述动态残差放大器电路还包括衬底偏压控制模块，所述衬底偏压控制模块包括第七NMOS管、第八NMOS管、第六PMOS管、第七PMOS管、第七电容、第八电容、第九电容和第十电容，其中第七电容、第八电容、第九电容和第十电容的电容值相等；
第六PMOS管的栅极连接所述时钟信号，其源极连接电源电压，其漏极一方面通过第七电容后连接第五NMOS管的源极，另一方面通过第八电容后连接第五NMOS管的衬底和第七NMOS管的漏极；
第七PMOS管的栅极连接所述时钟信号，其源极连接电源电压，其漏极一方面通过第九电容后连接第六NMOS管的源极，另一方面通过第十电容后连接第六NMOS管的衬底和第八NMOS管的漏极；
第七NMOS管和第八NMOS管的栅极均连接所述时钟信号的反相信号，其源极均接地。
3.根据权利要求1或2所述的能够提升增益的高线性度动态残差放大器电路，其特征在于，所述共模检测单元包括两个级联的反相器。
CN202010101533.4A 2020-02-19 2020-02-19 一种能够提升增益的高线性度动态残差放大器电路 Active CN111200402B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010101533.4A CN111200402B (zh) 2020-02-19 2020-02-19 一种能够提升增益的高线性度动态残差放大器电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010101533.4A CN111200402B (zh) 2020-02-19 2020-02-19 一种能够提升增益的高线性度动态残差放大器电路

Publications (2)

Publication Number Publication Date
CN111200402A CN111200402A (zh) 2020-05-26
CN111200402B true CN111200402B (zh) 2023-04-07

Family

ID=70746611

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010101533.4A Active CN111200402B (zh) 2020-02-19 2020-02-19 一种能够提升增益的高线性度动态残差放大器电路

Country Status (1)

Country Link
CN (1) CN111200402B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112953420B (zh) * 2021-03-22 2022-09-09 电子科技大学 一种输入管处于线性区的动态运算放大器电路
CN114124047A (zh) * 2022-01-26 2022-03-01 江苏思远集成电路与智能技术研究院有限公司 一种动态比较器
WO2023167096A1 (ja) * 2022-03-03 2023-09-07 旭化成エレクトロニクス株式会社 電流センサ、及び電流検出方法
CN115051713A (zh) * 2022-06-30 2022-09-13 杭州万高科技股份有限公司 基于全动态放大器的积分器及Delta-Sigma调制器
CN117691956B (zh) * 2024-01-31 2024-04-16 成都铭科思微电子技术有限责任公司 一种应用于高速模数转换器的开环残差放大器电路

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101364119A (zh) * 2008-07-07 2009-02-11 武汉大学 宽动态范围低压差线性稳压器
EP2114008A1 (en) * 2008-04-29 2009-11-04 VLSI Solution Oy A method for controlling an amplifier and an amplifier
CN102347738A (zh) * 2010-08-04 2012-02-08 中国科学院微电子研究所 一种两级全差分低噪声低失调斩波运算放大器
CN102723920A (zh) * 2012-07-19 2012-10-10 电子科技大学 一种运算放大器跨导稳定电路
CN104426493A (zh) * 2013-08-23 2015-03-18 美国亚德诺半导体公司 斩波放大器的装置和方法
CN108880495A (zh) * 2018-07-11 2018-11-23 电子科技大学 一种高增益高线性度的动态残差放大器电路

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7061317B2 (en) * 2003-06-26 2006-06-13 General Instrument Corporation Even order distortion elimination in push-pull or differential amplifiers and circuits
US7253686B2 (en) * 2005-07-27 2007-08-07 Analog Devices, Inc. Differential amplifiers with enhanced gain and dynamic range
US7701289B2 (en) * 2007-10-24 2010-04-20 Industrial Technology Research Institute Variable gain amplifier including series-coupled cascode amplifiers
US9000844B2 (en) * 2012-01-24 2015-04-07 Texas Instruments Incorporated Power efficient transconductance amplifier apparatus and systems
US20190294295A1 (en) * 2018-03-20 2019-09-26 Qualcomm Incorporated Apparatus and method for reducing amplifier feedback capacitor with bypass amplification stage

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2114008A1 (en) * 2008-04-29 2009-11-04 VLSI Solution Oy A method for controlling an amplifier and an amplifier
CN101364119A (zh) * 2008-07-07 2009-02-11 武汉大学 宽动态范围低压差线性稳压器
CN102347738A (zh) * 2010-08-04 2012-02-08 中国科学院微电子研究所 一种两级全差分低噪声低失调斩波运算放大器
CN102723920A (zh) * 2012-07-19 2012-10-10 电子科技大学 一种运算放大器跨导稳定电路
CN104426493A (zh) * 2013-08-23 2015-03-18 美国亚德诺半导体公司 斩波放大器的装置和方法
CN108880495A (zh) * 2018-07-11 2018-11-23 电子科技大学 一种高增益高线性度的动态残差放大器电路

Non-Patent Citations (4)

* Cited by examiner, † Cited by third party
Title
Determination of the Residual Amplified Spontaneous Emission in Single-Mode Semiconductor Optical Amplifiers;Bassem Arar 等;《2019 Conference on Lasers and Electro-Optics Europe & European Quantum Electronics Conference (CLEO/Europe-EQEC)》;I135-57 *
Predictive SAR ADC with two-step loading technology for energy reduction;Zhong Zhang 等;《Microelectronics Journal》;第93卷(第C期);1-4 *
高性能AB类折叠共源共栅CMOS放大器设计;宁宁 等;《微电子学》;第43卷(第3期);333-336 *
高性能低功耗SAR ADC的研究与设计;高俊枫;《中国博士学位论文全文数据库 信息科技辑》(第7(2016年)期);104622 *

Also Published As

Publication number Publication date
CN111200402A (zh) 2020-05-26

Similar Documents

Publication Publication Date Title
CN111200402B (zh) 一种能够提升增益的高线性度动态残差放大器电路
CN107944099B (zh) 一种高速高精度比较器电路设计
CN107888171A (zh) 一种高速低回踢噪声动态比较器及电路
CN110289838B (zh) 一种比较器及模数转换器
CN111245413B (zh) 一种高速高线性度的栅压自举开关电路
CN112653433B (zh) 一种混合双尾动态锁存比较器
CN106067822B (zh) 一种高速高精度的cmos锁存比较器
CN115333515A (zh) 一种低回踢噪声的动态比较器
CN114520650A (zh) 适用于sar adc的低噪声二级动态比较器
CN216625715U (zh) 浮空型动态锁存比较器和逐次逼近型模数转换器
CN113872574A (zh) 一种应用于高速模数转换器的高速比较器
WO2022027750A1 (zh) 一种比较器及模数转换器
CN112910452A (zh) 一种低失调低功耗高速动态比较器及其应用
CN112910447A (zh) 一种低功耗的轨至轨输入摆幅的比较器电路
CN111313871B (zh) 动态预放大电路和动态比较器
CN110855274A (zh) 一种低失调轨对轨动态锁存比较器
CN115412077A (zh) 一种高速低功耗的前置锁存比较器
CN112953420B (zh) 一种输入管处于线性区的动态运算放大器电路
CN215682235U (zh) 电路和比较器
CN113067557B (zh) 一种带电平转换的高速全差分比较器电路
CN112003594A (zh) 一种低功耗的动态比较器电路
CN210609095U (zh) 一种低失调轨对轨动态锁存比较器
Zhuang et al. A back-gate-input clocked comparator with improved speed and reduced noise in 22-nm SOI CMOS
CN113437963B (zh) 比较器、模数转换电路及传感器接口
Saroja et al. Design of high performance CMOS dynamic latch comparator

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20231228

Address after: Building 3, No. 1180 Xingxian Road, Jiading Industrial Zone, Jiading District, Shanghai, 2018

Patentee after: Shanghai Optical Communication Co.,Ltd.

Address before: 611731, No. 2006, West Avenue, Chengdu hi tech Zone (West District, Sichuan)

Patentee before: University of Electronic Science and Technology of China