CN113872574A - 一种应用于高速模数转换器的高速比较器 - Google Patents

一种应用于高速模数转换器的高速比较器 Download PDF

Info

Publication number
CN113872574A
CN113872574A CN202111167785.8A CN202111167785A CN113872574A CN 113872574 A CN113872574 A CN 113872574A CN 202111167785 A CN202111167785 A CN 202111167785A CN 113872574 A CN113872574 A CN 113872574A
Authority
CN
China
Prior art keywords
drain
comparator
circuit
pmos tube
pmos
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202111167785.8A
Other languages
English (en)
Inventor
高昊
张翼
方韵
姜婷
庄宇航
姚佳飞
贺林
蔡志匡
肖建
郭宇锋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nanjing University Of Posts And Telecommunications Nantong Institute Co ltd
Nanjing University of Posts and Telecommunications
Original Assignee
Nanjing University Of Posts And Telecommunications Nantong Institute Co ltd
Nanjing University of Posts and Telecommunications
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nanjing University Of Posts And Telecommunications Nantong Institute Co ltd, Nanjing University of Posts and Telecommunications filed Critical Nanjing University Of Posts And Telecommunications Nantong Institute Co ltd
Priority to CN202111167785.8A priority Critical patent/CN113872574A/zh
Publication of CN113872574A publication Critical patent/CN113872574A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/22—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral
    • H03K5/24—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude
    • H03K5/2472—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude using field effect transistors
    • H03K5/2481—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude using field effect transistors with at least one differential stage

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Manipulation Of Pulses (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

一种应用于高速模数转换器的高速比较器，包括比较器模块和回转器两个模块。所述的比较器模块由前置放大电路、输入缓冲再生电路，复位电路三个部分构成。前置放大电路将差分输入信号放大，输入缓冲再生电路部分利用锁存器实现再生的目的，复位电路利用高电平实现复位。所述的回转器通过与再生电路的输出相连，建立外部充电路径，形成负电容与再生电路中的寄生电容抵消，从而达到减少寄生电容的目的。本发明利用基于回转器的电容消除技术，消除了寄生电容对高速比较器的速度的限制，能够有效提高比较器的速度。

Description

一种应用于高速模数转换器的高速比较器
技术领域
本发明属于集成电路设计领域，具体涉及一种应用于高速模数转换器的高速比较器。
背景技术
在现代移动通信技术以及检测设备当中，大带宽的高速模数转换器是许多电子系统中重要的部件。比较器是高速模数转换器中的核心原件，市场需求对比较器的性能要求也就越来越高。其速度决定数模转换器的速度。在高速超采样高精度数模转换器中，提高比较器的速度是提高数模转换器整体性能的有效方法之一。
电阻分配式比较器、差分对比较器和电荷分配型比较器是比较常见的比较器结构，其他种类的比较器结构通常是以这几种比较器为基础改进得到的。电阻分配式比较器典型结构如图1所示，差分对比较器典型结构如图2所示，电荷分配型比较器典型结构如图3所示。但是这些结构的速度受到寄生电容，尾电流，晶体管放大功能的限制，对比较器的速度都有限制。
在传统的比较器中，如果想要提高比较器的速度，需要加宽晶体管，改善晶体管的长宽比。加宽晶体管，从而获得更高的电流，从而提高比较器的速度。然而当电流增加到一定程度时，比较器的速度将不再提高。
发明内容
为了克服现有技术中存在的不足，本发明提供了一种应用于高速模数转换器的高速比较器电路，该高速比较器电路基于回转器结构，利用电容消除技术，从而消除了寄生电容对比较器速度的限制，利用此技术可以有效提升比较器的速度。本发明解决了高速数模转换器对于比较器电路高速性能的要求。
一种应用于高速模数转换器的高速比较器，包括比较器模块和回转器模块；
所述比较器模块包括前置放大电路、输入缓冲再生电路，复位电路；所述前置放大电路将差分输入信号放大为共模电压，所述输入缓冲再生电路部分利用锁存器实现再生，所述复位电路利用高电平实现复位，建立新的比较器；
所述回转器与输入缓冲再生电路的输出相连，建立外部充电路径形成负电容与输入缓冲再生电路中的寄生电容抵消，从而减少寄生电容。
进一步地，所述比较器模块还包括偏置电压输入电路，其中电源电压接M1的源极，M1的漏级和M2的源极相接，M2的漏极与M3和M4的源极相接。
进一步地，所述前置放大电路的具体电路结构为，差分输入信号INP从PMOS管M3的栅极进入，INN则从PMOS管M4的栅级进入，得到两个输出信号，分别从PMOS管M3和M4的漏极出来，进入到输入缓冲再生电路中。
进一步地，所述输入缓冲再生电路的具体电路结构为，从前置放大电路中的PMOS管M3的漏极出来的输出信号从NMOS管M5的漏极中进入，从前置放大电路中的PMOS管M4的漏极出来的输出信号从NMOS管M6的漏极中进入；NMOS管M5的栅极和NMOS管M6的漏极、PMOS管M4的漏极相连，NMOS管M6的栅极和NMOS管M5的漏极、PMOS管M3的漏极相连，NMOS管M5和M6的源极分别和地相接；NMOS管M5和M6交叉耦合，构成锁存器；一旦比较器达到共模电压，锁存器就会形成一个再生电路，将OUTN和OUTP放大到数字逻辑电平。
进一步地，所述复位电路的具体电路结构为，复位信号CLK分别从NMOS管M7和M8的栅极进入；NMOS管M7的漏极与NMOS管M6的栅极、NMOS管M5的漏极、PMOS管M3的漏极以及电容Cp相接，电容Cp的另一端接地；NMOS管M8的漏极与NMOS管M5的栅极、NMOS管M5的漏极、PMOS管M4的漏极以及电容Cp相接，电容Cp的另一端接地；NMOS管M7和NMOS管M8的源极也接地；当CLK输入为高电平，比较器处于复位阶段，上一周期的记忆被重置。
进一步地，所述回转器的具体电路结构为，PMOS管M11和M12交叉耦合，形成锁存器，差分节点上的电压允许电容器Cf作为为电容器Cp充电的外部充电路径；其中，PMOS管M11的源极和PMOS管M4的漏极的输出端口OUTP、PMOS管M12的漏极相连；其中，PMOS管M12源极和PMOS管M3的漏极的输出端口OUTN、PMOS管M11的漏极相连；PMOS管M11的源极和电容Cf、PMOS管M14的源极以及PMOS管M9的漏极相接；PMOS管M12的源极和电容Cf、PMOS管M14的漏极以及PMOS管M10的漏极相接；电容Cf的两端分别接在PMOS管M11和M12的源极；PMOS管M14的源极与PMOS管M11的源极和PMOS管M9的漏极相接，PMOS管M14的漏极与PMOS管M12的源极和PMOS管M9的漏极相接，输入信号
Figure BDA0003287976340000041
从PMOS管M14的栅极进入。
进一步地，所述高速比较器中，PMOS管M9和M10的源极与电源电压相接，栅极互相连接，提供偏置电压，M9的漏极与M11、M14的源极相接，M10的漏极与M14的漏极、M12的源极相接；M11和M12共模分别与OUTN和OUTP相连；此外，该差分节点上的电压允许电容器Cf作为外部充电路径，Cp为电容器充电，从而减小寄生电容。
有益效果：本发明提供的一种基于回转器结构的高速比较器，相对于现有的技术，具有以下优点：
1、本发明可以消除或减少寄生电容对比较器速度的限制，有效提升比较器的速度；
2、本发明提出的再生电路模块能够允许比较器工作在时间交错模式下，即当它被复位时，可以同时建立第二个比较器；
3、本发明提出的回转器模块能够为比较器建立外部充电路径，以负电容形式减少寄生电容。
附图说明
图1为背景技术中的电阻分配式比较器的电路结构图。
图2为背景技术中的差分对比较器的电路结构图。
图3为背景技术中的电荷分配型比较器的电路结构图。
图4为本发明实施例中的比较器模块的电路结构图。
图5为本发明实施例中的复位阶段比较器输出信号速度随时间变化的关系曲线图。
图6为本发明实施例中的充电路径在小信号模型的示意图。
图7(a)为本发明实施例中的回转器的原理图；(b)为回转器的小信号模型。
图8为本发明实施例中的基于回转器结构的高速比较器电路结构图。
图9为本发明实施例中的OUTP和OUTN节点处的电容值。
图10为本发明实施例中的基于回转器的高速比较器与比较器速度随时间变化的关系曲线图。
具体实施方式
下面结合说明书附图对本发明的技术方案做进一步的详细说明。
一种应用于高速模数转换器的比较器电路包括比较器模块、回转器模块。
参考图1、图2、图3所示的常用比较器结构，设计出如图4所示的比较器电路结构。所述比较器模块由前置放大电路、输入缓冲再生电路，复位电路三个部分组成。
比较器是通过时钟信号控制其工作时序的。前置放大电路将差分输入信号INN和INP放大为共模电压。输入缓冲再生电路部分，一旦比较器达到共模电压，锁存器就会形成一个再生电路，将OUTN和OUTP放大到数字逻辑电平。复位电路中，当CLK为低电平时，比较器时刻进行比较；当CLK为高电平，比较器处于复位阶段，上一周期的记忆被重置。这允许比较器工作在时间交错模式下，即当它被复位时，可以同时建立第二个比较器，如图5所示。具体电路结构包括。
前置放大电路：差分输入信号INP从PMOS管M3的栅极进入，INN则从PMOS管M4的栅级进入，得到两个输出信号，分别从PMOS管M3和M4的漏极出来，进入到输入缓冲再生电路中。
输入缓冲再生电路：从前置放大电路中的PMOS管M3和M4的漏极出来的输出信号分别从NMOS管M5和M6的漏极中进入。NMOS管M5的栅极和NMOS管M6的漏极、PMOS管M4的漏极相连，NMOS管M6的栅极和NMOS管M5的漏极、PMOS管M3的漏极相连，NMOS管M5和M6的源极分别和地相接。NMOS管M5和M6交叉耦合，构成锁存器。一旦比较器达到共模电压，锁存器就会形成一个再生电路，将OUTN和OUTP放大到数字逻辑电平。
复位电路：复位信号CLK分别从NMOS管M7和M8的栅极进入。NMOS管M7的漏极与NMOS管M6的栅极、NMOS管M5的漏极、PMOS管M3的漏极以及电容Cp相接，电容Cp的另一端接地。NMOS管M8的漏极与NMOS管M5的栅极、NMOS管M5的漏极、PMOS管M4的漏极以及电容Cp相接，电容Cp的另一端接地。NMOS管M7和M8的源极也接地。
在本实例中，电源电压接M1的源极，M1的漏级和M2的源极相接，M2的漏极与M3和M4的源极相接，Vbias-1和Vbias-2分别从M1和M2的栅极进入，为电路提供偏置电压。M3和M4的漏极分别与M5和M6的漏极以及M6和M5的栅极相接。M7和M8的漏极分别与电容Cp以及M5和M6的漏极相接。M5、M6、M7、M8的源极和Cp都接地。
在图4所示比较器中，比较器的放大速度，再生时间，限制于寄生电容和晶体管的跨导。如下式所示。其中τ表示再生时间常数。
Figure BDA0003287976340000071
假设晶体管饱和，跨导gm和漏极电流ID成正比。因此可以通过加宽晶体管获得更高的漏极电流，以实现更高gm。然而这种方法受到单位电流，晶体管增益的限制。因此，将电流密度增加到一定水平以上，将不再提高比较器的速度。这种方法的主要缺点是，较大的晶体管和其他晶体管相比具有较高的功耗和较大的寄生电容。寄生电容CGD和CGS与晶体管的宽度成正比，这些电容直接作用于速度敏感节点OUTP和OUTN，从而限制了比较器的速度。或者，可以通过减少或等效地抵消C来增加再生时间常数。
如图6所示，在没有外部电荷的路径(C)中，所有的电荷都必须通过电阻R。因此，可以通过降低R并使用晶体管，实现更高的电流。然而，这会导致更高的寄生电容产生，即C增加，因此电压变化减小，添加额外费用。另一方面，路径允许我们为电容器充电，在不增加电容的情况下额外充电。如图7所示，可以用回转器来模拟负电容,输入阻抗可表示为下式：
Figure BDA0003287976340000081
图8描述了基于回转比较器的完整电路，该电路由比较器模块和回转器模块组成。回转器模块具体电路结构如下。
回转器：PMOS管M11和M12交叉耦合，形成锁存器，其中，PMOS管M11的源极和PMOS管M4的漏极的输出端口OUTP、PMOS管M12的漏极相连。其中，PMOS管M12的源极和PMOS管M3的漏极的输出端口OUTN、PMOS管M11的漏极相连。PMOS管M11的源极和电容Cf、PMOS管M14的源极以及PMOS管M9的漏极相接。PMOS管M12的源极和电容Cf、PMOS管M14、M10的漏极相接。电容Cf的两端分别接在PMOS管M11和M12的源极。PMOS管M14的源极与PMOS管M11的源极和PMOS管M9的漏极相接，PMOS管M14的漏极与PMOS管M12的源极和PMOS管M9的漏极相接，信号
Figure BDA0003287976340000082
从PMOS管M14的栅极进入。M14将M11和M12两管的源级拉为共模。
在本实例中M9和M10的源极与电源电压相接，栅极互相连接，提供偏置电压，M9的漏极与M11、M14的源极相接，M10的漏极与M14的漏极、M12的源极相接。M11和M12共模分别与OUTN和OUTP相连。此外，该差分节点上的电压允许电容器Cf作为外部充电路径，为电容器Cp充电,从而达到减小寄生电容影响的目的。Cf的值取决于OUTP和OUTN节点的电容如图9所示。
本发明提出的高速比较器结构创新地通过回旋器实现负电容，从而减少或消除寄生电容对比较器速度产生的不良影响。该方案与传统的比较器设计方案相比，能够有效地提升比较器的速度，如图10所示。
以上所述仅为本发明的较佳实施方式，本发明的保护范围并不以上述实施方式为限，但凡本领域普通技术人员根据本发明所揭示内容所作的等效修饰或变化，皆应纳入权利要求书中记载的保护范围内。

Claims (7)

1.一种应用于高速模数转换器的高速比较器，其特征在于：所述高速比较器包括比较器模块和回转器模块；
所述比较器模块包括前置放大电路、输入缓冲再生电路，复位电路；所述前置放大电路将差分输入信号放大为共模电压，所述输入缓冲再生电路部分利用锁存器实现再生，所述复位电路利用高电平实现复位，建立新的比较器；
所述回转器与输入缓冲再生电路的输出相连，建立外部充电路径形成负电容与输入缓冲再生电路中的寄生电容抵消，从而减少寄生电容。
2.根据权利要求1所述的一种应用于高速模数转换器的高速比较器，其特征在于：所述比较器模块还包括偏置电压输入电路，其中电源电压接M1的源极，M1的漏级和M2的源极相接，M2的漏极与M3和M4的源极相接。
3.根据权利要求1所述的一种应用于高速模数转换器的高速比较器，其特征在于：所述前置放大电路的具体电路结构为，差分输入信号INP从PMOS管M3的栅极进入，INN则从PMOS管M4的栅级进入，得到两个输出信号，分别从PMOS管M3和M4的漏极出来，进入到输入缓冲再生电路中。
4.根据权利要求1所述的一种应用于高速模数转换器的高速比较器，其特征在于：所述输入缓冲再生电路的具体电路结构为，从前置放大电路中的PMOS管M3的漏极出来的输出信号从NMOS管M5的漏极中进入，从前置放大电路中的PMOS管M4的漏极出来的输出信号从NMOS管M6的漏极中进入；NMOS管MS的栅极和NMOS管M6的漏极、PMOS管M4的漏极相连，NMOS管M6的栅极和NMOS管M5的漏极、PMOS管M3的漏极相连，NMOS管M5和M6的源极分别和地相接；NMOS管M5和M6交叉耦合，构成锁存器；一旦比较器达到共模电压，锁存器就会形成一个再生电路，将OUTN和OUTP放大到数字逻辑电平。
5.根据权利要求1所述的一种应用于高速模数转换器的高速比较器，其特征在于：所述复位电路的具体电路结构为，复位信号CLK分别从NMOS管M7和M8的栅极进入；NMOS管M7的漏极与NMOS管M6的栅极、NMOS管M5的漏极、PMOS管M3的漏极以及电容Cp相接，电容Cp的另一端接地；NMOS管M8的漏极与NMOS管M5的栅极、NMOS管M5的漏极、PMOS管M4的漏极以及电容Cp相接，电容Cp的另一端接地；NMOS管M7和NMOS管M8的源极也接地；当CLK输入为高电平，比较器处于复位阶段，上一周期的记忆被重置。
6.根据权利要求1所述的一种应用于高速模数转换器的高速比较器，其特征在于：所述回转器的具体电路结构为，PMOS管M11和M12交叉耦合，形成锁存器，差分节点上的电压允许电容器Cf作为为电容器Cp充电的外部充电路径；其中，PMOS管M11的源极和PMOS管M4的漏极的输出端口OUTP、PMOS管M12的漏极相连；其中，PMOS管M12源极和PMOS管M3的漏极的输出端口OUTN、PMOS管M11的漏极相连；PMOS管M11的源极和电容Cf、PMOS管M14的源极以及PMOS管M9的漏极相接；PMOS管M12的源极和电容Cf、PMOS管M14的漏极以及PMOS管M10的漏极相接；电容Cf的两端分别接在PMOS管M11和M12的源极；PMOS管M14的源极与PMOS管M11的源极和PMOS管M9的漏极相接，PMOS管M14的漏极与PMOS管M12的源极和PMOS管M9的漏极相接，输入信号
Figure FDA0003287976330000031
从PMOS管M14的栅极进入。
7.根据权利要求1所述的一种应用于高速模数转换器的高速比较器，其特征在于：所述高速比较器中，PMOS管M9和M10的源极与电源电压相接，栅极互相连接，提供偏置电压，M9的漏极与M11、M14的源极相接，M10的漏极与M14的漏极、M12的源极相接；M11和M12共模分别与OUTN和OUTP相连；此外，该差分节点上的电压允许电容器Cf作为外部充电路径，Cp为电容器充电，从而减小寄生电容。
CN202111167785.8A 2021-09-29 2021-09-29 一种应用于高速模数转换器的高速比较器 Pending CN113872574A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202111167785.8A CN113872574A (zh) 2021-09-29 2021-09-29 一种应用于高速模数转换器的高速比较器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202111167785.8A CN113872574A (zh) 2021-09-29 2021-09-29 一种应用于高速模数转换器的高速比较器

Publications (1)

Publication Number Publication Date
CN113872574A true CN113872574A (zh) 2021-12-31

Family

ID=79001727

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111167785.8A Pending CN113872574A (zh) 2021-09-29 2021-09-29 一种应用于高速模数转换器的高速比较器

Country Status (1)

Country Link
CN (1) CN113872574A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116054834A (zh) * 2023-02-13 2023-05-02 集益威半导体(上海)有限公司 四路或八路时序交织的高速数模转换器
CN117394858A (zh) * 2023-12-08 2024-01-12 成都通量科技有限公司 一种降低回踢噪声的比较器、模数转换器及装置

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116054834A (zh) * 2023-02-13 2023-05-02 集益威半导体(上海)有限公司 四路或八路时序交织的高速数模转换器
CN116054834B (zh) * 2023-02-13 2023-07-04 集益威半导体(上海)有限公司 四路或八路时序交织的高速数模转换器
CN117394858A (zh) * 2023-12-08 2024-01-12 成都通量科技有限公司 一种降低回踢噪声的比较器、模数转换器及装置
CN117394858B (zh) * 2023-12-08 2024-03-19 成都通量科技有限公司 一种降低回踢噪声的比较器、模数转换器及装置

Similar Documents

Publication Publication Date Title
US9634685B2 (en) Telescopic amplifier with improved common mode settling
CN111200402B (zh) 一种能够提升增益的高线性度动态残差放大器电路
CN107888171A (zh) 一种高速低回踢噪声动态比较器及电路
CN113872574A (zh) 一种应用于高速模数转换器的高速比较器
CN110912540B (zh) 一种低动态失配的高速预放大锁存比较器
CN104242879A (zh) 一种用于高速模数转换器的高速低失调动态比较器
CN106209035A (zh) 一种两级比较器
CN106067822B (zh) 一种高速高精度的cmos锁存比较器
CN114520650A (zh) 适用于sar adc的低噪声二级动态比较器
US6608503B2 (en) Hybrid comparator and method
CN114389585A (zh) 一种高速低失调锁存比较器
WO2022027750A1 (zh) 一种比较器及模数转换器
CN112910452A (zh) 一种低失调低功耗高速动态比较器及其应用
CN102075151A (zh) 带有预放大器的互补循环折叠增益自举运算放大器电路
CN206611389U (zh) 用于生理电势信号检测的放大器
CN117767896A (zh) 放大电路及比较器
CN107241086A (zh) 一种高压器件工作在低电压下的全差分低功耗比较器
CN116318083A (zh) 一种高精度自归零比较器
CN112953420B (zh) 一种输入管处于线性区的动态运算放大器电路
CN111510090B (zh) 一种高压摆率和宽输出范围的运算放大器
CN111162786B (zh) 一种消除回踢噪声的比较器
CN110034763B (zh) 一种基于负载调整结构的低噪声比较器
CN107592086A (zh) 一种高增益超高工作速率放大器电路
CN108199700B (zh) 一种高精度的比较器电路
CN111654244A (zh) 一种具有pvt鲁棒性的高线性度gω级等效电阻电路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination