CN116318083A - 一种高精度自归零比较器 - Google Patents

一种高精度自归零比较器 Download PDF

Info

Publication number
CN116318083A
CN116318083A CN202310227684.8A CN202310227684A CN116318083A CN 116318083 A CN116318083 A CN 116318083A CN 202310227684 A CN202310227684 A CN 202310227684A CN 116318083 A CN116318083 A CN 116318083A
Authority
CN
China
Prior art keywords
switch
tube
comparator
nmos tube
pmos tube
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202310227684.8A
Other languages
English (en)
Inventor
李兆江
唐鹤
彭淑婷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
University of Electronic Science and Technology of China
Original Assignee
University of Electronic Science and Technology of China
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by University of Electronic Science and Technology of China filed Critical University of Electronic Science and Technology of China
Priority to CN202310227684.8A priority Critical patent/CN116318083A/zh
Publication of CN116318083A publication Critical patent/CN116318083A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/22—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral
    • H03K5/24—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/125—Discriminating pulses
    • H03K5/1252—Suppression or limitation of noise or interference
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
    • Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
    • Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Manipulation Of Pulses (AREA)

Abstract

本发明属于半导体和集成电路技术领域，具体涉及一种高精度自归零比较器。本发明的比较器包括第一级前置放大器和第二级锁存器，其中所述第一级前置放大器包括放大器电路，完成信号的放大提高信噪比，以及自归零电路，降低比较器失调电压，降低比较器闪烁噪声；所述第二级锁存器包括两个反相器构成的锁存器，作为输出级输出数字码字。本发明提出的比较器采用自归零技术可以显著提高比较器的噪声和精度性能，而且不需要额外的放大器电路，节省自归零技术所消耗的面积和功耗。

Description

一种高精度自归零比较器
技术领域
本发明属于半导体和集成电路技术领域，具体涉及一种高精度自归零比较器。
背景技术
随着物联网(Iot)技术的发展，逐次逼近(Successive Approximation Register，SAR)型模数转换器(Analog Digital Converters,ADC)受益于工艺节点的提升性能也在不断提高，受到了广泛的关注和研究，而比较器作为SAR ADC电路种的核心电路，其性能往往限制整个系统的性能上限，因此设计一款低噪、高精度的比较器成为电路设计的难点。
传统的比较器如图1所示，由一级预放大器和一级锁存器构成，预放大器主要是放大输入信号到可检测范围，而锁存器主要作用是对放大后信号进行判断输出高电平还是低电平。但是首先制造工艺水平，制造过程中会出现接受输入信号的晶体管不匹配的现象，因此导致输入存在失调电压Vos，以及由于晶体管本身有电流噪声，导致输入也存在噪声电压Vn。
发明内容
针对以上技术问题，本发明提出了一种高精度比较器，采用自归零技术，降低输入失调电压和输入电压噪声。
本发明的技术方案是：
一种高精度自归零比较器，其特征在于，包括级联的第一级前置放大器、桥接开关和第二级锁存器；
所述第一级前置放大器包括第一输入放大器、第一自归零电路第二自归零电路；所述第一输入放大器包括电流源、第一PMOS管MP1、第二PMOS管MP2、第三PMOS管MP3、第四PMOS管MP4、复位开关、第二NMOS管MN2、第三NMOS管MN3、第四NMOS管MN4、第五NMOS管MN5；第一PMOS管MP1的源极接电流源，其栅极为比较器的正输入端，其漏极接第三PMOS管MP3的源极；第二PMOS管MP2的源极接电流源，其栅极为比较器的负输入端，其漏极接第四PMOS管的MP4的源极；第三PMOS管MP3的栅极和第四PMOS管MP4的栅极接偏置电压，第三PMOS管MP3的漏极接复位开关的一端、第二NMOS管MN2的漏极和栅极、第四NMOS管MN4的栅极；第四PMOS管MP4的漏极接复位开关的另一端、第五NMOS管MN5的漏极和栅极、第三NMOS管MN3的栅极；第二NMOS管MN2的源极、第三NMOS管MN3的源极、第四NMOS管MN4的源极、第五NMOS管MN5的源极接地；
所述第一自归零电路包括第一开关、第一采样电容和第一NMOS管MN1；第一开关的一端接第一NMOS管MN1的漏极和第三PMOS管MP3的漏极，第一开关的另一端接第一NMOS管MN1的栅极和第一采样电容的一端；第一采样电容的另一端和第一NMOS管MN1的源极接地；
所述第二自归零电路(包括第二开关、第二采样电容和第六NMOS管MN6；第二开关的一端接第六NMOS管MN6的漏极和第四PMOS管MP4的漏极，第二开关的另一端接第六NMOS管MN6的栅极和第二采样电容的一端；第二采样电容的另一端和第六NMOS管MN1的源极接地；
桥接开关包括第三开关和第四开关；第三开关的一端接第三PMOS管MP3的漏极，第四开关的一端接第四PMOS管MP4的漏极；
所述第二级锁存器包括第一反相器和第二反相器；第一反相器的输入端接第三开关的另一端和第二反相器的输出端，定义为第一连接点；第二反相器的输入端接第一反相器的输出端和第四开关的另一端，定义为第二连接点；第一连接点和第二连接点分别为比较器的差分输出端口；
所述第三开关和第四开关的控制信号为复位开关控制信号的反相信号。
本发明有益效果为：本发明提出了一种高精度自归零比较器，针对传统比较器中失调电压，电压噪声无法解决的问题，本发明采用了自归零技术，通过在空闲时期，引入自归零相位，采集比较器自身的失调电压和低频电压噪声，并且存储在采样电容上，在正常比较器期间，由于制造工艺导致的失调电压以及器件本身的噪声会与采样电容上采集的误差相抵消，从而降低失调电压和低频噪声。并且，相较于传统的比较器，本发明第二级还采用锁存器结构，引入正反馈，可以大大减少比较时间，提高电路运行速度。
附图说明
图1为传统比较器框图。
图2为比较器电路。
图3为比较器状态时序图。
具体实施方式
下面结合附图对本发明作进一步的阐述。
如图2所示，本发明的比较器包括了第一前置放大器，桥接开关，锁存器，复位信号产生模块。第一前置放大器复位电路由复位信号RST控制，桥接开关通过复位信号的反RST_N控制。其中第一前置放大器包括了第一级两输入两输出小信号放大器，自归零电路，复位电路。所述复位电路置于第一级前置放大器输出端口之间，使输出节点在复位阶段，电压差为零，减小下次比较期间的充电时间。自归零电路放于置于第一级前置放大器输出端口处，可以在自归零期间检测失调电压和低频噪声存储在电容Caz处，方便在比较期间，失调电压和低频噪声抵消。
第一级两输入两输出小信号放大器包括输入差分对管，尾电流源和负载电路。由图2所示，输入差分对管MP1和MP2的源极和尾电流源IDC输出端口连接，输入差分对管MP1和MP2的漏极分别和第三PMOS，第四PMOS的源极相连接构成共源共栅结构，提高输出增益。其中负载电路包括第二至第五NMOS，这种交叉耦合的电路结构可以提高输出电阻，第三PMOS，第四PMOS的漏极和第二至第五NMOS的漏级连接。其效果可以放大输入电压，提高信噪比。
自归零电路由开关AZ1，开关AZ2，采样电容Caz1，采样电容Caz2，第一NMOS和第五NMOS管构成。其中开关AZ1一端和第一级两输入两输出小信号放大器的P端口连接，另外一端和采样电容Caz1的一端以及第一NMOS的栅极连接，开关AZ2一端和第一级两输入两输出小信号放大器的P端口连接，另外一端和采样电容Caz2的一端以及第五NMOS的栅极连接。其有益效果是可以在自归零期间采样差分失调电压和差分电压噪声存储于采样电容中
桥接开关置于第一前置放大器和锁存器之间，桥接开关一端接第一前置放大器差分输出端口，另一端口接锁存器差分输入端口，其有益效果是自归零和复位状态隔离第一前置放大器和锁存器，防止锁存器噪声耦合到输入端口。
锁存器由两个背靠背的反相器构成正反馈电路，其有益效果是，提高比较速度。
如图3所示为比较器的工作状态波形图，由图中可以看出比较器共有三个状态。
比较器首先进入自归零状态，自归零信号AZ为高电平，闭合自归零电路开关AZ1和AZ2，复位信号RST为低电平，断开复位电路开关，输入信号短接到电路共模电压上，自归零电路中的电容Caz1和Caz2采集放大器本身的失调电压和低频噪声。
接着进入复位阶段，自归零信号AZ为低电平，自归零电路开关断开，由于电容的电荷守恒定理，Caz1和Caz2存储放大器本身的失调电压和低频电压噪声，同时复位信号RST为高电平则RST_N为低电平，闭合复位电路复位开关，断开桥接开关的开关，完成信号复位，减少比较期间的充电。
最后进入比较阶段，自归零信号AZ为低电平，自归零电路开关断开，复位信号RST为低电平则RST_N为高电平，断开复位电路复位开关，存储在自归零电路中的失调电压和低频噪声通过第二NMOS和第六NMOS转换为电流在第一级前置放大器输出节点处求和，完成存储的失调电压和低频噪声与器件本身的失调电压和低频噪声的抵消。闭合桥接开关的开关，第一前置放大器和锁存器连接，通过正反馈机制，锁存器完成输出信号的锁存。

Claims (1)

1.一种高精度自归零比较器，其特征在于，包括级联的第一级前置放大器(100)、桥接开关(300)和第二级锁存器(200)；
所述第一级前置放大器包括第一输入放大器(110)、第一自归零电路(120)第二自归零电路(130)；所述第一输入放大器(110)包括电流源、第一PMOS管MP1、第二PMOS管MP2、第三PMOS管MP3、第四PMOS管MP4、复位开关、第二NMOS管MN2、第三NMOS管MN3、第四NMOS管MN4、第五NMOS管MN5；第一PMOS管MP1的源极接电流源，其栅极为比较器的正输入端，其漏极接第三PMOS管MP3的源极；第二PMOS管MP2的源极接电流源，其栅极为比较器的负输入端，其漏极接第四PMOS管的MP4的源极；第三PMOS管MP3的栅极和第四PMOS管MP4的栅极接偏置电压，第三PMOS管MP3的漏极接复位开关的一端、第二NMOS管MN2的漏极和栅极、第四NMOS管MN4的栅极；第四PMOS管MP4的漏极接复位开关的另一端、第五NMOS管MN5的漏极和栅极、第三NMOS管MN3的栅极；第二NMOS管MN2的源极、第三NMOS管MN3的源极、第四NMOS管MN4的源极、第五NMOS管MN5的源极接地；
所述第一自归零电路(120)包括第一开关、第一采样电容和第一NMOS管MN1；第一开关的一端接第一NMOS管MN1的漏极和第三PMOS管MP3的漏极，第一开关的另一端接第一NMOS管MN1的栅极和第一采样电容的一端；第一采样电容的另一端和第一NMOS管MN1的源极接地；
所述第二自归零电路(130)包括第二开关、第二采样电容和第六NMOS管MN6；第二开关的一端接第六NMOS管MN6的漏极和第四PMOS管MP4的漏极，第二开关的另一端接第六NMOS管MN6的栅极和第二采样电容的一端；第二采样电容的另一端和第六NMOS管MN1的源极接地；
桥接开关(300)包括第三开关和第四开关；第三开关的一端接第三PMOS管MP3的漏极，第四开关的一端接第四PMOS管MP4的漏极；
所述第二级锁存器(200)包括第一反相器和第二反相器；第一反相器的输入端接第三开关的另一端和第二反相器的输出端，定义为第一连接点；第二反相器的输入端接第一反相器的输出端和第四开关的另一端，定义为第二连接点；第一连接点和第二连接点分别为比较器的差分输出端口；
所述第三开关和第四开关的控制信号为复位开关控制信号的反相信号。
CN202310227684.8A 2023-03-10 2023-03-10 一种高精度自归零比较器 Pending CN116318083A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202310227684.8A CN116318083A (zh) 2023-03-10 2023-03-10 一种高精度自归零比较器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202310227684.8A CN116318083A (zh) 2023-03-10 2023-03-10 一种高精度自归零比较器

Publications (1)

Publication Number Publication Date
CN116318083A true CN116318083A (zh) 2023-06-23

Family

ID=86818087

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310227684.8A Pending CN116318083A (zh) 2023-03-10 2023-03-10 一种高精度自归零比较器

Country Status (1)

Country Link
CN (1) CN116318083A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116865729A (zh) * 2023-09-04 2023-10-10 成都市九天睿芯科技有限公司 比较器、模数转换器及电子设备

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116865729A (zh) * 2023-09-04 2023-10-10 成都市九天睿芯科技有限公司 比较器、模数转换器及电子设备
CN116865729B (zh) * 2023-09-04 2023-11-24 成都市九天睿芯科技有限公司 比较器、模数转换器及电子设备

Similar Documents

Publication Publication Date Title
CN107944099B (zh) 一种高速高精度比较器电路设计
CN104242879A (zh) 一种用于高速模数转换器的高速低失调动态比较器
CN111200402B (zh) 一种能够提升增益的高线性度动态残差放大器电路
CN110289838B (zh) 一种比较器及模数转换器
CN110912540A (zh) 一种低动态失配的高速预放大锁存比较器
CN116318083A (zh) 一种高精度自归零比较器
CN114520650A (zh) 适用于sar adc的低噪声二级动态比较器
CN115333515A (zh) 一种低回踢噪声的动态比较器
CN107565966B (zh) 一种应用于高速流水线adc的比较器
CN112187226A (zh) 一种低压低功耗的动态比较器
CN109245768B (zh) 一种具有高精度采样开关的sar adc
CN113872574A (zh) 一种应用于高速模数转换器的高速比较器
CN111313871B (zh) 动态预放大电路和动态比较器
CN110855274B (zh) 一种低失调轨对轨动态锁存比较器
CN209134390U (zh) 一种动态比较器电路
CN114679161A (zh) 一种适用于中低精度高速低功耗adc的三级比较器系统
Zhuang et al. A back-gate-input clocked comparator with improved speed and reduced noise in 22-nm SOI CMOS
CN210609095U (zh) 一种低失调轨对轨动态锁存比较器
Yasser et al. A comparative analysis of optimized low-power comparators for biomedical-adcs
CN110034763B (zh) 一种基于负载调整结构的低噪声比较器
CN210670009U (zh) 一种低动态失配的高速预放大锁存比较器
CN117691956B (zh) 一种应用于高速模数转换器的开环残差放大器电路
Yu et al. A survey on the design of current comparator
CN214154474U (zh) 一种低压低功耗的动态比较器
CN115378433B (zh) 一种1.25GHz宽带自偏置低功耗采样保持电路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination